

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3670160号  
(P3670160)

(45) 発行日 平成17年7月13日(2005.7.13)

(24) 登録日 平成17年4月22日(2005.4.22)

(51) Int. Cl.<sup>7</sup>

F I

G06F 9/52

G06F 9/46 472B

G06F 9/38

G06F 9/38 310E

請求項の数 14 (全 54 頁)

<p>(21) 出願番号 特願平11-96570                  (22) 出願日 平成11年4月2日(1999.4.2)                  (65) 公開番号 特開平11-327930                  (43) 公開日 平成11年11月30日(1999.11.30)                  審査請求日 平成14年2月6日(2002.2.6)                  (31) 優先権主張番号 09/055033                  (32) 優先日 平成10年4月3日(1998.4.3)                  (33) 優先権主張国 米国(US)</p> <p>前置審査</p>	<p>(73) 特許権者 502418767                  アプライド マイクロサーキット コーポ                  レーション                  アメリカ合衆国 カリフォルニア 921                  21, サン ディエゴ, シークエンス                  ドライブ 6290</p> <p>(74) 代理人 100064746                  弁理士 深見 久郎</p> <p>(74) 代理人 100085132                  弁理士 森田 俊雄</p> <p>(74) 代理人 100083703                  弁理士 仲村 義平</p> <p>(74) 代理人 100096781                  弁理士 堀井 豊</p> <p style="text-align: right;">最終頁に続く</p>
---	---

(54) 【発明の名称】 タスクに各リソースを割当てるための回路、複数のリソースを共用するための方法、命令を実行するためのプロセッサ、マルチタスクプロセッサ、コンピュータ命令を実行するための方法、マ

(57) 【特許請求の範囲】

【請求項1】

複数のタスクによって共用されるべき複数のリソースを含むマルチタスクコンピュータシステムにおいて、データユニットを処理する際に前記タスクのあるものが前記リソースのあるものへのアクセスを終了した後に、他の前記タスクがいずれも前記リソースへのアクセスを終了するまで前記タスクの前記あるものが同じリソースにアクセスしないように、前記タスクに各リソースを割当てるための回路であって、

前記タスクのあるものが前記リソースのあるものにアクセスするステップは、

(1) 前記タスクが前記リソースへのアクセスを試みるステップを含み、前記リソースへのアクセスを試みるステップは、前記タスクが前記リソースへのアクセスを試みていることを示す信号を発生するステップを含み、さらに

(2) 動作(1)にตอบสนองして、前記タスクが前記リソースを利用可能ならば前記回路は前記タスクが前記リソースにアクセスするのを許し、前記タスクが前記リソースを利用可能になるまでは前記回路は前記タスクが前記リソースにアクセスするのを許さないステップと、

(3) 前記回路が前記タスクが前記リソースにアクセスするのを許したときに前記タスクが前記リソースにアクセスするステップとを含み、

前記タスクのうちのあるタスクT1および前記リソースのうちのあるリソースR1に対して、前記タスクT1が前記リソースR1へのアクセスを既に終了した後に前記タスクT1が前記リソースR1へのアクセスを試み、かつ前記タスクT1が前記リソースR1への

10

20

アクセスを終了した後に少なくとも1つの他のタスクT2が前記リソースR1へのアクセスを試みていない場合、前記回路は、前記タスクT2が前記リソースR1へのアクセスを試み、かつ前記リソースR1にアクセスするまでは前記タスクT1が前記リソースR1にアクセスするのを許さない、回路。

【請求項2】

少なくとも1個のリソースに対して、各タスクは前記リソースをロックしてそれを他のどのタスクに対しても利用不可にすることによって前記リソースへのアクセスを開始し、前記タスクは前記リソースをアンロックすることによって前記リソースへのアクセスを終了する、請求項1に記載の回路。

【請求項3】

各データユニットは、前記リソースのうち少なくとも2個にアクセスして前記データユニットのうち少なくとも1つを処理する、前記タスクのうちの一のものによって処理される、請求項1または2に記載の回路。

【請求項4】

前記少なくとも2個のリソースは記憶領域であり、その各々は、複数のデータユニットのデータユニット処理情報を記憶する、請求項3に記載の回路。

【請求項5】

前記記憶領域の1つはデータユニットを処理するリクエストを記憶するためのリクエストFIFOであり、前記記憶領域の別の1つは、前記データユニットの処理のためのコマンドを記憶するためのコマンドFIFOであり、

各データユニットごとに、前記タスクのうち1つは前記リクエストFIFOからリクエストを読み出し、1つ以上のコマンドが前記データユニットについて前記コマンドFIFOに書込まれる場合、前記タスクのうち1つは前記1つ以上のコマンドを前記コマンドFIFOに書込む、請求項4に記載の回路。

【請求項6】

各リクエストは、対応のデータユニットのアドレスを含む、請求項5に記載の回路。

【請求項7】

前記データユニットのうち少なくともいくつかはネットワークを介して受信され、前記記憶領域のうち1つは、前記データユニットを処理するリクエストを記憶するためのリクエストFIFOであり、前記記憶領域の別のものはネットワークを介した前記データユニットの受信のステータス情報を記憶するためのステータスFIFOであり、

各データユニットごとに、前記タスクのうち1つは前記リクエストFIFOからリクエストを読み出し、前記ステータスFIFOから前記ステータス情報を読み出す、請求項4に記載の回路。

【請求項8】

複数のコンピュータタスクによって複数のリソースを共用するための方法であって、前記タスクの各々が前記リソースの各々にアクセスするステップを含み、

前記タスクのあるものが前記リソースのあるものにアクセスするステップは、

(1)前記タスクが前記リソースへのアクセスを試みていることを示す信号を前記タスクが発生するステップと、

(2)動作(1)に回答して、前記タスクが前記リソースを利用可能ならば前記タスクが前記リソースにアクセスするのを許し、前記タスクが前記リソースを利用可能になるまでは前記タスクが前記リソースにアクセスするのを許さないステップと、

(3)前記リソースへのアクセスを許されたときに前記タスクが前記リソースにアクセスするステップとを含み、

前記タスクのうちのあるタスクT1および前記リソースのうちのあるリソースR1に対して、前記タスクT1が前記リソースR1へのアクセスを既に終了した後に前記タスクT1が前記リソースR1へのアクセスを試み、かつ前記タスクT1が前記リソースR1へのアクセスを終了した後に少なくとも1つの他のタスクT2が前記リソースR1へのアクセスを試みていない場合、回路は、前記タスクT2が前記リソースR1へのアクセスを試み

10

20

30

40

50

、かつ前記リソース R 1 にアクセスするまでは前記タスク T 1 が前記リソース R 1 にアクセスするのを許さない、方法。

【請求項 9】

少なくとも 1 個のリソースに対して、各タスクは前記リソースをロックしてそれを他のどのタスクに対しても利用不可にすることによって前記リソースへのアクセスを開始し、前記タスクは前記リソースをアンロックすることによって前記リソースへのアクセスを終了する、請求項 8 に記載の方法。

【請求項 10】

各データユニットは、前記リソースのうち少なくとも 2 個にアクセスして前記データユニットのうち少なくとも 1 つを処理する、前記タスクのうち単一のものによって処理される、請求項 8 または 9 に記載の方法。

10

【請求項 11】

前記少なくとも 2 個のリソースは記憶領域であり、その各々は、複数のデータユニットのデータユニット処理情報を記憶する、請求項 10 に記載の方法。

【請求項 12】

前記記憶領域の 1 つはデータユニットを処理するリクエストを記憶するためのリクエスト F I F O であり、前記記憶領域の別の 1 つは前記データユニットの処理のためのコマンドを記憶するためのコマンド F I F O であり、

各データユニットごとに、前記タスクのうち 1 つは前記リクエスト F I F O からリクエストを読み出し、1 つ以上のコマンドが前記データユニットについて前記コマンド F I F O に書込まれる場合、前記タスクのうち 1 つは前記 1 つ以上のコマンドを前記コマンド F I F O に書込む、請求項 11 に記載の方法。

20

【請求項 13】

各リクエストは、対応のデータユニットのアドレスを含む、請求項 12 に記載の方法。

【請求項 14】

前記データユニットのうち少なくともいくつかはネットワークを介して受信され、前記記憶領域のうち 1 つは、前記データユニットを処理するリクエストを記憶するためのリクエスト F I F O であり、前記記憶領域の別のものは、ネットワークを介した前記データユニットの受信のステータス情報を記憶するためのステータス F I F O であり、

各データユニットごとに、前記タスクのうち 1 つは前記リクエスト F I F O からリクエストを読み出し、前記ステータス F I F O から前記ステータス情報を読み出す、請求項 11 に記載の方法。

30

【発明の詳細な説明】

【0001】

【関連出願への相互参照】

該当なし

【0002】

【連邦政府資金による研究または開発に関する陳述】

該当せず

【0003】

40

【発明の背景】

この発明はデータ処理に関し、より特定的にはパイプライン化された命令実行、マルチタスキングおよびリソースアクセス技術に関する。

【0004】

パイプライン化およびマルチタスキングによりプロセッサの帯域幅が増加する。これらの技術に伴う時間および複雑さを低減することが望ましい。

【0005】

特に、命令実行がパイプライン化されると、プロセッサは、命令を実行すべきであるかどうか分かる前に命令を実行し始めることもあり得る。たとえば、プロセッサが命令 I 1 を実行し始め、次に、I 1 の実行が完了する前に命令 I 2 を実行し始めたとする。I 1 の

50

実行が完了できないのであれば、命令 I 2 を実行すべきではなく、命令 I 2 をパイプラインから除去しなければならない。実際に、どの時点においてもプロセッサはパイプラインから除去すべきである 2 つ以上の命令を実行しているかもしれない。パイプライン除去に関連する回路の複雑さを低減することが望ましい。

**【 0 0 0 6 】**

また、マルチタスキング環境においてさまざまなタスク間での切替えに伴うオーバーヘッドを低減することも望ましい。タスクを切替えるには、プロセッサにより実行されるオペレーティングシステムが、どのタスクが次に実行されるべきであることを定めなければならない。また、オペレーティングシステムは、あるタスクにより用いられたレジスタ値をセーブし、別のタスクにより用いられる値をレジスタにロードしなければならない。これらの機能は相当な数のオペレーティングシステム命令を伴うことがある。こうした動作に関連のある命令の数を減少することが望ましい。

10

**【 0 0 0 7 】**

また、利用可能でないかもしれないリソースへのアクセスを改善することが望ましい。そのようなリソースの一例としては、プロセッサが読もうとする際には空であり、またはプロセッサが書こうとする際には一杯であるかもしれない F I F O が挙げられる。F I F O にアクセスする前に、プロセッサは F I F O が利用可能であるかどうかを示すフラグを調べる。利用可能でないかもしれないリソースにアクセスする速度を改善することが望ましい。

**【 0 0 0 8 】**

また、複数のタスクによるコンピュータリソースの利用を同期化するための単純な同期化方法を提供し、リソースが別のタスクによりアクセスされるよう設定されている際に、あるタスクがそのリソースにアクセスすることによって生じ得るエラーを回避することが望ましい。

20

**【 0 0 0 9 】****【 発明の概要 】**

この発明はいくつかの実施例において、効率のよいパイプラインプロセッサ、マルチタスキングプロセッサおよびリソースアクセス技術を提供する。

**【 0 0 1 0 】**

いくつかの命令実行パイプライン実施例において、パイプライン除去オーバーヘッドはプロセッサがどのタスクに対しても続けて実行できる命令の数を制限することによって低減または消去される。このため、いくつかの実施例では、連続した命令は別々のタスクにより実行される。そのため、命令を実行できない場合でも、次の命令は異なるタスクに属するため当該次の命令は依然として実行されなければならない。このため、次の命令はパイプラインから除去されない。

30

**【 0 0 1 1 】**

いくつかの実施例では、同じタスクのどの 2 つの命令の間でも、プロセッサは別のタスクからの十分な数の命令を実行してパイプライン除去の必要をなくしている。

**【 0 0 1 2 】**

タスク切替えに関連するオーバーヘッドを低減するため、いくつかの実施例では各々のタスクに対する別個のレジスタが含まれており、レジスタ値がタスク切替え動作においてセーブされたり、またはリストアされたりする必要がないようにする。特に、いくつかの実施例では、各タスクは別個のプログラムカウンタ ( P C ) レジスタおよび別個のフラグを有する。いくつかの実施例において、タスク切替えはハードウェアによって 1 クロックサイクルで行なわれる。

40

**【 0 0 1 3 】**

いくつかの実施例において、プロセッサは、リソースが利用可能であるかどうかを予めチェックすることなくリソースにアクセスすることができる。プロセッサがリソースにアクセスする命令を実行する際にリソースが利用可能でない場合、プロセッサはその命令をサスペンドする。その命令を実行するはずであったプロセッサ回路は、たとえば別のタスク

50

の命令など、別の命令を実行するのに利用可能となる。

【0014】

そのため、いくつかの実施例では、プロセッサはすべてのリソース（たとえばFIFOなど）の状態を追跡する。（特に断っていない限り、ここで用いている術語「リソース」はある時点において利用可能であるかもしれない、または利用可能でないかもしれない何かを意味する。）生成される信号は各リソースの状態を示しており、特にどのリソースがどのタスクに利用可能であるのかを示す。あるタスクが利用可能でないリソースにアクセスを試みた場合、そのタスクはサスペンドされ、プロセッサは本来そのサスペンドされたタスクが利用できたはずのタイムスロット内で他のタスクを実行できる。リソースが利用可能となると、そのサスペンドされたタスクは再開され、そのリソースにアクセスする命令が再実行される。

10

【0015】

複数のタスクが1つ以上のリソースを共用する際の同期エラーを避けるため、いくつかの実施例では、あるタスクがリソースのいずれか1つにアクセスし終わると、そのタスクは、そのリソースを共用する他のすべてのタスクがそのリソースにアクセスし終わるまでそのリソースにアクセスすることができない。このため、いくつかのネットワーク実施例では、さまざまなタスクがFIFOリソースを共用してデータフレームを処理する。各タスクは別個のデータフレームを処理する。フレームを処理するには、タスクは「リクエスト」FIFOからフレームアドレスを読む。次に、タスクはコマンドFIFOに、チャンネルプロセッサがフレームを処理するようにというチャンネルプロセッサへのコマンドを書込む。2つ目のタスクは異なるフレームに対して同様の動作を行なう。始めのタスクは再び、さらに別のフレームに対して同じ動作を行なう。あるフレームに対して書かれたコマンドが別のフレームに誤って適用された場合、フレームは誤って処理される可能性がある。

20

【0016】

この可能性をなくし、リクエストFIFOにおけるフレームアドレスとコマンドFIFOにおけるコマンドとを正確に一致させるため、以下の技術が用いられる。まず、あるタスク（たとえばT1）がリクエストFIFOおよびコマンドFIFOの双方にアクセスを許されるが、他のどのタスクもこれらのリソースにアクセスすることを許されない。一旦タスクT1がいずれかのリソースにアクセスし終わると、そのリソースに別のタスクがアクセスすることが許可され、さらにタスクT1は、そのリソースを共用する他のすべてのタスクがそのリソースにアクセスし終わるまでは再びそのリソースにアクセスすることを許されない。このため、リクエストFIFOにおけるフレームアドレスの順序はコマンドFIFOにおけるコマンドの順序と対応しており、チャンネルがフレームアドレスとコマンドとを正確に一致させることができるようにする。この一致を確立するのに特殊なタグは何ら必要ではなく、この一致は単純なデータ構造であるFIFOを用いて確立される。

30

【0017】

いくつかの実施例では、プロセッサはネットワークのデータフローを処理するいくつかのタスクを実行する。プロセッサは高い帯域幅をもたらすのに、上述のパイプラインおよびタスク切替え技術を用いる。

【0018】

他の実施例および変更例を以下に説明する。この発明は添付の特許請求の範囲により規定される。

40

【0019】

【好ましい実施例の説明】

図1には、パイプライン化されたマルチタスキングプロセッサ（マイクロコントローラ）160を含むポートインターフェイス（PIF）回路110が示される。ポートインターフェイス110は、4つの全二重ポートを含み、これらはATMスイッチ120とそれぞれ対応の4つのイーサネットセグメント（図示せず）との間でインターフェイスをもたらす、4つのイーサネットセグメントの各々は対応するMAC130.0-130.3に接続される。各ポート「x」（x=0,1,2,3）において、イーサネットセグメントと

50

ATMスイッチ120との間のデータは、対応するMAC130.xおよび対応するスライサ140.xを通して流れる。スライサは周知のATM SAR機能を実行し、イーサネットフレームをATMセルに分割し、ATMスイッチへ向かう途中でセルにATMヘッダを付加し、イーサネットセグメントへ向かう途中でセルからフレームをアSEMBLする。いくつかの実施例では、PIF110へのATMスイッチインターフェイスはフレームモードで動作し、このモードにおいてはATMスイッチは、間に介在するセルのない状態でセルのフレームをスライサ140に送る。スライサ140はAAL-5プロトコルを用いる。フレームモードはたとえば、A.ヨッフエ(Joffe)他による1996年8月30日出願の「ATMスイッチにおけるセルキューイング」(“Cell Queuing in ATM Switches”)と題された米国特許出願第08/706,104号に記述される。また、1997年8月28日出願の、ここに引用により援用されるPCT出願PCT/US97/14821を参照されたい。

10

**【0020】**

PIF110の他の実施例では、必ずしもATMまたはイーサネットではない他のネットワーク間でインターフェイスがもたらされる。いくつかの実施例では、スライサ140は適当なMACで置換えられる。

**【0021】**

プロトコル変換(たとえば、ATM/イーサネット変換)を実行するのに加えて、PIF110はIPルーティング、レイヤー2スイッチングまたは、PIFマイクロコントローラ160により実行されるソフトウェアにより定められる他の処理を行なうことができる。図3、図4に関連して以下の説明を参照されたい。また、本出願と同日出願のA.ヨッフエ他による「ネットワークでデータを転送するためのネットワークプロセッサシステムおよび方法」(“SYSTEMS AND METHODS FOR DATA TRANSFORMATION AND TRANSFER IN NETWORKS”)と題された米国特許出願第09/055,044号(代理人事件番号M-4855 US)も参照されたい。これもここに引用により援用される。

20

**【0022】**

PIF110はそれほど速くないクロック速度においてであってもスループットが高い。そのため、いくつかの実施例では、PIF110はわずか50MHzのクロック速度において4つの100MB/秒イーサネットポートおよびそれぞれ対応の4つの155MB/秒ATMポートに対してIPルーティングを行なうことができる。

30

**【0023】**

図1では、各スライサ140.xとその対応するMAC130.xとの間のデータフローは対応するチャンネル150.x(以下、チャンネル「x」、すなわちチャンネル0,1,2または3、とも称される)により制御される。チャンネル150はマイクロコントローラ160からのコマンドを実行する。いくつかの実施例では、4つのチャンネル150.xは、時分割多重方式を用いて4つのチャンネル150の機能を果たす1つのチャンネル回路により実現される。ここに引用により援用される前述の米国特許出願第09/055,044号の代理人事件番号M-4855 US「ネットワークでデータを転送するためのネットワークプロセッサシステムおよび方法」を参照されたい。

**【0024】**

チャンネル、マイクロコントローラ、スライサ140およびMAC130はメモリ164を介して通信し、メモリ164は以下に説明する内部メモリ(「フレームおよびコマンドメモリ」)170およびFIFO230、240を含む。

40

**【0025】**

いくつかのイーサネットの実施例では、マイクロコントローラはMII(メディア独立インターフェイス)管理回路180に接続され、MII管理回路180は当該技術分野において公知であるイーサネット物理層装置に接続される。

**【0026】**

サーチマシン(SM)190はメモリ200内にアドレス導出データベースを保持し、IPルーティングまたはソフトウェアにより定められる他の処理を行なう。SM190はま

50

た、メモリ200内に(たとえばVLANまたはアクセス制御リストを規定することによって)ネットワーク接続性を制限するデータベースを保持する。サーチマシンはマイクロコントローラ160により提示されるキー(たとえばイーサネットまたはIPアドレス)を探索することができ、学習アルゴリズムを実行してそのアドレスがデータベースにない場合にレイヤー2またはレイヤー3アドレスを学習する。サーチマシン190はいくつかの実施例ではソフトウェアプログラマブルではないが、サーチマシンはフレキシブルなデータベースノード構造をサポートしており、このため、サーチマシンは異なる機能(たとえばIPルーティング、レイヤー2スイッチングなど)にたやすく適合できる。サーチマシン190は、サーチ、インサート、デリートなどのマイクロコントローラからのコマンドを実行する。サーチマシンはまた、マイクロコントローラにメモリ200への直接のアクセスを与える。サーチマシンについては、追補8に記載する。

10

**【0027】**

いくつかの実施例では、メモリ200はフロースルー動作モードにおいてシンクロナスタティックRAMを用いて実現される。いくつかの実施例では複数のメモリバンクが用いられている。

**【0028】**

いくつかの実施例では、PIF110は集積回路である。メモリ200は集積回路の一部ではないため「外部」と称される。しかしながら、他の実施例では、メモリ200は同じ集積回路の一部である。この発明はいかなる特定の集積方式によっても限定されるものではない。

20

**【0029】**

PIF110はまた、シリアル読出専用メモリ(ROM)204(いくつかの実施例ではシリアルEPROM)に接続され、ブート時にROM204からマイクロコントローラへソフトウェア(「ファームウェア」)がロードされるようにする。

**【0030】**

図2には、メモリ164内の1つのチャンネル150、xおよびその関連のFIFOリソースが示される。チャンネルは以下の2つの類似した部分に分割される。すなわち、対応するMAC130から対応するスライサ140へのデータフローを制御する入ってくる(イングレス)サブチャンネル150Iと、スライサ140からMIC130へのデータフローを制御する出ていく(イーグレス)サブチャンネル150Eとである。特に断っていない限り、参照番号においてサフィックス「I」はイングレスサブチャンネルに属する回路を示し、サフィックス「E」はイーグレスサブチャンネルに属する回路を示す。

30

**【0031】**

各サブチャンネル150I、150Eにおいてデータ処理は以下のステップを含む。

**【0032】**

(1) 対応する入力制御ブロック210(すなわち210Iまたは210E)は対応するデータFIFO220に入来データをストアする。マイクロコントローラがアドレス変換または他の処理を開始できるようにするのに十分なデータフレームの部分が受取られると(たとえばIPルーティング実施例ではIPアドレスおよびホップカウントが受取られると)、入力制御210はそれぞれ対応のリクエストFIFO230にリクエストを書く。リクエストがFIFO230に書かれる前に受取られるフレームバイトの数は、前述の米国特許出願第09/055,044号の代理人事件番号M-4855 USに説明されるようにマイクロコントローラにより書込可能なレジスタにより規定される。

40

**【0033】**

(2) マイクロコントローラ160はリクエストを読み、対応するデータFIFO220から適当なパラメータ(たとえばイングレス側での発信元および行先アドレスまたはイーグレス側でのVPI/VCI)を読み、適当な処理を行なう。マイクロコントローラはたとえばアドレス導出探索を行なうため、必要に応じてサーチマシン190を用いる。

**【0034】**

(3) サーチマシン190がマイクロコントローラ160に探索結果を返すと、マイク

50

ロコントローラはそれぞれ対応のコマンド F I F O 2 6 0 に 1 つ以上のチャンネルコマンドを書き、これはフレームをどのように出力装置 ( M A C 1 3 0 またはスライサ 1 4 0 ) に転送すべきであるかを特定する。

【 0 0 3 5 】

( 4 ) フレーム全体が受取られた後、入力制御 2 1 0 はそれぞれ対応のステータス F I F O 2 4 0 にステータス情報を書く。ステータス F I F O はマイクロコントローラ 1 6 0 により読まれる。ステータスによりフレームが不良であることが示されると (たとえばチェックサムが不良である場合)、マイクロコントローラはコマンド F I F O 2 6 0 に「破棄」コマンドを書いて出力制御 2 5 0 がそのフレームを破棄するようにさせる。

【 0 0 3 6 】

ステップ ( 2 )、ステップ ( 3 ) およびステップ ( 4 ) は図 3、図 4 に関連して以下に説明する他の処理を含んでいてもよい。

【 0 0 3 7 】

( 5 ) 出力制御 2 5 0 はそれぞれ対応のコマンド F I F O 2 6 0 からのコマンドを実行する。

【 0 0 3 8 】

いくつかの実施例では、データ F I F O 2 2 0 およびコマンド F I F O 2 6 0 は内部メモリ 1 7 0 内にストアされる。リクエスト F I F O 2 3 0 およびステータス F I F O 2 4 0 はメモリ 2 3 0、2 4 0 (図 1) 内にストアされる。

【 0 0 3 9 】

イーグレス出力制御ブロック 2 5 0 E の出力はマイクロコントローラに接続され、A T M スイッチ 1 2 0 がプログラム (「アプレット」) をマイクロコントローラにロードして実行できるようにする。アプレットはまず、他のフレームと類似した態様でイーグレス側に転送されるが、これらのアプレットの V P I / V C I パラメータはマイクロコントローラを示している。そこで、アプレットは M A C 1 3 0 には転送されない。代わりに、アプレットは回路 2 5 0 E の出力からマイクロコントローラプログラムメモリ 3 1 4 (図 6) に D M A 転送によりロードされる。

【 0 0 4 0 】

マイクロコントローラ 1 6 0 はまた、それ自身のフレームを発生し、これをいずれかのデータ F I F O 2 2 0 へ書き、対応するコマンド F I F O 2 6 0 へコマンドを書くことができる。対応する出力制御 2 5 0 はそのコマンドにより特定されるとおりにフレームを転送する。

【 0 0 4 1 】

マイクロコントローラはまた、コマンド F I F O 2 6 0 に、各サブチャンネル 1 5 0 I、1 5 0 E のための別個のメモリ (図示せず) にストアされる統計情報を転送するコマンドを書くことができる。

【 0 0 4 2 】

いくつかの実施例では、マイクロコントローラ 1 6 0 は費用のかかるリソースである。注目すべきことは、いくつかの実施例においてマイクロコントローラ命令実行ユニット (図 6 において 3 1 0 として示され以下に説明される) が P I F 1 1 0 のゲートカウンタの約 7 0 % を占めることである。このため、マイクロコントローラを常に稼働させることが望ましい。以下のように適当なマルチタスキングによって完全稼働させることができる。

【 0 0 4 3 】

マイクロコントローラは、各ポート 0、1、2、3 につき 1 つずつの、4 つの「ハードウェアタスク」H T 0、H T 1、H T 2、H T 3 を実行する。ハードウェアタスクは以下の表に示すように時分割多重方式で実行される。

【 0 0 4 4 】

【表 1】

10

20

30

40

クロック サイクル	1	2	3	4	5	6
ハードウェア タスク	HT0	HT1	HT2	HT3	HT0	HT1

## 【0045】

ハードウェアタスクが利用可能でない場合（たとえば、ハードウェアタスクがサーチマシンを待っているためなど）、それぞれのクロックサイクルにおいてどのマイクロコントローラ命令も開始されない。

10

## 【0046】

各ハードウェアタスクは1つ以上のソフトウェアタスクを含む。各ソフトウェアタスクはフレーム全体を処理するコードを含む。イングレス側のフレームとイーグレス側のフレームとが並列に到着し得るため、いくつかの実施例では各ハードウェアタスクは少なくとも2つのソフトウェアタスクを含んでおり少なくとも2つのフレームを並列処理できるようにする。いくつかの実施例では、異なるソフトウェアタスクがイングレス側とイーグレス側とに提供される。イングレスソフトウェアタスクが、たとえばマイクロコントローラがサーチマシンを待っているため実行できない場合、マイクロコントローラはイーグレスソフトウェアタスクを実行できる。また、その逆も可能である。

## 【0047】

以下、術語「タスク」は、特に「ハードウェアタスク」と記載しない限り、ソフトウェアタスクを意味するものとする。

20

## 【0048】

図3には、イングレスタスクによる1つのフレームのレイヤー3処理が示される。ステージ290DAでは、サブステージ290DA.1においてマイクロコントローラはフレームから、イーサネット(MAC)行先アドレスDAを読む。マイクロコントローラはこのアドレスをサーチマシン190に供給し、サーチマシン190はサブステージ290DA.2において探索を行なう。

## 【0049】

サブステージ290DA.3において、マイクロコントローラは探索結果を調べる。DAが見つからなかった場合、フレームは捨てられるか、またはブロードキャストされる。DAが見つかり、サーチマシンがそのDAを最終行先ステーションのアドレスであると認識した場合、探索結果は、フレームが最終行先に送られることとなる仮装接続(VCI)のVPI/VCIを含むことになる。この場合、IPステージ290IPはスキップされる。探索結果からDAがIPルーティングエンティティに割当てられたアドレスであることが示されると、IP処理がステージ290IPにおいて行なわれる。

30

## 【0050】

そのステージでは、サブステージ290IP.1においてマイクロコントローラはフレームからIP行先アドレスを読む。サーチマシンはステージ290IP.2においてそのアドレスに対して探索を行なう。マイクロコントローラはサブステージ290IP.3において探索結果を調べる。結果にはVPI/VCIが含まれ、またアクセス制御制約が含まれることもある。サブステージ290IP.3において、マイクロコントローラはアクセス制御制約をIP発信元アドレスと突き合わせ、フレームが許可されるかどうかを判定する。許可されない場合、フレームは捨てられる。

40

## 【0051】

ステージ290SAにおいて、イーサネット発信元アドレスSAは処理され、アドレス学習アルゴリズムを実現し、またVLANを実現する。より特定的には、サブステージ290SA.1において、サーチマシンはSAに対して探索を行なう。サーチマシンは学習アルゴリズムがリクエストするのであればSAデータを挿入または修正する。サブステージ290SA.2において、サーチマシンは、SAが属するVLANを戻す。サブステージ

50

290SA.3において、マイクロコントローラはそのVLANをステージ290DA.2においてサーチマシンが返したDA VLANと比較する。イーサネット発信元および行先アドレスが異なるVLANに属する場合、フレームは捨てられる。

【0052】

サブステージ290DA.3、290IP.3、290SA.3のうちの1つまたは2つ以上において、マイクロコントローラはそれぞれ対応のデータフロー（すなわちそれぞれ対応のサブチャンネル）に対してコマンドFIFO260Iへコマンドを書く。コマンドはチャンネル150がフレームを捨てるように指示しても、またはフレームをそれぞれ対応のスライサ140に転送するように指示してもよい。フレームが転送される場合、チャンネルは、コマンドの指示に従い、スライサにVPI/VCIを供給したり、また、IPホップカウントをインクリメントしたり、および/または発信元アドレスをそれぞれ対応のMAC130のアドレスで置換えたりする。

10

【0053】

図4には、1つのフレームに対してイーグレスタスクにより行なわれる処理が示される。ステージ294VCにおいて、タスクはVPI/VCIを調べてフレームがアプレットであるかどうかを判定する。もしそうであれば、タスクはそのフレームをマイクロコントローラプログラムメモリ（以下に説明する図6において314として示される）にロードし、アプレットを実行する。ステージ294IPはスキップされる。

【0054】

代わりに、VPI/VCIはフレームがATMスイッチ120からの情報リクエストであることを示しているてもよい。そのようなリクエストの例としては、PIF110内のレジスタを読むリクエスト、または統計情報を読むリクエストが含まれる。イーグレスタスクがそのリクエストを行なう。それが情報のリクエストであれば、イーグレスタスクは、イーグレスタスクを実行するのと同じハードウェアタスクのイングレスコマンドFIFO260Iに1つ以上のコマンドを書く。これらのコマンドにより、チャンネルがその情報をスイッチに送ることになる。ステージ294IPはスキップされる。

20

【0055】

VPI/VCIがスイッチ120からのどの管理リクエスト（情報のリクエストなど）をも示さない場合、ステージ294IPが行なわれる。サブステージ294IP.1において、タスク（すなわちマイクロコントローラ）はフレームからIP行先アドレスを読み、そのアドレスをサーチマシンに供給する。ステージ294IP.2において、サーチマシンは探索を行ない、イーサネット行先アドレスを返し、場合によってはアクセス制御情報をも返す。ステージ294IP.3において、タスクはそのイーグレスコマンドFIFO260Eへコマンドを書き、フレームのイーサネット行先アドレスをサーチマシンがもたらすアドレスで置換えさせ、イーサネット発信元アドレスをそれぞれ対応のMAC130.xのアドレスで置換えさせ、フレームをMACへ転送させる。また、タスクソフトウェアに応じて他の種類の処理が行なわれてもよい。

30

【0056】

マイクロコントローラがステージ290DA.2、290IP.2、290ISA.2、294IP.2においてサーチマシンを待っている間、マイクロコントローラは同じまたは別のハードウェアタスクにおける別のソフトウェアタスクを実行するのに利用可能である。

40

【0057】

いくつかの実施例では、各イングレスフローおよび各イーグレスフローに対して1つのタスクを有しているだけではマイクロコントローラを完全に稼働させることにならず、そのため、各半二重データフローに対して2つ以上のタスクが提供され、マイクロコントローラが各データフローにおいて2つ以上のフレームを並列に処理できるようにする。このことは以下を考慮することによって説明される。イーサネットフレームが短いときにマイクロコントローラの速度が最も要求される。なぜなら、図3、図4に示される同じ処理を短いフレームと長いフレームとの双方に対して行なわなければならないからである。最も短

50

イーサネットフレームは64バイトを有する。たとえば、4つのイーサネットポートが100MB/秒ポートであり、ATMポートが155MB/秒であるとする。100MB/秒では、最も短いフレームはイーサネットポートを5.12マイクロ秒で通過する。このため、マイクロコントローラおよびサーチマシンはフレームを $5.12 + 1.6 = 6.72$ マイクロ秒で処理しなければならない(1.6マイクロ秒はフレーム間ギャップである)。

#### 【0058】

50MHzのマイクロコントローラクロック速度を仮定しよう。これは信頼性のある動作を確実にするためのかなり遅いクロック速度である。他の実施例ではより速い速度(たとえば100MHz)が用いられる。50MHzにおいて、6.72マイクロ秒は336クロックサイクルである。このため、1つのハードウェアタスクのイングレスおよびイーグレスタスクのためのクロックサイクル割当は $336 / 4 = 84$ クロックサイクルである。

10

#### 【0059】

フレームの処理はマイクロコントローラとサーチマシンとで分けられているが、これらは必ずしも同じフレームに対して並列に作業する訳ではないため、同じハードウェアタスク内の1つのイングレスフレームと1つのイーグレスフレームとに対する処理レイテンシは結線速度での処理においてさえ、84サイクルより長くてもよい。処理するのに84サイクルよりも長くかかり、64バイトのフレームがイングレス側およびイーグレス側において連続して到着する場合、同じデータフローにおける前のフレームが処理される前に次のフレームが到着し始めることがあり得る。このため、マイクロコントローラが、同じデータ

20

#### 【0060】

このように、いくつかの実施例では、各ハードウェアタスク $HT_x$ は2つのイングレスタスク $IG_x.0$ 、 $IG_x.1$ および2つのイーグレスタスク $EG_x.0$ 、 $EG_x.1$ を含む。たとえば、ハードウェアタスク $HT_1$ はイングレスタスク $IG_1.0$ 、 $IG_1.1$ およびイーグレスタスク $EG_1.0$ 、 $EG_1.1$ を含む。各タスクは以下のものを含む4ビットのタスク番号により識別される。

30

#### 【0061】

CHID - - それぞれ対応のポート0、1、2、3に対してのチャンネルID(2ビット) = 0、1、2、または3

SN - - シーケンス番号( $IG_x.0$ 、 $EG_x.0$ では0、 $IG_x.1$ 、 $EG_x.1$ では1)

I/E - - イングレスには0、イーグレスには1

タスクの総数はすなわち16である。

#### 【0062】

1つのフレームは1つのタスクにより処理される。フレームがアプレットである場合、そのアプレットは同じタスクにより実行される。

40

#### 【0063】

マイクロコントローラ命令実行はパイプライン化される。このため、上記の表1では、それぞれ対応のハードウェアタスクに対して新しい命令が開始されるクロックサイクルが示される。たとえば、サイクル1では、ハードウェアタスク $HT_0$ に対して命令実行が開始される。命令実行は後続のサイクルにおいても続く。

#### 【0064】

各サブチャンネルにおけるFIFO230、240、260へのタスクのアクセスは図5の論理図に示される態様で制御される。図5では、「タスク0」および「タスク1」は同じサブチャンネルに対する2つのタスクであり、たとえばチャンネル150.1のサブチャンネル150Iに対するイングレスタスク $IG_1.0$ 、 $IG_1.1$ である。始めはタスク0のみ

50

がサブチャンネル F I F O 2 3 0、2 4 0、2 6 0 へのアクセスを有する。タスク 0 がリクエスト F I F O 2 3 0 にアクセスすると、スイッチ「a」が切替えられ、リクエスト F I F O をタスク 1 に接続する。タスク 0 はタスク 1 がリクエスト F I F O を読むまでリクエスト F I F O を読むことが許されない。

【 0 0 6 5 】

スイッチ「b」はコマンド F I F O 2 6 0 へのタスクのアクセスを制御する。スイッチ「b」は、タスク 0 によってあるフレームに対するすべてのコマンドが書かれた際に切替えられる。

【 0 0 6 6 】

ステータス F I F O 2 4 0 へのタスクのアクセスを制御するスイッチ「c」はステータス F I F O がタスク 0 により読まれた際に切替えられる。

【 0 0 6 7 】

サーチマシンへのタスクのアクセスを同期化するため、サーチマシン 1 9 0 は次々にコマンドを実行し、結果を同じ順序でもたらす。

【 0 0 6 8 】

各命令において、実行のためのタスクを選択するには 1 クロックサイクルしか要さない（以下に説明する図 7 におけるパイプラインステージ T S）。さらに、タスクの選択はパイプライン化されており、そのためスループットに影響を及ぼさない。タスクの選択はハードウェアにより行なわれる。マイクロコントローラにおいてオペレーティングシステムは用いられない。このため、低いレイテンシが達成される。

【 0 0 6 9 】

どの時点においても、各タスクは 3 つの状態、すなわち、アクティブ、レディまたはサスペンド、のうちの 1 つにある。アクティブ状態では、タスクは実行されている状態である。最も多くて 4 つのタスク（各ハードウェアタスクにつき 1 つ）が同時にアクティブであり得る。各アクティブタスクは 4 クロックサイクルごとに実行がスケジュールされる（上の表 1 を参照のこと）。

【 0 0 7 0 】

アクティブタスクは、タスクが利用可能でないリソースにアクセスを試みるとサスペンド状態に移行する。リソースは追補 2 に記載される。リソースが利用可能となるとタスクはレディ状態に入る。

【 0 0 7 1 】

アクティブタスクがサスペンドされると、同じチャンネルにおけるレディ状態にあるタスクのうちの 1 つがタスク制御 3 2 0（図 6）により実行のため選択され、アクティブ状態に移行する。

【 0 0 7 2 】

図 6 はマイクロコントローラ 1 6 0 のブロック図である。実行ユニット 3 1 0 はプログラムメモリ 3 1 4 にストアされるプログラムを実行する。プログラムはブートの間に、ROM 2 0 4（図 1）からダウンロードされる。さらに、上述のようにアプレットをロードして動的に実行することもできる。アプレットは実行された後に破棄されてもよく、またはアプレットはメモリ 3 1 4 に残されてもよい。

【 0 0 7 3 】

実行ユニット 3 1 0 は、汎用レジスタを有するレジスタファイル 3 1 2、特殊レジスタブロック 3 1 5 およびデータメモリ 3 1 6 を含む。レジスタファイル 3 1 2 は、それぞれ対応のバス sa\_\_bus、sb\_\_bus に接続される 2 つの 3 2 ビット出力を含み、バス sa\_\_bus、sb\_\_bus は A L U 3 1 8 の入力に接続される。データメモリ 3 1 6 および特殊レジスタブロック 3 1 5 の 3 2 ビット出力は sa\_\_bus に接続される。バス sa\_\_bus に別個に接続されているのは特殊レジスタ「ヌル」および「ワン」の出力であり（追補 6、表 A 6 - 1）、特殊レジスタは定数値をストアする（これらのレジスタは図 6 において「定数レジスタ」と記される）。

【 0 0 7 4 】

10

20

30

40

50

バスsa\_\_bus はまた、プログラムメモリ314から読まれる命令の即値フィールド「imm」を受取る。

【0075】

ALU318の64ビット出力は64ビットバスres\_\_busに接続され、64ビットバスres\_\_busはレジスタファイル312、データメモリ316および特殊レジスタブロック315の入力に接続される。

【0076】

レジスタファイル312、データメモリ316および特殊レジスタ315は追補6に記載される。そこに記載されるように、レジスタおよびデータメモリはタスク間で分けられているため、タスクが再スケジュールされる際にセーブ/リストア動作は必要ではない。特に、特殊レジスタ315は各タスクにつき1つずつの16個のPC(プログラムカウンタ)レジスタを含む。

10

【0077】

ロード/ストアユニット(LSU)330は実行ユニット310、サーチマシン190および内部メモリ170の間でインターフェイスをもたらす。LSU330は、メモリからレジスタをロードするか、またはレジスタ内容をメモリにストアするためのロードおよびストアリクエストの待ち行列を維持する。LSU330の入力はres\_\_busに接続され、またLSU330の64ビットの出力rfiはレジスタファイル312の入力に接続される。

【0078】

DMAブロック340の入力はバスres\_\_busに接続され、実行ユニット310がDMA340をプログラムできるようにする。DMA340はアプレットをプログラムメモリにロードすることができる。

20

【0079】

図7には命令実行パイプラインが示される。パイプラインには7つのステージがある。

【0080】

(1) タスクセレクト(TS)ステージt0。このステージでは、アクティブタスクがタスク制御320によってそれぞれ対応のチャンネル150.xに対して選択される。いくつかの実施例では、タスク制御ブロックは固定優先順位機構を実現しており、タスクIGx.0が最高優先順位を有し、次にIGx.1、その次にEGx.0、そしてその次にEGx.1となる。

30

【0081】

いくつかの実施例では、タスクは一度アクティブにされると、より高い優先順位のタスクがランする用意ができたというだけではサスペンドされない。その優先順位のより低いタスクは利用可能でないリソースにアクセスを試みるまでアクティブのままである。

【0082】

(2) フェッチ(F)ステージt1において、タスク制御ブロック320は実行ユニット310に対してアクティブタスク番号信号task#\_\_t1(追補1の表A1-1におけるtask\_\_taskNumt1と同じ)を駆動する。信号task#\_\_t1は特殊レジスタ315内の16個のPC値のうちの一つを選択する。

40

【0083】

どのタスクもアクティブではない場合、タスク制御ブロック320は実行ユニット310に「アイドル」信号をアサートする。この信号は表A1-1において「tsk\_\_idle」と表わされている。「アイドル」がアサートされると、task#\_\_t1は「ドントケア」であり、命令実行ユニット310は残りのパイプラインステージにおいてNOP(ノーオペレーション)命令を実行する。

【0084】

「アイドル」がデアサートされると、特殊レジスタブロック315においてtask#\_\_t1により選択されたPCレジスタ値はプログラムメモリ314に与えられる。選択されたPCにより示される命令がメモリから実行ユニット310へ読出される。

50

## 【 0 0 8 5 】

( 3 ) デコード ( D ) ステージ t 2 において、命令は実行ユニットによりデコードされる。

## 【 0 0 8 6 】

( 4 ) 読出 ( R ) ステージ t 3 において、レジスタファイル 3 1 2 および / または特殊レジスタ 3 1 5 および / またはデータメモリ 3 1 6 から命令オペランドが読まれ、A L U 3 1 8 に提示される。

## 【 0 0 8 7 】

また、このステージにおいて、以下に図 8 から図 1 5 に関連してより詳しく説明するように、タスク制御 3 2 0 は配線 4 1 0 ( 図 6 ) 上にサスペンド信号 ( 表 A 1 - 1 における t s k \_ s u s p ) を発生する。サスペンド信号がアサートされると、タスクはサスペンドされ、命令実行はアボートされ、タスクの P C レジスタは凍結される。後にタスクがアクティブにされると、同じ命令が再実行されることになる。

## 【 0 0 8 8 】

また、このステージにおいて、実行ユニット 3 1 0 はウェイト信号を発生する。ウェイト信号がアサートされると、命令実行は完了させられず P C レジスタは凍結するが、タスクはアクティブのままであり、次のクロックサイクルから命令は再び実行される。たとえば、図 7 の命令 1 が、サイクル 3 においてアサートされるウェイト信号によって遅延された場合、同じ命令はサイクル 4 において開始される命令番号 5 として再実行されることになる。

## 【 0 0 8 9 】

ウェイト信号は、命令を妨害している条件が、同じハードウェアタスクが再スケジュールされるころまでにはなくなりそうである場合にアサートされる。ウェイト条件は追補 3 に記載される。

## 【 0 0 9 0 】

サスペンド信号およびウェイト信号がデアサートされると、P C レジスタは次の命令を指すように変えられる。

## 【 0 0 9 1 】

( 5 ) 実行 ( E ) ステージ t 4 において、命令は実行される。

( 6 ) ライトバック ( W B ) ステージ t 5 において、実行ステージの結果は行先がレジスタファイル 3 1 2 内にある場合を除いて、その行先に書かれる。

## 【 0 0 9 2 】

( 7 ) レジスタ書込 ( W R ) ステージにおいて、実行ステージの結果は必要であればレジスタファイル 3 1 2 に書込まれる。

## 【 0 0 9 3 】

注目すべきなのは、各命令の W R ステージ ( たとえばサイクル 6 の命令 1 ) が同じハードウェアタスクの次の命令の R ステージの前に起こることである ( サイクル 7 の命令 5 を参照のこと ) 。そのため、たとえば命令 5 が命令 1 の結果を用いるとすると、その結果は命令 5 がそれをサイクル 7 において読む前にレジスタファイルまたは特殊レジスタに書かれることになる。

## 【 0 0 9 4 】

図 7 に示したように、( R ステージにおいて ) 命令がアボートされると、パイプラインはすでに開始された他の命令から除去されなくてもよい。なぜなら、これらの命令は他のタスク ( さらに他ハードウェアタスク ) に属するからである。たとえば、命令 1 をアボートしなければならない場合、命令 1 の R ステージにおいて、またはその前に開始された他の命令とは命令 2 、 3 および 4 だけである。これらの命令は他のタスクによって実行されるため、除去されなくてもよい。

## 【 0 0 9 5 】

所与のハードウェアタスクに関して、対応する 4 つのソフトウェアタスクの間で切替えをするのに、タスク切替えがオペレーティングシステムソフトウェアにより行なわれる場合

10

20

30

40

50

とは異なり、別個の命令を実行することは必要ではない。このため、高いスループットが達成される。

【0096】

図8には、1つのリクエストFIFO230またはステータスFIFO240に関するタスク同期化のバブル図が示される。下方のダイアグラム704では、「タスク0」および「タスク1」は図5と同じ意味を有する。より特定的には、これらはリクエストまたはステータスFIFOを共用する2つのソフトウェアタスクである。いくつかの実施例では、タスク0はイングレスサブチャネルに対するIGi.0またはイーグレスサブチャネルに対するEGi.0である。

【0097】

ダイアグラム704はFIFOの所有権を示す状態機械である。RESETにおいて、FIFOは状態710RS.0によって示されるようにタスク0により所有される。

【0098】

タスク0がFIFOを読むのに成功すると、FIFOは状態710RS.1により示されるように、タスク1により所有されることになる。FIFOを読むことは図5の「a」または「c」スイッチを切替えることに等しい。タスク1がFIFOを読むのに成功すると、状態機械は状態710RS.0に戻る。

【0099】

FIFO読出動作は条件mfsel[x] & ffrdにより示される。信号mfselは追補4に記載される。信号ffrdは、マイクロコントローラによりいずれかのリクエストまたはステータスFIFOが読まれると、ステージt3において実行ユニットによりアサートされる。別個のffrdバージョンが各リクエストおよびステータスFIFOに対して生成される(FIFO読出が成功すると、追補4の信号mfrdがステージt5においてアサートされる)。

【0100】

リクエストおよびステータスFIFOは16個ある。これらFIFOの各々は0から15までの一意の数「x」により識別される。FIFO「x」が読まれている際、図8のmfsel[x]により示されるように、その数「x」はラインmfsel上に駆動される。

【0101】

ダイアグラム720および740はタスク0およびタスク1がFIFOに関連してどのように状態を変化させるかを示している。上に示したように、各タスクには3つの状態、すなわちレディ(「RDY」)、アクティブおよびサスペンドがある。RESETにおいて、すべてのタスクはレディとなる。タスクはパイプラインステージt0において選択されるとアクティブとなる。

【0102】

ここで説明する実施例では、タスクは直接アクティブ状態からレディ状態へ移行することができないが、これは他の実施例では可能である。

【0103】

ここで説明する実施例では、各タスクは「サスペンド」条件730が生ずるとアクティブ状態からサスペンド状態へ移行する。サスペンドされたタスクはリリース条件734が生ずるとレディとなる。可能なサスペンド条件を追補1の表A1-2に列挙する。リリース条件は表A1-3に列挙する。

【0104】

ダイアグラム720では、サスペンド条件730は、タスク0がFIFOが利用可能でないときにFIFOにアクセスを試みる際に生じる。より特定的には、条件730とは以下のとおりである。

【0105】

(1) タスクがパイプラインステージt3にあること(実行ユニット310により生成される信号「T3」により示される)。

【0106】

(2) ffrdがアサートされ、FIFO読出動作を示していること。

10

20

30

40

50

(3) mfsel が F I F O 「 x 」 を識別していること。また、  
 (4) F I F O がタスク 1 により所有されている (状態機械 7 0 4 が状態 7 1 0 R S . 1 にある) か、または信号 cfifordy[x] がローであり、F I F O 「 x 」 が空であることを示していること。(信号 cfifordy は追補 4 に記載される。この信号は 4 つ目のサイクルごと

にサンプリングされ、サンプリングされる際には有効である。) F I F O がタスク 0 によって読まれておりそれ以外のどのタスクによっても読まれているのではないことは、タスク 0 がパイプラインステージ t 3 にあることにより確認される。

#### 【 0 1 0 7 】

タスク 1 に対する条件 7 3 0 (ダイアグラム 7 4 0) も同様である。

ダイアグラム 7 2 0、7 4 0 における条件 7 3 0 は表 A 1 - 2 (追補 1) において、各種 10  
 種類のタスク (イングレスタスク 0、イングレスタスク 1、イーグレスタスク 0、イーグレスタスク 1) および各種類の F I F O (リクエストおよびステータス) について別々に示される。リクエスト F I F O 条件は 4 つのセクション「イングレスタスク 0」、「イングレスタスク 1」、「イーグレスタスク 0」、「イーグレスタスク 1」の各々において条件番号 1 として列挙されている。すなわち、イングレスタスク 0 についての条件は、  
 exe \_\_RfifoRd & mfsel[x] & (lreqf | ~ cfifordy[x]) である。

#### 【 0 1 0 8 】

信号 exe \_\_RfifoRd は ffrd と同じである。lreqf は F I F O がイングレスタスク 1 により 20  
 所有されていることを示す。表 A 1 - 2 のすべての信号はステージ t 3 においてサンプリングされるため、「t 3」は表中の条件のいくつかでは省いてある。イーグレスタスク 0 に関して、信号 Ereqf はそれぞれ対応のリクエスト F I F O がイーグレスタスク 1 により所有されていることを示す。すなわち、Ereqf が lreqf と入れ代わっている。タスク制御 3 2 0 は各リクエスト F I F O に対して別個の信号 lreqf または Ereqf を発生する。

#### 【 0 1 0 9 】

追補 1 において、信号の否定は (~ cfifordy のように) 信号名称の前の「~」により示されるか、または (イーグレスタスク 1 に対する条件 1 の Ereqf \_\_ のように) 信号名称の後に続く下線によって示される。

#### 【 0 1 1 0 】

ステータス F I F O に関して、サスペンド条件 7 3 0 は表 A 1 - 2 において 2 と番号のつけられた条件である。信号 exe \_\_SfifoRd はステータス F I F O に対する ffrd バージョン 30  
 である。ステータス F I F O を識別する番号は「x」ではなく「y」で示される。

#### 【 0 1 1 1 】

ダイアグラム 7 2 0 におけるリリース条件 7 3 4 は、タスク 0 が F I F O を所有している (状態機械 7 0 4 が状態 7 1 0 R S . 0 にある) ことと、cfifordy[x] がハイであり F I F O が空ではないことを示していることである。タスク 1 に対するリリース条件 7 3 4 (ダイアグラム 7 4 0) は同様である。

#### 【 0 1 1 2 】

リリース条件は追補 1 の表 A 1 - 3 に示されている。各リリース条件は表 A 1 - 2 の同じ 40  
 スロット内のサスペンド条件に対応する。たとえば、表 A 1 - 3 における「イングレスタスク 0」セクションのリリース条件 1 は、タスクが表 A 1 - 2 における「イングレスタスク 0」セクションのサスペンド条件 1 によりサスペンドされた場合にそのタスクをレディ状態にリリースする。このように、表 A 1 - 3 におけるリリース条件 1 および 2 は、リクエストおよびステータス F I F O に対するダイアグラム 7 2 0 および 7 4 0 でのリリース条件 7 3 4 に対応する。

#### 【 0 1 1 3 】

図 9 には、サブチャネルコマンド F I F O 2 6 0 (すなわち 2 6 0 I) に関するイングレスサブチャネルにおけるタスク同期化が示される。下部のダイアグラム 8 0 4 には、イングレスコマンド F I F O のための状態機械が示される。この F I F O はイングレスタスク およびイーグレスタスクの双方により所有され得る。R E S E T において、状態機械は状態 S 0 にある。この状態において、F I F O はイングレスタスク 0 により所有されている 50

。イングレスタスク0が、(図5のスイッチ「b」を切替えて)FIFOをロックすることなく1つのワードをFIFOに書くと、FIFOは状態S1に移行し、この状態ではFIFOはイングレスタスク1により所有される。書込動作は信号IcmdFifoWr[x]により示され、ここで「x」はイングレスコマンドFIFOに書くことができる4つのイングレスおよびイーグレスタスクのうちの1つを特定する。(IcmdFifoWr[x]がステージt3において実行ユニットによりアサートされると、対応するmloadビット(追補4)がステージt5においてアサートされる。)信号IcmdFifoWr[x]は、それぞれ対応のタスクがFIFOに書くたびに適当な「x」に対してアサートされる。

【0114】

ロックされていないことは「アンロック」信号により示され、「アンロック」信号は、コマンドFIFOを書くのに用いられるマイクロコントローラ命令「CMD」(追補7)のLフラグから実行ユニット310によって生成される。

10

【0115】

イングレスタスク1が、コマンドFIFOをロックすることなく(「x」がイングレスタスク1を示しているIcmdFifoWr[x]により示されるように)そのコマンドFIFOに書くと、状態機械は状態S0に戻る。

【0116】

イングレスタスク0が状態S0にあるFIFOに書き、「ロック」信号がアサートされてそのFIFOをロックすべきであることを示すと、状態機械は状態S2に移行する。この状態においては、FIFOは依然としてイングレスタスク0により所有されている。ロック信号は、マイクロコントローラ命令CMD(追補7)におけるLフラグから実行ユニット310により生成される。FIFOは、イングレスタスク0が「アンロック」信号がアサートされている状態でFIFOに書くまで状態S2に留まる。書かれた時点でFIFOは状態S1に移行する。

20

【0117】

同様に、イングレスタスク1が「ロック」がアサートされている状態で状態S1にあるFIFOに書くと、FIFOは状態S3に移行する。この状態においてFIFOは依然としてイングレスタスク1により所有されている。FIFOは、イングレスタスク1が「アンロック」がアサートされた状態でFIFOに書くまで状態S3に留まる。書かれた時点でFIFOは状態S0に移行する。

30

【0118】

状態機械が状態S0またはS1にあり、イーグレスタスクがコマンドFIFOをロックすることなくそのコマンドFIFOに書く場合、状態遷移は起こらない。イーグレスタスク0が状態S0にあるFIFOをロックしてFIFOに書くと、FIFOは状態S4に移行する。この状態において、コマンドFIFOはイーグレスタスク0により所有される。状態機械は、イーグレスタスク0が「アンロック」がアサートされている状態でコマンドFIFOに書くまで状態S4に留まる。書いた時点で、状態機械は状態S0に戻る。

【0119】

状態S5はS4に類似しているが、イーグレスタスク1がコマンドFIFOに書込をしこれを所有することを表わす。

40

【0120】

状態S6およびS7はそれぞれ対応の状態S4およびS5に類似しているが、状態S6およびS7には状態S0ではなくS1から入る。

【0121】

ダイアグラム820および840には、コマンドFIFOに関するそれぞれ対応のイングレスタスク0および1の状態遷移が示される。サスペンド条件730は表A1-2において番号が3の条件である。信号IcmdFifoWr[x]はイングレスタスク0および1に対する条件3におけるexe \_\_IcmdFifoWr[x]と同じである。表A1-2における信号task# \_\_t3はダイアグラム820および840における「T3」と同じである。信号ccmdfull[x]は、コマンドFIFO「x」が一杯であるという信号である(追補4を参照のこと)。この信

50

号はステージ t 3 において有効である。信号 lcmdfOwnedByI0 は、コマンド F I F O がイングレスタスク 0 により所有されていることを示す（すなわち、状態機械 8 0 4 は状態 S 0 または S 2 にある）。信号 lcmdfOwnedByI1 は、コマンド F I F O がイングレスタスク 1 により所有されていることを示す（ダイアグラム 8 0 4 における状態 S 1、S 3）。

【 0 1 2 2 】

イーグレスタスクに関して、イングレスコマンド F I F O に書込むことにより生じたサスペンド条件は表 A 1 - 2 の条件 8 である。信号 lcmdfOwnedByE0 は、コマンド F I F O がイーグレスタスク 0 により所有されていることを示す（ダイアグラム 8 0 4 における状態 S 4、S 6）。信号 lcmdfOwnedByE1 は、コマンド F I F O がイーグレスタスク 1 により所有されていることを示す（ダイアグラム 8 0 4 における状態 S 5、S 3）。

10

【 0 1 2 3 】

リリース条件 7 3 4（図 9）は表 A 1 - 3 におけるイングレスタスクに対する条件 3 である。

【 0 1 2 4 】

イーグレスコマンド F I F O に関するイーグレスタスク同期化も同様である。イーグレス F I F O については、状態 S 4、S 5、S 6、S 7 は存在しない。表 A 1 - 2 および A 1 - 3 において、関係のある条件は番号が 3 である条件である。信号 exe \_\_EcmdFifoWr が exe \_\_lcmdFifoWr と置換わり、イーグレス F I F O への書込動作を示す。信号 Ecmdf1 は、F I F O がイーグレスタスク 1 により所有されていることを示す。

【 0 1 2 5 】

図 1 0 には、DMA リソースに関するイーグレスタスク同期化が示される。下部のダイアグラム 9 0 4 には、DMA 状態機械が示される。RESET において、DMA は IDLE である。図 1 0 において「dmaa\_\_wr」により示されるように、イーグレスタスクが DMA アドレス（プログラムメモリ 3 1 4 における DMA 転送先アドレス）を DMA 3 4 0（図 6）の DMA アドレスレジスタ DMA A（追補 6）へ書くと、そのタスクは DMA 所有者となり、DMA 3 4 0 がアクティブとなり内部メモリ 1 7 0 から DMA 転送を開始する。図 1 0 の例において、DMA 所有者はイーグレスタスク 0 である。

20

【 0 1 2 6 】

図 1 0 の「last\_\_word」により示されるように、転送が完了すると、DMA はレディ（「RDY」）となる。

30

【 0 1 2 7 】

DMA がレディ状態にあり、DMA 所有者タスクが DMA アドレスレジスタを読むと（図 1 0 において「dmaa\_\_rd」として示される）、DMA は実行状態に移行する。DMA 所有者は DMA レディ状態においてしかアドレスレジスタを読むことが許されない。非所有者タスクはどの DMA 状態においても DMA アドレスレジスタを読むことが許される。

【 0 1 2 8 】

DMA が実行状態にあると、DMA 所有者タスクは DMA によりロードされるアプレットを実行する。新たな DMA アクセスは許されない。

【 0 1 2 9 】

DMA 所有者タスクがリリースコード 1 1 1 を DMA A レジスタ（追補 1）の OP フィールドに書込むと、DMA はアイドル状態に戻る。

40

【 0 1 3 0 】

ダイアグラム 9 2 0、9 3 0 には、必ずしも同じハードウェアタスクにあるわけではない 2 つのイーグレスタスク、すなわちタスク 0、タスク N、に対する状態遷移が示される。条件 7 3 0 は表 A 1 - 2 におけるイーグレスタスクに対する条件 7 である。表において、exe \_\_dmaaRd は図 1 0 の dmaa\_\_rd と同じであり、exe \_\_dmaaWr は dmaa\_\_wr と同じである。図 1 0 の「dmaa\_\_rd,wr」は「dmaa\_\_rd または dmaa\_\_wr」という意味である。信号 exe \_\_dmaaRd、exe \_\_dmaaWr は実行ユニット 3 1 0 により生成される。

【 0 1 3 1 】

このように、DMA 所有者タスクは、この DMA 所有者タスクが、DMA がアクティブで

50

ある間にステージ t 3 において D M A アドレスレジスタを読もうと試みるか、または D M A アドレスレジスタに書こうと試みる際にサスペンドされる。所有者タスクは D M A がレディとなるとリリースされる。非所有者タスクは D M A がレディである間にステージ t 3 において D M A レジスタに書こうと試みる際にサスペンドされる。非所有者タスクは D M A がアイドルとなるとリリースされる。

【 0 1 3 2 】

リリース条件 7 3 4 は表 A 1 - 2 においてイーグレスタスク 0 および 1 に対する条件 7 において「clast \_\_word」として示される。

【 0 1 3 3 】

図 1 1 には、セマフォレジスタ s e m r ( 追補 2、6 ) に関するタスク同期化が示される。サスペンド条件 7 3 0 は表 A 1 - 2 において条件 5 として示される。各サスペンド条件は以下のとおりである。すなわち、( 1 ) タスクがパイプラインステージ t 3 にあることと、( 2 ) B I T C または B I T C I 命令がタスクにより実行され、そのターゲットのオペランドがセマフォレジスタであり、その命令が、その命令の以前からセマフォレジスタビットが有していた値と同じ値をセマフォレジスタビットに書こうとしているためアポートされなければならないこと(これは表 A 1 - 2 の信号 exe \_\_bitcSemRegにより示されており、「exe \_\_」で始まる信号名称はすべて実行ユニット 3 1 0 により生成される信号を表わしている)とである。サスペンドが生じると、タスク制御ブロック 3 2 0 はフラグ S P x を 1 に設定し、ここで「x」はタスク番号( 0 - 1 5 )である。

【 0 1 3 4 】

リリース条件 7 3 0 はフラグ S P x がクリアされる(すなわち 0 に設定される)ことである。タスク制御ブロック 3 2 0 は以下の 2 つの条件のうちのいずれか 1 つでも生じるとすべてのフラグ S P x をクリアする。すなわち、

( 1 ) パイプラインステージ t 3 において、命令 B I T C または B I T C I の実行がどれか他のタスク Y によって成功したこと。この条件は表 A 1 - 3 におけるリリース条件 5 の信号 exe \_\_bitcSemAccにより示される。

【 0 1 3 5 】

( 2 ) チャンネル 1 5 0 がセマフォレジスタに書くこと。これは cstroke がアサートされており(追補 4 における表 A 4 - 1)、c s e m [ 5 ] が 1 にあることによって示される。チャンネルは、チャンネルコマンドによりコマンドされると、セマフォレジスタにアクセスしてマイクロコントローラ 1 6 0 に表示を送る。ここに引用により援用される、上記の米国特許出願第 0 9 / 0 5 5 , 0 4 4 号の代理人事件番号 M - 4 8 5 5 U S 「ネットワークでデータを転送するためのネットワークプロセッサシステムおよび方法」を参照されたい。

【 0 1 3 6 】

図 1 2 には、サーチマシン 1 9 0 に関するタスク状態遷移が示される。サスペンド条件 7 3 0 (表 A 1 - 2 における条件 4 ) は以下の条件 ( 1 ) および ( 2 ) の両方が真であることである。すなわち、

( 1 ) タスクがパイプラインステージ T 3 にあり、そのタスクがサーチマシンにコマンドを書くという命令を実行する(表 A 1 - 2 において exe \_\_scmdWrとして示される、信号 scmd\_\_wr)か、またはサーチマシンから結果を読むという命令を実行すること(表 A 1 - 2 において exe \_\_scmdRdとして示される、信号 sres\_\_rd)。追補 7 のマイクロコントローラ命令 S M W R (サーチマシンコマンド書込)および追補 6 のレジスタ scmd、scmde の記載を参照されたい。

【 0 1 3 7 】

( 2 ) 信号 task\_\_ownbit[x] が 0 であること(「x」はタスク番号)により示されるように、サーチマシンリソースがタスクによって利用可能でないこと。この信号は追補 1 の表 A 1 - 1 および A 1 - 2 では sm\_\_task\_\_ownbitとして示される。名称が「sm\_\_」で始まる信号はサーチマシン 1 9 0 により生成される。サーチマシンリソースおよびサスペンド条件は追補 2 に記載される。

10

20

30

40

50

## 【 0 1 3 8 】

リリース条件 7 3 4 とはそれぞれ対応の task\_ownbit[x] が 1 であることである。

## 【 0 1 3 9 】

図 1 3 には、メモリ 1 7 0 におけるフリーリストのスクラッチバッファ 1 6 1 0 ( 図 1 8 および追補 5 ) に関するタスク同期化が示される。サスペンド条件 7 3 0 ( 表 A 1 - 2 での条件 6 ) は、以下のすべてが真であることである。すなわち、

( 1 ) タスクがパイプラインステージ t 3 にあること。

## 【 0 1 4 0 】

( 2 ) 実行ユニットにより生成される信号 ifreeI\_rd により示されるように、タスクが内部フリーリストレジスタ I F R E E L ( 追補 6 ) を読んでいること。この信号は表 A 1 - 2 においては exu \_\_ifreeIrd と表わされる。I F R E E L レジスタが読まれてフリーバッファ番号が得られる。

## 【 0 1 4 1 】

( 3 ) 「no\_free\_buffers」(「no\_free\_buf」) 信号が特殊レジスタブロック 3 1 5 によりアサートされ、フリーバッファがないことを示していること。

## 【 0 1 4 2 】

リリース条件 7 3 4 は、以下の 3 つの条件のうちのいずれかが真となることである。すなわち、

( 1 ) cstrobe ( 追補 4 における表 A 4 - 1 ) がチャンネル 1 5 0 によりアサートされ、csem[5] が 0 であり、チャンネル 1 5 0 が、信号 csem[4:0] により特定されるスクラッチバッファ 1 6 1 0 を内部フリーリストに戻そうとしていることを示していること。

## 【 0 1 4 3 】

( 2 ) 信号 ifreeIWr ( 表 A 1 - 3 における exu \_\_ifreeIWr ) は実行ユニットによりアサートされ、マイクロコントローラが I F R E E L レジスタ ( 追補 6 ) へ書いていることを示していること。このレジスタには、フリーとなったスクラッチバッファの番号が書込まれる。

## 【 0 1 4 4 】

( 3 ) 信号 ifreeRWr ( exu \_\_ifreeRWr ) が実行ユニットによりアサートされ、マイクロコントローラが I F R E E R レジスタへ書いていることを示していること。

## 【 0 1 4 5 】

図 1 4 はタスク制御ブロック 3 2 0 のブロック図である。タスク制御 3 2 0 は、4 つの同じラッチのブロック 1 3 0 4 . 0、1 3 0 4 . 1、1 3 0 4 . 2、1 3 0 4 . 3 を含む。ラッチ 1 3 0 4 . 0 はパイプラインステージ t 0 ( T S ) におけるハードウェアタスクに関する情報をストアする。その情報はラッチ 1 3 0 4 . 1 の入力に与えられる。ラッチ 1 3 0 4 . 1 はパイプラインステージ t 1 におけるハードウェアタスクに関する情報をストアする。同様にラッチ 1 3 0 4 . 2、1 3 0 4 . 3 はそれぞれ対応のステージ t 2、t 3 におけるハードウェアタスクに関する情報をストアする。ラッチ 1 3 0 4 . 1 の出力はラッチ 1 3 0 4 . 2 のそれぞれ対応の入力に接続される。ラッチ 1 3 0 4 . 2 の出力はラッチ 1 3 0 4 . 3 のそれぞれ対応の入力に接続される。ラッチ 1 3 0 4 . 3 の出力は、パイプラインステージ t 3 におけるソフトウェアタスクがサスペンドされるべきであるかどうかを判定するのに用いられ、また、以下に説明するようにそれぞれ対応のハードウェアタスクに対するソフトウェアタスクの状態を判定するのに用いられる。

## 【 0 1 4 6 】

すべてのラッチは同じクロック ( 図示せず ) によりクロックされる。

各ブロック 1 3 0 4 において、ラッチ 1 3 2 0 はそれぞれ対応のハードウェアタスク番号 HT# ( 上の CHID と同じ ) をストアする。ラッチ 1 3 2 2 はハードウェアタスクに対するアクティブなソフトウェアタスク番号 ST#=<SN, I/E> をストアする。そのハードウェアタスクに対していずれのタスクもアクティブではない場合、ラッチ 1 3 2 2 の出力は「ドントケア」である。

10

20

30

40

50

## 【 0 1 4 7 】

このように、ブロック 1 3 0 4 . 1 のラッチ 1 3 2 0、1 3 2 2 の出力は信号 task# \_\_t1 を形成し ( 図 6 )、ブロック 1 3 0 4 . 2 のラッチ 1 3 2 0、1 3 2 2 の出力は信号 task# \_\_t2 を形成する。ブロック 1 3 0 4 . 3 のラッチ 1 3 2 0、1 3 2 2 の出力はラッチ回路 1 3 6 0 の入力に接続され、ラッチ回路 1 3 6 0 の出力はラッチ回路 1 3 6 2 の入力に接続される。回路 1 3 6 2 の出力は信号 task# \_\_t5 をもたらず ( 図 6 )。

## 【 0 1 4 8 】

ブロック 1 3 0 4 . 3 のラッチ 1 3 2 0 の出力はブロック 1 3 0 4 . 0 のラッチ 1 3 2 0 の入力に接続される。

## 【 0 1 4 9 】

各ブロック 1 3 0 4 は、4 つのソフトウェアタスク I G x . 0 ( 図 1 4 において「 I 0 」とも示される)、I G x . 1 (「 I 1 」)、E G x . 0 (「 E 0 」) および E G x . 1 (「 E 1 」) の各々につき 1 つずつの 4 つのラッチ回路 1 3 3 0 を含み、ここで「 x 」はそれぞれ対応のラッチ 1 3 2 0 にストアされるハードウェアタスク番号である。各ラッチ回路 1 3 3 0 は 2 つのラッチ 1 3 3 0 S、1 3 3 0 C を含み、これらは簡単にするためタスク E 1 に対してのみ示される。回路 1 3 3 0 S はタスクの状態 ( すなわちレディ、アクティブまたはサスペンド ) をストアする。回路 1 3 3 0 C はタスクをレディ状態に移行させるのに必要であるリリース条件 7 3 4 をストアする。リリース条件は ( 表 A 1 - 3 にあるように ) 1 から 7 まで、または 0 から 6 までのインデックスの形でストアされる。各種のタスク ( I 0、I 1、E 0、E 1 ) に対する可能なリリース条件のインデックスは追補 1 0 の表 A 1 - 3 の左の欄に示される。

## 【 0 1 5 0 】

ラッチ 1 3 3 0 C にある情報は、それぞれ対応のラッチ 1 3 3 0 S にストアされる状態が「サスペンド」である場合にしか意味をもたない。レディおよびアクティブ状態に対しては、ラッチ 1 3 3 0 C にある情報は「ドントケア」である。

## 【 0 1 5 1 】

各ブロック 1 3 0 4 は 6 つのラッチ 1 3 5 0 を含み、6 つのラッチ 1 3 5 0 は対応するハードウェアタスクに対する 6 つのそれぞれ対応のリクエスト、ステータスおよびコマンド F I F O の状態をストアする。可能な状態はダイアグラム 7 0 4 ( 図 8 ) および 8 0 4 ( 図 9 ) に示され、上に説明したとおりである。

## 【 0 1 5 2 】

ブロック 1 3 0 4 . 3 のラッチ回路 1 3 3 0、1 3 5 0 の出力は次の状態および条件発生器 1 3 5 4 に接続される。回路 1 3 5 4 はタスクとリクエスト、ステータスおよびコマンド F I F O との次の状態を生成し、また次のリリース条件値を生成する。これらの状態および条件信号はバス 1 3 5 8 を介してブロック 1 3 0 4 . 0 の回路 1 3 3 0、1 3 5 0 の入力へ与えられる。

## 【 0 1 5 3 】

図 1 5 には回路 1 3 5 4 がより詳しく示される。回路 1 3 5 4 において、リソース次ステージ発生器 1 3 8 0 はブロック 1 3 0 4 . 3 のラッチ回路 1 3 5 0 からリクエスト、ステータスおよびコマンド F I F O の状態を受取る。発生器 1 3 8 0 はまた、いずれかのリソース、ステータスおよびコマンド F I F O の状態遷移を引き起こし得る、ダイアグラム 7 0 4 および 8 0 4 に関連して上に説明した信号のすべてを受取る。発生器 1 3 8 0 はダイアグラム 7 0 4 および 8 0 4 に従って F I F O の次の状態を計算し、次の状態を同じクロックサイクル t 3 においてラッチブロック 1 3 0 4 . 0 のラッチ回路 1 3 5 0 へ与える。

## 【 0 1 5 4 】

各ラッチ回路 1 3 3 0 の出力はそれぞれ対応の回路 1 3 9 0 の入力に接続される。簡単にするため、タスク E 1 のための回路 1 3 9 0 のみが詳しく示される。タスク E 1 に関して、ラッチ 1 3 3 0 C のリリース条件出力はマルチプレクサ 1 3 9 4 のセレクト入力に接続される。マルチプレクサ 1 3 9 4 のデータ入力はタスク E 1 に対する 7 つの可能なリリース条件 7 3 4 を受取る ( 表 A 1 - 3 「イーグレスタスク 1」のセクション )。マルチプレ

10

20

30

40

50

クサ1394に入力される各データは、対応するリリース条件が真である場合にはアサートされ条件が偽である場合にはデアサートされる1ビット信号である。

【0155】

マルチプレクサ1394により選択されるリリース条件信号(すなわち、ブロック1304.3のラッチ1330Cにストアされるリリース条件に対応する信号)はタスク次状態発生器1398に与えられる。発生器1398はまた、タスクの現在の状態をラッチ1330Sから受取り、配線410上のサスペンド信号を以下に説明するサスペンド論理およびリリース条件発生器1401から受取る。タスク次状態発生器1398は、タスクがサスペンドされたままであるかどうか、または代わりにタスクが同じクロックサイクル内にアクティブになれるかどうかを示す信号Aを発生する。信号Aは以下の表2に従って生成される。

10

【0156】

【表2】

ラッチ1330Sからの状態	MUX1394からのリリース条件	リード410上のサスペンド信号	A
サスペンド	真	ドントケア	レディ
	偽	ドントケア	サスペンド
レディ	ドントケア	ドントケア	レディ
アクティブ	ドントケア	真	サスペンド
		偽	アクティブ

20

【0157】

アービタ1403は4つの回路1390からA出力を受取り、これらからバス1358上に以下の信号を発生する。すなわち、(1)ブロック1304.0のそれぞれ対応のラッチ1330Sに対する各タスクの次のステージと、(2)配線1404上のアクティブソフトウェアタスク番号ST#とである。ソフトウェアタスク番号はブロック1304.0のラッチ1322へ送られる。

30

【0158】

アービタ1403はまた、信号「アイドル」を発生し、これはアサートされるとどのタスクもアクティブではないことを示す(図6も参照のこと)。

【0159】

タスクI0、I1、E0に対する各回路1390は、マルチプレクサへのリリース条件入力を、それぞれ対応のタスク(イングレスタスク0、イングレスタスク1またはイーグレスタスク0)に対応する表A1-3のセクションから取っていることを除いて、タスクE1のためのタスク次状態発生器1398およびマルチプレクサ1394と同じである信号A発生論理を含む。

40

【0160】

サスペンド論理およびリリース条件発生器1401はブロック1304.3のラッチ回路1350の出力を受取り、また、サスペンド条件730(図8から図13および追補1の表A1-2)を計算するのに必要である信号のすべて(たとえばcfifordy、mfselなど)を受取る。ブロック1401は、ブロック1304.3のラッチ1322の出力により識別されるアクティブタスクに対するサスペンド条件を計算する。サスペンド論理1401は配線410上に、タスク次状態発生器1398と他の3つの回路1390内の同様の発生器とへサスペンド信号をもたらす。

【0161】

50

さらに、サスペンド論理 1401 は各マルチプレクサ 1394 と他の 3 つのブロック 1390 内の同様のマルチプレクサ ( 図示せず ) とに対するリリース条件データ入力 734 を生成する。リリース条件は表 A1-3 の式に従って生成される。

【 0162 】

さらに、サスペンド論理 1401 はブロック 1304 . 3 におけるすべての状態ラッチ 1330S の状態出力を受取る。各タスクについて、( 1 ) 状態出力がアクティブ状態を示し、かつ ( 2 ) タスクに対するサスペンド条件のうちの一つが真である場合、サスペンド論理 1401 は、そのタスクをレディにするのに必要なリリース条件のインデックス 734 \_\_ i n を発生する。別個のインデックス 734 \_\_ i n が表 A1-3 のそれぞれ対応のセクションに従って各タスクに対して生成される。図 15 にはタスク E1 のためだけのインデックス 734 \_\_ i n が示される。

10

【 0163 】

これ以外のすべての場合において ( すなわち、タスクに対する状態出力が「アクティブ」ではないか、または状態出力はアクティブであるがタスクに対するサスペンド条件のいずれも真ではない場合 ) 、タスクに対するリリースインデックス 734 \_\_ i n は「ドントケア」である。

【 0164 】

タスク E1 に対するリリースインデックス 734 \_\_ i n はマルチプレクサ 1406 の 1 つのデータ入力に与えられる。マルチプレクサの他方のデータ入力はタスク E1 のためのブロック 1304 . 3 のラッチ 1330C からの条件出力を受取る。セレクト入力はタスク E1 に対するブロック 1304 . 3 のラッチ 1330S の状態出力から「 a c t 」ビットを受取る。状態出力は 2 ビットを有する。ビット「 a c t 」は 2 ビットのうちの 1 ビットである。ビット「 a c t 」は状態が「アクティブ」であるかどうかを示す。「 a c t 」がアクティブ状態を示す場合、マルチプレクサ 1406 はリリースインデックス 734 \_\_ i n を選択する。「 a c t 」が非アクティブ状態を示す場合、マルチプレクサ 1406 は条件ラッチ 1330C の出力を選択する。選択された信号はバス 1358 に与えられ、バス 1358 はその信号をブロック 1304 . 0 におけるタスク E1 に対するラッチ 1330C へ供給する。

20

【 0165 】

同様に、各タスクのための各回路 1390 は以下のものを選択する同様なマルチプレクサ 1406 ( 図示せず ) を含む。すなわち、同様なマルチプレクサ 1406 は ( 1 ) それぞれ対応のタスクに対するブロック 1304 . 3 のラッチ回路 1330 からの出力「 a c t 」がアクティブ状態を示す場合には、サスペンド論理 1401 からのそれぞれ対応のタスクに対するリリース条件インデックス 734 \_\_ i n を選択し、また、( 2 ) 「 a c t 」が非アクティブ状態を示す場合には、それぞれ対応のタスクに対するブロック 1304 . 3 のラッチ 1330 の条件出力を選択する。選択された条件インデックスはブロック 1304 . 0 におけるそれぞれ対応のラッチ 1330 の入力に与えられる。

30

【 0166 】

いくつかの実施例では、 1 つのタスクがサスペンドされると、タスク特有の値を有するレジスタはセーブされない。特に、各タスクは、タスク P C およびフラグを有するそれ自体の P C レジスタを有する ( 追補 6 を参照のこと ) 。さらに、レジスタファイル 312 は 8 つのバンクに分割される。各バンクは、同じチャンネルからのイングレスタスクおよびイーグレスタスクの対の専用のものである。タスク対により実行されるソフトウェアは、その対の間に共通のレジスタがないような態様で書かれる。このため、レジスタファイルレジスタはタスク特有の値をストアするのだが、これらのレジスタをセーブしたりリストアしたりする必要はない。

40

【 0167 】

ここで説明する実施例はこの発明を限定するものではない。特に、この発明はポートの数によっても、ポートが全二重または半二重であるということによっても、いかなるタイミング、信号、コマンドまたは命令によっても限定されない。いくつかの実施例では、マイ

50

クロコントローラは、図7のパイプラインまたは何らかの別のパイプラインを有する複数の実行ユニットを含む。いくつかの実施例では、1つ以上のマイクロコントローラが、スーパースカラまたはVLIW (very large instruction word) プロセッサに存在するような複数の実行ユニットを含む。いくつかの実施例では、マイクロコントローラは複数の集積回路で実現されるプロセッサにより置換えられる。ここで用いた術語「タスク」にはプロセスおよびスレッドも含まれる。他の実施例および変更例も、添付の特許請求の範囲に記載されるこの発明の範囲内に含まれる。

【0168】

追補1

タスク制御ブロック

【0169】

【表3】

表 A1-1: タスク制御ブロック信号リスト

番号	信号名	幅	I/O	タイミング	機能
	SM 190 インターフェイス				
1.	tsk_taskNumt2 [3:0]	4	O	t2	デコードステージの間のタスク番号
2.	tsk_taskNumt5 [3:0]	4	O	t5	WBステージの間のタスク番号
3.	sm_task_ownbit [15:0]	16	I	非同期	タスク所有ビット(1 リリース利用可)
	チャネル 150 インターフェイス				
4.	ccmdfull[7:0]	8	I	非同期	コマンド FIFO フル
5.	cfifordy[15:0]	16	I	非同期	リクエスト/ステータス FIFO レディ
	実行ユニット インターフェイス				
6.	tsk_susp	1	O	t4	サスペンド表示
7.	tsk_taskNumt1 [3:0]	4	O	t0	タスク番号
8.	tsk_idle	1	O	t0	フィッチの間に NOP を挿入する表示
9.	exu_RfifoRd	1	I	t3	リクエスト FIFO 読出
10.	exu_SfifoRd	1	I	t3	ステータス FIFO 読出
11.	exu_scmdRd	1	I	t3	SM 結果読出
12.	exu_scmdWr	1	I	t3	SM コマンド 書込
13.	exu_IcmdFifoWr	1	I	t3	インゲレスコマンド FIFO 書込
14.	exu_EcmdFifoWr	1	I	t3	イーグレスコマンド FIFO 書込
15.	exu_lock	1	I	t3	コマンド FIFO ロック表示
16.	edma_done	1	I	非同期	DMA 完了表示
17.	edma_busy	1	I	非同期	DMA ビジー表示
18.	edma_suspend	1	I	t3	DMA サスペンド
19.	edma_sel	1	I	t3	DMA リリース選択
20.	efs_flRelease	1	I	非同期	フリーリストリリースフラグ
21.	efs_semRelease	1	I	非同期	セマフォリリースフラグ
22.	efs_suspend	1	I	t3	セマフォまたはフリーリストサスペンド
23.	efs_sel	1	I	t3	セマフォまたはフリーリスト rel. 選択
24.	tsk_init_doneE0	1	I	非同期	E0 タスク初期化
25.	tsk_init_doneIOI 1E1	1	I	非同期	IO、I1、E1 タスク初期化
	LSU インターフェイス				
26.	ts_taskNum2	4	O	t2	デコードステージの間のタスク番号

10

20

30

40

【 0 1 7 0 】

【 表 4 】

表 A1-2: タスクサスペンド条件

番号	サスペンド条件
	インクノタスク0
1	exe_RfifoRd & mfsel[x] & (Ireqf   ~cfifordy[x])
2	exe_SfifoRd & mfsel[y] & (Isttf   -cfifordy[y])
3	exe_IcmdFifoWr[x] & task# t3 & (ccmdfull[x]   ~CmdOwnedByI0)
4	(exe_scmdRd   exe_scmdWr) & task# t3 & ~sm_task_ownbit[x]
5	exe_bitcSemRej & task# t3
6	exu_ifreelRd & no_free_buf
	インクノタスク1
1	exe_RfifoRd & mfsel[x] & (~Ireqf   ~cfifordy[x])
2	exe_SfifoRd & mfsel[y] & (~Isttf   ~cfifordy[y])
3	exe_IcmdFifoWr[x] & task# t3 & (ccmfull[x]   ~ICmdOwnedByI1)
4	(exe_scmdRd   exe_scmdWr0 & task# t3 & ~sm_task_ownbit[x]
5	exe_bitcSemRej & task# t3
6	exu_ifreelRd & no_free_buf
	イーグノタスク0
1	exe_RfifoRd & mfsel[x] & (Ereqf   ~cfifordy[x])
2	exe_SfifoRd & mfsel[y] & (Esttf   ~cfifordy[y])
3	exe_EcmdFifoWr[x] & task# t3 & (ccmdfull[x]   ECmdf1)
4	(exe_scmdRd   exe_scmdWr) & task# t3 & ~sm_task_ownbit[x]
5	exe_bitcSemRej & task# t3
6	exu_ifreelRd & no_free_buf
7	(exe_dmaaRd   exe_dmaaWr) & task# t3 & ~dma_idle
8	exe_IcmdFifoWr[x] & task# t3 & (ccmfull[x]   ~ICmdOwnedByE0)
	イーグノタスク1
1	exe_RfifoRd & mfsel[x] & (Ereqf   ~cfifordy[x])
2	exe_SFifoRd & mfsel[y] & (Esttf   ~cfifordy[y])
3	exe_EcmdFifoWr[x] & task# t3 & (ccmdfull[x]   ~ECmdf1)
4	(exe_scmdRd   exe_scmdWr) & task# t3 & ~sm_task_ownbit[x]
5	exe_bitcSemRej & task# t3
6	exu_ifreelRd & no_free_buf
7	(exe_dmaaRd   exe_dmaaWr) & task# t3 & ~dma_idle
8	exe_IcmdFifoWr[x] & task# t3 & (ccmfull[x]   ~ICmdOwnedByE1)

10

20

30

【 0 1 7 1 】

【 表 5 】

表 A1-3: タスクリリース条件

番号	リリース条件
	インク スタスク 0
1	Ireqf & cfifordy[x]
2	Isttf & cfifordy[y]
3	ccmdfull[x] & ICmdOwnedByI0
4	sm_task_ownbit[x]
5	SPx & (exe_bitcSemAcc   (cstrobe & csem[5]))
6	exu_ifreelWr   exu_ifreerWr   (cstrobe & ~csem[5])
	インク スタスク 1
1	Ireqf & cfifordy[x]
2	Isttf & cfifordy[y]
3	ccmdfull[x] & ICmdOwnedByI1
4	sm_task_ownbit[x]
5	SPx & (exe_bitcSemAcc   (cstrobe & ~csem[5]))
6	exu_ifreelWr   exu_ifreerWr   (cstrobe & -csem[5])
	イーグ スタスク 0
1	Ereqf & cfifordy[x]
2	Esttf & cfifordy[y]
3	ccmdfull[x] & ~ECmdf1
4	sm_task_ownbit[x]
5	SPx & (exe_bitcSemAcc   (cstrobe & csem[5]))
6	exu_ifreelWr   exu_ifreerWr   (cstrobe & ~csem[5])
7	clast_word
8	ccmdfull[x] & ~ICmdOwnedByE0
	イーグ スタスク 1
1	Ereqf & cfifordy[x]
2	Esttf & cfifordy[y]
3	ccmffull[x] & Ecmdf1
4	sm_task_ownbit[x]
5	SPx & (exe_bitcSemAcc   (cstrobe & csem[5]))
6	exu_ifreelWr   exu_ifreerWr   (cstrobe & ~csem[5])
7	clast_word
8	ccmdfull[x] & ICmdOwnedByE1

10

20

30

【 0 1 7 2 】

## 追補 2

## リソース

全リソースは特殊レジスタまたは専用マイクロコントローラコマンドによってアクセスされる。

【 0 1 7 3 】

## サーチマシン

サーチマシンは、マイクロコントローラによって書込まれるコマンドと結果との 2 個のリソースを有する。

【 0 1 7 4 】

書込専用のコマンドリソースは 16 個ある (タスクごとに 1 個)。このリソースが利用可でない唯一の場合は、同じタスクからの先のコマンドが完了されていないときである。

【 0 1 7 5 】

40

50

読出専用の結果リソースは16個ある(タスクごとに1個)。あるコマンドがサーチマシンに通知されると、そのコマンドが実行されるまで結果が利用不可となる。いくつかのコマンド(たとえば、インサートまたはデリート)は結果を持たない。

【0176】

チャンネル制御

チャンネル制御はコマンドFIFO260、リクエストFIFO230およびステータスFIFO240との3種のリソースを有する。

【0177】

コマンドリソースは以下の2つの場合利用不可である。

a. リソースが別のタスクに属する。この場合、他のタスクがそのリソースをリリースすると、それはこのタスクに対して利用可となる。 10

【0178】

b. コマンドFIFOがフルである。この場合、コマンドFIFOがフルでなくなると、タスクはこのリソースを使用し続けることができる。

【0179】

コマンドリソースはセッション保護を有する(すなわち、いくつかのコマンドがあるタスクによって書込まれ得るのはリソースが別のタスクに渡される前である)。これは、最初のアクセスの間にリソースをロックし、最後のアクセスの際にそれをアンロックすることによって達成される。コマンドリソースがロックされると、他のどのタスクもこのリソースにアクセスできない。 20

【0180】

チャンネル150.xのイーグレスタスクEGxは、メッセージをスイッチ120に送るために同じチャンネル150.xのイングレスコマンドFIFO260Iにコマンドを書込むことができる。イングレスコマンドFIFOがアンロックされるたびにイーグレスタスクがイングレスコマンドFIFOに書込まれ得る。イーグレスタスクがその最初のコマンドをイングレスコマンドFIFO260Iに書込むと、イーグレスタスクからの最後のコマンドが書込まれるまでコマンドFIFOがロックされた状態となる。

【0181】

リクエストまたはステータスFIFOリソースは以下の2つの場合利用可でない。

【0182】

a. リソースが別のタスクに属する。この場合、他のタスクがFIFOを読出すと、リソースはこのタスクに対して利用可となる。 30

【0183】

b. FIFOが空である。この場合、FIFOがレディになると、タスクはこのリソースを使用し続けることができる。

【0184】

DMA

データFIFOからのアプレットをプログラムメモリ314にダウンロードするのはDMAブロックである。このリソースは、転送前にDMAアドレスをセットし、転送完了時に最後のワードアドレスを読出すイーグレスタスクによって用いられる。転送の間に最後のワードアドレスが読出されると、最後のワードが転送されるまでタスクがサスペンドされる。また、最初の転送が完了していないときに別のイーグレスタスクによって新しいDMAアドレスを書込む試みもタスクサスペンドを引き起こす。 40

【0185】

内部メモリ170管理

内部メモリにおけるスクラッチパッドエリア内のフリーバッファ1610(図17)を管理するのは内部メモリ管理である。メモリには32個のフリーバッファがある。タスクは、次の利用可能なフリーバッファを得ることを望むとき、フリーリスト(FreeL)リソース(追補6のレジスタIFREEL)にアクセスする。バッファが残されていないならば、このタスクはサスペンドされる。このバッファを用いたチャンネルコマンドによってバ 50

ッファがリリースされるべきだと示されると、バッファはリリースされてフリーリストに戻る。

【0186】

セマフォ

セマフォレジスタ `semr` は 32 ビットを有する。その各々がマイクロコントローラの即値ビット変更 ( `BITCI` ) および `BITC` コマンドを用いて直接的にアクセス可能である。セマフォは保護とタスク間の通信とのために用いられる。

【0187】

`BITCI` または `BITC` コマンドが同じ値を現在のビット値としてこのビットに書込もうと試みる場合、それはアポートされ、そのタスクがサスペンドされる。その後、セマフォレジスタが変更される ( レジスタにおける何らかのビットが変更される ) と、セマフォを待っている全タスクがレディとなり、 `Bit_change_Immediate` ( 即値ビット変更 ) コマンドを再び実行しようとする。

10

【0188】

セマフォレジスタのビット 31 - 24 は `PIF110` のそれぞれの予め定められた外部ピン ( 図示せず ) を 0 から 1 に変更することによってセットされ得る。

【0189】

追補 3

タスクウェイト条件

ウェイト信号をアサートできる条件は 2 つある。

20

( 1 ) レジスタスコアボード

マイクロコントローラにおけるレジスタごとに、そのステータスを表示する 1 スコアボードビットがある。このビットがセットされていれば、レジスタはダーティであり、すなわち、データが `LSU330` によってロードされるのを待っている。起こり得るシナリオは以下のとおりである。

【0190】

( a ) タスクが `LSU` によるレジスタのロードをリクエストする。

( b ) タスクがソースとしてのこのレジスタの使用をリクエストする。しかしながら、スコアボードはダーティである。したがって、ウェイト信号がアサートされる。

【0191】

( c ) 次に、`LSU` がレジスタをロードする。

( d ) タスクがソースとしてのこのレジスタの使用を再びリクエストする。今回は使用が許可される。

30

( 2 ) `LSU FIFO` フル

これはウェイト信号を発生するための別の条件である。ロード・ストアリクエストを待ち行列に格納している `LSU FIFO` が一旦レディとなると、この条件はクリアされる。

【0192】

追補 4

以下の表はチャンネル / マイクロコントローラインターフェイスにおいて用いられるいくつかの信号をリストにして挙げる。「I」は信号がチャンネルのための入力であることを意味する。「O」は信号がチャンネル出力であることを意味する。

40

【0193】

【表 6】

表 A4-1

信号名	幅	I/O	機能
<b>表示</b>			
csem[5:0]	6	0	セマフォ ID; CSEM[5] = SCRATCH /NOP 表示
cstrobe	1	0	セマフォセットストロブ
<b>コマンド FIFO</b>			
mfload[7:0]	8	I	CMD FiFo ロード ストロブ (<チャネル>、I/E)
ccmdfull[7:0]	8	0	CMD FIFO フル (<チャネル>、I/E)
<b>要求/ステータス FIFO</b>			
cfifordy[15:0]	16	0	FIFO RDY (レディ) (<チャネル>、I/E、 Req /ステータス)
mfsel[3:0]	4	I	FIFO 選択アドレス (<チャネル>、I/E、 Req /ステータス)
mfrd	1	I	FIFO 読出しストロブ

10

20

## 【 0 1 9 4 】

## 追補 5

## メモリ

## 内部メモリ 170 のマップ

内部メモリマップを図 16 に示す。

## 【 0 1 9 5 】

## データエリア 1510 (アドレス 0000 - 1FFF 16 進法)

このエリアはスクラッチパッド 1610、データ FIFO およびコマンド FIFO のために用いられる。このエリアは相対アドレスを用いてアクセスされる。データエリアメモリマップを図 17 に示す。

30

## 【 0 1 9 6 】

図 17 において、「DBASE\_I」はイングレス側のための(後述する)CFGRレジスタの「DBASE」フィールドである。同様に、DLEN、CBASE、CLENは対応のCFGRレジスタのフィールドである。サフィックス「\_I」はイングレスを表わし、「\_E」はイーグレスを表わす。

## 【 0 1 9 7 】

## 各チャネルのための制御エリア 1520

このエリアにおけるレジスタタイプの 1 つは以下のとおりである。

40

## 【 0 1 9 8 】

## CFGR - チャネルコンフィギュレーションレジスタ (イングレスおよびイーグレス)

各チャネルの方向ごとに 1 個、8 個の CFGR レジスタがある。それらのフィールドは以下のとおりである。

## 【 0 1 9 9 】

DBASE (9ビット) データバッファベースポインタ (64 バイト整列)

DLEN (7ビット) データバッファ長 (64 バイト粒度)

CBASE (9ビット) コマンドバッファベースポインタ (64 バイト整列)

CLEN (3ビット) コマンドバッファ長 (64 バイト粒度)

50

GAP (4ビット) フレーム制御ワードが無効であるときのデータ読出ポインタとデータ書込ポインタとの間の最小ギャップ(8バイト粒度)。

【0200】

データエリア1530(アドレス4000-5FFF 16進法)

このエリアは上述の米国特許出願第09/055,044号の出願人書類番号M-4855 USに説明される。

【0201】

追補6

マイクロコントローラレジスタ

レジスタファイルマップ

レジスタファイル312は8個のバンクへと分割される(図18)。各バンクは同じチャンネル150.xからの1対のイングレスタスクとイーグレスタスクとの専用のものである。いくつかの実施例では、イングレス処理の方がより複雑なのでイングレスタスクがイーグレスタスクよりも多くのレジスタを用いる。また、いくつかの実施例では、タスクソフトウェアは、2つのタスク間に共通のレジスタがないようなものである。

【0202】

各レジスタr0.0-r7.7は1バイトの幅である。連続する8バイトがレジスタファイルから並列に読出され得る。8バイトレジスタワードの7ビットアドレスを形成するために、レジスタ番号(0から63)が、それ自体チャンネルID「CHID」とタスク対番号(0または1)とを連結したものであるバンクIDと連結され、アドレスMSBが(特殊レジスタ314に対して)レジスタファイル312を表示するために0となる。

【0203】

マイクロコントローラレジスタマップ

マイクロコントローラにおける全レジスタがマイクロコントローラコマンドによって直接的にアクセス可能である。レジスタマップはレジスタファイル312および特殊レジスタ315という2領域に分割される。レジスタアドレスは7ビットからなる。特殊レジスタ315ではアドレスMSBが1であり、レジスタファイル312ではMSBが0である。

【0204】

データメモリ316

データメモリ316(図19)は変数の一時記憶と後述するいくつかのパラメータのために用いられる。

【0205】

したがって、データメモリ316は以下の3領域に分割される。

a. タスクごとのタスクレジスタtr0-tr5(タスクごとに6個)。これらのレジスタはそれぞれのタスク専用である。

【0206】

b. チャンネルレジスタcr0-cr3(チャンネル150.xごとに4個)。これらのレジスタはハードウェアタスク専用である。同じチャンネルの全タスク(2個のイングレスタスクおよび2個のイーグレスタスク)がこれらのレジスタにアクセスする。

【0207】

c. グローバルレジスタgr(16個のレジスタ)。これらのレジスタは全タスクに対してグローバルである。

【0208】

データメモリ316は32ビットの128ワードである。

データメモリ316のための7ビットアドレス発生方式を図20に示す。

【0209】

trはタスクレジスタ番号(0-5)である。

tnはタスク番号(0-15)である(trおよびtnがタスクレジスタアドレスを形成する)。

【0210】

10

20

30

40

50

c r はチャンネルレジスタ番号である ( 0 - 3 ; 「 1 1 0 」、c r および c n がチャンネルレジスタアドレスを形成する)。

【 0 2 1 1 】

c n はチャンネル番号 ( 0 - 3 ) である。

g r はグローバルレジスタ番号 ( 0 - 1 5 ) である。

【 0 2 1 2 】

特殊レジスタ ( S R ) 3 1 5 ( 以下の表 A 6 - 1 参照 ) は ( レジスタファイルと同様に ) マイクロコントローラコマンドによって直接的にアクセス可能である。特殊レジスタ 3 1 5 は以下の 3 タイプに分割できる。

【 0 2 1 3 】

a . タスクに属するレジスタ、たとえば、プログラムカウンタ ( P C )、タスク番号 ( T I N ) 等。

【 0 2 1 4 】

b . リソースレジスタ、たとえば、リクエスト F I F O ( r e q f )、ステータス F I F O ( s t t f )、サーチマシンコマンド ( s c m d ) 等 ( 追補 2 参照 )。

【 0 2 1 5 】

c . データメモリ 3 1 6 レジスタ、たとえば、タスクレジスタ ( t r )、チャンネルレジスタ ( c r ) およびグローバルレジスタ ( g r )。

【 0 2 1 6 】

リソースおよびデータメモリ 3 1 6 ( タイプ b および c ) はそのアクセスを簡単にするために特殊レジスタにマッピングされる。

【 0 2 1 7 】

適切な特殊レジスタを以下の表に手短かに述べる。

【 0 2 1 8 】

【 表 7 】

10

20

表 A6-1:特殊レジスタ

アドレス	名	タイプ	アクセス	幅	合計	注釈
1000_000	null	-	r	32	--	0データ
1000_001	one	-	r	32	--	すべて1のデータ
1000_010	pc	a	rw	16	16	プログラムカウンタ
1000_011	tn	a	r	4	1	タスク番号
1000_100	ctl	a	rw	16	1	汎用制御レジスタ
1000_101	dmaa	a	rw	32	1	プログラムカウンタ・アドレス
1000_110	reqf	b	r	16	8	リクエスト fifo
1000_111	sttf	b	r	16	8	ステータス fifo
1001_000	imp	a	rw	10	16	内部メモリバンク
1001_001	xmp	a	rw	16	16	外部メモリバンク
1001_100	cmd_i	b	w	64	fifo	インクレスコマンド
1001_101	cmd_e	b	w	64	fifo	イーグレスコマンド
1001_110	cmd_il	b	w	64	fifo	インクレスコマンド (ロック)
1001_111	cmd_el	b	w	64	fifo	イーグレスコマンド (ロック)
1010_000	scmd	b	rw	64	16	SMコマンド / 結果
1010_001	scmde	b	rw	64	16	SMコマンド / 結果拡張
1010_010	xfreel	b	rw	16	4	外部フリーリスト
1010_011	timer	a	rw	50	1	汎用タイマ
1010_100	smcntl	a	rw	17	1	サーチエンジン制御レジスタ
1010_101	flcnt	a	r	17	4	外部フリーリストカウンタ
1010_110	agel0	a	r	16	4	エイジリスト#0の先頭
1010_111	agel1	a	r	16	4	エイジリスト#1の先頭
1011_000	semr	a	rw	32	1	セマフォレジスタ
1011_001	ifreel	b	rw	5	1	内部フリーリスト
1011_010	ifreer	b	rw	32	1	内部フリーレジスタ
1011_011	miir	a	rw	32	1	miiレジスタ
1011_100	msqr	a	rw	32	1	メッセージレジスタ
1011_110	thrshl0	a	rw	16	4	エイジしきい値#0
1011_111	thrshl1	a	rw	16	4	エイジしきい値#1
1100_iii	tr0-5	c	rw	32	96	タスクレジスタ
1101_0ii	cr0-3	c	rw	32	16	チャンネルレジスタ
1101_111	pmdr	a	r	32	1	プログラムメモリデータレジスタ
111i_iii	gr0-15	c	rw	32	16	汎用レジスタ

10

20

30

## 【0219】

いくつかの特殊レジスタのレジスタフィールドは以下のとおりである。

40

- PC - プログラムカウンタおよびフラグ
  - PC (10ビット) プログラムカウンタ
  - G (1ビット) フラグ - より大きい
  - L (1ビット) フラグ - より小さい
  - E (1ビット) フラグ - 等しい
  - C (1ビット) フラグ - 桁上げ
- G、L、EおよびCは読出専用である。

## 【0220】

- TN - タスク番号
- CHID (2ビット) チャンネルID

50

S N (1ビット) シーケンス番号

I / E (1ビット) イングレス(0) / イーグレス(1)。

【0221】

S C M D、S C M D E - コマンドおよびコマンド拡張

書込動作の間、これらの32ビットレジスタはサーチマシンのためのコマンドを形成する。読出動作の間、これらのレジスタは結果を与える。S C M D E は S C M D の前に書込まれるべきである。

【0222】

X F R E E L - 外部フリーリスト

このレジスタへの書込によって、1ブロックが外部メモリ200におけるフリーリストスタックに付加される。このレジスタからの読出によって、1ブロックがスタックから取除かれ得る。

10

【0223】

1チャンネルごとに1個のフリーリストスタックがある。各レジスタはスタックの先頭を指す16ビットポインタを含む。

【0224】

T I M E R - 汎用タイマ

T i m e r (32ビット) タイマ値。タイマはシステムクロックが8計時することに進む自走カウンタである。

【0225】

20

N X T E (16ビット) エイジングがあるか調べるための次エントリを指すポインタ。このフィールドは書込専用である。リセット後に初期化されるべきである。

【0226】

E T (1ビット) タイマ更新イネーブル。このフィールドは書込動作の間に用いられる。E T = 1であれば、タイマは書込まれた値をとる。E T = 0であれば、タイマカウンタは書込によって影響を与えられない。

【0227】

E N (1ビット) 次エントリ更新イネーブル。このフィールドは書込動作の間に用いられる。E N = 1であれば、次ポインタが新しい値を得る。E N = 0であれば、N X T E フィールドが無効である。

30

【0228】

S M C N T L - サーチマシン制御レジスタ

P o i n t e r (16ビット) ノードエリア開始ポインタ。このポインタはサーチノードエリアを定義する(このエリアの後部が0 x F F F Fである)。自動エイジング機構はこのエリア内でのみ実行される。

【0229】

A G E (1ビット) エイジングイネーブル(0 - ディセーブル; 1 - イネーブル)。

【0230】

F L C N T - フリーリストカウンタ

この読出専用レジスタはメモリ170のスクラッチパッドエリアにおけるフリーリスト内のエントリ数を含む。

40

【0231】

C o u n t (17ビット) カウンタ(最大値は0 x 1 0 0 0 0である)。

A G E L 0、A G E L 1 - エイジリスト0、1の先頭

これらは読出専用レジスタである(チャンネルごとに2個)。各々がエイジリストの先頭を含む(チャンネルごとに2個のエイジリストがある)。これらのレジスタのどの1つからの読出もレジスタをクリアさせる。ここで、ノード(追補8)におけるT S T M P(タイムスタンプ)がこのリストにおけるノードを互いにリンクするために用いられる。レジスタが0なら、リストは空である。

【0232】

50

Pointer (16ビット) リストポインタの先頭。

しきい値0、しきい値1 - しきい値レジスタ

これらのレジスタの各々は対応のエイジリストと関連したしきい値を含む。

【0233】

|current \_\_time-timestamp| > しきい値であり、かつエントリがLRND (学習されたエントリ) のタイプであると、エントリはエイジリストに付加される。

【0234】

threshold (16ビット) しきい値。

MSGR - メッセージレジスタはマイクロコントローラとスイッチ120CPU (図示せず) との間でメッセージを転送するために用いられる。メッセージはヘッダラインによって転送される。

10

【0235】

MSGA (16ビット) MSGRに書込むときはCPUへの、レジスタを読出すときはCPUからのメッセージ。このフィールドは読出の後にクリアされる。

【0236】

MSGB (16ビット) レジスタを(テストのために)読出すときのCPUへのメッセージ。

【0237】

DMAA - DMAアドレス

OP (3ビット) 動作

20

000 - nop

001 - EPROM204からのロード

010 - スイッチ120からのロード

111 - リリース

EPA (13ビット) EPROM開始アドレス

LER (1ビット) ロードエラー

PMA (10ビット) プログラムメモリアドレス。

【0238】

SEMR - セマフォレジスタ

S[i] (1ビット) セマフォビット「i」。

30

【0239】

IFREER - 内部フリーレジスタ(16ビット)

F[i] (1ビット) メモリ170のスクラッチパッドエリアにおけるブロック「i」がフリーであるかどうかを示す。

【0240】

IFREEL - 内部フリーリスト

BLKN (5ビット) フリーブロック番号(すなわち、スクラッチバッファ番号: 図17参照)。このレジスタの読出によってスクラッチバッファBLKNがフリーリストから取除かれる。このレジスタへの書込によって、書込まれるBLKN値によって特定されるバッファがフリーリストに戻される。

40

【0241】

MIR - MII制御レジスタ

このレジスタはMII制御インターフェイスによってイーサネットPHY装置と通信するために用いられる。

【0242】

BSY (1ビット) ビジー。新しいコマンドでセットされ、コマンド完了時にリセットされる。

【0243】

CMD (4ビット) コマンド

1000 - スキャンオン

50

0 0 0 0 - スキャンオフ  
 0 1 0 0 - 制御情報を送る  
 0 0 1 0 - ステータス読出  
 NV (1ビット) 有効でない。PHYからのデータが有効でないときにセットされる。

## 【0244】

FIAD (5ビット) PHYアドレス  
 RGAD (5ビット) レジスタアドレス  
 Data (16ビット) データ。

## 【0245】

## 追補7

マイクロコントローラ命令

## 3オペランド命令

これらの命令はオペランド\_\_A とオペランド\_\_B との間で算術論理演算を行なう。結果はオペランド\_\_C に書込まれる。命令は以下のとおりである。

## 【0246】

ADD - 加算  
 SUB - 減算  
 OR - 論理OR  
 AND - 論理AND  
 XOR - 論理XOR  
 SHL - 左シフト  
 SHR - 右シフト  
 BITC - ビット変更

命令サイズフィールドがオペランドサイズを特定する。

## 【0247】

命令における2ビット「dt」フィールド(行先タイプ)が以下のようにオペランド\_\_Cのタイプを特定する。

## 【0248】

dt = 00 - オペランド\_\_C はレジスタファイル312または特殊レジスタ315におけるレジスタである。

## 【0249】

dt = 10 - オペランド\_\_C はメモリ170内にある。オペランド\_\_C フィールドはアドレス発生のためにロード/ストアユニットにおいて7ビット即値として用いられる。

## 【0250】

dt = x1 - オペランド\_\_C は外部メモリ200内にある。オペランド\_\_C フィールドはdt[1]ビットとともにアドレス発生のためにロード/ストアユニットにおいて8ビット即値として用いられる。

## 【0251】

ここで、非ゼロdtを有する命令はそのオペランドとしてリソースを用いることができない。

## 【0252】

## 即値バイトでの2オペランド命令

これらの命令はオペランド\_\_A と即値バイトとの間で算術論理演算を行なう。結果はオペランド\_\_C に書込まれる。命令は以下のとおりである。

## 【0253】

ADI - 即値加算  
 SBI - 即値減算  
 ORI - 即値論理OR  
 ANDI - 即値論理AND

10

20

30

40

50

X O R I - 即値論理 X O R

S H L I - 即値左シフト

S H R I - 即値右シフト

B I T C I - 即値ビット変更

サイズフィールドがオペランドのサイズを特定する。

【 0 2 5 4 】

命令の2ビット「d t」フィールド(行先タイプ)が3オペランド命令におけるようにオペランド\_\_Cフィールドのタイプを特定する。

【 0 2 5 5 】

2オペランド命令

10

これらの命令は2つのオペランドの間で移動演算および比較演算を行なう。命令は以下のとおりである。

【 0 2 5 6 】

M O V E - オペランドAをオペランドCに移動させる

C M P - オペランドCとオペランドAとを比較する

命令のサイズフィールドがオペランドのサイズを特定する。

【 0 2 5 7 】

即値での1オペランド命令

これらの命令はオペランドと即値フィールドとの間で移動演算および比較演算を行なう。

命令は以下のとおりである。

20

【 0 2 5 8 】

M V I W - 即値ワードを移動させる

M V I B - 即値バイトを移動させる

C P I B - 即値バイトを比較する

C P I W - 即値ワードを比較する

命令のサイズフィールドがオペランド\_\_Cのサイズを特定する。

【 0 2 5 9 】

即値フィールドでの特殊1オペランド命令

これらの命令は以下のようにオペランドCに対して演算を行なう。

【 0 2 6 0 】

30

S M W R - サーチマシン書込

C M D - チャネルコマンド書込

C A S E - ケースステートメント

B T J - ビットテストおよびジャンプ。

【 0 2 6 1 】

ロードおよびストア命令

これらの命令はオペランドAとメモリ170または200との間でロードおよびストア演算を行なう。命令は以下のとおりである。

【 0 2 6 2 】

L O A D

40

S T O R E

「d t」フィールド(行先タイプ)が以下のように行先のタイプを特定する。

【 0 2 6 3 】

d t = 1 0 - 行先がメモリ170である。即値フィールドはアドレス発生のためのロード/ストアユニットにおいて7ビット即値として用いられる。

【 0 2 6 4 】

d t = x 1 - 行先がメモリ200である。即値フィールドはd t「1」ビットとともにアドレス発生のためのロード/ストアユニットにおいて8ビット即値として用いられる。

【 0 2 6 5 】

特殊即値命令

50

この命令はC M D I (即値コマンド)である。これはコマンドF I F Oに書込むために用いられる。

【0266】

選択された命令

A D D、S U B、A D I、S B I

フラグ：

Eは結果が0に等しいときにセットされる

Cは(A D D、A D Iのための)キャリーまたは(S U B、S B Iのための)ポローが(オペランドo p Cのサイズに基づいて)発生されたときにセットされる。

【0267】

O R、A N D、X O R、S H L、S H R、O R I、A N D I、X O R I、S H L I、S H R I

フラグ：

Eは結果が0に等しいときにセットされる。

【0268】

B I T C - ビット変更

オペランド：ビット[31:25] = o p C、[24:18] = o p A、[17:16] = d t、[14:8] = o p B、[7] = v

演算：o p C <- o p A[o p B] <- v (すなわち、o p Cにおけるビット番号o p Bがvにセットされること以外では、o p Cがo p Aの値を受取る)

フラグ：Eは(o p A[o p B] == v)であるときにセットされる。

【0269】

B I T C I - 即値ビット変更

オペランド：ビット[31:25] = o p C、[24:18] = o p A、[17:16] = d t、[12:8] = i m m、[7] = v

演算：o p C <- o p A[i m m] <- v

フラグ：Eは(o p A[i m m] == v)であるときにセットされる。

【0270】

C M P - 比較

オペランド；ビット[31:25] = o p C、[24:18] = o p A、[7:5] = オペランドサイズ

演算：o p C ? o p A

フラグ：

Eは(o p C == o p A)であるときにセットされる

Gは(o p C > o p A)であるときにセットされる

Lは(o p C < o p A)であるときにセットされる。

【0271】

C P I W - 即値ワード比較

オペランド：ビット[31:25] = o p C、[23:8] = i m m

演算：o p C ? i m m

フラグ：

Eは(o p C == i m m)であるときにセットされる

Gは(o p C > i m m)であるときにセットされる

Lは(o p C < i m m)であるときにセットされる。

【0272】

C P I B - 即値バイト比較

オペランド：バイト[31:25] = o p C、[23:16] = bit \_\_mask、[15:8] = i m m

演算：(bit \_\_mask & o p C) ? i m m

フラグ：

10

20

30

40

50

E は ( ( bit \_\_mask & opC ) == i m m ) であるときにセットされる

G は ( ( bit \_\_mask & opC ) > i m m ) であるときにセットされる

L は ( ( bit \_\_mask & opC ) < i m m ) であるときにセットされる。

【 0 2 7 3 】

L O A D - 内部メモリまたは外部メモリからのロード

オペランド：ビット [ 3 1 : 2 5 ] = a o p、 [ 2 4 : 1 8 ] = o p A、 [ 1 7 : 1 6 ] = d t、 [ 7 ] = i、 [ 6 ] = f

演算：

if [dt==10] opA<-IM[ { aop,imp } ] ; imp=imp+i ;

if [dt==x1] opA<-XM[ { aop,xmp } ] ; xmp=xmp+i ;

I M は内部メモリ 1 7 0 であり、 i m p は内部メモリポインタレジスタ ( 表 A 6 - 1 ) であり、 X M は外部メモリ 2 0 0 であり、 x p m は外部メモリポインタレジスタ ( 表 A 6 - 1 ) である。

【 0 2 7 4 】

f ビットがセットされると、ロード命令の実行は同じチャンネルからの先のストア演算が完了していなければ遅延される。

【 0 2 7 5 】

a o p は i m p または x m p と連結されるアドレスビットである ( 「 { } 」 は連結を示す ) 。

【 0 2 7 6 】

S T O R E - 内部メモリまたは外部メモリへのストア

オペランド：ビット [31:25] = aop, [24:18] = opA, [17:16] = dt, [7]= i

演算：

if [dt==10] opA->IM[ { aop,imp } ] ; imp=imp+i ;

if [dt==x1] opA->XM[ { aop,xmp } ] ; xmp=xmp+i ;

I M、 X M、 i m p、 x m p および a o p が L O A D 命令と同じ意味を有する。

【 0 2 7 7 】

S M W R - サーチマシンコマンド書込

オペランド：ビット [31:25] = opC, [23:8] = imm

演算：scmd<- { opC[63:16], imm } 。

【 0 2 7 8 】

C M D I - チャンネルへの即値コマンド

オペランド：ビット [31:8] = imm, [7] = L, [6] = P

演算：

Command \_\_port <- { 40'b0, imm }

ここで 4 0 b 0 は 4 0 個の 2 進零を示す。

【 0 2 7 9 】

if P = 0, Command \_\_port = cmd\_\_i ; ( イングレスコマンド )

if P = 1, Command \_\_port = cmd\_\_e ; ( イーグレスコマンド )

命令 L フラグ ( 1 ビット ) はロック / アンロック制御である ( セットされると、命令のロック状態が変更される ) 。

【 0 2 8 0 】

C M D - チャンネルへのコマンド

オペランド：ビット [31:25] = opC, [23:8] = imm, [7] = L, [6] = P

演算：

Command \_\_port <- { opC[63:16], imm }

if P = 0, Command \_\_port = cmd\_\_i ; ( イングレスコマンド )

if P = 1, Command \_\_port = cmd\_\_e ; ( イーグレスコマンド )

命令における 1 ビット L フラグがロック / アンロック制御である ( セットされると、ロック状態が変更される ) 。

10

20

30

40

50

【 0 2 8 1 】

C A S E

オペランド：ビット[31:25] = opC, [23:16] = bit\_\_mask, [12:8] =シフト

演算：PC<-PC+ ( ( opC&bit \_\_mask ) >>シフト ) +1。

【 0 2 8 2 】

B T J - ビットテストおよびジャンプ

オペランド：ビット[31:25] = opC, [24:13] = addr, [12:8] = ビット, [7] = v

演算：if ( opC[bit]==v ) then PC<-addr 。

【 0 2 8 3 】

追補 8

10

サーチマシン

サーチマシンは周知のパトリシアツリー構造を用いる ( 1 9 9 6 年 8 月 1 3 日に G. C. Stone に発行され、引用によりここに援用される米国特許第 5 , 5 4 6 , 3 9 0 号「基数判定パケット処理のための方法および装置」( “ Method and Apparatus for Radix Decision Packet Processing ” ) を参照されたい。

【 0 2 8 4 】

図 2 1 はツリーノード 2 4 0 0 を示す。各ノードは 6 4 ビットの 4 ワードの長さである。ノードフォーマットは以下のとおりである。

【 0 2 8 5 】

【表 8】

20

サーチノードフォーマット

略語	名	サイズ	説明
LCP	左の子へのポインタ	16	別の基数ノードエントリを指すポインタ
RCP	右の子へのポインタ	16	別の基数ノードエントリを指すポインタ
NAP	ネットワークアドレスポインタ	6	ネットワークアドレスノードを指すポインタ
BIX	ビットインデックス	6	この基数ノードがテストしているビット
FLG	フラグ	1	ビット 54-LVD-ネットワークアドレスノードにおいて左ネットワークアドレス有効。 0-無効;1-有効
		1	ビット55-RVD-ネットワークアドレスノードにおいて右ネットワークアドレス有効。 0-無効;1-有効
		1	ビット56-LUP-左の子へのポインタは上向きポインタか下向きポインタか。 0-下向き;1-上向き
		1	ビット57-RUP-右の子へのポインタは上向きポインタか下向きポインタか。 0-下向き;1-上向き

30

【 0 2 8 6 】

【表 9】

40

略語	名	サイズ	説明
TYP	タイプ	6	ビット61:58-基数ノドのタイプを示す。 0000-フリーリストエントリ 0001-エイジングを考慮に入れない スタティックエントリ 0010-エイジングを考慮に入れる学 習されたエントリ 0011-ルートエントリ 0100-合成エントリが実キを含まない 0101-ネットワークエントリ 0110-エンバリエーションを待っている データエントリ 0111-ユーザ定義エントリ 1000-エイジングしたエントリ 1001-デリートされたルートエントリ ビット62はタイマを特定する。 0-タイマ0;デフォルト値 1-タイマ1 63-予約
KEY	キ	48	異なるサーチは異なる数のビットを比較 する。DA(イーサネット行先アドレス)は48ビ ットであり、IPは32ビットであり、SA( イーサネットソースアドレス)は48ビットである。
RTP	ルートホインタ	16	このツリーのルートを指すホインタ
TSTNP	タイムスタンプ	16	最後にエントリが使われた時
ECNT	エントリカウント	16	エントリが使われた回数の#
UNIFO	ユーザ情報	64	ユーザ定義フィールド。たとえば UNIFO[63:60]-状態。 UNIFO[59:56]-フラグ。 UNIFO[23:0]-VPI/VCI。インクリメントに 対する
NRP	次結果ホインタ	16	このノドの結果の一部であるオプション の4ワードエントリを指すホインタ。 0x00-ヌルでありこれ以上リンクが存在し ないことを意味する。
NTP	次ツリーホインタ	16	パトリシアツリーを指すホインタ。 階層的サーチが可能。 0x00-ヌルでありこれ以上リンクが存在し ないことを意味する。

10

20

30

40

【 0 2 8 7 】

【 表 1 0 】

## ルートノードフォーマット

略語	名	サイズ	説明
LCP	左の子へのポインタ	16	別の基数ノードエントリを指すポインタ
RCP	右の子へのポインタ	16	別の基数ノードエントリを指すポインタ
NAP	ネットワークアドレスポインタ	16	ネットワークアドレスノードを指すポインタ
BIX	ビットインデックス	6	この基数ノードがテストしているビット。 ルートノードに対して BIX=0x2f
FLG	フラグ	1	ビット54-LVD-ネットワークアドレスノードにおいて左ネットワークアドレス有効。 0-無効;1-有効
		1	ビット55-RVD-ネットワークアドレスノードにおいて右ネットワークアドレス有効。 0-無効;1-有効
		1	ビット56-LUP-左の子へのポインタは上向きポインタか下向きポインタか。 0-下向き;1-上向き
		1	ビット57-RUP-右の子へのポインタは上向きポインタか下向きポインタか。 0-下向き;1-上向き
TYP	タイプ		ビット61:58-基数ノードのタイプを示す。 タイプフィールドはルートノードに対して0011に設定される。 キーはこの場合暗に示されており、左の子は0x000000のキーを見、右の子は0xffffffffのキーを見る。 ビット62-0 ビット63-(予約)。
NTP	次ツリーポインタ		次ツリーポインタフィールドはツリー削除プロセスの間いくつかのルートをリンクするために用いられる。 SM190がそれに書込むので、このフィールドは基数ノードNTPフィールドとは異なる。マイクロコントローラはルートノードにおいてこのフィールドにアクセスしない。これはツリーをデリートする目的のためにのみ用いられる。

10

20

30

【 0 2 8 8 】

【 表 1 1 】

## 合成ノードフォーマット

略語	名	サイズ	説明
LCP	左の子へのホインタ	16	別の基数ノードエントリを指すホインタ
RCP	右の子へのホインタ	16	別の基数ノードエントリを指すホインタ
NAP	ネットワークアドレスホインタ	16	ネットワークアドレスノードを指すホインタ
BIX	ビットインデックス	6	この基数ノードがテストしているビット。 ルートノードに対して BIX=0x2f
FLG	フラグ	1	ビット54-LVD-ネットワークアドレスノードにおいて左ネットワークアドレス有効。 0-無効;1-有効
		1	ビット55-RVD-ネットワークアドレスノードにおいて右ネットワークアドレス有効。 0-無効;1-有効
		1	ビット56-LUP-左の子へのホインタは上向きホインタか下向きホインタか。 0-下向き;1-上向き
		1	ビット57-RUP-右の子へのホインタは上向きホインタか下向きホインタか。 0-下向き;1-上向き
TYP	タイプ	6	ビット61:58-基数ノードのタイプを示す。 タイプフィールドは合成エントリに対して0100に設定される。 キはこの合成エントリにあるネットワークアドレスから引出される。 ビット62-0 ビット63-0 (予約)
KEY	キ	48	キはそれがストアしているネットワークアドレスノードから引出される。
RTP	ルートホインタ	16	このツリーのルートを指すホインタ

10

20

30

【 0 2 8 9 】

【 表 1 2 】

## ネットワークアドレスノードフォーマット

略語	名	サイズ	説明
LNA	左ネットワークアドレス	16	ネットワークアドレス
NLRP	次左結果ポインタ	16	付加的な結果がストアされている4ワードノードを指すポインタ
LMASK	左ネットワークマスク	16	ネットワークマスク。1の連続的なマスクを想定する。この値は最後の1の位置を示す値である。
TYPE	タイプ	6	ビット61:58-0101 ビット62-0 ビット63-0 (予約)
LUINFO	左ユーザ情報	1	左ネットワークアドレスのためのユーザ定義フィールド。たとえばVPI/VCI、状態、フラグ等。
RNA	右ネットワークアドレス	6	ネットワークアドレス
RMASK	右ネットワークマスク	48	ネットワークマスク。1の連続的なマスクを想定する。この値は最後の1の位置を示す。
NRRP	右次結果ポインタ	16	付加的な結果がストアされている4ワードノードを指すポインタ。
RUINFO	右ユーザ情報	64	右ネットワークアドレスのためのユーザ定義フィールド。たとえば、VPI/VCI、状態、フラグ等。

10

20

## フリーノードフォーマット

略語	名	サイズ	説明
TYP	タイプ	6	ビット61:58-0000 ビット62-0 ビット63-0 (予約)
NFP	次フリーポインタ	16	フリーリスト上の次アイテムを指すポインタ

30

【 0 2 9 0 】

【 表 1 3 】

## サーチマシンコマンド

## A. サーチ

略語	名	サイズ	説明
OP	Opコード	8	ビット3:0=0000 ビット4-キ-長さ 0-32ビット;1-48ビット ビット7:5-(予約)
FLAGS	フラグ	8	ビット8-自動学習 ビット9-自動インクリメントECNT ビット15:10-予約
KEY	サーチキー	48	サーチが32ビットエントリのためのものであれば、最上位部分が用いられる。
RTP	ルートポインタ	16	ハトリツツリーのルートを指すポインタ

注:ルートポインタがヌルに等しいサーチが新しいツリーを生む。

## ホストアドレス応答

略語	名	サイズ	説明
UINFO	1-サーチ情報	64	求められたエントリの UINFO フィールド。 求められなければ、UINFO は 0 であろう。
NTP	次ツリーポインタ	16	階層的サーチのための次レベルハトリツツリーを指すポインタ。
RXP	サーチノードポインタ	16	そのキーに適合したサーチノードを指すポインタ。
NRP	次結果ポインタ	16	付加的な4ワードエントリを指すポインタ
ECNT	エントリカウンタ	16	エントリが用いられた回数の#

## ネットワークアドレス応答

略語	名	サイズ	説明
UINFO	1-サーチ情報	64	求められたエントリの UINFO フィールド。 求められなければ、UINFO は 0 であろう。
NAP	次ツリーポインタ	16	適合したネットワークアドレスノードを指すポインタ。
NRP	次結果ポインタ	16	付加的な4ワードエントリを指すポインタ。
LRP	左/右ネットワークアドレス	1	0-左ネットワークアドレス;1-右ネットワークアドレス

【 0 2 9 1 】

【 表 1 4 】

10

20

30

## B. インサートホスト

略語	名	サイズ	説明
OP	Op コード	8	ビット3:0=0001 ビット4-キ長さ 0-32ビット;1-48ビット ビット7:5-000 (予約)。
KEY	サーチキー	48	サーチが 32 ビットエントリのためのものであれば、最上位部分が用いられる。
RTP	ルートホインタ	16	パトリシアツリーのルートを指すホインタ
RXP	サーチノードホインタ	16	規定のサーチノードを指すホインタ

注: ルートポイントがヌルに等しければ、新しいツリーが生まれる。

## 応答

略語	名	サイズ	説明
RTP	ルートホインタ	16	パトリシアツリーのルートを指すホインタ
RXP	サーチノードホインタ	16	規定のサーチノードを指すホインタ

## C. インサートネットワークアドレス

略語	名	サイズ	説明
OP	Op コード	8	ビット3:0=0010 ビット4-キ長さ 0-32ビット;1-48ビット ビット7:5-000 (予約)。
FLAGS	フラグ	8	ビット13:8-マスクレベル (16から47) ビット15:14-予約
KEY	サーチキー	48	サーチキー。
RTP	ルートホインタ	16	パトリシアツリーのルートを指すホインタ

## 応答

略語	名	サイズ	説明
RTP	ルートホインタ	16	パトリシアツリーのルートを指すホインタ
NAP	次ツリーホインタ	16	NTWK アドレスがインストールされたネットワークアドレスノード
LRF	左/右ネットワークアドレス	1	0-左ネットワークアドレス;1-右ネットワークアドレス

【 0 2 9 2 】

【 表 1 5 】

10

20

30

## D. デリートホスト

略語	名	サイズ	説明
OP	Op コード	8	ビット3:0=0011 ビット4-キ長さ 0-32ビット;1-48ビット ビット7:5-000 (予約)。
KEY	サーチキー	48	サーチキー。
RTP	ルートホインタ	16	ハトリシアツリ-のルートを目指すホインタ

## 応答

略語	名	サイズ	説明
RTP	ルートホインタ	16	ハトリシアツリ-のルートを目指すホインタ
RXP	サーチノードホインタ	16	サーチノードを目指すホインタ

10

## E. デリートネットワーク

略語	名	サイズ	説明
OP	Op コード	8	ビット3:0=0100 ビット4-キ長さ 0-32ビット;1-48ビット ビット7:5-000 (予約)。
FLAGS	フラグ	8	ビット13:8-マスクレベル (16から48) ビット15:14-予約
KEY	サーチキー	48	サーチキー
RTP	ルートホインタ	16	ハトリシアツリ-のルートを目指すホインタ

## 応答

略語	名	サイズ	説明
RTP	ルートホインタ	16	ハトリシアツリ-のルートを目指すホインタ
NAP	次ツリホインタ	16	NTWK アドレスがインストールされたネットワークアドレスノード
RTP	ルートホインタ	16	ハトリシアツリ-のルートを目指すホインタ
LRF	左/右ネットワークアドレス	1	0-左ネットワークアドレス;1-右ネットワークアドレス

20

30

【 0 2 9 3 】

【 表 1 6 】

## F. デリートツリー

略語	名	サイズ	説明
OP	Op コード	8	ビット3:0=0101 ビット7:4=0000 (予約)。
RTP	ルートポインタ	16	ハトリツツリーのルートを指すポインタ

## 応答

略語	名	サイズ	説明
RTP	ルートポインタ	16	ハトリツツリーのルートを指すポインタ

## G. ファインドネットワーク

略語	名	サイズ	説明
OP	Op コード	8	ビット3:0=0110 ビット4-キ長さ 0-32ビット;1-48ビット ビット7:5=000 (予約)。
FLAGS	フラグ	8	ビット13:8=マスクレベル (16から47) ビット15:14=予約
KEY	サーチキー	48	サーチキー。
RTP	ルートポインタ	16	ハトリツツリーのルートを指すポインタ

## 応答

略語	名	サイズ	説明
RTP	ルートポインタ	16	ハトリツツリーのルートを指すポインタ
NAP	次ツツポインタ	16	NTWK アドレスがインストールされたネットワークアドレスノート
LRF	左/右ネットワークアドレス	1	0-左ネットワークアドレス;1-右ネットワークアドレス

## 【図面の簡単な説明】

【図1】この発明によるプロセッサを含むシステムのブロック図である。

【図2】図1のシステムにおけるリソースを示すブロック図である。

【図3】図1のシステムにおけるデータフレーム処理を示すタイミング図である。

【図4】図1のシステムにおけるデータフレーム処理を示すタイミング図である。

【図5】図1のシステムにおいて異なるタスクがどのように共用されるリソースにアクセスするのかを示す論理図である。

【図6】図1のシステムにおいて用いられるプロセッサのブロック図である。

【図7】図6のプロセッサの命令実行パイプラインを示す図である。

【図8】図1のシステムにおけるタスクおよびリソース状態遷移を示す図である。

【図9】図1のシステムにおけるタスクおよびリソース状態遷移を示す図である。

【図10】図1のシステムにおけるタスクおよびリソース状態遷移を示す図である。

【図11】図1のシステムにおけるタスクおよびリソース状態遷移を示す図である。

【図12】図1のシステムにおけるタスクおよびリソース状態遷移を示す図である。

【図13】図1のシステムにおけるタスクおよびリソース状態遷移を示す図である。

【図14】図6のプロセッサのタスク制御ブロック回路のブロック図である。

【図15】図6のプロセッサのタスク制御ブロック回路のブロック図である。

【図16】図1のシステムのためのメモリマップの図である。

【図17】図1のシステムのためのデータエリアメモリマップの図である。

【図18】図1のプロセッサのためのレジスタファイルマップの図である。

10

20

30

40

50

【図19】図1のプロセッサのためのデータメモリマップの図である。

【図20】図19のデータメモリのためのアドレス発生を示す図である。

【図21】図1のシステムにより用いられるアドレス導出データベースにおけるツリーノードを示す図である。


【符号の説明】

110 ポートインターフェイス(PIF)回路、120 ATMスイッチ、130 MAC、140 スライサ、150 チャネル、160 マイクロコントローラ、170 内部メモリ、190 サーチマシン(SM)、200 外部メモリ、210 入力制御ブロック、220 データFIFO、230 リクエストFIFO、240 ステータスFIFO、250 出力制御、260 コマンドFIFO、310 マイクロコントローラ命令実行ユニット、312 レジスタファイル、314 マイクロコントローラプログラムメモリ、315 特殊レジスタブロック、316 データメモリ、318 ALU、320 タスク制御ブロック、330 ロード/ストアユニット(LSU)、340 DMAブロック、410 配線、704、720、740、804、820、840、920、930 ダイアグラム、730 サスペンド条件、734 リリース条件、1304、1320、1322、1330、1350、1360、1362 ラッチ、1354 次の状態および条件発生器、1358 バス、1380 リソース次ステージ発生器、1390 回路、1394、1406 マルチプレクサ、1398 タスク次状態発生器、1401 サスペンド論理およびリリース条件発生器、1403 アービタ、1404 配線、1610 スクラッチバッファ。


10

20


【図1】




【図2】




【 図 3 】




【 図 4 】




【 図 5 】



【 図 6 】



【 図 8 】




【 図 7 】


命令番号	名前	0	1	2	3	4	5	6	7	8	9	10
1	HT0	t0	t1	t2	t3	t4	t5	t6				
2	HT1		TS	F	D	R(s)	E	WB	WR			
3	HT2			TS	F	D	R(s)	E	WB	WR		
4	HT3				TS	F	D	R(s)	E	WB	WR	
5	HT0					t0	t1	t2	t3	t4	t5	t6
						TS	F	D	R(s)	E	WB	WR




【 図 15 】




【 図 16 】




【 図 17 】




【 図 18 】




【 図 19 】



【 図 21 】



【 図 20 】



## フロントページの続き

- (74)代理人 100098316  
弁理士 野田 久登
- (74)代理人 100109162  
弁理士 酒井 将行
- (72)発明者 アレクサンダー・ヨッフエ  
アメリカ合衆国、94306 カリフォルニア州、パロ・アルト、エル・ベラノ・アベニュー、260
- (72)発明者 ドゥミトゥリー・ピシェツキー  
アメリカ合衆国、95014 カリフォルニア州、クベルティエーノ、セダー・スプリング・コート、11627

審査官 殿川 雅也

- (56)参考文献 特開平03-101551(JP,A)  
欧州特許出願公開第00413490(EP,A1)  
特開平10-049390(JP,A)  
欧州特許出願公開第00772324(EP,A1)  
米国特許第05596576(US,A)  
米国特許第06128278(US,A)

- (58)調査した分野(Int.Cl.<sup>7</sup>, DB名)  
G06F 9/46 - 9/54  
G06F 9/38

- (54)【発明の名称】タスクに各リソースを割当てるための回路、複数のリソースを共用するための方法、命令を実行するためのプロセッサ、マルチタスクプロセッサ、コンピュータ命令を実行するための方法、マルチタスク方法、コンピュータプロセッサを含む装置、複数の所定のグループのタスクを実行するステップを含む方法、ネットワークデータを処理するステップを含む方法、複数のソフトウェアタスクを実行するための方法およびコンピュータプロセッサを含むネットワーク装置