



(12)发明专利

(10)授权公告号 CN 102467675 B

(45)授权公告日 2016.12.14

(21)申请号 201110357027.2

(22)申请日 2011.11.11

(65)同一申请的已公布的文献号
申请公布号 CN 102467675 A

(43)申请公布日 2012.05.23

(30)优先权数据
US61/456,837 2010.11.15 US
US13/008,030 2011.01.18 US

(73)专利权人 深圳市新智飞科技有限公司
地址 广东省深圳市南山区高新技术产业园
南区粤兴一道九号香港科大深圳产
研大楼4楼415室

(72)发明人 高博

(74)专利代理机构 广州三环专利代理有限公司
44202

代理人 王基才

(51)Int.Cl.
G06K 19/067(2006.01)
G06K 19/077(2006.01)

(56)对比文件
CN 202584176 U,2012.12.05,
审查员 闪赛


权利要求书1页 说明书8页 附图19页

(54)发明名称

一种射频标签及其谐振电路结构

(57)摘要

本发明提供一种射频标签,包括谐振电路结构及射频装置,所述谐振电路结构包括:第一导电层;与所述第一导电层相间隔设置的第二导电层;及分别连接于所述第一导电层及第二导电层两端的导电底座部。所述第一导电层设有狭缝。所述射频装置电耦合于所述第一导电层并位于所述狭缝上。



1. 一种射频标签,包括谐振电路结构及射频装置,其特征在于,所述谐振电路结构包括:

第一导电层;

与所述第一导电层相间隔设置的第二导电层;及

分别连接于所述第一导电层及第二导电层两端的两导电底座部;

其中,所述第一导电层设有狭缝,所述射频装置电耦合于所述第一导电层并位于所述狭缝上;

所述射频标签还包括设于所述第一导电层上的第三导电层,所述第三导电层电容耦合于第一导电层且电连接于所述射频装置;所述第三导电层由至少一个狭缝分成多个间隔设置的岛状部分,且所述射频装置还设于所述第三导电层的所述至少一个狭缝上。

2. 根据权利要求1所述的射频标签,其特征在于,所述射频标签还包括设置于所述第一导电层及第二导电层之间的电介质层。

3. 根据权利要求1所述的射频标签,其特征在于,所述射频装置直接电连接于所述第一导电层。

4. 根据权利要求1所述的射频标签,其特征在于,所述谐振电路结构的阻抗与所述射频装置的阻抗共轭匹配。

5. 根据权利要求1所述的射频标签,其特征在于,所述第一导电层上设有至少一个附加狭缝,用于发射与另一狭缝所发射电磁波极化方向不同的电磁波。

6. 根据权利要求1所述的射频标签,其特征在于,所述射频标签还包括设于所述第一导电层及第二导电层之间的内导电层。

7. 根据权利要求1所述的射频标签,其特征在于,所述两导电底座部相互平行设置。

8. 根据权利要求1所述的射频标签,其特征在于,所述射频标签还包括连接于所述第一导电层的分离部件,所述分离部件为电容或电感。

一种射频标签及其谐振电路结构

技术领域

[0001] 本发明涉及一种射频标签技术,尤其是一种能够在金属表面上或内嵌于金属表面使用的射频标签及其谐振电路结构。

背景技术

[0002] 电子设备可以发射被一种调制的电磁信号,而该电磁信号能够被相应的阅读器读取。这种电子设备被广泛应用于跟踪识别物品,尤其是供应链管理,或者项目级的产品跟踪。这种被称为射频标签的设备,包括一个电连接于天线的射频装置,该射频装置能调谐于特定工作频率,例如超高频(Ultra High Frequency,UHF)射频识别(Radio Frequency Identification,RFID)标签以及微波射频识别标签。该标签可以是被动式标签,该标签通过信号回射与阅读器互动;也可以是半被动式标签,该标签由其自身电源或外部电磁波供电;也可以是主动式标签,该标签由其自身电源供电。

[0003] 上述射频标签的缺点之一在于:当该标签被放置于金属表面时,标签读取范围将显著地缩小。在一般情况下标签将无法被读取。当该标签被放置离金属表面的距离小于 $\lambda/4$ (λ 表示射频标签工作频率对应的波长)时,该射频标签的读取范围也会缩小。当该标签被放置于靠近或直接置于金属表面时,金属表面的表面电流将降低该射频标签的效率。因此,对于超高频射频标签、微波射频标签以及更典型的被动式射频标签来说,追踪金属物体是非常困难的。

[0004] 上述射频标签的另一缺点在于:射频标签通常是设计用于追踪例如纸张及低电容率塑料等亲射频材料。当该标签被放置于非亲射频材料例如高电容率材料、电磁材料及液体时,读取范围也将缩小,通常达到无法接受的水平。

发明内容

[0005] 鉴于上述状况,有必要提供一种射频标签及其谐振电路结构。

[0006] 本发明提出一种射频标签,该射频标签包括一个谐振电路结构和射频装置,所述谐振电路结构包括:第一导电层;与所述第一导电层相间隔设置的第二导电层;及分别连接于所述第一导电层及第二导电层两端的两导电底座部;其中,所述第一导电层设有狭缝,所述射频装置电耦合于所述第一导电层并位于所述狭缝上。

[0007] 所述第一导电层可与第二导电层平行设置。所述射频标签还包括设置于所述第一导电层及第二导电层之间的电介质层。

[0008] 所述射频装置包括超高频无线射频芯片;所述超高频无线射频芯片包括两信号输出端。所述射频装置直接电连接于所述第一导电层。所述射频标签还包括设于所述第一导电层上的第三导电层,所述第三导电层电容耦合于第一导电层,且所述第三导电层电连接于所述射频装置。所述第三导电层与第一导电层的尺寸基本相同,所述第三导电层包括用于所述射频装置的天线。所述第三导电层由至少一个狭缝分成多个间隔设置的岛状部分,且所述射频装置设于所述至少一个狭缝上。所述第三导电层的至少一个狭缝与第一导电层

的狭缝的尺寸相同。所述第三导电层包括多个传导垫,所述传导垫电连接于所述射频装置且电容耦合于所述第一导电层。

[0009] 所述谐振电路结构的阻抗与所述射频装置的阻抗共轭匹配。所述第一导电层上设有至少一个附加狭缝,用于发射与另一狭缝所发射电磁波极化方向不同的电磁波。所述射频标签还包括至少一个附加射频装置,所述至少一个附加射频装置位于所述至少一个附加狭缝上。

[0010] 所述射频标签还包括设于所述第一导电层及第二导电层之间的内导电层。所述内导电层可通过多个导电部件电连接于第二导电层。所述内导电层上设有狭缝。所述射频标签可进一步包括多个设于所述第一导电层及第二导电层之间的内导电层。

[0011] 所述两导电底座部相互平行设置,所述狭缝平行于所述导电底座部。所述射频标签还包括连接于所述第一导电层的分离部件,所述分离部件为电容或电感。

[0012] 所述射频标签还包括金属外壳,所述金属外壳设有多个突起,所述突起按照不同于所述射频标签极化方向的方向排列。一本征电感或一本征电容形成于所述第一导电层上。

[0013] 所述第一导电层及第二导电层的最长维度的尺寸小于所述导电底座部的最长维度的尺寸。所述第一导电层由狭缝分成至少两间隔设置的岛状部分。所述第一导电层及第二导电层之间还设有一磁性材料层。

[0014] 另外,本发明还提供一种用于将电磁波传输至射频装置的谐振电路结构,所述谐振电路结构包括:第一导电层;与所述第一导电层相间隔设置的第二导电层;及分别连接于所述第一导电层及第二导电层两端的两导电底座部;其中,所述第一导电层设有用于支持所述射频装置的狭缝,所述第一导电层电耦合所述射频装置。

附图说明

[0015] 图1是本发明实施例一的射频标签的立体图。

[0016] 图2是图1中谐振电路结构的等效电路原理图。

[0017] 图3A是图1中包括该谐振电路结构的射频标签置于金属表面时的辐射增益图。

[0018] 图3B是图1中包括该谐振电路结构的射频标签置于金属表面时的阻抗特性曲线图。

[0019] 图3C显示图1中射频识别标签置于金属表面时测量到的读取范围。

[0020] 图4A是本发明另一实施例的射频标签示意图,其中射频装置模块置于靠近图1所示的第一导电层的位置。

[0021] 图4B是图4A中射频装置模块的局部放大示意图。

[0022] 图5A是现有的商用被动式超高频射频识别芯片的等效电路原理图。

[0023] 图5B是图4A中电容耦合于谐振电路结构的射频装置模块的等效电路原理图。

[0024] 图6A是本发明另一实施例射频标签的俯视图,其中该射频标签包括一个射频装置及射频标签天线。

[0025] 图6B是图6A中的射频标签放置于靠近图1中谐振电路结构的立体图。

[0026] 图7A是现有的商用被动式超高频射频识别芯片的平面图,该芯片为Avery Dennison公司的AD843芯片。

- [0027] 图7B是本发明另一实施例射频标签的示意图,该标签使用图7A中的超高频射频识别芯片。
- [0028] 图7C是图7B的局部放大示意图。
- [0029] 图8A是现有商用射频识别带的平面图。
- [0030] 图8B是本发明另一实施例射频标签的示意图,该标签使用图8A中的超高频射频识别带。
- [0031] 图8C是图8B的局部放大示意图。
- [0032] 图9A是图1中谐振电路结构的阻抗随该谐振电路结构厚度变化的模拟示意图。
- [0033] 图9B是图1中谐振电路结构的辐射增益随该谐振电路结构厚度变化的模拟示意图。
- [0034] 图9C是图1中谐振电路结构的阻抗随该谐振电路结构的狭缝尺寸变化的模拟示意图。
- [0035] 图9D是图1中谐振电路结构的辐射增益随该谐振电路结构的狭缝尺寸变化的模拟示意图。
- [0036] 图9E是图1中谐振电路结构的阻抗随其射频装置沿该谐振电路结构的狭缝方向位置变化的模拟示意图。
- [0037] 图9F是图1中谐振电路结构的辐射增益随其射频装置沿该谐振电路结构的狭缝方向位置变化的模拟示意图。
- [0038] 图10A是本发明另一实施例中射频标签的阻抗随其射频装置模块与谐振电路结构间距大小变化的模拟示意图。
- [0039] 图10B是本发明另一实施例中射频标签的辐射增益随其射频装置模块与谐振电路结构间距大小变化的模拟示意图。
- [0040] 图10C是本发明另一实施例中射频标签的阻抗随其谐振电路结构的导电底座部宽度变化的模拟示意图。
- [0041] 图10D是本发明另一实施例中射频标签的辐射增益随其谐振电路结构的导电底座部宽度变化的模拟示意图。
- [0042] 图10E是本发明另一实施例中射频标签的阻抗随其谐振电路结构的宽度变化的模拟示意图。
- [0043] 图10F是本发明另一实施例中射频标签的辐射增益随其谐振电路结构的宽度变化的模拟示意图。
- [0044] 图11是本发明另一实施例中两射频装置示意图,该两射频装置垂直放置且电连接于该谐振电路的第一导电层。
- [0045] 图12是本发明另一实施例中一种双极化射频标签的示意图。
- [0046] 图13显示本发明另一实施例中可适用于双端口的射频识别芯片的谐振电路结构的可能设置。
- [0047] 图14是本发明另一实施例中增设有内导电层的射频标签的示意图。
- [0048] 图15是本发明另一实施例中射频标签的示意图。
- [0049] 图16是本发明另一实施例中射频标签的示意图。
- [0050] 图17是本发明另一实施例中射频标签的示意图。

- [0051] 图18是本发明另一实施例中射频标签的示意图。
 [0052] 图19A是本发明另一实施例中射频标签的示意图。
 [0053] 图19B是图19A中射频标签的另一示意图。
 [0054] 图20是本发明另一实施例中射频标签的示意图。
 [0055] 图21是本发明另一实施例中射频标签的示意图。
 [0056] 图22是本发明另一实施例中射频标签的示意图。
 [0057] 图23是本发明另一实施例中射频标签的示意图。

具体实施方式

[0058] 下面将结合附图及实施对本发明射频标签及其谐振电路结构进行详细描述,以及其他例子也一并提供在下面的描述中。本发明较佳实施例详细描述了射频标签及其谐振电路结构,尽管对于本领域技术人员显而易见的是,某些对本发明射频标签及其谐振电路结构的理解不特别重要的特征,为了便于清楚说明,可能在此不做描述。

[0059] 并且,需要说明的是,下文描述的射频标签及其谐振电路结构仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如下,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用下述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以下实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围。

[0060] 图1是本发明实施例一的射频标签的立体图。请参阅图1,该射频标签包括一个谐振电路结构,所述谐振电路结构包括一个由第一导电层1及与其相间隔设置的第二导电层2形成的金属层;第一导电层1及第二导电层2相互平行设置且分别连接于两导电底座部3、4;第一导电层1及第二导电层2之间可设有一个或多个电介质层,该电介质层可为空气。第一导电层1及第二导电层2之间可设有一个或多个磁性材料层,该磁性材料层可为铁磁。第一导电层1上设有一个狭缝5,该狭缝5将第一导电层1分成两间隔设置的岛状部分。该射频标签还可包括一个射频装置6,该射频装置6可电耦合于第一导电层1并位于狭缝5上。

[0061] 图2是图1中谐振电路结构的等效电路原理图。请参阅图2,为了方便考虑一个简单的模型,第一导电层1、第二导电层2及两导电底座部3、4被视为电感,而第一导电层1上的狭缝5被视为电容,该谐振电路结构用于抑制金属表面的表面波的产生。当该谐振电路结构的阻抗与该射频装置6的阻抗相匹配时,特别是两者共轭匹配时,(表面波)的最大能量将被转移到射频装置6。

[0062] 图3A是图1中包括该谐振电路结构的射频标签置于金属表面时的辐射增益图。图3B是图1中包括该谐振电路结构的射频标签置于金属表面时的阻抗特性曲线图。该金属表面的辐射增益大约为3 dBi,这表明在超高频射识别频芯片中,谐振电路结构的阻抗与该射频装置6的阻抗相匹配。为了使从谐振电路结构转移到射识别频芯片的能量达到最大,需要将射识别芯片与谐振电路结构之间的回波损耗降至最小。射识别频芯片与谐振电路结构之间的回波损耗为:

$$[0063] \quad |S|^2 = \left| \frac{Z_L - Z_s^*}{Z_L + Z_s} \right|^2, \quad 0 \leq |S|^2 \leq 1,$$

[0064] 其中, Z_L 为天线(即谐振电路结构)的阻抗, Z_S 为射频识别芯片的阻抗。

[0065] 图3C显示图1中射频识别标签置于金属表面时测量到的读取范围,在(发射频率为)920 MHz时,该最大读取范围大约为9m。

[0066] 图4A是本发明另一实施例的射频标签示意图,其射频装置模块8置于靠近图1所示的第一导电层1的位置。图4B是图4A中射频装置模块8的局部放大示意图。请参阅图4A及图4B,该射频装置模块8包括一个导电层10及射频装置9。导电层10同样设有一个将导电层10分成两间隔设置的岛状部分的狭缝5。射频装置9电耦合于导电层10并位于导电层10的狭缝5上。电磁能量通过电容耦合从第一导电层1的表面转移到该射频装置模块8。优选地,射频装置模块8的导电层10与第一导电层1的尺寸基本相同,这样做的好处在于可简化该射频标签并降低成本。

[0067] 为了方便考虑一个简单的射频装置模块8与该谐振电路结构之间电容耦合的模型。射频装置模块8在自由空间,例如在超高频波段将不工作。本实施例中射频装置模块8的导电层10电容耦合于而非电连接于第一导电层1。图5A是现有的商用被动式超高频射频识别芯片的等效电路原理图,其中电容与电感为并联连接。图5B是图4A中电容耦合于谐振电路结构的射频装置模块8的等效电路原理图。该被动式超高频射频识别芯片9通过两电容连接于谐振电路结构。当射频装置模块8的传导垫10的尺寸与谐振电路结构的第一导电层1的尺寸相同,此时射频装置模块8与谐振电路结构之间的电容值最大,由电容耦合产生的失谐影响将减至最小。也可以看出若射频装置模块8的传导垫10较小的话,将导致射频装置9与谐振电路结构之间的阻抗不匹配,从而使该谐振电路结构失谐。

[0068] 图6A是本发明另一实施例射频标签的俯视图,其中该射频标签包括一个射频装置11及射频标签天线12。该射频标签是被动式超高频射频识别标签,其是基于产品电子代码的第二代第一类协议(EPC Class 1 Generation 2 standard)标准。该天线12可调谐到与射频识别芯片11阻抗匹配。图6B是图6A中的射频标签放置于靠近图1中谐振电路结构13的立体图。谐振电路结构13可调谐到与射频识别芯片11阻抗匹配。该谐振电路结构接收到的电磁能量将通过电容耦合转移到该射频标签中。

[0069] 通过上述实施例可知,该射频装置或射频芯片与谐振电路结构之间可为电耦合连接方式,即直接电连接或电容耦合连接(非直接电连接)。

[0070] 图7A是现有的商用被动式超高频射频识别芯片的平面图,该芯片为Avery Dennison公司的AD843芯片。图7B是本发明另一实施例射频标签的示意图,该标签使用图7A中的超高频射频识别芯片。图7C是图7B的局部放大示意图。该被动式超高频射频识别标签包括一个射频识别芯片14及一个射频识别标签天线15。该AD843芯片上设有一个缺口17,该射频识别芯片通过该缺口电连接于射频识别标签的天线。本实施例中该商用被动式超高频射频识别芯片沿直线16进行切边,该切边步骤使得AD843芯片与两相互间隔设置的导电岛状部分20隔开,射频识别芯片14电耦合于导电岛状部分20并位于狭缝18上。与图1的实施例类似,该谐振电路结构中的第一导电层19上设有一个狭缝是用于与射频识别芯片14的阻抗匹配。优先地,第一导电层19上的狭缝与射频识别标签(例如AD843芯片)的切边狭缝的尺寸相同。该谐振电路结构接收到的电磁能量将通过电容耦合转移到该射频标签中。

[0071] 图8A是现有商用射频识别带的平面图。图8B是本发明另一实施例射频标签的示意图,该标签使用图8A中的超高频射频识别带。图8C是图8B的局部放大示意图。请参阅图8A至

图8C,该射频装置模块设有射频识别带21,其中射频识别芯片23电连接于两传导垫22。本实施例中,该射频装置模块(例如射频识别带)被放置于靠近谐振电路结构的第一导电层24。通常情况下,射频识别带的大小为3mm×9mm,其总是远小于谐振电路结构,其耦合电容小于其他实施例中更大的射频装置模块。射频识别芯片一边的阻抗将改变很大。该谐振电路结构的谐振频率需要减小以便于与射频识别芯片的阻抗相匹配。应该注意,该谐振电路结构的阻抗为:

$$[0072] \quad Z = \frac{j\omega L}{1 - \omega^2 LC}$$

[0073] 其中,Z为表面阻抗, ω 为入射电磁波的频率,L为感应系数,C为电容值。显而易见,该谐振电路的优化尺寸大小同等效电路模型相关,各参数之间相互关联。

[0074] 考虑到谐振电路结构工作时不同参数的影响,通过一款有限元件模拟软件模拟不同配置的模型在920MHz(被动式超高频射频识别芯片在中国的工作频率)频率下的工作情况。该模拟的谐振电路结构的阻抗及辐射增益均被记录下来。图9A是图1中谐振电路结构的阻抗随该谐振电路结构厚度变化的模拟示意图;图9B是图1中谐振电路结构的辐射增益随该谐振电路结构厚度变化的模拟示意图。从表中可以看出,当该谐振电路结构厚度超过5mm时该阻抗变化很大。

[0075] 图9C是图1中谐振电路结构的阻抗随该谐振电路结构的狭缝尺寸变化的模拟示意图;图9D是图1中谐振电路结构的辐射增益随该谐振电路结构的狭缝尺寸变化的模拟示意图。可以理解,具有一狭缝的第一导电层可被视为一个电容。

[0076] 当该狭缝尺寸变小,该谐振电路结构的电容将增大且该谐振电路结构处于低频谐振模式工作。图9E是图1中谐振电路结构的阻抗随其射频装置沿该谐振电路结构的狭缝方向位置变化的模拟示意图;图9F是图1中谐振电路结构的辐射增益随其射频装置沿该谐振电路结构的狭缝方向位置变化的模拟示意图。因为该谐振电路结构的阻抗主要取决于其本征电感和本征电容,而射频装置相对狭缝的放置位置对该谐振电路结构工作的影响不大。

[0077] 图10A是本发明另一实施例中射频标签的阻抗随其射频装置模块与谐振电路结构间距大小变化的模拟示意图;图10B是本发明另一实施例中射频标签的辐射增益随其射频装置模块与谐振电路结构间距大小变化的模拟示意图。可以看出射频装置模块通过电容耦合连接于谐振电路结构。射频装置模块与谐振电路结构间距变大将使得阻抗回波增大。图10C是本发明另一实施例中射频标签的阻抗随其谐振电路结构的导电底座部宽度变化的模拟示意图;图10D是本发明另一实施例中射频标签的辐射增益随其谐振电路结构的导电底座部宽度变化的模拟示意图。可以看出在该谐振电路结构的等效电路图中,谐振电路结构的本征电感与两导电底座部的宽度有关系。图10E是本发明另一实施例中射频标签的阻抗随其谐振电路结构的宽度变化的模拟示意图;图10F是本发明另一实施例中射频标签的辐射增益随其谐振电路结构的宽度变化的模拟示意图。由于谐振电路结构通常由电场激发,只有长度方向尺寸对谐振电路结构的谐振模式有贡献。谐振电路结构的宽度对其谐振频率的影响较小。然而,当谐振电路结构的宽度达到特定尺寸,谐振频率将改变,谐振电路结构的宽度将对谐振频率产生较大的影响。图10A至图10F表明,当谐振电路结构某些参数值例如厚度及宽度互相关时该射频标签的工作将改善。进一步可知,在采用不同参数的组合情况下,谐振电路结构参数其他值将更能改善该射频标签的工作。

[0078] 随着该射频装置模块的传导垫尺寸变小,转移到射频装置模块的能量及由回波影响导致的阻抗失匹配将减小。当传导垫尺寸减至趋近于零时,将不会有能量转移到射频装置模块。

[0079] 某些射频标签阅读器具有方向性读取天线,该天线能传送线性极化的电磁波,因此该标签只有放置方向与该读取器天线方向一致时才能正常工作。通过使用圆极化读取天线或具有双极化方向的射频标签可克服方向性的问题。图11是本发明另一实施例中两射频装置24、25的示意图,该两射频装置24、25垂直放置且电连接于该谐振电路的第一导电层26。第一导电层26设有两相互垂直的狭缝,其将第一导电层26分成四个间隔设置的岛状部分。第一导电层26通过两导电底座部27连接于第二导电层261。每一射频装置均与该谐振电路结构相匹配。每一射频装置均由一个线性极化的射频标签读取天线激发产生辐射。该相互垂直放置结合后的两射频标签可被任何极化方向的入射辐射波激发。

[0080] 另一种双极化方向射频标签是使用射频装置28,其具有两信号输出端,例如图12所示的Impinj's Monza公司的被动式超高频射频识别芯片,其为本发明另一实施例中一种双极化方向射频标签。射频装置28电连接于第一导电层261,第一导电层261由两个狭缝分成四个相互垂直的岛状部分。第一导电层261通过两导电底座部127连接于第二导电层361。每一射频装置的输出端与该谐振电路结构匹配。该相隔90度相互垂直的的两射频标签输出端的结合可被任何极化方向的入射辐射激活。

[0081] 图13显示本发明另一实施例中可适用于双端口的射频识别芯片的谐振电路结构的可能设置。该谐振电路结构电连接配置有一个双端口的射频识别芯片48。该射频标签可在任意方向上被线性极化的阅读器天线读取。

[0082] 图14是本发明另一实施例中增设有内导电层31的射频标签的示意图,该内导电层31用于增大谐振电路结构的电容。该内导电层31与第一导电层30、第二导电层32形成一个电容,这样将增大谐振电路结构的电容以及减小谐振电路结构的尺寸。

[0083] 图15是本发明另一实施例中射频标签的示意图。相比于图14所示的实施例,本实施例的内导电层33通过两导电部件34连接于第二导电层341。该内导电层33与第一导电层351形成一个电容。内导电层33上也设有狭缝35。

[0084] 以下为可供选择的两个具有宽频工作频率特性的实施例。图16是本发明另一实施例中射频标签的示意图,本实施例中第一导电层36和第二导电层37非平行设置。图17是本发明另一实施例中射频标签的示意图,其中两导电底座部38非平行设置。

[0085] 图18是本发明另一实施例中射频标签的示意图。本实施例中,第一导电层连接有分离部件39,该分离部件39可为电容或电感。当该第一导电层连接有电感时,谐振电路结构的阻抗随频率变化的改变量将变小。可见一宽频射频标签是可以得到的。

[0086] 图19A是本发明另一实施例中射频标签的示意图;图19B是图19A中射频标签的另一示意图。本实施例中,射频标签47由一个金属外壳45保护。该金属外壳45设有两个突起46,该金属外壳的两个突起46按照不同于所述射频标签极化方向的方向排列。

[0087] 图20是本发明另一实施例中射频标签的示意图。本实施例中,一个本征电感40形成于第一导电层140上。图21示出另一相似的实施例,其中一个本征电容41形成于该射频标签的第一导电层141上,它类似于将一个分离部件连接于第一导电层。谐振电路结构的阻抗随频率变化的改变量将较小,因此可得到一种宽频射频标签。

[0088] 图22是本发明另一实施例中射频标签的示意图,其中谐振电路结构的阻抗在宽频频率内变化量较小。本实施例中,第一导电层421上的狭缝42与导电底座部423非平行设置。一本征电感形成于第一导电层421及第二导电层425上,两导电底座部423随第一导电层421上的狭缝方向变化而变化。当该狭缝42非平行设置于导电底座部423时,谐振电路结构的阻抗随频率变化的改变量将变小。

[0089] 图23是本发明另一实施例中射频标签的示意图。本实施例中,射频装置44电连接于导电底座部144,该导电底座部144上设有一个狭缝43。换句话说,如果将本实施例中的导电底座部144看作第一导电层的话,第一导电层144及第二导电层146的最长维度的尺寸小于导电底座部244的最长维度的尺寸。

[0090] 需要说明的是,本发明的具体实施例及权利要求所提到的一个元件“耦合”于另一元件,并非指该元件与另一元件系牢、栓紧或其他类似固定方式。反而,这里“耦合”是指该元件直接或间接连接于另一元件,或与另一元件保持电通信。

[0091] 以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。




图1




图2




图3A




图3B




图3C




图4A




图4B




图5A




图5B




图6A




图6B




图7A




图7B




图7C




图8A




图8B




图8C




图9A



图9B



图9C




图9D




图9E




图9F




图10A




图10B




图10C




图10D




图10E




图10F




图11




图12




图13




图14




图15




图16




图17




图18




图19A




图19B




图20




图21




图22




图23