

[19] 中华人民共和国国家知识产权局



[12] 发明专利说明书

专利号 ZL 200410071231.8

[51] Int. Cl.

G02F 1/136 (2006.01)
G02F 1/133 (2006.01)
H01L 29/786 (2006.01)
H05B 33/00 (2006.01)
G09F 9/00 (2006.01)

[45] 授权公告日 2009 年 11 月 11 日

[11] 授权公告号 CN 100559245C

[22] 申请日 2004. 7. 16

[21] 申请号 200410071231. 8

[30] 优先权

[32] 2003. 7. 18 [33] JP [31] 277119/03

[73] 专利权人 株式会社半导体能源研究所

地址 日本神奈川县厚木市

[72] 发明人 小山润 今井馨太郎 前川慎志

古野诚 中村理 山崎舜平

[56] 参考文献

CN1394293A 2003. 1. 29

US6181314B1 2001. 1. 30

CN1397956A 2003. 2. 19

US6252249B1 2001. 6. 22

审查员 胡 阳

[74] 专利代理机构 中国专利代理(香港)有限公司

代理人 吴立明 梁 永


权利要求书 1 页 说明书 13 页 附图 15 页

[54] 发明名称

显示器

[57] 摘要

当半非晶 TFT 用于形成信号线驱动器电路和像素时，需要大的幅度来驱动该像素，由此需要高的电源电压。另一方面，当移位寄存器由具有单一导电率的晶体管构成时，需要自举电路，将超过电源的电压施加给特定的元件。因此，利用单一电源并不是可以既实现驱动幅度又实现可靠性的。根据本发明，提供具有单一导电率的电平移位器来解决这样的问题。



1. 一种显示器，包括：
在基板上提供的多个扫描线；
在所述基板上提供的多个像素；以及
在所述基板上提供的扫描线驱动器电路，
其中所述像素和所述扫描线驱动器电路每个都包括半非晶 TFT，
并且整体地形成在所述基板上；
所述扫描线驱动器电路包括移位寄存器、第一缓冲电路、第二缓冲电路和电平移位器；
所述第一缓冲电路具有连接到所述移位寄存器的第一电源端子；
所述第二缓冲电路具有第二电源端子和输出端子；
所述移位寄存器与所述第一缓冲电路相连接；
所述第一缓冲电路与所述电平移位器相连接；并且
所述电平移位器与所述第二缓冲电路相连接。
2. 根据权利要求 1 的显示器，其中所述半非晶 TFT 是 N 沟道 TFT。
3. 根据权利要求 1 的显示器，其中所述显示器是液晶显示器。
4. 根据权利要求 1 的显示器，其中所述显示器是自发光显示器。
5. 根据权利要求 4 的显示器，其中所述显示器是使用 EL 材料的显示器。
6. 根据权利要求 1 的显示器，其中所述半非晶 TFT 包括含有选自氮、氦、氩和氖的元素的半非晶半导体。
7. 根据权利要求 6 的显示器，其中所述第一电源端子的电压设定为低于所述第二电源端子的电压。
8. 一种包括根据权利要求 1 或 6 的显示器的电子装置。

显示器

技术领域

本发明涉及显示器,更具体地,涉及包括使用半非晶薄膜半导体的元件的显示器.本发明进一步涉及使用这种显示器的电子装置。

背景技术

近年来,随着通讯技术的发展,已经广泛地使用因特网。期望在未来移动的和更大量的信息被传输。鉴于此,供私人使用和商业使用的个人计算机已经普及,并且已经大批量制造并且普及大尺寸显示器,例如液晶电视。

在这些显示器中,使用薄膜晶体管(下文称为 TFT)的显示器,尤其是例如液晶显示器已经积极地被制造。与无源显示器相比,使用 TFT 的有源矩阵显示器在对比度和灰度级上表现出较高的图像质量。

在这种使用 TFT 的显示器中,广泛使用其沟道形成区由非晶半导体(下文称为非晶 TFT)形成的 TFT。使用非晶 TFT 的显示器通过使用形成在玻璃基板上的反向交错(inverted staggered) TFT 并且控制每个包括该 TFT 的显示器像素来显示图像。

图 4A 是使用非晶 TFT 的液晶显示器的平面图。在图 4A 中,常规的液晶显示器包括非晶 TFT 基板 401、反向基板 402、像素部分 403、源信号线驱动器 LSI 405、栅信号线驱动器 LSI 404、FPC 406 等等。信号线驱动器 LSI 404 和 405 由单晶 LSI 形成,并且安装在非晶 TFT 基板 401 上。信号通过 FPC 406 从外部输入到信号线驱动器 LSI 404 和 405。尽管在图 4A 中 LSI 安装在非晶 TFT 基板 401 上,但是它们也可以安装在 FPC 上。

图 4B 示出了通过沿着图 4A 的虚线切割得到的截面结构。液晶设置在非晶 TFT 基板 401 和反向基板 402 之间,并且利用密封件 407 密封。

发明内容

上述使用非晶 TFT 的液晶显示器存在下列问题：晶体管的性能，例如迁移率或者阈值劣于使用单晶硅的晶体管。

例如，当比较 N 沟道单晶晶体管与非晶 TFT 的迁移率时，前者具有 $600-800\text{cm}^2/\text{Vs}$ 的迁移率，而后者具有大约 $0.5\text{cm}^2/\text{Vs}$ 的迁移率。因此，非晶 TFT 的电特性是单晶晶体管的 $1/1000$ ，因此，不能像单晶晶体管那样自由地构建电子电路。在液晶显示器中，非晶 TFT 能够驱动像素，但是不能驱动信号线。

据此，在使用非晶 TFT 的液晶显示器中，用于驱动信号线的驱动器电路由使用单晶晶体管的 LSI 构建。该 LSI 可以驱动信号线，然而，驱动器电路必须外部地附着于或者连接到玻璃基板，导致例如实施成本的增加和连接部分中可靠性降低的缺陷。另一方面，已经开发了其中像素和驱动器电路通过使用多晶 TFT 整体地形成在玻璃基板上的显示器。多晶硅 TFT 表现出大约 $100-200\text{cm}^2/\text{Vs}$ 的迁移率，因此驱动器电路可以整体地形成。然而，为了形成多晶硅 TFT，需要额外的用于激光结晶、热处理、掺杂等的制造步骤。因此，由于制造设备的限制，玻璃基板不能制作得较大，与非晶 TFT 相比增加了成本。

鉴于前面的描述，可以通过使用半非晶半导体（下文称为 SAS）整体地形成像素、特别是信号线驱动器电路和栅信号线驱动器电路，以便减少其外部驱动器电路和连接部分，改进实施成本和连接部分的可靠性。然而，SAS TFT 的阈值电压比多晶硅 TFT 的阈值电压高，因此，在使用 SAS 形成像素的情况下，用于驱动信号线的幅度必须更大，并且电源电压必须更高。

图 2 示出了常规信号线驱动器电路的缓冲电路，该缓冲电路缓冲移位寄存器的信号，并且驱动栅信号线。图 2 所示的缓冲电路由三级电路 226、227 和 228 构成。第一级电路 226 包括：用于使从输入端 201 输入的信号倒相的倒相器（包括 TFT 206 和 207）；包括 TFT 208、210 和 211 以及电容器 209 的自举电路；用于驱动第二级电路 227 的 TFT 212 和 213。第二级电路 227 包括：包括 TFT 214、216 和 217 以及电容器 215 的自举电路；和用于驱动第三级电路 228 的 TFT 218 和 219。第三级电路 228 包括：包括 TFT 220、222 和 223 以及电容器 221 的自举电路；和用于驱动输出端子 202 的 TFT 224

和 225。这三级缓冲电路都与电源电位 203 连接。

图 3 示出了使用具有单一导电率的晶体管的移位寄存器的具体结构，这里选取 N 沟道晶体管作为例子。在使用 P 沟道晶体管的情况下，尽管信号被反相，但是工作基本上相同。图 3 示出了一级移位寄存器。在图 3 中，TFT 301 至 304 通过用于切换工作方向的信号 UD 和 UDb 操纵，信号 LIN1、LIN2、RIN1 和 RIN2 选择将输入到移位寄存器主体的信号。

移位寄存器的主体包括 TFT 305 至 307、310 和 311，并且将移位的信号输出到输出端子 OUT。将 RESET 信号输入到 TFT 309，用于初始设置。当移位寄存器的输出端子 OUT 为高时，保持在电容器 314 中的电荷不被释放，并且由于没有放电通路而继续被保持。也就是说，输出端子 OUT 达到高，即电源电位，同时不改变 TFT 310 的栅-源电压。因此，TFT 310 的栅电位变得比高电位电源 313 更高。据此，比高电位电源 313 更高的电压施加到与 TFT 310 的栅极连接的 TFT 306，导致较低的可靠性。

尤其是，如上所述高电位电源 313 最初需要高电压。因此，当比高电位电源 313 更高的电压施加给 TFT 306 时就出现了问题。

鉴于上面的描述，本发明提供一种电平移位器，其适于具有单一导电率的晶体管。通过使用这种用于缓冲电路的电平移位器，可以降低移位寄存器的电源电位，同时维持驱动像素所需的电源电位。结果，即使当通过自举产生超过移位寄存器的电源电位的电压时，也可以防止可靠性降低。

本发明的显示器包括：包括多个扫描线、多个像素、和扫描线驱动器电路的基板。该像素和扫描线驱动器电路整体地形成在基板上，每个都包括其沟道部分由半非晶半导体形成的 TFT（半非晶 TFT）。扫描线驱动器电路包括移位寄存器和电平移位器。

本发明的显示器包括基板，该基板包括多个扫描线、多个像素、和扫描线驱动器电路。像素和扫描线驱动器电路整体地形成在基板上，并且每个都包括其沟道部分由半非晶半导体形成的 TFT。扫描线驱动器电路包括移位寄存器、电平移位器、第一电源端子和第二电源端子。移位寄存器与第一电源端子连接，电平移位器的输出与第二电源端子连接。

本发明的显示器包括基板，该基板包括多个扫描线、多个像素、和扫描线驱动器电路。像素和扫描线驱动器电路整体地形成在基板上，并且每个都包括其沟道部分由半非晶半导体形成的 TFT。扫描线驱动器电路包括电平移位器、第一电源端子和第二电源端子。电平移位器包括：其栅极与第一电源端子连接并且其源极被输入信号的第一 TFT；其栅极与第一 TFT 的漏极连接并且其漏极与第二电源端子连接的第二 TFT；和其一端与第二 TFT 的栅极连接并且其另一端与第二 TFT 的源极连接的电容器。

在根据本发明的上述显示器中，将第一电源端子的电压设定得比第二电源端子的电压更低。

在根据本发明的上述显示器中，该 TFT 是 N 沟道晶体管。

根据本发明，上述显示器是液晶显示器。

根据本发明，上述显示器是自发光显示器。

根据本发明，上述显示器通过使用 EL 材料形成。

本发明提供一种使用上述显示器的电子装置。

如上所述，本发明采用电平移位器，该电平移位器适于具有单一导电率的晶体管，从而降低移位寄存器的电源电位，同时不降低用于驱动像素的电源电位。据此，即使当采用自举移位寄存器时，也可以防止 TFT 的退化。

以这种方式，本发明提供了一种显示器，其中尤其是信号线驱动器电路和栅信号线驱动器电路通过使用在制造步骤中具有很少限制的 TFT 整体地形成，即其沟道部分由半非晶半导体形成的 TFT。

附图说明

图 1 是展示本发明的实施模式的图。

图 2 是展示具有单一导电率的常规缓冲电路的图。

图 3 是展示具有单一导电率的常规移位寄存器的图。

图 4A 和 4B 是展示常规非晶液晶显示器的图。

图 5 是展示本发明的栅信号线驱动器电路实施例的图。

图 6 是展示本发明的栅信号线驱动器电路实施例的图。

图 7A 至 7C 是展示本发明的制造步骤的截面图。

图 8A 至 8C 是展示本发明的制造步骤的截面图。

图 9A 至 9C 是展示本发明的制造步骤的截面图。

图 10A 和 10B 是展示本发明的制造步骤的截面图。

图 11A 和 11B 是展示根据本发明的液晶显示器的图。

图 12 是展示根据本发明的液晶显示器像素的图。

图 13 是展示根据本发明的自发光显示器的图。

图 14 是展示根据本发明的自发光显示器的像素的图。

图 15A 至 15C 是展示使用本发明显示器的电子装置的图。

具体实施方式

实施模式

图 1 示出了本发明的实施模式。尽管第一级电路 126 和第三级电路 128 作为缓冲电路且第二级电路 127 作为电平移位器，但是图 1 所示的电路也由像图 2 所示的常规缓冲电路那样的三级构成。

第一级电路 126 具有与常规缓冲电路一样的结构。即，第一级电路 126 包括：用于将从输入端子 101 输入的信号倒相的倒相器电路（包括 TFT 106 和 107）；包括 TFT 108、110 和 111 以及电容器 109 的自举电路；和用于驱动作为电平移位器的第二级电路 127 的 TFT 112 和 113。然而，第一级电路 126 通过比用于驱动像素的电源电位 104 低的电源电位 103 驱动，与常规的缓冲电路的方式不同。将电源电位 103 设为与移位寄存器的电位相等，使得即使当采用自举结构时，也能够防止元件的退化。

如在常规缓冲电路中，第二级电路 127 包括：包括 TFT 114、116 和 117 以及电容器 115 的自举电路；和用于驱动第三级电路 128 的 TFT 118 和 119。然而，第二级电路 127 不同于常规缓冲电路之处在于，将 TFT 114 的电源电位设置为与第一级电路 126 的电位相等，并且 TFT 116 和 118 的电源电位与用于驱动像素的电源电位 104 连接。根据这种连接，可以将第一级电路的幅度电平移位至与用于驱动像素的电源电位相同的幅度。

第三级电路 128 具有与常规缓冲电路相同的结构。即，自举电路由 TFT 120、122 和 123 以及电容器 121 构成，TFT 124 和 125 驱动输出端子 102。

通过采用本实施模式所示的电平移位器，可以在不影响可靠性的

电源电位下驱动移位寄存器，并且可以在较高的电源电位下驱动像素。

上述电路由其沟道部分由半非晶半导体形成的 TFT 构成。通常，使用反向交错 TFT(底栅 TFT)，尽管也可以使用交错 TFT(顶栅 TFT)。与 P 沟道半非晶 TFT 相比，由于高的迁移率，N 沟道半非晶 TFT 更适合应用于驱动器电路。然而，在本发明中可以使用 N 沟道 TFT 或者 P 沟道 TFT。在任意一种情况下，为了减少制造步骤的数量，优选形成在相同基板上的所有 TFT 都具有相同的导电率。

实施例 1

图 5 是展示采用本发明的电平移位器的栅信号线驱动器电路的方框图。如图 5 所示，该栅信号线驱动器电路包括移位寄存器和包括电平移位器的缓冲电路。移位寄存器与第一电源端子连接，用于驱动栅信号线的电路与第二电源端子连接。将第一电源端子的电压设置得比第二电源端子的电压更低，其防止移位寄存器的可靠性降低。

图 6 示出了本发明的电平移位器的布局。使栅信号线经受高负载，尤其在具有大显示面积的显示器中。因此，在图 6 中，用于驱动栅信号线的最后一级电路包括其栅极宽度为 $400\ \mu\text{m}$ 的晶体管，以便维持电流容量。

实施例 2

下面选取液晶显示器作为例子具体说明本发明的显示器的制造步骤。

对于第一基板 10，可以使用塑料材料以及玻璃和石英。可选择的是，可以在金属材料例如不锈钢和铝上形成绝缘层，以便得到第一基板 10。在第一基板 10 上形成用于形成栅电极和栅布线(扫描线)的第一导电层 11。对于第一导电层 11，使用金属材料例如铬、钼、钛、钽、钨和铝，或者使用这些材料的合金。可以通过溅射或者真空蒸发淀积形成第一导电层 11(图 7A)。

蚀刻第一导电层 11，以便形成栅电极 12 和 13。栅电极 12 和 13 优选具有锥形端，使得在其上形成第一半导体层和布线层。在第一导电层 11 由铝基材料形成的情况下，优选在蚀刻步骤之后通过阳极氧化等使其表面绝缘。尽管未示出，但是可以在该步骤的同时形成

与栅电极连接的布线(图7B)。

随后,如图7C所示,在栅电极12和13上形成第一绝缘层14和第二绝缘层15,以便作为栅绝缘层。在这种情况下,优选第一绝缘层14由氧化硅膜形成,而第二绝缘层15由氮化硅膜形成。可以通过辉光放电分解或者溅射形成这些绝缘层。尤其是,为了在低淀积温度下形成具有高密度和小栅极泄漏电流的绝缘层,可以将与惰性气体元素例如氩混合的反应气体添加到绝缘层中。

在第一绝缘层14和第二绝缘层15上形成第一半导体层16。该第一半导体层由包括具有在非晶和晶体(包括单晶和多晶)结构之间的中间结构的半导体的膜形成。该半导体具有自由能稳定的第三态,并且它是一种具有短程有序和晶格畸变的结晶半导体。该半导体具有0.5至40nm的晶粒尺寸,并且能够分散在非单晶半导体中。也就是说,拉曼光谱移动到比 520 cm^{-1} 更低的频带。该半导体具有平均0.5-40nm的晶粒尺寸,并且可以分散到非单晶半导体中。此外,将该半导体与作为悬挂键中和剂的至少1原子%的氢或者卤素混合。这种半导体称为半非晶半导体(SAS)。当将惰性气体元素例如氩、氦、氖或者氙混合到SAS中时,增加了晶格畸变,由此增强了稳定性,得到好的SAS。

可以通过硅气体的辉光放电分解得到SAS。通常使用 SiH_4 作为硅气体,尽管也可以使用 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 等等。可以通过使用通过添加一种或者多种惰性气体元素稀释了的硅气体制造该SAS的形成,所述惰性气体元素选自氢、氦和氩、氦、氖和氙。优选以10-1000的稀释比率稀释该硅气体。勿需说,在减压下进行通过辉光放电分解的膜的反应生成,但是该压强可以在大约0.1至133Pa的范围内。用于产生辉光放电的电源频率在1至120MHz的范围内,更优选,在13至60MHz的范围内。可以适当设定RF功率。优选在300°C或者更低的温度下加热该基板,更优选在100-200°C的温度下。在淀积期间主要添加的杂质元素中,大气元素例如氧、氮和碳期望具有 $1 \times 10^{20}\text{ cm}^{-3}$ 或者更低的浓度。具体地说,氧的浓度为 $5 \times 10^{19}\text{ cm}^{-3}$ 或者更低,更优选 $1 \times 10^{19}\text{ cm}^{-3}$ 或者更低。该SAS还称作微晶半导体。

硅气体也可以与碳气体例如 CH_4 和 C_2H_6 、或者锗气体例如 GeH_4 和

GeF₄ 混合, 以便将能带宽度设置在 1.5 至 2.4eV 或者 0.9 至 1.1eV 的范围内。

当用于控制价电子的杂质元素不是有意地添加到 SAS 中时, 该 SAS 表现出小的 N 型导电率。这是由包含在 SAS 中的杂质引起的, 通常, 认为氧是赋予 N 型导电率的元素。淀积中, SAS 中的氧浓度根据 RF 功率密度而变化。在本发明中, 优选第一半导体层 16 包括浓度为 $5 \times 10^{19} \text{cm}^{-3}$ 或者更低的氧, 更优选 $1 \times 10^{19} \text{cm}^{-3}$ 或者更低。勿需说, 不是所有的氧都作为施主, 因此, 为了控制导电率而任意地确定杂质元素的量。

当在淀积同时或者淀积之后, 将赋予 P 型导电率的杂质元素添加到包括沟道形成区的第一半导体层 16 中时, 可以控制阈值电压。通常, 使用硼作为赋予 P 型导电率的杂质元素。可以以 1-1000ppm 的比率将杂质气体例如 B₂H₆ 和 BF₃ 混合到硅气体中, 使得硼具有 1×10^{14} 至 $6 \times 10^{16} \text{cm}^{-3}$ 的浓度。

接着, 如图 8A 所示, 形成第二半导体层 17。该第二半导体层 17 形成而没有有意地添加用于控制价电子的杂质元素, 并且优选由如第一半导体层 16 的 SAS 形成。该第二半导体层 17 设置在第一半导体层 16 和具有一种导电率并且形成源和漏的第三半导体层 18 之间, 由此它作为缓冲层。因此, 当该第三半导体层 18 具有与具有小的 N 型导电率的第一半导体层 16 相同的导电率时, 就不必设置该第二半导体层 17。在将赋予 P 型导电率的杂质元素添加到第三半导体层 18 中意图用于控制阈值电压的情况下, 该第二半导体层 17 起到逐渐改变杂质浓度的作用, 导致了好的接合形成。也就是说, 该第二半导体层 17 能够用作在将得到的 TFT 中在沟道形成区和源或者漏区之间形成的轻掺杂杂质区 (LDD 区)。

当形成 N 沟道 TFT 时, 可以将具有一种导电率的第三半导体层 18 添加以作为典型的杂质元素的磷。具体地说, 可以将杂质气体例如 PH₃ 混合到硅气体中。该具有一种导电率的第三半导体层 18 可以由 SAS、非晶半导体或者微晶半导体形成, 只要可以控制价电子。

以这种方式形成的 TFT 具有其中沟道形成区不形成在源、漏和 LDD 区之间的结构, 可以防止电场集中和电流集中。

如上所述, 从第一绝缘层 14 到具有一种导电率的第三半导体层

18 的形成步骤可以在不将其暴露于大气中的情况下依次进行。据此，可以形成每个层，同时大气元素或者存在于大气中的杂质元素不会污染其每个表面，从而减小 TFT 特性的变化。

接着，利用光致抗蚀剂形成掩模 19。然后，将第一半导体层 16、第二半导体层 17 和具有一种导电率的第三半导体层 18 蚀刻为将其构图为岛状（图 8B）。

此后形成第二导电层 20，以便形成与源和漏连接的布线。该第二导电层 20 由铝或者铝基导电材料形成。可选择的，该第二导电层 20 可以具有层叠结构，其中与半导体层接触的层由钛、钽、钼或者这些元素的氮化物形成。铝可以添加以 0.5-5 原子%的元素，例如钛、硅、钨、钽和铜，以提高耐热性（图 8C）。

接着，形成掩模 21。该掩模 21 被构图以便形成与源和漏连接的布线，并且其还用作通过除去具有一种导电率的第三半导体层 18 来形成沟道形成区的蚀刻掩模。可以通过使用氯化物气体例如 BCl_3 和 Cl_2 蚀刻由铝或者铝基材料形成的导电层。该蚀刻工序提供布线 23 至 26。通过使用氟化物气体例如 SF_6 、 NF_3 和 CF_4 蚀刻形成沟道形成区。在这种情况下，不可能具有相对于将用作基层的第一半导体层 16a 和 16b 的蚀刻选择性，因此必须适当调节处理时间。以这种方式，可以得到沟道蚀刻的 TFT（图 9A）。

然后，用于保护沟道形成区的第三绝缘层 27 由氮化硅膜形成。该氮化硅膜可以通过溅射或者辉光放电分解形成，并且需要具有高密度，以便阻挡大气中的污染物，例如有机材料、金属和潮气。当通过使用硅作为靶的 RF 溅射形成该氮化硅膜时，其中惰性气体例如氩与氮化物混合的溅射气体的使用有助于较高密度的氮化硅膜。另一方面，当通过辉光放电分解形成氮化硅膜时，通过以惰性气体元素例如氩将硅气体稀释 100-500 倍得到该氮化硅膜。因此，该氮化硅膜在 $100^\circ C$ 或者更低的温度下能够具有高密度。此外，如果需要，可以在第三绝缘层 27 上层叠由氧化硅膜形成的第四绝缘层 28。该第三绝缘层 27 和第四绝缘层 28 对应于钝化层（图 9B）。

在第三绝缘层 27 和/或第四绝缘层 28 上形成平面化层 29。该平面化层 29 优选由有机树脂例如丙烯酸、聚酰亚胺、聚酰胺或者具有 Si-O 键和 Si-CH_x 键的硅氧烷基绝缘膜形成。然后，在第三绝缘层

27、第四绝缘膜 28 和平面化层 29 中形成接触孔，以便在平面化层 29 上形成分别与布线 23 至 26 连接的布线 30 至 33（图 9C）。

布线 30 至 33 可以由选自 Ta、W、Ti、Mo、Al 和 Cu 的元素或者包括该元素作为主成份的合金或者化合物形成。可以选择的是，可以层叠具有这些元素的多个导电层，以便得到布线 30 至 33。例如，它可以是：第一层由 Ta 形成和第二层由 W 形成，第一层由 TaN 形成和第二层由 Al 形成，第一层由 TaN 形成和第二层由 Cu 形成，或者第一层由 Ti 形成，第二层由 Al 形成和第三层由 Ti 形成。第一层或者第二层都可以由 AgPdCu 合金形成。还可以依次层叠 W、Al 和 Si 的合金（Al-Si）和 TiN。可以使用氮化钨代替 W，可以用 Al 和 Ti 的合金（Al-Ti）代替 Al 和 Si 的合金（Al-Si），或者可以用 Ti 代替 TiN。

接着，如图 10A 所示，在平面化层 29 上形成像素电极 35，使其与布线 33 连接。在图 10A 和 10B 中，像素电极 35 由透明导电膜形成，以便得到光透射型液晶显示器，尽管本发明的液晶显示器并不限于这种结构。当使用具有光反射率的导电膜形成像素电极时，可以得到光反射型液晶显示器。在这种情况下，可以使用布线 33 的一部分作为像素电极。

以这种方式形成的、其沟道部分由 SAS 形成的沟道蚀刻 TFT 具有 $2-10\text{cm}^2/\text{Vs}$ 的场效应迁移率。据此，可以将该 TFT 应用于像素的开关元件或者用于形成扫描线（栅线）驱动器电路的元件。

其中像素的开关元件和扫描线驱动器电路都由相同类型的 TFT 构成的元件基板可以通过使用五个掩模形成：栅电极形成掩模、半导体区形成掩模、布线形成掩模、接触孔形成掩模和像素电极形成掩模。

然后，通过使用绝缘膜在布线 32 或者布线 33 上形成间隔物 36。在图 10A 中，例如使用氧化硅膜在布线 32 上形成间隔物 36。可以首先形成像素电极 35 或者间隔物 36。

形成对准层 37 以便覆盖布线 30 至 33、间隔物 36 和像素电极 35，然后对其进行研磨。

然后，形成用于密封液晶的密封件 40，如图 10B 所示。同时，制备第二基板 42，该第二基板 42 具有由透明导电膜形成的反向电极

43 和已经研磨的对准层 44。将液晶 41 滴入由密封件 40 环绕的区中，利用密封件 40 粘附分别制备的第二基板 42，使得反向电极 43 面对像素电极 35。应注意，可以将填料混合到密封件 40 中。

还可以额外设置滤色片、用于防止旋错的光屏蔽膜(黑矩阵)等。此外，将偏振器 51 附着到其上形成 TFT 的第一基板 10 的相对表面上，同时将偏振器 52 附着到其上形成反向电极 43 的第二基板 42 的相对表面上。

对于用于像素电极 35 或者反向电极 43 的透明导电膜来说，可以使用混合有 2-20% 的氧化锌 (ZnO) 的氧化铟，以及 ITO、IZO 或者 ITS0。通过使像素电极 35 与液晶 41 和反向电极 35 重叠形成液晶元件 55。

尽管本发明并不限于此，但是通过上面描述的分配法注入液晶。可以在粘附第二基板之后通过利用毛细现象的浸蘸法注入液晶。

实施例 3

图 11A 是使用本发明的液晶显示器的平面图。图 11A 所示的液晶显示器包括半非晶 TFT 基板 1101、反向基板 1102、像素部分 1103、栅信号线驱动器电路 1104、源信号线驱动器电路 1105 和 FPC 1106。图 11B 是通过沿着图 11A 的液晶显示器的虚线切割得到的截面图。液晶材料设置在半非晶 TFT 基板 1101 和反向基板 1102 之间，并且用密封件 1107 密封。

如上所述，根据本发明，栅信号线驱动器电路 1104 通过使用半非晶 TFT 整体地形成在基板上，导致连接部分的实现成本降低和可靠性提高。在图 11A 中，源信号线驱动器电路 1105 安装在半非晶 TFT 基板 1101 上。在本实施例中，源信号线驱动器电路 1105 形成在另一块玻璃基板上，由此形成具有与像素部分的横向方向相同长度的驱动器电路芯片，以便安装到半非晶 TFT 基板 1101 上。形成在玻璃基板上的驱动器电路芯片与单晶芯片相比提供了成本的降低。通过使用形成在玻璃基板上的芯片就不必安装源信号线驱动器电路 1105，并且单晶芯片可以安装在半非晶 TFT 基板 1101 或者 FPC 1106 上。

实施例 4

图 12 是使用本发明的液晶显示器的像素部分的等效电路图。像

素部分 1201 包括：源信号线 S1、S2...和 Sx；栅信号线 G1、G2...和 Gy；电容器线 C1、C2...和 Cy；和多个像素。像素 1202 包括像素 TFT 1203、像素电极 1205 和存储电容器 1204。在使用半非晶 TFT 作为像素 TFT 1203 的情况下，由于半非晶 TFT 与非晶 TFT 相比具有较大的 OFF 电流，因此，如图 12 所示，像素 TFT 1203 具有双栅结构，以便减小 OFF 电流。尽管图 12 示出了双栅结构，但是像素 TFT 1203 可以具有三栅或者多栅结构。

实施例 5

图 13 是使用本发明的自发光显示器的像素部分的截面图。图 13 中使用 EL 元件作为发光元件。使用半非晶 TFT 的像素 TFT 1306 形成在 TFT 基板 1301 上，其上形成电极 1302，以便使其与像素 TFT 1306 的漏电极连接。然后，绝缘层 1307 被淀积并且构图，以便在电极 1302 中形成开口。接着，淀积作为发光部分的有机材料 1303，并且在其上形成电极 1304。可以将已知的材料用于该有机材料和电极。根据材料的组合，可以实现顶发射、底发射和双向发射。电极 1304 上面的区域 1305 与外部屏蔽并且密封。该密封将外部的潮气等排除在外，这样可以防止 EL 材料的退化。

实施例 6

图 14 示出了使用本发明的自发光显示器的像素结构。图 14 所示的像素包括源信号线 S1、栅信号线 G1、电源线 V1、开关 TFT 1401、驱动 TFT 1402、发光元件 1403、电极 1404 和存储电容器 1405。由于通常将 N 沟道 TFT 用作使用半非晶 TFT 的像素 TFT，因此在图 14 中开关 TFT 1401 和驱动 TFT 1402 具有 N 型导电率，然而，本发明并不限于 N 沟道 TFT。

半非晶 TFT 与非晶 TFT 相比具有较大的 OFF 电流。因此，在半非晶 TFT 用作像素 TFT 的情况下，该像素 TFT 具有图 14 所示的双栅结构，以便减小 OFF 电流。尽管作为例子在图 14 中示出了双栅结构，但是也可以采用具有三个或者更多个栅极的三栅 TFT 或者多栅 TFT。

尽管本发明并不限于此，但是图 14 仅示出了具有两个 TFT 的像素结构，也可以采用其它已知的像素结构。

实施例 7

以这种方式形成的显示器可以应用于各种电子装置的显示部

分。下面将对包括作为显示媒介的本发明显示器的电子装置进行说明。

本发明的显示器可以应用于电视、摄像机、数码相机、头戴式显示器（目镜型显示器）、游戏机、汽车导航系统、个人计算机等。具体的例子示于图 15A 至 15C。

图 15A 示出了包括外壳 3001、支撑基座 3002、显示部分 3003、扬声器部分 3004、视频输入端子 3005 等的电视。本发明的显示器可以应用于该显示部分 3003，以构成电视。

图 15B 示出了一种笔记本个人电脑，其包括主体 3101、外壳 3102、显示部分 3103、键盘 3104、外部连接部分 3105、指向鼠标 3106 等等。本发明的显示器可以应用于显示部分 3103，以得到小而轻的笔记本个人电脑。

图 15C 示出了配置有记录介质的图像再现设备（具体地说，DVD 再现设备），它包括主体 3201、外壳 3202、记录介质（CD、LD、DVD 等等）读取部分 3205、操纵开关 3206、显示部分 A 3203、显示部分 B 3204 等等。显示部分 A 3203 主要显示图像信息，而显示部分 B 3204 主要显示字符信息。本发明的显示器主要可以应用于显示部分 A 3203，以便实现小而轻的图像再现设备。应注意，本发明的显示器可以应用于配置有记录介质的其它图像再现设备，例如 CD 再现设备和游戏机。

如上所述，本发明的范围是如此之广，以致本发明可以应用于所有领域的电子装置。可以通过使用实施模式 1 和实施例 1 至 6 所示的任何结构得到本实施例所示的电子装置。

本申请以 2003 年 7 月 18 日在日本专利局提交的日本专利申请系列号 no. 2003-277119 为基础，因此引入其内容作为参考。

尽管参考附图借助于实施模式和实施例全面描述了本发明，但是应理解对于本领域技术人员来说各种变化和修改都是显而易见的。因此，除非这种变化和修改离开了下面限定的本发明的范围，都应包含在本发明的范围之内。




图 1




图 2




图 3




图 4B

图 4A




图 5




图 6



图 7A




图 7B






图 7C








图 10A

图 10B




图 11B

图 11A




图 12




图 13




图 14




图 15A




图 15B




图 15C