# (12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2014-107456 (P2014-107456A)

(11)特許出願公開番号

(43) 公開日 平成26年6月9日(2014.6.9)

(51) Int.Cl.			FΙ					テーマコー	ド (参考)
HO1L	21/336	(2006.01)	HO1L	29/78	3	0 1 P		4 M 1 O 4	
HO1L	29/78	(2006.01)	HO1L	27/08	1	02D		5 F O 3 3	
HO1L	27/088	(2006.01)	HO1L	27/08	1	02B		5 F O 4 8	
HO1L	21/8234	(2006.01)	HO1L	27/08	1	02C		5 F 1 4 O	
HO1L	21/28	(2006.01)	HO1L	21/28	3	0 1 S			
			審査請求 未調	清水請	求項(	の数 16	ΟL	(全 55 頁)	最終頁に続く
(21) 出願番号		特願2012-260354 (F	2012-260354)	(71) 出版	顛人	3020629	31		
(22) 出願日		平成24年11月28日	(2012.11.28)			ルネサン	スエレク	>トロニクス株	式会社
						神奈川归	見川崎市	市中原区下沼部	1753番地
				(74) 代現	運人	1000800	01		
						弁理士	筒井	大和	
				(74) 代現	運人	1001136	642		
						弁理士	菅田	篤志	
				(74) 代現	運人	1001170	008		
						弁理士	筒井	章子	
				(74) 代現	運人	1001474	30		
						弁理士	坂次	哲也	
				(72) 発明	明者	緒方 🖻	記		
				神奈川県川崎市中原区下沼部17				1753番地	
						ルネー	サスエレ	<b>/クトロニクス</b>	株式会社内
								最	終百に続く

(54) 【発明の名称】半導体装置の製造方法

(57)【要約】

【課題】半導体装置の性能や製造歩留まりを向上させる

【解決手段】半導体基板SB上にゲート電極GEを覆う ように絶縁膜IL2,IL3を順次形成してから、絶縁 膜IL3,IL2をエッチバックすることにより、ゲー ト電極GEの側壁上に絶縁膜IL2,IL3からなるサ イドウォールスペーサSWを形成する。それから、ゲー ト電極GEおよびサイドウォールスペーサSWをマスク としてイオン注入を行うことにより、半導体基板SBに ソース・ドレイン領域SDを形成する。それから、絶縁 膜IL3よりも絶縁膜IL2がエッチングされにくい条 件でサイドウォールスペーサSWを等方性エッチングし て、サイドウォールスペーサSWの厚みを小さくする。 その後、ソース・ドレイン領域SD上に、金属とソース ・ドレイン領域SDとの反応層を形成する。 【選択図】図16



【特許請求の範囲】

### 【請求項1】

第1MISFETを有する半導体装置の製造方法であって、

(a)半導体基板を準備する工程、

(b)前記半導体基板上にゲート絶縁膜を介して前記第1MISFET用の第1ゲート 電極を形成する工程、

- (c)前記(b)工程後、前記半導体基板上に、前記第1ゲート電極を覆うように、第
   1絶縁膜を形成する工程、
  - (d)前記(c)工程後、前記第1絶縁膜上に第2絶縁膜を形成する工程、

(e)前記(d)工程後、前記第2絶縁膜および前記第1絶縁膜をエッチバックするこ <sup>10</sup> とにより、前記第1ゲート電極の側壁上に前記第1絶縁膜および前記第2絶縁膜からなる 第1サイドウォールスペーサを形成する工程、

(f)前記(e)工程後、前記第1ゲート電極および第1サイドウォールスペーサをマ スクとして前記半導体基板にイオン注入を行うことにより、前記半導体基板に前記第1M ISFET用の第1ソース・ドレイン領域を形成する工程、

(g)前記(f)工程後、前記第2絶縁膜よりも前記第1絶縁膜がエッチングされにく い条件で、前記第1サイドウォールスペーサを等方性エッチングして、前記第1サイドウ ォールスペーサの厚みを小さくする工程、

(h)前記(g)工程後、前記第1ソース・ドレイン領域上に、金属と前記第1ソース ・ドレイン領域との反応層を形成する工程、

20

30

(i)前記(h)工程後、前記第1ゲート電極および前記第1サイドウォールスペーサ を覆うように、前記半導体基板上に第3絶縁膜を形成する工程、

- (
  j)前記(
  i )工程後、前記第3絶縁膜上に第4絶縁膜を形成する工程、
- (k)前記(j)工程後、前記第4絶縁膜および前記第3絶縁膜に、コンタクトホール を形成する工程、

を有する、半導体装置の製造方法。

【請求項2】

請求項1記載の半導体装置の製造方法において、

前記(g)工程後も、前記第1サイドウォールスペーサは前記第1絶縁膜および前記第 2絶縁膜により形成されている、半導体装置の製造方法。

【請求項3】

請求項2記載の半導体装置の製造方法において、

前記(g)工程では、前記等方性エッチングにより、前記第1サイドウォールスペーサ を構成する前記第1絶縁膜の前記半導体基板上に延在する部分の端部が、前記第1サイド ウォールスペーサを構成する前記第2絶縁膜の側面よりも突出した状態になる、半導体装 置の製造方法。

#### 【請求項4】

請求項3記載の半導体装置の製造方法において、

前記(h)工程は、

(h1)前記半導体基板上に、前記第1ゲート電極、前記第1サイドウォールスペーサ <sup>40</sup> および前記第1ソース・ドレイン領域を覆うように、かつ前記第1ソース・ドレイン領域 に接するように、金属膜を形成する工程、

(h2)熱処理により前記金属膜と前記第1ソース・ドレイン領域とを反応させて、前記第1ソース・ドレイン領域上に前記金属膜と前記第1ソース・ドレイン領域との前記反応層を形成する工程、

(h3)前記金属膜の未反応部分を除去する工程、

を有する、半導体装置の製造方法。

【請求項5】

請求項4記載の半導体装置の製造方法において、

前記(g)工程では、前記第2絶縁膜よりも前記第1絶縁膜および前記半導体基板がエ 50

(2)

ッチングされにくい条件で、前記第1サイドウォールスペーサを等方性エッチングする、 半導体装置の製造方法。 【請求項6】 請求項5記載の半導体装置の製造方法において、 前記第1絶縁膜と前記第2絶縁膜とは、異なる絶縁材料からなる、半導体装置の製造方 法。 【請求項7】 請求項6記載の半導体装置の製造方法において、 前記(d)工程で形成した前記第2絶縁膜の厚みは、前記(c)工程で形成した前記第 1 絶縁膜の厚みよりも厚い、半導体装置の製造方法。 【請求項8】 請求項7記載の半導体装置の製造方法において、 前 記 第 1 絶 縁 膜 は 酸 化 シ リ コ ン 膜 か ら な り 、 前 記 第 2 絶 縁 膜 は 窒 化 シ リ コ ン 膜 か ら な る 半導体装置の製造方法。 【請求項9】 請求項4記載の半導体装置の製造方法において、 前記(b)工程後で、前記(c)工程前に、 ( b 1 ) 前 記 第 1 ゲート 電 極 を マ ス ク と し て 前 記 半 導 体 基 板 に イ オ ン 注 入 を 行 う こ と に より、前記第1ソース・ドレイン領域と同じ導電型でかつ前記第1ソース・ドレイン領域 よりも低不純物濃度の第1半導体領域を形成する工程、 を有する、半導体装置の製造方法。 【請求項10】 請求項4記載の半導体装置の製造方法において、 前記(g)工程後で、前記(h)工程前に、 (g1)前記第1ソース・ドレイン領域に導入されている不純物を活性化する熱処理を 行う工程、 を有する、半導体装置の製造方法。 【請求項11】 請求項4記載の半導体装置の製造方法において、 前記(e)工程後で前記(g)工程前に、 (f1)前記半導体基板に第2MISFET用の第2ソース・ドレイン領域を形成する 工程、 を有し、 前記(g)工程後で、前記(h)工程前に、 (g2)前記半導体基板上に、前記第1ゲート電極、前記第1サイドウォールスペーサ 、前記第1ソース・ドレイン領域および前記第2ソース・ドレイン領域を覆うように、第 5絶縁膜を形成する工程、 (g3)前記(g2)工程後、前記第1ゲート電極、前記第1サイドウォールスペーサ および前記第1ソース・ドレイン領域上から前記第5絶縁膜をエッチングにより除去し、 前 記 第 2 ソース・ドレイン 領域の少なくとも一部 上に前 記 第 5 絶 縁 膜を 残す 工 程、 を有し、 前記(h1)工程では、前記半導体基板上に、前記第1ゲート電極、前記第1サイドウ ォールスペーサ、前記第1ソース・ドレイン領域および前記第2ソース・ドレイン領域を 覆うように、かつ前記第1ソース・ドレイン領域に接するように、前記金属膜が形成され 前記 ( h 2 ) 工程では、前記第 2 ソース・ドレイン領域の前記第 5 絶縁膜で覆われた部 分には、前記第2ソース・ドレイン領域と前記金属膜との反応層は形成されない、半導体 装置の製造方法。 【請求項12】 請求項11記載の半導体装置の製造方法において、

50

10

20

30

前記(g3)工程では、前記第1サイドウォールスペーサを構成する前記第1絶縁膜の うち、前記第1サイドウォールスペーサを構成する前記第2絶縁膜の側面よりも突出した 部分がエッチングされる、半導体装置の製造方法。 【請求項13】 請求項4記載の半導体装置の製造方法において、 前記(e)工程後で前記(g)工程前に、 (f1)前記半導体基板に第2MISFET用の第2ソース・ドレイン領域を形成する 工程、 (f2)前記(f)工程および前記(f1)工程後に、前記半導体基板上に、前記第1 10 ゲート電極、前記第1サイドウォールスペーサ、前記第1ソース・ドレイン領域および前 記第2ソース・ドレイン領域を覆うように、第5絶縁膜を形成する工程、 (f3)前記(f2)工程後、前記第1ゲート電極、前記第1サイドウォールスペーサ および前記第1ソース・ドレイン領域上から前記第5絶縁膜をエッチングにより除去し、 前記第2ソース・ドレイン領域の少なくとも一部上に前記第5絶縁膜を残す工程、 を有し、 前記(h1)工程では、前記半導体基板上に、前記第1ゲート電極、前記第1サイドウ ォールスペーサ、前記第1ソース・ドレイン領域および前記第2ソース・ドレイン領域を 覆うように、かつ前記第1ソース・ドレイン領域に接するように、前記金属膜が形成され 20 前記 ( h 2 ) 工程では、前記第 2 ソース・ドレイン領域の前記第 5 絶縁膜で覆われた部 分には、前記第2ソース・ドレイン領域と前記金属膜との反応層は形成されない、半導体 装置の製造方法。 【請求項14】 請求項13記載の半導体装置の製造方法において、 前記( f )工程および前記( f 1 )工程後で、前記( f 2 )工程前に、 (f4)前記第1ソース・ドレイン領域に導入されている不純物を活性化する熱処理を 行う工程、 を有する、半導体装置の製造方法。 【請求項15】 30 請求項13記載の半導体装置の製造方法において、 前記(h)工程は、 (h4)前記(h1)工程前に、前記半導体基板をウェット洗浄する工程、 を有し、 前記(h4)工程では、前記第1サイドウォールスペーサを構成する前記第1絶縁膜の うち、前記第1サイドウォールスペーサを構成する前記第2絶縁膜の側面よりも突出した 部分がエッチングされる、半導体装置の製造方法。 【請求項16】 請求項4記載の半導体装置の製造方法において、 前記(k)工程は、 ( k 1 ) 前記第5 絶縁膜をエッチングすることで前記第5 絶縁膜に前記コンタクトホー 40 ルを形成する工程、 ( k 2 ) 前記( k 1 ) 工程後、前記コンタクトホールの底部の前記第4絶縁膜をエッチ ングにより除去する工程、 を有し、 前記(k1)工程では、前記第4絶縁膜がエッチングストッパ膜として機能する、半導 体装置の製造方法。 【発明の詳細な説明】 【技術分野】  $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は、半導体装置の製造方法に関し、例えば、MISFETを備えた半導体装置の 50 製造方法に好適に利用できるものである。 【背景技術】 [0002]半 導 体 基 板 上 に ゲ ー ト 絶 縁 膜 を 形 成 し 、 ゲ ー ト 絶 縁 膜 上 に ゲ ー ト 電 極 を 形 成 し 、 イ オ ン 注入などによりソース・ドレイン領域を形成することで、MISFETを形成することが できる。MISFETの形成後、半導体基板上にMISFETを覆うように層間絶縁膜を 形成し、その層間絶縁膜にコンタクトホールを形成し、コンタクトホールを埋める導電性 のプラグを形成し、更に配線を形成することで、MISFETを有する半導体装置を製造 することができる。 10 特開 2 0 0 0 - 2 3 6 0 9 0 号公報 (特許文献 1 )および特開 2 0 1 0 - 4 0 7 3 4 号 公報(特許文献2)には、サイドウォールをマスクにした不純物注入によりソース/ドレ イン領域を形成し、サイドウォールをエッチングする技術が記載されている。 【先行技術文献】 【特許文献】 [0004]【特許文献1】特開2000-236090号公報 【特許文献 2 】特開 2 0 1 0 - 4 0 7 3 4 号公報 【発明の概要】 20 【発明が解決しようとする課題】 [0005]MISFETを有する半導体装置においても、できるだけ性能を向上させることが望ま れる。または、半導体装置の製造歩留まりを向上させることが望まれる。若しくはその両 方を実現することが望まれる。 [0006]その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろ う。 【課題を解決するための手段】 [0007]30 一 実 施 の 形 態 に よ れ ば 、 半 導 体 基 板 上 に 、 ゲ ー ト 電 極 を 覆 う よ う に 、 第 1 絶 縁 膜 お よ び 第 2 絶 縁 膜 を 順 次 形 成 し 、 第 2 絶 縁 膜 お よ び 第 1 絶 縁 膜 を エ ッ チ バ ッ ク す る こ と に よ り 、 前 記 ゲ ー ト 電 極 の 側 壁 上 に 第 1 絶 縁 膜 お よ び 第 2 絶 縁 膜 か ら な る サ イ ド ウ ォ ー ル ス ペ ー サ を形成する。それから、ゲート電極およびサイドウォールスペーサをマスクとして半導体 基板にイオン注入を行うことにより、半導体基板にソース・ドレイン領域を形成する。そ の後、第2絶縁膜よりも第1絶縁膜がエッチングされにくい条件で、サイドウォールスペ ーサを等方性エッチングして、サイドウォールスペーサの厚みを小さくする。 【発明の効果】 [0008]一実施の形態によれば、半導体装置の性能を向上させることができる。または、半導体 40 装置の製造歩留まりを向上させることができる。若しくはその両方を実現することができ る。 【図面の簡単な説明】 [0009]【図1】一実施の形態の半導体装置の製造工程を示す工程フロー図である。 【図2】図1に続く半導体装置の製造工程を示す工程フロー図である。 【図3】一実施の形態の半導体装置の製造工程中の要部断面図である。 【図4】図3に続く半導体装置の製造工程中の要部断面図である。 【図5】図4に続く半導体装置の製造工程中の要部断面図である。 【図6】図5に続く半導体装置の製造工程中の要部断面図である。 50 【図7】図6に続く半導体装置の製造工程中の要部断面図である。

(5)

【図8】図7に続く半導体装置の製造工程中の要部断面図である。 【図9】図8に続く半導体装置の製造工程中の要部断面図である。 【図10】図9に続く半導体装置の製造工程中の要部断面図である。 【図11】図10に続く半導体装置の製造工程中の要部断面図である。 【図12】図11に続く半導体装置の製造工程中の要部断面図である。 【図13】図12に続く半導体装置の製造工程中の要部断面図である。 【図14】図13に続く半導体装置の製造工程中の要部断面図である。 【図15】図14に続く半導体装置の製造工程中の要部断面図である。 【図16】図15に続く半導体装置の製造工程中の要部断面図である。 10 【図17】図16に続く半導体装置の製造工程中の要部断面図である。 【図18】図17に続く半導体装置の製造工程中の要部断面図である。 【図19】図18に続く半導体装置の製造工程中の要部断面図である。 【図20】図19に続く半導体装置の製造工程中の要部断面図である。 【図21】図20に続く半導体装置の製造工程中の要部断面図である。 【図22】図21に続く半導体装置の製造工程中の要部断面図である。 【図23】第1検討例の半導体装置の製造工程中の要部断面図である。 【図24】図23に続く半導体装置の製造工程中の要部断面図である。 【図25】図24に続く半導体装置の製造工程中の要部断面図である。 【図26】図25に続く半導体装置の製造工程中の要部断面図である。 20 【図27】図26に続く半導体装置の製造工程中の要部断面図である。 【図28】図27に続く半導体装置の製造工程中の要部断面図である。 【図29】サイドウォールスペーサの厚みとソース・ドレイン電流との相関を示すグラフ である。 【図30】一実施の形態の半導体装置の製造工程中の要部断面図である。 【図31】図30に続く半導体装置の製造工程中の要部断面図である。 【図32】図31に続く半導体装置の製造工程中の要部断面図である。 【図33】図32に続く半導体装置の製造工程中の要部断面図である。 【図34】図33に続く半導体装置の製造工程中の要部断面図である。 【図35】図34に続く半導体装置の製造工程中の要部断面図である。 30 【図36】第1変形例の半導体装置の製造工程中の要部断面図である。 【図37】図36に続く半導体装置の製造工程中の要部断面図である。 【図38】図37に続く半導体装置の製造工程中の要部断面図である。 【図39】図38に続く半導体装置の製造工程中の要部断面図である。 【図40】図39に続く半導体装置の製造工程中の要部断面図である。 【図41】図40に続く半導体装置の製造工程中の要部断面図である。 【図42】他の実施の形態の半導体装置の製造工程を示す工程フロー図である。 【図43】他の実施の形態の半導体装置の製造工程中の要部断面図である。 【図44】図43に続く半導体装置の製造工程中の要部断面図である。 【図45】図44に続く半導体装置の製造工程中の要部断面図である。 40 【図46】図45に続く半導体装置の製造工程中の要部断面図である。 【図47】図46に続く半導体装置の製造工程中の要部断面図である。 【図48】図47に続く半導体装置の製造工程中の要部断面図である。 【図49】図48に続く半導体装置の製造工程中の要部断面図である。 【図50】図49に続く半導体装置の製造工程中の要部断面図である。 【図51】図50に続く半導体装置の製造工程中の要部断面図である。 【図52】第2変形例の半導体装置の製造工程中の要部断面図である。 【図53】図52に続く半導体装置の製造工程中の要部断面図である。 【図54】図53に続く半導体装置の製造工程中の要部断面図である。 【図55】図54に続く半導体装置の製造工程中の要部断面図である。 50 【図56】図55に続く半導体装置の製造工程中の要部断面図である。

【発明を実施するための形態】

[0010]

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、 その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。

[0011]

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するため の全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は 省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の 説明を原則として繰り返さない。

【0012】

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするために ハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッ チングを付す場合もある。

【0013】

(実施の形態1)

<<br />
製造工程について>

一実施の形態である半導体装置の製造工程を図面を参照して説明する。

[0014]

図1および図2は、一実施の形態である半導体装置、ここではMISFET(Metal In sulator Semiconductor Field Effect Transistor)を有する半導体装置の製造工程の一 部を示す製造プロセスフロー図である。図3~図22は、本実施の形態の半導体装置、こ こではMISFETを有する半導体装置の製造工程中の要部断面図である。なお、本実施 の形態では、MISFETとして、nチャネル型のMISFETを形成する場合を例に挙 げて説明するが、nチャネル型のMISFETの代わりにpチャネル型のMISFETを 形成する場合に、本実施の形態を適用することもできる。また、nチャネル型のMISF ETの代わりにCMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を形成する場合に、本実施の形態を適用することもできる。

[0015]

まず、図3に示されるように、例えば1~10 cm程度の比抵抗を有するp型の単結 晶シリコンなどからなる半導体基板(半導体ウエハ)SBを準備する(図1のステップS 1)。

【0016】

次に、半導体基板 S B の主面に素子分離領域 S T を形成する (図 1 のステップ S 2 )。 【 0 0 1 7 】

素子分離領域STは酸化シリコンなどの絶縁体からなり、例えばSTI(Shallow Tren ch Isolation)法またはLOCOS(Local Oxidization of Silicon)法などにより形成 される。例えば、半導体基板SBに溝(素子分離溝)を形成し、その溝に絶縁膜を埋め込 むことにより、素子分離領域STを形成することができる。その場合、素子分離領域ST は、半導体基板SBに形成された溝(素子分離溝)に埋め込まれた絶縁膜からなる。 【0018】 10

次に、半導体基板 S B の主面から所定の深さにわたってウエル領域、ここでは p 型ウエ ル(ウエル領域) P W 1 , P W 2 、を形成する(図 1 のステップ S 3 )。 【 0 0 1 9 】

p型ウエルPW1,PW2は、半導体基板SBに例えばホウ素(B)などのp型の不純物をイオン注入することなどによって形成することができる。p型ウエルPW1とp型ウ エルPW2とは、同じ導電型であるため、同じイオン注入工程で形成しても、あるいは、 異なるイオン注入工程で形成してもよい。他の形態として、p型ウエルPW1とp型ウエ ルPW2とが異なる導電型の場合(すなわちp型ウエルPW1,PW2のうちの一方がp 型ウエルで他方がn型ウエルであった場合)は、異なるイオン注入工程で形成する。 【0020】

次に、例えばフッ酸(HF)水溶液を用いたウェットエッチングなどにより半導体基板 SBの表面を清浄化(洗浄)した後、半導体基板SBの表面(すなわちp型ウエルPW1 , PW2の表面)上にゲート絶縁膜GIを形成する(図1のステップS4)。 【0021】

ゲート絶縁膜GIは、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などに よって形成することができる。ゲート絶縁膜GIとして、酸化シリコン膜の代わりに酸窒 化シリコン膜などを形成することもでき、この場合、例えば、熱酸化法で形成した酸化シ リコン膜を窒化処理することにより、ゲート絶縁膜GIとしての酸窒化シリコン膜を形成 することができる。

[0022]

次に、図4に示されるように、ゲート電極GEを形成する(図1のステップS5)。 【0023】

ゲート電極GEは、例えば次のようにして形成することができる。まず、半導体基板S B上(すなわちゲート絶縁膜GI上)に、ゲート電極形成用の導体膜(導電膜)として、 多結晶シリコン(ポリシリコン)膜のようなシリコン膜を形成する。このシリコン膜は、 成膜時または成膜後に不純物を導入して低抵抗率の半導体膜(ドープトポリシリコン膜) とすることが好ましい。このシリコン膜は、例えばCVD(Chemical Vapor Deposition :化学的気相成長)法により形成することができ、その厚み(形成膜厚)は、例えば10 0 nm程度とすることができる。それから、このシリコン膜を、フォトリソグラフィ法お よびドライエッチング法を用いてパターニングすることにより、ゲート電極GEを形成す る。この場合、ゲート電極GEは、パターニングされたシリコン膜(ドープトポリシリコ ン膜)からなる。

【0024】

ゲート電極GEは、半導体基板SB上に形成されたゲート絶縁膜GI上に形成される。 すなわち、ゲート電極GEは、半導体基板SB上(より特定的にはp型ウエルPW1,P W2上)にゲート絶縁膜GIを介して形成される。図4では、p型ウエルPW1上にゲー ト絶縁膜GIを介してゲート電極GEが形成され、p型ウエルPW2上にゲート絶縁膜G Iを介してゲート電極GEが形成されている。

[0025]

ゲート電極GEの下に残存するゲート絶縁膜GIが、MISFETのゲート絶縁膜とな 40 り、ゲート電極GEが、MISFETのゲート電極となる。ゲート電極GEで覆われない 部分のゲート絶縁膜GIは、ゲート電極GEを加工するためのドライエッチングや、その 後のウェットエッチングで、除去され得る。

【0026】

次に、図5に示されるように、半導体基板SBの主面上に、ゲート電極GEを覆うよう に、オフセットスペーサ用の絶縁膜IL1を形成する(図1のステップS6)。絶縁膜I L1は、酸化シリコン膜または窒化シリコン膜などからなり、その形成膜厚(厚み)は、 例えば3~5nm程度とすることができる。また、絶縁膜IL1は、例えばCVD法など を用いて形成することができる。 【0027】 10

30

次に、図6に示されるように、絶縁膜IL1をRIE(Reactive Ion Etching:反応性 イオンエッチング)法などにより異方性エッチング(エッチバック)することによって、 ゲート電極GEの側壁上に絶縁膜IL1を残し、他の領域(ゲート電極GE上およびゲー ト電極GEで覆われていない部分の半導体基板SB上)の絶縁膜IL1を除去する。これ により、ゲート電極GEの側壁上に残存する絶縁膜IL1からなる側壁絶縁膜(オフセッ トスペーサ)SPが形成される(図1のステップS7)。

(9)

側壁絶縁膜SPはゲート電極GEの側壁上に形成されるが、ゲート電極GEの側壁上に 側壁絶縁膜SPが不要であれば、ステップS6の絶縁膜IL1形成工程と、ステップS7 の絶縁膜IL1の異方性エッチング工程とを省略することもできる。

【0029】

側壁絶縁膜SPは、後述のエクステンション領域EXを形成するためのイオン注入の前 に形成され、エクステンション領域EXを形成するためのイオン注入においてイオン注入 阻止マスクとして機能する。一方、後述のサイドウォールスペーサSWは、後述のソース ・ドレイン領域SDを形成するためのイオン注入の前に形成され、後述のソース・ドレイ ン領域SDを形成するためのイオン注入においてイオン注入阻止マスクとして機能する。 【0030】

なお、CMISFETを形成する場合は、nチャネル型のMISFETとpチャネル型 のMISFETとで、側壁絶縁膜SPの厚み(ゲート長方向の厚み)を異ならせる場合も ある。

[0031]

次に、図7に示されるように、半導体基板SB(p型ウエルPW1,PW2)のゲート 電極GEの両側の領域に、導電型の不純物(ドーパント)をイオン注入することにより、 エクステンション領域(ソース・ドレインエクステンション領域、n^型半導体領域、n 型不純物拡散層)EXを形成する(図1のステップS8)。

【0032】

ここでは、 n チャネル型のMISFETを形成する場合について説明しているため、リン(P)またはヒ素(As)などの n 型の不純物をイオン注入することにより、エクステンション領域 EXを形成し、エクステンション領域 EXは n 型の半導体領域である。 p チャネル型のMISFETを形成する場合は、ホウ素(B)などの p 型の不純物をイオン注入する。

【 0 0 3 3 】

エクステンション領域 EXは、後で形成するソース・ドレイン領域 SDよりも不純物濃 度が低い。また、エクステンション領域 EXの深さ(接合深さ)は、後で形成されるソー ス・ドレイン領域 SDの深さ(接合深さ)よりも浅い。エクステンション領域 EXを形成 するためのイオン注入の際、ゲート電極 GEおよび側壁絶縁膜 SPはマスク(イオン注入 阻止マスク)として機能することができる。

【0034】

半導体基板SB(p型ウエルPW1,PW2)におけるゲート電極GEおよび側壁絶縁 膜SPの直下の領域には、ゲート電極GEとその側壁上の側壁絶縁膜SPとにより不純物 イオンの注入が遮蔽される。このため、半導体基板SB(p型ウエルPW1,PW2)に おいて、ゲート電極GEおよび側壁絶縁膜SPの両側の領域に、エクステンション領域E Xが形成される。従って、エクステンション領域EXは、ゲート電極GEの側壁上の側壁 絶縁膜SPの側面(ゲート電極GEに隣接している側とは反対側の側面)に対して自己整 合的に形成される。

【0035】

但し、イオン注入では不純物(ドーパント)は横方向にも広がる場合があり、また、イオン注入後に熱処理を行うと不純物(ドーパント)は更に横方向に拡散する。このため、 エクステンション領域 E X の一部は側壁絶縁膜 S P の下やゲート電極 G E の下にも侵入( 延在) し得る(図 7 はこの状態が示されている)。 20

10

50

[0036]

また、他の形態として、ゲート電極GEの側壁上に側壁絶縁膜SPを形成しない場合も ある。その場合は、エクステンション領域EXを形成するためのイオン注入の際に、ゲー ト電極GEがマスク(イオン注入阻止マスク)として機能する。このため、半導体基板S B(p型ウエルPW1,PW2)におけるゲート電極GEの直下の領域には、ゲート電極 GEにより不純物イオンの注入が遮蔽されるため、半導体基板SB(p型ウエルPW1, PW2)において、ゲート電極GEの両側の領域に、エクステンション領域EXが形成さ れる。

(10)

[0037]

側壁絶縁膜SPを形成するかしないかにかかわらず、エクステンション領域EXを形成 するイオン注入は、少なくとも、ゲート電極GE形成後で、かつ、ゲート電極GEの側壁 上に後述のサイドウォールスペーサSWを形成する前に行う必要がある。ゲート電極GE の側壁上に側壁絶縁膜SPを形成する場合は、ゲート電極GEの側壁上に側壁絶縁膜SP を形成した後で、かつ、後述のサイドウォールスペーサSWを形成する前に、エクステン ション領域EXを形成するイオン注入を行えばよい。

また、エクステンション領域 EXを形成するためのイオン注入において、ゲート電極 GE(を構成するシリコン膜)にも n型の不純物がイオン注入され得る。 【0039】

次に、図8に示されるように、半導体基板5Bの主面(主面全面)上に、ゲート電極G 20 Eを覆うように、絶縁膜IL2を形成する(図1のステップ59)。それから、図9に示 されるように、半導体基板5Bの主面(主面全面)上に、すなわち絶縁膜IL2上に、絶 縁膜IL3を形成する(図1のステップS10)。ステップS9の絶縁膜IL2の形成工 程と、ステップS10の絶縁膜IL3の形成工程とを行うことにより、絶縁膜IL2と絶 縁膜IL2上の絶縁膜IL3との積層膜LMが、半導体基板5Bの主面上に、ゲート電極 GEを覆うように、形成された状態となる。

絶縁膜IL2と絶縁膜IL3とは、互いに異なる絶縁材料からなる。好ましくは、絶縁 膜IL2は酸化シリコン膜からなり、絶縁膜IL3は窒化シリコン膜からなる。絶縁膜I L2,IL3は、例えばCVD法などを用いて形成することができる。絶縁膜IL3の厚 み(形成膜厚)T2は、絶縁膜IL2の厚み(形成膜厚)T1よりも大きい(厚い)こと が好ましい(すなわちT2>T1)。絶縁膜IL2の厚み(形成膜厚)T1は、例えば3 ~5nm程度とすることができる。

【0041】

また、後で形成されるサイドウォールスペーサSWの厚み(幅)T4は、積層膜LMの 厚みT3にほぼ相当したものとなる(T4 T3)ため、積層膜LMの厚みT3により、 後で形成されるソース・ドレイン領域SDがゲート電極GEの端部(ゲート長方向の端部 )から離間する距離を制御することができる。ここで、積層膜LMの厚みT3は、絶縁膜 IL2の厚みT1と絶縁膜IL3の厚みT2の合計に対応している(すなわちT3=T1 + T2)。また、サイドウォールスペーサSWの厚みT4(厚みT4は後述の図10に図 示してある)は、ゲート長方向(そのサイドウォールスペーサSWが側壁に形成されてい るゲート電極GEのゲート長方向に対応)に沿った方向の厚み(寸法)に対応している。 側壁絶縁膜SPの厚み(ゲート長方向の厚み)とサイドウォールスペーサSWの厚みT4 との合計は、例えば34~42nm程度とすることができる。

【0042】

次に、図10に示されるように、異方性エッチング技術により積層膜LM(絶縁膜IL 2と絶縁膜IL3との積層膜LM)をエッチバック(エッチング、ドライエッチング、異 方性エッチング)することにより、ゲート電極GEの両方の側壁上にサイドウォールスペ ーサ(サイドウォール、側壁絶縁膜)SWを形成する(図1のステップS11)。すなわ

50

40

30

ち、ステップS11では、絶縁膜IL3および絶縁膜IL2をエッチバックすることにより、ゲート電極GEの両方の側壁上に、絶縁膜IL3および絶縁膜IL2からなるサイド ウォールスペーサSWを形成する。異方性エッチング技術としては、例えばRIE法など を用いることができる。

【0043】

ステップS11のエッチバック工程では、積層膜LM(絶縁膜IL2と絶縁膜IL3と の積層膜LM)の堆積膜厚の分だけ積層膜LMを異方性エッチング(エッチバック)する ことにより、ゲート電極GEの両方の側壁(側面)上に積層膜LMを残してサイドウォー ルスペーサSWとし、他の領域の積層膜LMを除去する。これにより、図10に示される ように、ゲート電極GEの両方の側壁上に残存する積層膜LMにより、サイドウォールス ペーサSWが形成される。なお、ゲート電極GEの側壁上に側壁絶縁膜SPを形成してい た場合(すなわちステップS6,S7を行った場合)は、サイドウォールスペーサSWは 、ゲート電極GEの側壁上に、側壁絶縁膜SPを介して形成される。 【0044】

サイドウォールスペーサSWは、絶縁膜IL2と絶縁膜IL2上の絶縁膜IL3との積 層膜LMにより形成されている。具体的には、サイドウォールスペーサSWは、半導体基 板SB上からゲート電極GEの側壁(側壁絶縁膜SPを形成している場合は側壁絶縁膜S Pの側面)上にかけて連続的に延在する絶縁膜IL2と、絶縁膜IL2を介して半導体基 板SBおよびゲート電極GE(側壁絶縁膜SPを形成している場合は側壁絶縁膜SP)か ら離間する絶縁膜IL3とで形成されている。

【0045】

サイドウォールスペーサSWを構成する絶縁膜IL2は、半導体基板SB上からゲート 電極GEの側壁上にかけてほぼ一様(均一)の厚みで延在している。すなわち、サイドウ ォールスペーサSWを構成する絶縁膜IL2は、半導体基板SB上に延在する部分と、ゲ ート電極GEの側壁上に(側壁絶縁膜SPを介して)延在する部分とを、ほぼ一様の厚み で一体的に有している。サイドウォールスペーサSWを構成する絶縁膜IL3は、半導体 基板SBから絶縁膜IL2の分だけ離間し、かつゲート電極GEから側壁絶縁膜SPおよ び絶縁膜IL2の分だけ離間している。すなわち、サイドウォールスペーサSWを構成す る絶縁膜IL3と半導体基板SBとの間と、サイドウォールスペーサSWを構成する絶縁 膜IL3とゲート電極GE(側壁絶縁膜SPを形成している場合は側壁絶縁膜SP)との 間とに、サイドウォールスペーサSWを構成する絶縁膜IL2が介在している。 【0046】

次に、図11に示されるように、半導体基板SB(p型ウエルPW1,PW2)のゲート電極GEおよびサイドウォールスペーサSWの両側の領域に、導電型の不純物(ドーパント)をイオン注入することにより、ソース・ドレイン領域(n<sup>+</sup>型半導体領域、n型不 純物拡散層)SDを形成する(図2のステップS12)。ソース・ドレイン領域SDは、 ソースまたはドレイン用の半導体領域である。

【0047】

ここでは、 n チャネル型の M I S F E T を形成する場合について説明しているため、リン( P )またはヒ素( A s )などの n 型の不純物をイオン注入することにより、ソース・ドレイン領域 S D を形成し、ソース・ドレイン領域 S D は n 型の半導体領域である。 p チャネル型の M I S F E T を形成する場合は、ホウ素( B )などの p 型の不純物をイオン注入する。

【0048】

ソース・ドレイン領域SDを形成するためのイオン注入の際、ゲート電極GEおよびその側壁上のサイドウォールスペーサSWはマスク(イオン注入阻止マスク)として機能することができる。なお、ゲート電極GEの側壁上に側壁絶縁膜SPを形成していた場合( すなわちステップS6,S7を行った場合)は、ゲート電極GEおよびその側壁上のサイ ドウォールスペーサSWに加えて、ゲート電極GEとサイドウォールスペーサSWとの間 に介在する側壁絶縁膜SPも、ソース・ドレイン領域SD形成用のイオン注入の際に、マ 10

20

50

スク(イオン注入阻止マスク)として機能することができる。 【 0 0 4 9 】

半導体基板SB(p型ウエルPW1,PW2)におけるゲート電極GEおよびサイドウ オールスペーサSWの直下の領域には、ゲート電極GEおよびサイドウォールスペーサS Wにより不純物イオンの注入が遮蔽される。このため、半導体基板SB(p型ウエルPW 1,PW2)において、ゲート電極GEおよびサイドウォールスペーサSWの両側の領域 に、ソース・ドレイン領域SDが形成される。従って、ソース・ドレイン領域SDは、ゲ ート電極GEの側壁上のサイドウォールスペーサSWの側面(側壁絶縁膜SPを介してゲ ート電極GEに隣接している側とは反対側の側面)に対して自己整合的に形成される。 【0050】

但し、イオン注入では不純物(ドーパント)は横方向にも広がる場合があり、また、イオン注入後に熱処理を行うと不純物(ドーパント)は更に横方向に拡散する。このため、 ソース・ドレイン領域SDの一部はサイドウォールスペーサSWの下にも侵入(延在)し 得る(図11はこの状態が示されている)。

【0051】

ソース・ドレイン領域SDは、エクステンション領域EXと同じ導電型(nチャネル型 MISFETの場合はn型)であるが、エクステンション領域EXよりも不純物濃度が高 い。これにより、MISFETのソースまたはドレインとして機能する半導体領域(nチ ャネル型MISFETの場合はn型の半導体領域)が、ソース・ドレイン領域SDおよび エクステンション領域EXにより形成される。すなわち、エクステンション領域EXと、 それよりも高不純物濃度のソース・ドレイン領域SDとは、LDD(Lightly doped Drai n)構造を有するソースまたはドレイン用の半導体領域(nチャネル型MISFETの場 合はn型の半導体領域)として機能する。また、ソース・ドレイン領域SDは、エクステ ンション領域EXよりも接合深さが深い。

【0052】

半導体基板SBにおける、ゲート電極GEの下部の領域が、MISFETのチャネルが 形成される領域(チャネル形成領域)となる。半導体基板SBにおいて、チャネル形成領 域を挟んで互いに離間する領域に、エクステンション領域EXが形成され、エクステンシ ョン領域EXの外側(チャネル形成領域から離れる側)に、ソース・ドレイン領域SDが 形成されている。つまり、エクステンション領域EXは、チャネル形成領域に隣接してお り、ソース・ドレイン領域SDは、チャネル形成領域からエクステンション領域EXの分 だけ離間し(チャネル長方向に離間し)、かつエクステンション領域EXに接する位置に 形成されている。

[0053]

なお、上述のように、サイドウォールスペーサSWは、ソース・ドレイン領域SD形成 用のイオン注入(ステップS12のイオン注入)を行う際のイオン注入阻止マスクとして 機能する。このため、サイドウォールスペーサSWの厚みT4により、ソース・ドレイン 領域SDがゲート電極GEの端部(ゲート長方向の端部)から離間する距離を制御するこ とができる。

[0054]

また、CMISFETを形成する場合は、 n チャネル型MISFET用のソース・ドレイン領域を形成するイオン注入の際には、 p チャネル型MISFETを形成する領域はフォトレジスト層で覆っておき、 p チャネル型MISFET用のソース・ドレイン領域を形成するイオン注入の際には、 n チャネル型MISFETを形成する領域はフォトレジスト層で覆っておく。

【0055】

このようにして、 p 型ウエル P W 1 に、電界効果トランジスタとして n チャネル型のM ISFET (Metal Insulator Semiconductor Field Effect Transistor) Q 1 が形成さ れる。また、 p 型ウエル P W 2 に、電界効果トランジスタとして n チャネル型の M I S F E T (Metal Insulator Semiconductor Field Effect Transistor) Q 2 が形成される。 10

これにより、図11の構造が得られる。

【0056】

すなわち、 p型ウエル P W 1 上に M I S F E T Q 1 用のゲート絶縁膜 G I を介して M I S F E T Q 1 用のゲート電極 G E が形成され、また、この p 型ウエル P W 1 に M I S F E T Q 1 用のエクステンション領域 E X およびソース・ドレイン領域 S D が形成されること で、 p 型ウエル P W 1 に M I S F E T Q 1 が形成される。また、 p 型ウエル P W 2 上に M I S F E T Q 2 用のゲート絶縁膜 G I を介して M I S F E T Q 2 用のゲート電極 G E が形 成され、また、この p 型ウエル P W 2 に M I S F E T Q 2 用のエクステンション領域 E X およびソース・ドレイン領域 S D が形成されることで、 p 型ウエル P W 2 に M I S F E T Q 2 が形成される。なお、 M I S F E T Q 1 用のゲート電極 G E の側壁上に形成されたサ イドウォールスペーサ S W を、 M I S F E T Q 1 用のサイドウォールスペーサ S W と称し 、 M I S F E T Q 2 用のゲート電極 G E の側壁上に形成されたサイドウォールスペーサ S W と称し 、 M I S F E T Q 2 用のサイドウォールスペーサ S W と称し 、 M I S F E T Q 2 用のサイドウォールスペーサ S W と称し

(13)

なお、MISFETQ1とMISFETQ2とが同じ導電型である場合(両方ともnチャネル型であるか、あるいは両方ともpチャネル型である場合)は、MISFETQ1用のソース・ドレイン領域SDとMISFETQ2用のソース・ドレイン領域SDとは、同じイオン注入で形成しても、異なるイオン注入で形成してもよい。一方、MISFETQ 1とMISFETQ2とが異なる導電型である場合(一方がnチャネル型で他方がpチャネル型の場合)は、MISFETQ1用のソース・ドレイン領域SDとは、異なるイオン注入で形成する。 【0058】

また、MISFETQ1とMISFETQ2とが同じ導電型である場合(両方ともnチャネル型であるか、あるいは両方ともpチャネル型である場合)は、MISFETQ1用のエクステンション領域EXとMISFETQ2用のエクステンション領域EXとは、同じイオン注入で形成しても、異なるイオン注入で形成してもよい。一方、MISFETQ1とMISFETQ2とが異なる導電型である場合(一方がnチャネル型で他方がpチャネル型の場合)は、MISFETQ1用のエクステンション領域EXとMISFETQ2 用のエクステンション領域EXとは、異なるイオン注入で形成する。

【 0 0 5 9 】

次に、図12に示されるように、サイドウォールスペーサSWを等方性エッチングする (図2のステップS13)。このステップS13のエッチングは、好ましくはウェットエ ッチングにより行うことができる。なお、図12では、ステップS13のエッチングを行 う前の段階(すなわち図11の段階)における、サイドウォールスペーサSWを構成する 絶縁膜IL3の表面の位置を、点線で示してある。

【0060】

ステップS13のエッチング(等方性エッチング)は、絶縁膜IL3よりも絶縁膜IL 2がエッチングされにくい条件(エッチング条件)で、エッチングを行う。すなわち、ス テップS13では、絶縁膜IL3のエッチング速度よりも絶縁膜IL2のエッチング速度 が小さく(遅く)なるような条件(エッチング条件)で、エッチングを行う。換言すれば 、ステップS13のエッチング(等方性エッチング)は、絶縁膜IL2よりも絶縁膜IL 3がエッチングされやすい条件(エッチング条件)で、エッチングを行う。すなわち、ス テップS13では、絶縁膜IL2のエッチング速度よりも絶縁膜IL3のエッチング速度 が大きく(速く)なるような条件(エッチング条件)で、エッチングを行う。絶縁膜IL 2と絶縁膜IL3とは異なる絶縁材料により形成されているため、絶縁膜IL2に対する 絶縁膜IL3のエッチング選択比を確保することができる。

【0061】

このため、ステップS13のエッチング工程では、サイドウォールスペーサSWを構成している絶縁膜IL3が選択的にエッチングされ、サイドウォールスペーサSWを構成している絶縁膜IL2は、エッチングが抑えられることになる。また、ステップS13は等

10

30

50

方性のエッチングであるため、ステップS13のエッチング工程では、サイドウォールスペーサSWを構成している絶縁膜IL3は、横方向(すなわち、そのサイドウォールスペーサSWが形成されているゲート電極GEのゲート長方向に略平行な方向)にもエッチング(サイドエッチング)される。

(14)

【0062】

このため、ステップS13のエッチング工程を行うと、サイドウォールスペーサSWの 厚みが小さく(薄く)なる。すなわち、ステップS13のエッチング工程の前後で、サイ ドウォールスペーサSWの厚みが小さく(薄く)なる。

【 0 0 6 3 】

つまり、ステップS13のエッチング工程の前は、サイドウォールスペーサSWの厚み 1 は厚みT4であったが、ステップS13のエッチング工程を行うと、サイドウォールスペーサSWの厚みは、厚みT4よりも小さな厚みT5となる(T5<T4)。この厚みT5 は、ステップS13のエッチング工程を行った直後のサイドウォールスペーサSWの厚み である。

[0064]

ここで、サイドウォールスペーサSWの厚み(例えば厚みT4,T5)を言うときは、 ゲート長方向(そのサイドウォールスペーサSWが側壁に形成されているゲート電極GE のゲート長方向に対応)に沿った方向の厚み(寸法)に対応している。また、サイドウォ ールスペーサSWの厚みは、サイドウォールスペーサSWのゲート電極GEの側壁に(側 壁絶縁膜SPを介して)隣接している側の側面から、サイドウォールスペーサSWを構成 する絶縁膜IL3の側面(側壁絶縁膜SPおよび絶縁膜IL2を介してゲート電極GEに 隣接している側とは反対側の側面)までの距離に対応している。

[0065]

ステップS13では、サイドウォールスペーサSWを構成する絶縁膜IL3が横方向( ゲート電極GEのゲート長方向に略平行な方向)にもエッチングされることで、サイドウ ォールスペーサSWを構成する絶縁膜IL3の側面(側壁絶縁膜SPおよび絶縁膜IL2 を介してゲート電極GEに隣接している側とは反対側の側面)が、ゲート電極GE側に後 退する。このため、ステップS13のエッチング工程を行うことにより、サイドウォール スペーサSWの厚みが小さく(薄く)なる。

【0066】

また、ステップS13のエッチングを行うことにより、サイドウォールスペーサSWを 構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1,PW2)上に延在する部分 の端部EGが、サイドウォールスペーサSWを構成する絶縁膜IL3の側面(側壁絶縁膜 SPおよび絶縁膜IL2を介してゲート電極GEに隣接している側とは反対側の側面)よ りも突出した状態になる。

【0067】

すなわち、ステップS13のエッチング工程を行う直前は、サイドウォールスペーサS Wを構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1,PW2)上に延在する 部分の端部EGは、サイドウォールスペーサSWを構成する絶縁膜IL3の側面と、ほぼ 一致(整合)した位置にある。しかしながら、ステップS13のエッチングでは、サイド ウォールスペーサSWを構成する絶縁膜IL3はサイドエッチングが進むのに対して、サ イドウォールスペーサSWを構成する絶縁膜IL2はエッチングが進むのに対して、サ イドウォールスペーサSWを構成する絶縁膜IL2はエッチング自体が抑えられる。この ため、ステップS13のエッチング工程を行うと、サイドウォールスペーサSWを構成す る絶縁膜IL2の半導体基板SB上に延在する部分の端部EGが、サイドウォールスペー サSWを構成する絶縁膜IL3の側面よりも突出した状態になる。ここで、サイドウォー ルスペーサSWを構成する絶縁膜IL3の側面とは、側壁絶縁膜SPおよび絶縁膜IL2 を介してゲート電極GEに隣接している側とは反対側の側面である。

また、ステップS13の前は、サイドウォールスペーサSWは、絶縁膜IL2と絶縁膜 IL3とにより形成されているが、ステップS13では、サイドウォールスペーサSWを

10

構成する絶縁膜IL3全体を除去するのではなく、サイドウォールスペーサSWを構成す る絶縁膜IL3の一部(表層部分)をエッチングして除去する。このため、ステップS1 3後も、サイドウォールスペーサSWは、絶縁膜IL2と絶縁膜IL3とにより形成され ている。

(15)

[0069]

また、ステップS13では、半導体基板SBの基板領域(Si領域)が、できるだけエッチングされないようにすることが好ましい。このため、ステップS13では、絶縁膜IL3のエッチング速度よりも半導体基板SBのエッチング速度が小さく(遅く)なるような条件(エッチング条件)で、エッチングを行うことが好ましい。換言すれば、ステップS13では、半導体基板SBのエッチング速度よりも絶縁膜IL3のエッチング速度が大きく(速く)なるような条件(エッチング条件)で、エッチングを行うことが好ましい。 つまり、ステップS13では、絶縁膜IL3よりも半導体基板SBがエッチングされにくいようなエッチング条件で、エッチングを行うことが好ましい。これにより、ステップS 13において、サイドウォールスペーサSWを構成していた絶縁膜IL3をエッチングにより除去するとともに、半導体基板SBがエッチングされるのを抑制または防止することができる。

[0070]

ステップS13では、サイドウォールスペーサSWを構成している絶縁膜IL3を、等 方的かつ選択的にエッチングできるエッチング法を用いることが好ましく、ウェットエッ チングが好ましい。また、窒化シリコンは、酸化シリコンやシリコンなどに対して高選択 比のエッチングが可能であり、この場合、ウェットエッチングを好適に用いることができ る。このため、絶縁膜IL2が酸化シリコンからなり、絶縁膜IL3が窒化シリコンから なる場合は、ウェットエッチングにより、サイドウォールスペーサSWを構成している絶 くするとと もに、サイドウォールスペーサSWを構成している絶縁膜IL2と半導体基板SBのエッ チングを的確に抑制または防止できる。この場合、ウェットエッチングの薬液としては、 熱リン酸などを好適に用いることができる。熱リン酸の温度は、必要に応じて設定できる が、一例として150 程度を例示できる。従って、絶縁膜IL2と絶縁膜IL3とは異 なる材料からなるが、絶縁膜IL3が窒化シリコン膜で、かつ絶縁膜IL2が酸化シリコ ン膜であれば、より好ましい。

【0071】

つまり、半導体基板SBおよび絶縁膜IL2に対する絶縁膜IL3の高いエッチング選 択比を確保できるように、絶縁膜IL2および絶縁膜IL3の各材料を選択することが好 ましく、この観点で、絶縁膜IL3を窒化シリコン膜とし、かつ、絶縁膜IL2を酸化シ リコン膜とすることは好適である。

【0072】

次に、これまでのイオン注入で導入した不純物の活性化のための熱処理(アニール処理 )を行う(図1のステップS14)。このステップS14の熱処理(アニール処理)は、 例えば、1025 程度のスパイクアニール(最高温度(ここでは1025 )での保持 時間が1秒未満のアニール処理)により行うことができる。このステップS14の熱処理 により、エクステンション領域EXおよびソース・ドレイン領域SDに導入されている不 純物(ドーパント)が活性化される。

【0073】

次に、サリサイド(Salicide: Self Aligned Silicide)技術により後述の金属シリサ イド層SLを形成するが、その前に、金属シリサイド層SLの形成を防止すべき領域に、 金属シリサイド層SLの形成を防ぐ後述のシリサイドブロック膜BKを形成する。以下、 具体的に説明する。

【0074】

まず、図13に示されるように、半導体基板SBの主面(主面全面)上に、ゲート電極 GE、サイドウォールスペーサSWおよびソース・ドレイン領域SDを覆うように、絶縁

10

20



40

膜IL4を形成(堆積)する(図2のステップS15)。絶縁膜IL4は、例えば酸化シリコン膜とすることができ、CVD法などにより形成することができる。絶縁膜IL4の厚み(形成膜厚)は、例えば15~25nm程度とすることができる。他の形態として、 絶縁膜IL4を窒化シリコン膜とすることもできる。

【0075】

次に、フォトリソグラフィ法を用いて、絶縁膜IL4上にフォトレジストパターン(レジストパターン) PR1を形成する。このフォトレジストパターン PR1は、後述のシリサイドブロック膜 BKを形成する予定の領域に形成される。

【0076】

次に、フォトレジストパターンPR1をエッチングマスクとして用いて絶縁膜IL4を 10 エッチングしてパターニングすることにより、図14に示されるように、シリサイドブロ ック膜BKを形成する(図2のステップS16)。ステップS16のエッチングは、ドラ イエッチング、またはウェットエッチング、あるいはドライエッチングとウェットエッチ ングとの組み合わせを用いることができる。ウェットエッチングを用いる場合、絶縁膜I L4が酸化シリコン膜であれば、エッチング液としては、例えばフッ酸などを用いること ができる。その後、フォトレジストパターンPR1を除去し、図14には、フォトレジス トパターンPR1を除去した段階が示されている。シリサイドブロック膜BKは、パター ニングされた絶縁膜IL4からなる。

【0077】

図14の場合、MISFETQ1を形成した領域からは、ステップS16で絶縁膜IL 20 4が除去されるため、MISFETQ1を形成した領域にはシリサイドブロック膜BKは 形成されない。すなわち、ステップS16では、MISFETQ1用のゲート電極GE、 サイドウォールスペーサSWおよびソース・ドレイン領域SD上から絶縁膜IL4がエッ チングにより除去されるため、MISFETQ1用のゲート電極GE、サイドウォールス ペーサSWおよびソース・ドレイン領域SD上にはシリサイドブロック膜BKは形成され ない。これは、MISFETQ1用のゲート電極GEとソース・ドレイン領域SDについ ては、後で金属シリサイド層SLを形成するためである。

【 0 0 7 8 】

一方、図14の場合、MISFETQ2を形成した領域には、ステップS16で絶縁膜 IL4が残されるため、MISFETQ2を形成した領域にはシリサイドブロック膜BK が形成される。すなわち、MISFETQ2用のゲート電極GE、サイドウォールスペー サSWおよびソース・ドレイン領域SD上には、絶縁膜IL4が残されることでシリサイ ドブロック膜BKが形成される。これは、MISFETQ2用のゲート電極GEとソース ・ドレイン領域SDについては、後で金属シリサイド層SLが形成されないようにするた めである。

[0079]

但し、MISFETQ2用のソース・ドレイン領域SDにおいて、後でコンタクトホー ルCTを形成する領域(後述するコンタクトホールCTから露出される領域)には、コン タクト抵抗低減のために金属シリサイド層SLを形成することが好ましい。このため、M ISFETQ2用のソース・ドレイン領域SDにおいて、一部の領域(後でコンタクトホ ールCTを形成する領域を含む)にはシリサイドブロック膜BKを形成せず、それ以外の 領域に、シリサイドブロック膜BKを形成する。従って、MISFETQ2用のソース・ ドレイン領域SDについては、そのソース・ドレイン領域SDの少なくとも一部上にステ ップS16で絶縁膜IL4を残してシリサイドブロック膜BKを形成し、シリサイドブロ ック膜BKで覆われた部分のソース・ドレイン領域SDに、後述の金属シリサイド層SL が形成されないようにする。

つまり、シリサイドブロック膜BKは、半導体基板SBの表層部に形成された半導体領域(例えばソース・ドレイン領域SD)や半導体基板SB上に形成された半導体領域(例 えばゲート電極やポリシリコン抵抗素子)のうち、サリサイドプロセスで金属シリサイド

30

層 SLを形成したくない領域を覆うように形成し、シリサイド化を防止するための膜であ る。シリサイドブロック膜 BKは、絶縁材料からなる。 【 0 0 8 1 】

(17)

このようにしてシリサイドブロック膜 B K を形成した後、サリサイド技術により金属シ リサイド層 S L を形成する(図 2 のステップ S 1 7 )。以下、ステップ S 1 7 の金属シリ サイド層 S L 形成工程について、具体的に説明する。 【 0 0 8 2 】

まず、図15に示されるように、半導体基板SBの主面(主面全面)上に、ゲート電極 GE、サイドウォールスペーサSW、ソース・ドレイン領域SDおよびシリサイドブロッ ク膜BKを覆うように、金属膜(金属層)MEを形成(堆積)する。金属膜MEは、例え ばコバルト(Co)膜、ニッケル(Ni)膜、またはニッケル白金合金膜などからなり、 スパッタリング法などを用いて形成することができる。この際、MISFETQ1用のゲ ート電極GEおよびソース・ドレイン領域SD上にはシリサイドブロック膜BKが形成さ れていなかったため、金属膜MEは、MISFETQ1用のゲート電極GEおよびソース ・ドレイン領域SDに接触している。一方、MISFETQ2用のゲート電極GEおよび ソース・ドレイン領域SD上にはシリサイドブロック膜BKが形成されているため、MI SFETQ2用のゲート電極GEおよびソース・ドレイン領域SDは、シリサイドブロッ ク膜BKで覆われていない領域(すなわち後でコンタクトホールCTを形成する領域)を 除き、金属膜MEに接触していない。金属膜MEの厚さ(形成膜厚)は、後でどの程度の 厚さの金属シリサイド層SLを形成するかなどにもよるが、一例として20nm程度を例

【0083】

次に、熱処理により、金属膜MEと、ゲート電極GE(を構成するSi)およびソース ・ドレイン領域SD(を構成するSi)とを反応させることにより、図16に示されるように、金属と半導体の反応層である金属シリサイド層SLを形成する。ゲート電極GEおよびソース・ドレイン領域SDの各上部(上層部)と金属膜MEとが反応することにより 金属シリサイド層SLが形成されるので、金属シリサイド層SLは、ゲート電極GEおよ びソース・ドレイン領域SDの各表面(上層部)に形成される。このときの熱処理には、 例えばランプアニールなどを用いることができる。その後、未反応の(余剰の)金属膜M Eを除去する。図16は、この段階(金属膜MEの未反応部分を除去した段階)、が示さ れている。また、他の形態として、金属膜MEの形成後に、1回目の熱処理を行って金属 膜MEとゲート電極GEおよびソース・ドレイン領域SDとを反応させてから、未反応の (余剰の)金属膜MEを一旦除去し、その後、2回目の熱処理を行って、金属シリサイド 層SLを形成することもできる。金属シリサイド層SLを形成したことで、拡散抵抗やコ ンタクト抵抗などを低抵抗化することができる。

【0084】

ソース・ドレイン領域SD上に形成される金属シリサイド層SLは、金属(金属膜ME を構成していた金属)とソース・ドレイン領域SDとの反応層であり、従って、金属(金 属膜MEを構成していた金属)とソース・ドレイン領域SDを構成する元素との化合物層 (金属化合物層)である。ゲート電極GE上に形成される金属シリサイド層SLは、金属 (金属膜MEを構成していた金属)とゲート電極GEとの反応層であり、従って、金属( 金属膜MEを構成していた金属)とゲート電極GEを構成する元素との化合物層(金属化 合物層)である。

【0085】

半導体基板 S B がシリコン基板でゲート電極 G E がポリシリコンゲート電極の場合は、 金属シリサイド層 S L は、金属膜 M E を構成する金属元素のシリサイド(つまり金属シリ サイド)により構成される。この場合、金属膜 M E がコバルト膜の場合は、金属シリサイ ド層 S L はコバルトシリサイド層となり、金属膜 M E がニッケル膜の場合は、金属シリサ イド層 S L はニッケルシリサイド層となり、金属膜 M E がニッケル白金合金膜の場合は、 金属シリサイド層 S L はニッケルシロサイド層となり、金属膜 M E がニッケル白金合金膜の場合は、 10

20



[0086]

MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SD上にはシリサイ ドブロック膜BKが形成されていなかった。このため、金属膜ME形成すると、図15に も示されるように、金属膜MEはMISFETQ1用のゲート電極GEおよびソース・ド レイン領域SDに接触する。従って、熱処理を行うと、金属膜MEが、MISFETQ1 用のゲート電極GEおよびソース・ドレイン領域SDと反応できるため、MISFETQ 1用のゲート電極GEおよびソース・ドレイン領域SDの各上部(上層部)に金属シリサ イド層SLが形成される。

(18)

[0087]

- 一方、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SD上にはシ リサイドブロック膜BKが形成されていた。このため、金属膜ME形成すると、図15に も示されるように、金属膜MEは、MISFETQ2用のゲート電極GEおよびソース・ ドレイン領域SDには、シリサイドブロック膜BKで覆われていない領域(すなわち後で コンタクトホールCTを形成する領域)を除き、接触してない。従って、熱処理を行って も、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDは、シリサイ ドブロック膜BKで覆われていない領域を除き、金属膜MEと反応しない。このため、M ISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDには、シリサイドブ ロック膜BKで覆われていない領域を除き、金属シリサイド層SLは形成されない。 【0088】
- 20 つまり、MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SDについ ては、その上にシリサイドブロック膜BKを形成しなかったため、MISFETQ1用の ゲート電極GEおよびソース・ドレイン領域SDのほぼ全体の上部(上層部)に金属シリ サイド層SLが形成される。一方、MISFETQ2用のゲート電極GEおよびソース・ ドレイン領域SDについては、一部を除き、その上にシリサイドブロック膜BKを形成し た。このため、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDの うち、シリサイドブロック膜BKで覆われなかった部分の上部(上層部)には金属シリサ イド層SLが形成されるが、シリサイドブロック膜BKで覆われた部分には金属シリサイ ド層SLは形成されない。すなわち、MISFETQ2用のソース・ドレイン領域SDの うち、シリサイドブロック膜BKで覆われた部分には、金属膜MEとソース・ドレイン領 30 域SDとの反応層(金属シリサイド層SL)は形成されず、また、MISFETQ2用の ゲート電極GEのうち、シリサイドブロック膜BKで覆われた部分には、金属膜MEとゲ ート電極GEとの反応層(金属シリサイド層SL)は形成されない。 [0089]

なお、本実施の形態では、シリサイドブロック膜 B K で覆わないM I S F E T において、 ソース・ドレイン領域 S D およびゲート電極 G E の両方に金属シリサイド層 S L を形成 する場合について説明したが、他の形態として、ソース・ドレイン領域 S D 上に金属シリ サイド層 S L を形成するが、ゲート電極 G E 上には金属シリサイド層 S L を形成しない場 合もあり得る。例えば、ゲート電極 G E を導電膜と導電膜上の絶縁膜との積層構造とした 場合や、ゲート電極を半導体膜ではなく金属膜または金属化合物膜で形成した場合などで ある。このような場合は、ステップ S 1 7 において、ソース・ドレイン領域 S D 上に金属 シリサイド層 S L を形成するが、ゲート電極 G E 上には、シリサイドプロック膜 B K で覆 われていなくとも、金属シリサイド層 S L は形成されない。 【0090】

上述のようにして金属シリサイド層SLを形成した後、図17に示されるように、半導体基板SBの主面(主面全面)上に、ゲート電極GE、サイドウォールスペーサSW、金属シリサイド層SLおよびシリサイドブロック膜BKを覆うように、絶縁膜IL5を形成する(図2のステップS18)。それから、図18に示されるように、半導体基板SBの 主面(主面全面)上に、すなわち絶縁膜IL5上に、絶縁膜(層間絶縁膜)IL6を形成 する(図2のステップS19)。

【 0 0 9 1 】

40

ステップS18(絶縁膜IL5形成工程)およびステップS19(絶縁膜IL6形成工程)を行うことにより、絶縁膜IL5と絶縁膜IL5上の絶縁膜IL6との積層膜が、半導体基板SB上に、ゲート電極GE、サイドウォールスペーサSW、金属シリサイド層SLおよびシリサイドブロック膜BKを覆うように形成された状態となる。 【0092】

絶縁膜IL6は、主として層間絶縁膜として機能する絶縁膜であり、絶縁膜IL5は、 後でコンタクトホールCTを形成するために絶縁膜IL6をエッチングする際に、エッチ ングストッパ膜として機能する絶縁膜である。絶縁膜IL5と絶縁膜IL6とは、互いに 異なる絶縁材料からなり、絶縁膜IL5は、好ましくは窒化シリコン膜とすることができ 、絶縁膜IL6は、好ましくは酸化シリコン膜とすることができる。絶縁膜IL6の形成 膜厚(堆積膜厚)は、好ましくは、絶縁膜IL5の形成膜厚(堆積膜厚)よりも厚い。絶 縁膜IL5の厚み(形成膜厚)は、例えば20~40nm程度とすることができる。また 、絶縁膜IL5は、例えばCVD法などを用いて形成することができ、また、絶縁膜IL 6は、例えばCVD法などを用いて形成することができる。

絶縁膜IL6は、好ましくは酸化シリコン膜であり、この酸化シリコン膜は、酸化シリコンを主体とする絶縁膜であるが、炭素(C)、フッ素(F)、窒素(N)、ホウ素(B)およびリン(P)のうちの一種以上を含有させることもできる。 【0094】

絶縁膜IL6の形成後、必要に応じて、絶縁膜IL6の上面をCMP(Chemical Mecha 20 nical Polishing:化学機械研磨)法で研磨するなどして絶縁膜IL6の上面の平坦性を 高めることもできる。すなわち、絶縁膜IL6の上面を平坦化処理することができる。 【0095】

次に、図19および図20に示されるように、絶縁膜IL6上に形成したフォトレジス トパターン(図示せず)をエッチングマスクとして用いて、絶縁膜IL6,IL5の積層 膜をドライエッチングすることにより、絶縁膜IL6,IL5の積層膜にコンタクトホー ル(貫通孔、孔)CTを形成する(図2のステップS20)。コンタクトホールCTは、 絶縁膜IL6,IL5の積層膜を貫通するように形成される。ステップS20のコンタク トホールCT形成工程は、次のように行うことができる。

【0096】

コンタクトホールCTを形成するには、まず、図19に示されるように、絶縁膜IL5 (窒化シリコン膜)に比較して絶縁膜IL6(酸化シリコン膜)がエッチングされやすい 条件で絶縁膜IL6のドライエッチングを行い、絶縁膜IL5をエッチングストッパ膜( エッチング停止膜)として機能させることで、絶縁膜IL6にコンタクトホールCTを形 成する。この段階では、コンタクトホールCTは絶縁膜IL5を貫通しておらず、コンタ クトホールCTの底部では、絶縁膜IL5が露出された状態となる。それから、図20に 示されるように、絶縁膜IL6(酸化シリコン膜)に比較して絶縁膜IL5(窒化シリコ ン膜)がエッチングされやすい条件でコンタクトホールCTの底部の絶縁膜IL5をドラ イエッチングして除去することで、貫通孔(絶縁膜IL6,IL5の積層膜を貫通する孔 )としてのコンタクトホールCTが形成される。コンタクトホールCT形成時(絶縁膜I L6のエッチング時)に絶縁膜IL5をエッチングストッパ膜として機能させたことで、 コンタクトホールCTの掘り過ぎや下地のダメージなどを抑制または防止することができ る。

【0097】

コンタクトホールCTは、例えば、ソース・ドレイン領域SDの上部やゲート電極GE の上部(すなわちソース・ドレイン領域SDの上層部分に形成された金属シリサイド層S Lの上部やゲート電極GEの上層部分に形成された金属シリサイド層SLの上部)などに 形成される。ソース・ドレイン領域SDの上部に形成されたコンタクトホールCTの底部 では、ソース・ドレイン領域SD上の金属シリサイド層SLが露出され、また、ゲート電 極GEの上部に形成されたコンタクトホールCTの底部では、ゲート電極GE上の金属シ

リサイド層SLが露出される。

【0098】

次に、図21に示されるように、コンタクトホールCT内に、接続用の導電体部として、タングステン(W)などからなる導電性のプラグPGを形成する(図2のステップS2 1)。プラグPGを形成すると、コンタクトホールCTはプラグPGで埋め込まれた状態 となる。プラグPGは、次のようにして形成することができる。 【0099】

(20)

プラグPGを形成するには、まず、コンタクトホールCTの内部(底部および側壁上) を含む絶縁膜IL6上に、スパッタリング法またはプラズマCVD法などによりバリア導 体膜(例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜)を形成する。それから 、タングステン膜などからなる主導体膜を、CVD法などによってバリア導体膜上にコン タクトホールCTを埋めるように形成する。その後、コンタクトホールCTの外部(絶縁 膜IL6上)の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法など によって除去する。これにより、絶縁膜IL6の上面が露出し、絶縁膜IL6,IL5の コンタクトホールCT内に埋め込まれて残存するバリア導体膜および主導体膜により、プ ラグPGが形成される。なお、図面の簡略化のために、図21では、プラグPGを構成す るバリア導体膜と主導体膜とを一体化して示してある。

[0100]

ソース・ドレイン領域SDの上部に形成されたプラグPG(すなわちソース・ドレイン 領域SDの上部に形成されたコンタクトホールCTに埋め込まれたプラグPG)は、その 底部でソース・ドレイン領域SDの表面上の金属シリサイド層SLに接して電気的に接続 される。このため、後述の配線M1からプラグPGを通じて、ソース・ドレイン領域SD の表面上の金属シリサイド層SLに(従って金属シリサイド層SLの下のソース・ドレイ ン領域SDに)、所望の電位(ソース電位またはドレイン電位)を供給することが可能と なる。

[0101]

また、図示はしないけれども、コンタクトホールCTおよびそこに埋め込まれたプラグ PGがゲート電極GEの上部にも形成された場合は、そのプラグPGは、そのプラグPG の底部でゲート電極GEあるいはその表面の金属シリサイド層SLに接して電気的に接続 される。

[0102]

次に、図22に示されるように、プラグPGが埋め込まれた絶縁膜IL6上に、配線形 成用の絶縁膜IL7を形成する。絶縁膜IL7は、単体膜(単体絶縁膜)または積層膜( 積層絶縁膜)とすることができる。

【0103】

次に、シングルダマシン法により第1層目の配線を形成する。まず、フォトレジストパターン(図示せず)をマスクとしたドライエッチングによって絶縁膜IL7の所定の領域に配線溝(配線M1を埋め込むための溝)を形成した後、半導体基板SBの主面上(すなわち配線溝の底部および側壁上を含む絶縁膜IL7上)にバリア導体膜(バリアメタル膜)を形成する。バリア導体膜は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などを用いることができる。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜(主導体膜)を形成する。銅めっき膜により配線溝の内部を埋め込む。それから、配線溝以外の領域の鋼めっき膜、シード層およびバリア導体膜をCMP法により除去して、配線溝内に、鋼を主導電材料とする第1層目の配線M1を形成する。なお、図面の簡略化のために、図22では、配線M1を構成する鋼めっき膜、シード層およびバリア導体膜を ー体化して示してある。配線M1は、プラグPGに接続され、プラグPGを介して、ソース・ドレイン領域SDやゲート電極GEなどと電気的に接続される。

**[**0 1 0 4 **]** 

その後、デュアルダマシン法により2層目以降の配線を形成するが、ここでは図示およ 50

10

びその説明は省略する。また、配線M1および2層目以降の配線は、ダマシン配線に限定 されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン 配線またはアルミニウム配線などとすることもできる。

【0105】

また、本実施の形態では、MISFETとして、nチャネル型のMISFETを形成す る場合について説明したが、導電型を逆にして、pチャネル型のMISFETを形成する こともできる。また、同一の半導体基板SBにnチャネル型のMISFETとpチャネル 型のMISFETとの両方を形成することもできる。これは、後述の実施の形態2につい ても同様である。

[0106]

< 検討例について >

デバイスの微細化が進み、MISFETのゲート電極やサイドウォールスペーサの寸法 が小さくなってきている。サイドウォールスペーサの厚み(後述の厚みT6に対応)が小 さくなると、エクステンション領域に対するソース・ドレイン領域の影響が相対的に強く なりやすい。つまり、エクステンション領域およびソース・ドレイン領域の不純物プロフ ァイルは、ソース・ドレイン領域のエクステンション領域への回り込みが顕著になる不純 物プロファイルとなってしまう。また、ゲート電極のゲート長も小さくなってきているた め、短チャネル特性と基板リーク電流への対策が両立できるように、エクステンション領 域を形成するイオン注入の条件が設定される。このため、実効ゲート長を稼ぎ、かつ接合 が急峻にならないようにするために、エクステンション領域およびソース・ドレイン領域 の不純物プロファイルは、エクステンション領域のチャネル形成領域側の端部がソース・ ドレイン領域側に後退する不純物プロファイルになってしまう。

**[**0107**]** 

このとき、サイドウォールスペーサの厚みが変動したときに、MISFETの電気的特 性、例えばソース・ドレイン電流が変動しやすくなるという問題が生じてしまう。このた め、MISFETの電気的特性の観点、例えばサイドウォールスペーサの厚みがばらつい た(変動した)ときのソース・ドレイン電流の変動を抑制する観点からは、サイドウォー ルスペーサの厚みを大きくする(従ってゲート長方向でのエクステンション領域の寸法を 大きくする)ことが望ましい。しかしながら、サイドウォールスペーサの厚みを大きくす ることは、後述の図23~図28で説明するような問題(プラグの導通不良など)につな がってしまい、コンタクトホールの加工性の観点では不利となる。 【0108】

30

40

10

20

以下、検討例を参照して具体的に説明する。

[0109]

図23~図28は、本発明者が検討した第1検討例の半導体装置の製造工程中の要部断 面図である。なお、図23~図28には、ソース・ドレイン領域SD2を共有してゲート 長方向に2つのMISFETQ3,Q4(のゲート電極GE)が隣り合っている場合につ いて、図示してある。図23~図28に示されるように、p型ウエルPW1にMISFE TQ3,Q4が形成され、MISFETQ3のゲート電極GEとMISFETQ4のゲー ト電極GEとがゲート長方向に隣り合っており、MISFETQ3のゲート電極GEとM ISFETQ4のゲート電極GEとの間に配置されたソース・ドレイン領域SD2が、M ISFETQ3とMISFETQ4とで共有されている。 【0110】

第1検討例においても、上記ステップS1で半導体基板SBを準備し、上記ステップS 2で素子分離領域STを形成し、上記ステップS3でp型ウエルPW1を形成し、上記ス テップS4でゲート絶縁膜GIを形成し、上記ステップS5でゲート電極GEを形成し、 上記ステップS6,S7で側壁絶縁膜SPを形成し、上記ステップS8でエクステンショ ン領域EXを形成する。ここまでの工程は、本実施の形態と同様である。それから、第1 検討例では、半導体基板SBの主面上に、ゲート電極GEを覆うように、サイドウォール スペーサSW2形成用の絶縁膜を形成してから、その絶縁膜を異方性エッチング技術によ

リエッチバックすることにより、ゲート電極GEの両方の側壁上にサイドウォールスペー サSW2を形成する。その後、ゲート電極GEおよびサイドウォールスペーサSW2をマ スク(イオン注入阻止マスク)として半導体基板SBにイオン注入することで、上記ソー ス・ドレイン領域SD相当するソース・ドレイン領域SD2を形成する。それから、第1 検討例の場合は、上記ステップS13(サイドウォールスペーサを等方性エッチングする 工程)を行うことなく、サリサイド技術により上記金属シリサイド層SLに相当する金属 シリサイド層SL2を、ゲート電極GEおよびソース・ドレイン領域SD2の各上部(上 層部)に形成する。このようにして、図23の構造が得られる。

**[**0 1 1 1 **]** 

それから、第1検討例では、図24に示されるように、半導体基板SBの主面(主面全面)上に、ゲート電極GE、サイドウォールスペーサSW2および金属シリサイド層SL2を覆うように、上記絶縁膜IL5に相当する絶縁膜IL15(窒化シリコン膜)を形成し、この絶縁膜IL15上に、図25に示されるように、上記絶縁膜IL6に相当する絶縁膜IL16(酸化シリコン膜)を形成する。

 $\begin{bmatrix} 0 & 1 & 1 & 2 \end{bmatrix}$ 

それから、第1検討例では、図26に示されるように、絶縁膜IL16上に形成したフ ォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜IL16, IL15の積層膜をドライエッチングすることにより、絶縁膜IL16,IL15の積層 膜にコンタクトホールCT2を形成する。

【0113】

コンタクトホールCT2を形成する際には、まず、絶縁膜IL15(窒化シリコン膜) に比較して絶縁膜IL16(酸化シリコン膜)がエッチングされやすい条件で絶縁膜IL 16(酸化シリコン膜)のドライエッチングを行い、絶縁膜IL15(窒化シリコン膜) をエッチングストッパ膜として機能させることで、絶縁膜IL16(酸化シリコン膜)に コンタクトホールCT2を形成する。それから、絶縁膜IL16(酸化シリコン膜)に比 較して絶縁膜IL15(窒化シリコン膜)がエッチングされやすい条件でコンタクトホー ルCT2の底部の絶縁膜IL15(窒化シリコン膜)をドライエッチングすることで、コ ンタクトホールCT2が形成される。

[0114]

それから、図27に示されるように、コンタクトホールCT2内に、上記プラグPGに 相当する導電性のプラグPG2を埋め込む。その後、第1検討例では、図28に示される ように、プラグPG2が埋め込まれた絶縁膜IL16上に上記絶縁膜IL7に相当する絶 縁膜IL17を形成し、ダマシン法を用いて上記配線M1に相当する配線M2を形成する

【0115】

図23~図28に示されるような第1検討例の場合、以下のような課題があることが、 本発明者の検討により分かった。

【0116】

すなわち、ソース・ドレイン領域(SD2)を間に挟んで(共有して)ゲート長方向に 隣り合うゲート電極GEの間隔W1(間隔W1は図23に示してある)は、半導体素子の 小型化(微細化)に伴い、小さくなる傾向にある。ゲート電極GEの側壁上にはサイドウ ォールスペーサSW2が形成されているため、ゲート電極GEの間隔W1が小さくなると 、それらゲート電極GEの側壁上に形成されたサイドウォールスペーサSW2の隣接間隔 W2(隣接間隔W2は図23に示してある)も小さくなる。

**[**0 1 1 7 **]** 

なお、W1 = W2 + T 6 × 2 + T 7 × 2 の関係が成り立ち、ここでT 6 (厚みT 6 は図 2 3 に示してある)は、サイドウォールスペーサ S W 2 の厚み(ゲート長方向に沿った方 向の厚み)である。また、T 7 は、側壁絶縁膜 S P の厚み(ゲート長方向に沿った方向の 厚み)である(但し厚みT 7 は図示していない)。

**[**0 1 1 8 **]** 

10

20

30

(23)

このため、絶縁膜IL15を形成する際には、絶縁膜IL15は、サイドウォールスペーサSW2間の狭い隙間(領域)にも堆積することになる。 【0119】

絶縁膜IL15の成膜工程において、絶縁膜IL15を厚み(堆積膜厚)T8で堆積さ せた場合を仮定する。この場合、サイドウォールスペーサSW2間の狭い隙間(領域)を 埋め込む絶縁膜IL15に着目すると、半導体基板SBの主面に垂直な方向での絶縁膜I L15の厚みT9は、サイドウォールスペーサSW2の隣接間隔W2が小さくなると、大 きくなる。

[0120]

すなわち、サイドウォールスペーサSW2の隣接間隔W2が絶縁膜IL15の堆積膜厚 T8の2倍以上(すなわちW2 T8×2)の場合は、サイドウォールスペーサSW2間 の領域を埋め込む部分の絶縁膜IL15の厚みT9は、ほぼ絶縁膜IL15の堆積膜厚T 8と同じ(T9=T8)である。但し、厚みT9は、半導体基板SBの主面に垂直な方向 の厚みである。しかしながら、サイドウォールスペーサSW2の隣接間隔W2が絶縁膜I L15の堆積膜厚T8の2倍よりも小さい(すなわちW2<T8×2)場合は、サイドウ ォールスペーサSW2間の領域を埋め込む部分の絶縁膜IL15の厚みT9は、絶縁膜I L15の堆積膜厚T8よりも大きくなる(T9>T8)。そして、サイドウォールスペー サSW2の隣接間隔W2が小さくなるほど、サイドウォールスペーサSW2間の領域を埋 め込む部分の絶縁膜IL15の厚みT9は大きくなってしまう。 【0121】

サイドウォールスペーサSW2の隣接間隔W2が小さくなることで、サイドウォールスペーサSW2間の領域を埋め込む部分の絶縁膜IL15の厚みT9が大きくなると、次の様な課題が生じてしまう。すなわち、隣接間隔W2で隣り合うサイドウォールスペーサSW2間のソース・ドレイン領域SD2上にコンタクトホールCT2を形成するエッチング工程において、絶縁膜IL15の厚みT9が大きいことにより、コンタクトホールCT2の底部で絶縁膜IL15のエッチング残りが発生しやすくなる。図26では、コンタクトホールCT2の底部における絶縁膜IL15のエッチング残りを、符号IL15aを付して示してある。コンタクトホールCT2の底部において、絶縁膜IL15のエッチング残りIL15の金属シリサイド層SL2上との間に絶縁膜IL15のエッチング残りIL15aが介在し、プラグPG2の導通不良を招く虞がある。プラグPG2の導通不良は、半導体装置の製造歩留まりを低下させてしまう。

コンタクトホールCT2の底部での絶縁膜IL15のエッチング残りIL15aに起因 したプラグPG2の導通不良を防ぐために、コンタクトホールCT2形成工程における絶 縁膜IL15のエッチング工程でオーバーエッチングを大きくすることも考えられる。し かしながら、この場合、絶縁膜IL15が堆積膜厚T8と同じ厚みで形成されている領域 (すなわちサイドウォールスペーサSW2同士が近接している領域以外の領域)に形成さ れるコンタクトホールCT2については、そのコンタクトホールCT2の掘り過ぎや下地 のダメージを招いてしまう。

【0123】

また、サイドウォールスペーサSW2の隣接間隔W2を大きくするために、サイドウォ ールスペーサSW2を形成する際に、サイドウォールスペーサSW2の厚みT6が薄くな るように、サイドウォールスペーサSW2を形成することも考えられる。サイドウォール スペーサSW2の厚みT6は、サイドウォールスペーサSW2形成用の絶縁膜の厚みによ り制御することができる。このため、比較的薄い厚みでサイドウォールスペーサSW2形 成用の絶縁膜を形成し、この薄い絶縁膜を異方性エッチング技術によりエッチバックする ことでサイドウォールスペーサSW2を形成すれば、サイドウォールスペーサSW2の厚 みT6を薄くでき、それによって、サイドウォールスペーサSW2の隣接間隔W2を大き くすることができる。しかしながら、この場合、薄い厚みのサイドウォールスペーサSW

10

2 をマスク(イオン注入阻止マスク)としてソース・ドレイン領域 SD2 を形成すること になる。

【0124】

しかしながら、ソース・ドレイン領域SD2形成時におけるサイドウォールスペーサS W2の厚みT6により、LDD構造におけるエクステンション領域EXの寸法(ゲート長 方向(従ってチャネル長方向)の寸法)が制御される。このため、ソース・ドレイン領域 SD2形成時におけるサイドウォールスペーサSW2の厚みT6を薄くすると、チャネル 形成領域とソース・ドレイン領域SD2との間に介在するエクステンション領域EXの寸 法(チャネル長方向の寸法)が小さくなる。しかしながら、MISFETの特性を考慮す ると、ソース・ドレイン領域SD2形成時におけるサイドウォールスペーサSW2の厚み T6を大きくしたい要求がある。その一例を、図29のグラフを参照して説明する。 【0125】

図29は、サイドウォールスペーサSW2の厚みT6とソース・ドレイン電流Idsとの相関を示すグラフである。図29からも分かるように、サイドウォールスペーサSW2の厚みT6を増加するほど、ソース・ドレイン電流Idsが減少する傾向にある。しかしながら、図29のグラフは完全な直線ではなく、サイドウォールスペーサSW2の厚みT6が大きくなると、図29のグラフの傾きは小さくなっている。

このことは、サイドウォールスペーサSW2の厚みT6が製造条件の変動などにより設計値から変動した場合に、ソース・ドレイン電流Idsが設計値から変動する量は、サイドウォールスペーサSW2の厚みT6が大きい方が、小さくなることを示している。つまり、製造条件の変動などによりサイドウォールスペーサSW2の厚みT6が設計値から変動した場合、MISFETの特性(例えばソース・ドレイン電流Ids)の変動量は、サイドウォールスペーサSW2の厚みT6が大きい方が、小さくなる。このため、ソース・ドレイン領域SD2形成時におけるサイドウォールスペーサSW2の厚みT6はある程度の大きさを確保することが好ましく、これにより、たとえ製造条件の変動などによりサイドウォールスペーサSW2の厚みT6が設計値から変動したとしても、MISFETの特性(例えばソース・ドレイン電流Ids)が変動するのを抑制することができるようになる。

**[**0127**]** 

このため、MISFETの特性向上のためには、ソース・ドレイン領域SD2形成時に おけるサイドウォールスペーサSW2の厚みT6を大きくしたいが、これは、サイドウォ ールスペーサSW2の隣接間隔W2の縮小につながり、上述のように、コンタクトホール CT2形成時の課題の発生につながる。

【0128】

<本実施の形態の主要な特徴について>

本実施の形態では、ステップS 9 で半導体基板 S B 上に、ゲート電極 G E を覆うように、絶縁膜 I L 2 を形成してから、ステップS 1 0 で絶縁膜 I L 2 上に絶縁膜 I L 3 を形成し、その後、ステップS 1 1 で絶縁膜 I L 3 および絶縁膜 I L 2 をエッチバックすることにより、ゲート電極 G E の側壁上に絶縁膜 I L 2 および絶縁膜 I L 3 からなるサイドウォールスペーサ S W を形成する。それから、ステップS 1 2 で、ゲート電極 G E およびサイドウォールスペーサ S W を マスクとして半導体基板 S B にイオン注入を行うことにより、半導体基板にM I S F E T 用のソース・ドレイン領域 S D を形成する。その後、ステップ S 1 3 で、絶縁膜 I L 3 よりも絶縁膜 I L 2 がエッチングされにくい条件で、サイドウォールスペーサ S W を 等方性エッチングして、サイドウォールスペーサ S W の厚みを小さくする。更に、その後で、ステップ S 1 7 でソース・ドレイン領域 S D 上に金属とソース・ドレイン領域 S D との反応層(金属シリサイド層 S L )を形成してから、ステップ S 1 8 , S 1 9 で絶縁膜 I L 5 , I L 6 を順次形成し、ステップ S 2 0 で絶縁膜 I L 6 , I L 5 にコンタクトホール C T を形成する。

【0129】

20

本実施の形態では、ソース・ドレイン領域SDの形成後に、サイドウォールスペーサS Wを等方性エッチングしてサイドウォールスペーサSWの厚みを小さく(薄く)すること を、主要な特徴のうちの一つとしている。このため、ステップS18で絶縁膜IL5を形 成する際のサイドウォールスペーサSWの厚み(T5)は、ステップS12でソース・ド レイン領域SDを形成する際のサイドウォールスペーサSWの厚み(T4)よりも小さく することができる。従って、ソース・ドレイン領域SD形成時(すなわちステップS12 のイオン注入時)におけるサイドウォールスペーサSWの厚み(T4)については、ある 程度の大きさを確保しながら、絶縁膜IL5形成時(ステップS18)におけるサイドウ ォールスペーサSWの厚み(T5)については、小さく(薄く)することができる。これ により、絶縁膜IL5形成時(ステップS18)におけるサイドウォールスペーサSWの 厚み(T5)を小さく(薄く)したことで、コンタクトホールCT形成時の不具合を抑制 または防止できる。このため、半導体装置の製造歩留まりを向上できる。また、絶縁膜I L5形成時(ステップS18)におけるサイドウォールスペーサSWの厚み(T5)を小 さく(薄く)するのに、ソース・ドレイン領域SD形成時(すなわちステップS12のイ オン注入時)におけるサイドウォールスペーサSWの厚み(T4)を小さく(薄く)しな くともよいため、MISFETの特性(電気的特性)を向上することができる。このため 、半導体装置の性能を向上できる。

(25)

# 【 0 1 3 0 】

以下、具体的に説明する。

【0131】

図30~図35は、本実施の形態の半導体装置の製造工程中の要部断面図である。図3 0~図35の場合の製造工程も、上記図1~図22を参照して上述した本実施の形態の製 造工程と基本的には同じである。

【0132】

図 3 0 の場合も、上記図 1 6 までの工程を上述のように行って、上記図 1 6 に相当する 図 3 0 の構造を得る。

【0133】

但し、図30には、ソース・ドレイン領域SDを共有してゲート長方向に2つのMIS FETQ5,Q6(のゲート電極GE)が隣り合っている場合について、図示してある。 図30に示されるように、p型ウエルPW1にMISFETQ5,Q6が形成され、MI SFETQ5のゲート電極GEとMISFETQ6のゲート電極GEとがゲート長方向に 隣り合っており、MISFETQ5のゲート電極GEとMISFETQ6のゲート電極G Eとの間に配置されたソース・ドレイン領域SDが、MISFETQ5とMISFETQ 6とで共有されている。これ以外については、MISFETQ5,Q6のそれぞれ構成は 、上記MISFETQ1と基本的には同じである。つまり、図16の左半分の構造(MI SFETQ1)を、ソース・ドレイン領域SDを共有させてゲート長方向に並べたものが 、図30の構造にほぼ対応している。

[0134]

図30の構造を得るまでの工程は、上記図16の構造を得るまでの工程と基本的には同 じであるので、ここではその繰り返しの説明は省略する。

【0135】

それから、上記図17の工程段階に対応する図31に示されるように、上記ステップS 18を行って、半導体基板SBの主面(主面全面)上に、ゲート電極GE、サイドウォー ルスペーサSWおよび金属シリサイド層SLを覆うように、絶縁膜IL5を形成する。そ れから、上記図18の工程段階に対応する図32に示されるように、上記ステップS19 を行って、絶縁膜IL5上に絶縁膜IL6を形成する。それから、上記図20の工程段階 に対応する図33に示されるように、上記ステップS20を行って、絶縁膜IL6,IL 5の積層膜にコンタクトホールCTを形成する。コンタクトホールCTの形成法は、上記 図19および図20を参照して説明したのと同様である。それから、上記図21の工程段 階に対応する図34に示されるように、上記ステップS21を行って、コンタクトホール

50

CT内に導電性のプラグPGを埋め込む。その後、上記図22の工程段階に対応する図3 5に示されるように、プラグPGが埋め込まれた絶縁膜IL6上に絶縁膜IL7を形成し 、ダマシン法を用いて配線M1を形成する。このようにして、本実施の形態の半導体装置 が製造される。

(26)

【0136】

ここで、図30に示される、ソース・ドレイン領域(SD)を間に挟んで(共有して) ゲート長方向に隣り合うゲート電極GEの間隔W3は、上記図23の場合におけるゲート 電極GEの間隔W1と同じ(すなわちW3=W1)であると仮定する。また、側壁絶縁膜 SPの厚み(ゲート長方向に沿った方向の厚み)は、図30の場合と上記図23の場合と で同じであると仮定する。また、図30の場合にステップS11でサイドウォールスペー サSWを形成したときのサイドウォールスペーサSWの上記厚みT4が、上記図23の場 合のサイドウォールスペーサSW2の厚みT6と同じであると仮定する。この場合、図3 0の場合のソース・ドレイン領域SD形成時におけるサイドウォールスペーサSWの厚み T4と、上記図23の場合のソース・ドレイン領域SD2形成時におけるサイドウォール スペーサSW2の厚みT6とが同じことになる。

【0137】

しかしながら、本実施の形態では、ソース・ドレイン領域SDの形成後に、サイドウォ ールスペーサSWを等方性エッチングしてサイドウォールスペーサSWの厚みを小さく( 薄く)している。このため、図30の場合の絶縁膜IL5を形成する段階でのサイドウォ ールスペーサSWの隣接間隔W4は、上記図23の場合の絶縁膜IL15を形成する段階 でのサイドウォールスペーサSW2の隣接間隔W2よりも大きくなる。ここで、サイドウ ォールスペーサSWの隣接間隔W4は、ゲート長方向に隣り合うゲート電極GEの互いに 対向する側壁上に形成されたサイドウォールスペーサSW同士の間隔に対応している。 【0138】

つまり、本実施の形態では、ソース・ドレイン領域SDの形成後に、サイドウォールスペーサSWを等方性エッチングしてサイドウォールスペーサSWの厚みを小さく(薄く) することにより、サイドウォールスペーサSWの隣接間隔W4を大きくすることができる

【0139】

ここで、図31の場合の絶縁膜IL15の成膜工程において、絶縁膜IL5を厚み(堆 積膜厚)T11で堆積させ、この絶縁膜IL5の堆積膜厚T11が、上記図24の場合の 絶縁膜IL15の堆積膜厚T8と同じであると仮定する。このとき、図31の場合のサイ ドウォールスペーサSW間の狭い隙間(領域)を埋め込む絶縁膜IL5に着目すると、半 導体基板SBの主面に垂直な方向での絶縁膜IL5の厚みT12は、上記図24の場合の サイドウォールスペーサSW2間の領域を埋め込む部分の絶縁膜IL15の厚みT9より も小さくなる。こうなるのは、図30および図31の場合のサイドウォールスペーサSW2の隣 接間隔W4は、上記図23および図24の場合のサイドウォールスペーサSW2の隣 接間隔W2よりも大きいためである。

[0140]

すなわち、サイドウォールスペーサの隣接間隔W4,W2が小さくなるほど、サイドウ <sup>40</sup> オールスペーサ間の領域を埋め込む部分の絶縁膜IL5,IL15の厚みT12,T9は 大きくなってしまうが、本実施の形態では、ステップS13でサイドウォールスペーサS Wの厚みを小さくした分、サイドウォールスペーサSWの隣接間隔W4を大きくすること ができる。このため、サイドウォールスペーサ間の領域を埋め込む部分の絶縁膜IL5の 厚みT12を、絶縁膜IL5の堆積膜厚T11に近づけることができる。換言すれば、本 実施の形態では、サイドウォールスペーサSW間の領域を埋め込む部分の絶縁膜IL5の 厚みT12と、絶縁膜IL5の堆積膜厚T11との差を、小さくすることができる。 【0141】

このため、本実施の形態では、図33に示されるように、隣接間隔W4で隣り合うサイドウォールスペーサSW間のソース・ドレイン領域SD上にコンタクトホールCTを形成

10

するエッチング工程において、コンタクトホールCTの底部で絶縁膜IL5のエッチング 残りが発生するのを抑制または防止することができる。これにより、プラグPGの導通不 良を防止でき、半導体装置の製造歩留まりを向上させることができる。また、絶縁膜IL 5のエッチング工程でオーバーエッチングを大きくしなくともよいため、コンタクトホー ルCTの掘り過ぎや下地のダメージを抑制または防止できる。

(27)

【0142】

また、本実施の形態では、絶縁膜IL5形成時(ステップS18)におけるサイドウォ ールスペーサSWの厚み(T5)を小さく(薄く)するのに、ソース・ドレイン領域SD 形成時(すなわちステップS12のイオン注入時)におけるサイドウォールスペーサSW の厚み(T4)を小さく(薄く)しなくともよい。このため、ソース・ドレイン領域SD 形成用のイオン注入時におけるサイドウォールスペーサSWの厚み(T4)を大きくする ことができる。これにより、活性化アニールによってソース・ドレイン領域SD中のドー パントがエクステンション領域EX側に拡散したとしても、ソース・ドレイン領域SD中のドー パントがエクステンション領域EX側に拡散したとしても、ソース・ドレイン領域SDか らエクステンション領域EXがチャネル形成領域側に突き出すような不純物プロファイル を的確に形成することができる。このため、MISFETの特性(電気的特性)を向上す ることができる。例えば、製造条件のばらつきなどで、たとえサイドウォールスペーサS W形成時のサイドウォールスペーサSWの厚み(T4)がばらついた(変動した)として も、MISFETの電気的特性(例えばソース・ドレイン電流)が変動するのを抑制する ことができる。従って、半導体装置の性能を向上させることができる。

また、ゲート電極同士の間隔(W1,W3)が狭く、上記図23~図28で説明したような問題が特に生じやすいのは、金属シリサイドSLを形成するMISFET(すなわちシリサイドブロック膜BKで覆わないMISFET)であり、例えばメモリ(SRAMやフラッシュメモリなど)のメモリセルを形成した領域である。本実施の形態では、後でシリサイドブロック膜BKで覆われないMISFETと後でシリサイドブロック膜BKで覆われるMISFETとの両方について、ステップS13でサイドウォールスペーサSWの厚みを小さくする。このため、上記図23~図28で説明したような問題が生じやすい、シリサイドブロック膜BKで覆われないMISFETにおいて、上記図23~図28で説明したような問題が生じるのを防止することができる。

【0144】

ー方、シリサイドブロック膜 B K を形成して金属シリサイド層 S L の形成を防ぐような M I S F E T の場合、ゲート電極同士の間隔(W 1 , W 3 )はそれほど狭くない。このた め、シリサイドブロック膜 B K を形成する M I S F E T については、シリサイドブロック 膜 B K がサイドウォールスペーサ(SW)の隣接間隔(W 4 )を狭くするように作用して しまうが、それは、上記図 2 3 ~ 図 2 8 で説明したような問題の発生にはつながらない。 【 0 1 4 5 】

また、ゲート電極同士の間隔(W1,W3)が狭く、上記図23~図28で説明したような問題が特に生じやすいのは、メモリ(SRAMやフラッシュメモリ(不揮発性メモリ)など)のメモリセルを形成した領域である。このため、本実施の形態や後述の実施の形態2は、メモリ(SRAMやフラッシュメモリ(不揮発性メモリ)など)を有する半導体装置を製造する場合に適用すれば、特に効果が大きい。

【0146】

本実施の形態の主要な特徴のうちの他の一つは、サイドウォールスペーサを絶縁膜IL 2, IL3により形成し、ステップS13でサイドウォールスペーサSWを等方性エッチ ングしてサイドウォールスペーサSWの厚みを小さくする際に、絶縁膜IL3よりも絶縁 膜IL2がエッチングされにくい条件でエッチングを行うことである。 【0147】

本実施の形態とは異なり、絶縁膜IL3と絶縁膜IL2とが同じエッチング速度でエッ チングされる条件か、あるいは、絶縁膜IL3よりも絶縁膜IL2がエッチングされやす い条件でサイドウォールスペーサSWを等方性エッチングした場合、この等方性エッチン 10

20

ング工程において、サイドウォールスペーサSWを構成する絶縁膜IL2のサイドエッチングが促進されてしまう。サイドウォールスペーサSWを構成する絶縁膜IL2のサイドエッチングが促進されてしまうことは、後でソース・ドレイン領域SD上に金属シリサイド層SLを形成した際に、金属シリサイド層SLの端部(チャネル形成領域に対向する側の端部)がチャネル形成領域に近づくことにつながり、リーク電流の増加を招いてしまう。すなわち、サイドウォールスペーサSWを構成する絶縁膜IL2がエッチングされて基板領域(Si基板領域)が露出されると、後でサリサイド技術で金属シリサイド層SLを形成した際に、その露出された基板領域(Si基板領域)にも金属シリサイド層SLを形成した際に、その露出された基板領域(Si基板領域)にも金属シリサイド層SLが形成されてしまうため、金属シリサイド層SLの端部がチャネル形成領域に近づいてしまい、リーク電流の増加を招いてしまう。リーク電流の増加は、半導体装置の性能の低下につながる。また、リーク電流の増加は、リーク電流起因の歩留まり低下につながる。

それに対して、本実施の形態では、ステップS13でサイドウォールスペーサSWを等 方性エッチングしてサイドウォールスペーサSWの厚みを小さくする際に、絶縁膜IL3 よりも絶縁膜IL2がエッチングされにくい条件でエッチングを行う。このため、ステッ プS13の等方性エッチンング工程においては、サイドウォールスペーサSWを構成する 絶縁膜IL3がサイドエッチングされることで、サイドウォールスペーサSWの厚みを小 さくするとともに、サイドウォールスペーサSWを構成する絶縁膜IL2のエッチングを 抑制することができる。従って、ステップS13の等方性エッチングを行うと、図12に 示されるように、サイドウォールスペーサSWを構成する絶縁膜IL2の半導体基板SB ( p 型 ウ エ ル P W 1 , P W 2 )上に 延 在 す る 部 分 の 端 部 E G が 、 サ イ ド ウ ォ ー ル ス ペ ー サ SWを構成する絶縁膜IL3の側面よりも突出した状態になる。本実施の形態では、ステ ップS13の等方性エッチンング工程においてサイドウォールスペーサSWを構成する絶 縁膜IL2のエッチングを抑制できるため、後でソース・ドレイン領域SD上に金属シリ サイド層SLを形成した際に、金属シリサイド層SLの端部(チャネル形成領域に対向す る側の端部)がチャネル形成領域に近づくことを抑制または防止でき、リーク電流を抑制 することができる。すなわち、ステップS13の等方性エッチングでは、サイドウォール スペーサ S W を構成する絶縁膜 I L 2 がエッチングされて基板領域( S i 基板領域)が露 出されるのを抑制または防止できるため、後でサリサイド技術で金属シリサイド層SLを 形成した際に、金属シリサイド層SLの端部がチャネル形成領域に近づいてしまうのを抑 制または防止できる。このため、リーク電流を抑制することができる。従って、半導体装 置の性能を向上させることができる。また、半導体装置の製造歩留まりを向上させること ができる。

[0149]

つまり、サイドウォールスペーサSWを絶縁膜IL2,IL3により形成しているが、 上記図23~図28および図30~図35で説明したような、サイドウォールスペーサの 間の絶縁膜IL5,IL15の埋め込み性に主として寄与するのは、サイドウォールスペ ーサSWを構成する絶縁膜IL2,IL3のうちの上層側の絶縁膜IL3である。また、 金属シリサイド層SLの端部の形成位置に主として寄与するのは、サイドウォールスペー サSWを構成する絶縁膜IL2,IL3のうちの下層側の絶縁膜IL2である。このため サイドウォールスペーサSWを構成する絶縁膜IL2,IL3のうち、絶縁膜IL3を ステップS13で選択的に等方性エッチングする。これにより、サイドウォールスペーサ SWの隣接間隔W4を大きくして、サイドウォールスペーサSW間の領域を埋め込む部分 の 絶 縁 膜 I L 5 の 厚 み T 1 2 と、 絶 縁 膜 I L 5 の 堆 積 膜 厚 T 1 1 との 差 を 小 さ く す る こ と ができる。このため、プラグPGの導通不良を防止でき、半導体装置の製造歩留まりを向 上させることができる。一方、サイドウォールスペーサSWを構成する絶縁膜IL2,I L3のうちの下層側の絶縁膜IL2については、ステップS13でのエッチングを抑制す ることで、金属シリサイド層SLを形成したときに、金属シリサイド層SLの端部がチャ ネル形成領域に近づいてしまうのを抑制または防止できる。このため、リーク電流を抑制 することができ、半導体装置の性能を向上させることができる。また、半導体装置の製造 10

20

歩留まりを向上させることができる。

[0150]

また、絶縁膜IL3の厚み(形成膜厚)T2は、絶縁膜IL2の厚み(形成膜厚)T1 よりも大きい(厚い)ことが好ましい(すなわちT2>T1)。これにより、サイドウォ ー ル ス ペ ー サ S W の 絶 縁 膜 I L 2 に よ り 金 属 シ リ サ イ ド 層 S L の 端 部 の 形 成 位 置 を 制 御 で きるとともに、サイドウォールスペーサSW間の領域を埋め込む部分の絶縁膜IL5の厚 みT12と、絶縁膜IL5の堆積膜厚T11との差を小さくする効果を、高めることがで きる。

[0151]

- また、本実施の形態では、ステップS13のサイドウォールスペーサSWの等方性エッ チング工程は、ステップS14の活性化のための熱処理である活性化アニールの前に行っ ている。ステップS14の活性化アニールは、半導体装置の製造プロセスの中で、最も高 温の熱処理であり、そのような高温の熱処理(活性化アニール)を行うと、サイドウォー ルスペーサSW(の絶縁膜IL3)はエッチングされにくい状態になりやすい。しかしな がら、本実施の形態では、ステップS14の活性化アニールの前に、ステップS13のサ イドウォールスペーサSWの等方性エッチング工程を行うことで、このステップS13に おいてサイドウォールスペーサSW(の絶縁膜IL3)をエッチングしやすくなるため、 ステップS13のエッチング工程が行いやすいという利点を得られる。
- 20 また、ステップS13のエッチング工程では、サイドウォールスペーサSWを構成する 絶縁膜IL3が全て除去される前にエッチングを終了することが好ましい。このため、ス テップS13のエッチング工程を行った後も、サイドウォールスペーサSWは絶縁膜IL 2 および絶縁膜IL3により形成されていることが好ましい。サイドウォールスペーサS Wを構成していた絶縁膜IL3の少なくとも一部を、ステップS13のエッチング工程を 行った後も残存させることで、コンタクトホールCT形成時にコンタクトホールCTの目 外れ(コンタクトホールCT形成位置の設計からのずれ)が生じたとしても、絶縁膜IL 3の存在により、コンタクトホールCTからエクステンション領域EXが露出するのを防 止しやすくなる。また、サイドウォールスペーサSWを構成していた絶縁膜IL3の少な くとも一部を、ステップS13のエッチング工程を行った後も残存させることで、後で形 成する絶縁膜IL5を剥離しにくくすることができる。

また、本実施の形態では、ステップS13のサイドウォールスペーサSWの等方性エッ チング工程では、サイドウォールスペーサSWを構成する絶縁膜IL3がサイドエッチン グされることで、 サイドウォールスペーサ SWを構成する絶縁膜 IL 3の側面が、 ゲート 電極GE側に後退する。ここで、サイドウォールスペーサSWを構成する絶縁膜IL3の 側 面 と は 、 側 壁 絶 縁 膜 SP お よ び 絶 縁 膜 IL2 を 介 し て ゲ ー ト 電 極 GE に 隣 接 し て い る 側 とは反対側の側面を指すものとする。しかしながら、コンタクトホールCTを形成する段 階において、サイドウォールスペーサSWを構成する絶縁膜IL3の側面の下端は、エク ステンション領域 EXの上方ではなく、ソース・ドレイン領域 SDの上方に位置している ことが好ましい。すなわち、コンタクトホールCTを形成する段階において、サイドウォ ールスペーサSWを構成する絶縁膜IL3の側面の下端が、ソース・ドレイン領域SDと エクステンション領域EXとの境界(ステップS14の活性化アニール後の境界の位置) よりも、外側に位置することが好ましい。ここで、ゲート長方向に見て、ゲート電極GE に近い側を内側、ゲート電極GEから遠い側を外側としている。

コンタクトホールCTを形成する段階において、サイドウォールスペーサSWを構成す る絶縁膜IL3の側面の下端が、エクステンション領域EXの上方ではなく、ソース・ド レイン領域SDの上方に位置している場合、エクステンション領域EXは、ゲート電極G E、 側壁絶縁膜SP、およびサイドウォールスペーサSWを構成する絶縁膜ILSにより 覆われた状態になる。このため、ソース・ドレイン領域SD上にコンタクトホールCTを 30

10

10

20

40

形成したときに、コンタクトホールCTの目外れ(コンタクトホールCTの形成位置の設 計からのずれ)が生じたとしても、エクステンション領域EXはサイドウォールスペーサ SWを構成する絶縁膜IL3により覆われていたため、コンタクトホールCTからエクス テンション領域EXが露出されてしまうのを的確に防止できる。 [0155]

この観点から、ステップS13のエッチング工程において、サイドウォールスペーサS Wを構成する絶縁膜IL3のエッチング量(サイドエッチング量)は、例えば3~10n m程度とすることが好ましい。なお、サイドウォールスペーサSWの厚みT4(ステップ S13のエッチング前の厚みT4)と厚みT5(ステップS13のエッチング後の厚みT 5)との差が、ステップS13のエッチング工程における、サイドウォールスペーサSW を構成する絶縁膜IL3のエッチング量(サイドエッチング量)に対応している。 [0156]

また、ステップS13のエッチングを行うことにより、サイドウォールスペーサSWを 構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1,PW2)上に延在する部分 の端部EGが、サイドウォールスペーサSWを構成する絶縁膜IL3の側面よりも突出し た状態になる。ステップS13での絶縁膜IL3のエッチング量(サイドエッチング量) を上述した3~10nmに設定した場合、サイドウォールスペーサSWにおいて、絶縁膜 IL3の側面の下端からの、絶縁膜IL2の端部EGの突出量(ゲート長方向に突出した 距離)は、概ね3~10nm程度となる。

【 0 1 5 7 】

< 変形例について >

本実施の形態1の変形例(第1変形例)について、図36~図41を参照して説明する 。図36~図41は、本実施の形態1の変形例の半導体装置の製造工程中の要部断面図で ある。本実施の形態1の変形例を、ここでは第1変形例と称することとする。

**[**0158**]** 

第1 変形例は、ステップS16で絶縁膜IL4をエッチングによりパターニングしてシ リサイドブロック膜BKを形成する際に、サイドウォールスペーサSWを構成する絶縁膜 IL2の一部がエッチングされる場合に対応している。以下、具体的に説明する。 [0159]

30 まず、上記図13の構造を得るまでは、第1変形例も、上記実施の形態1と同様の工程 を行うため、ここではその繰り返しの説明は省略する。すなわち、上記図1~図13を参 照して説明したようにして上記ステップS15(絶縁膜IL4形成工程)までを行い、更 に、フォトリソグラフィ法を用いて絶縁膜IL4上にフォトレジストパターン(レジスト パターン) PR1を形成することで、上記図13の構造を得る。

[0160]

それから、ステップS16で、フォトレジストパターンPR1をエッチングマスクとし て用いて絶縁膜IL4をエッチングしてパターニングすることにより、図36に示される ように、シリサイドブロック膜BKを形成する。ステップS16のエッチングは、ドライ エッチング、またはウェットエッチング、あるいはドライエッチングとウェットエッチン グとの組み合わせを用いることができる。その後、フォトレジストパターンPR1を除去 し、図36には、フォトレジストパターンPR1を除去した段階が示されている。シリサ イドブロック膜BKは、パターニングされた絶縁膜IL4からなる。  $\begin{bmatrix} 0 & 1 & 6 & 1 \end{bmatrix}$ 

ステップS16を行うと、MISFETQ1用のゲート電極GEとサイドウォールスペ ー サ S W とソース・ドレイン領域 S D とが露出され(すなわちシリサイドブロック膜 B K で覆われず)、一方、MISFETQ2用のゲート電極GEとサイドウォールスペーサS Wとソース・ドレイン領域 SDの一部とがシリサイドブロック膜 BKで覆われた状態にな る。これは、上記図14の場合と図36の場合とで共通である。 

すなわち、ステップS16を行うと、MISFETQ1を覆っていた絶縁膜IL4が除 50

(30)

去されるため、MISFETQ1用のサイドウォールスペーサSWが露出されることにな る。このとき、上記図14の場合は、ステップS16で絶縁膜IL4をエッチングする際 に、サイドウォールスペーサSWを構成する絶縁膜IL2のエッチングを抑制している。 例えば、ステップS16の絶縁膜IL4のエッチング工程においてオーバーエッチングを できるだけ少なくすることで、このエッチング工程でサイドウォールスペーサSWを構成 する絶縁膜IL2がエッチングされるのを抑制することができる。あるいは、絶縁膜IL 2 , 3 , 4 の各絶縁材料の選択により、ステップS16の絶縁膜IL4のエッチング工程 でサイドウォールスペーサSWを構成する絶縁膜IL2がエッチングされるのを抑制する ことができる。このため、図14の場合は、シリサイドブロック膜BKで覆われずに露出 されるサイドウォールスペーサSWにおいても、サイドウォールスペーサSWを構成する 絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する部分の端部(EG)が 、サイドウォールスペーサSWを構成する絶縁膜IL3の側面よりも突出した状態は、ス テップS16を行っても維持されている。ここで、サイドウォールスペーサSWを構成す る絶縁膜IL3の側面とは、側壁絶縁膜SPおよび絶縁膜IL2を介してゲート電極GE に隣接している側とは反対側の側面に対応している。 [0163]

一方、第1変形例(図36)の場合は、ステップS16で絶縁膜IL4をエッチングする際に、絶縁膜IL4を除去したことで露出したサイドウォールスペーサSW(MISF ETQ1用のサイドウォールスペーサSWに対応)において、そのサイドウォールスペー サSWを構成する絶縁膜IL2もエッチングされる。例えば、絶縁膜IL2と絶縁膜IL 4とを同種の絶縁材料(例えば酸化シリコン)により形成し、ステップS16の絶縁膜I L4のエッチング工程において、ある程度オーバーエッチングを行うことで、サイドウォ ールスペーサSWを構成する絶縁膜IL2についてもエッチングが進行する。つまり、ス テップS16で絶縁膜IL4をエッチングする工程において、シリサイドブロック膜BK で覆われないサイドウォールスペーサSWを構成する絶縁膜IL2のうち、そのサイドウ ォールスペーサSWを構成する絶縁膜IL3の側面よりも突出した部分が、エッチングさ れる。

[0164]

このため、図36の場合は、シリサイドブロック膜BKで覆われずに露出されたサイド ウォールスペーサSWにおいては、サイドウォールスペーサSWを構成する絶縁膜IL2 の半導体基板SB(p型ウエルPW1)上に延在する部分の端部(EG)が、サイドウォ ールスペーサSWを構成する絶縁膜IL3の側面よりも突出した状態は、ステップS16 を行うことで解消されている。すなわち、図36の場合は、シリサイドブロック膜BKで 覆われずに露出されたサイドウォールスペーサSWにおいては、サイドウォールスペーサ SWを構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する部分の 端部(EG)は、サイドウォールスペーサSWを構成する絶縁膜IL3の側面にほぼ一致 (整合)する位置となる。

[0165]

つまり、第1変形例の場合、シリサイドブロック膜BKで覆われずに露出されるサイド ウォールスペーサSWにおいて、サイドウォールスペーサSWを構成する絶縁膜IL3よ りも突出(ゲート電極GEから離れる方向に突出)していた部分の絶縁膜IL2が、ステ ップS16でエッチングされて除去される。これ以外は、第1変形例にけるステップS1 6も上述した実施の形態1におけるステップS16とほぼ同様であるので、ここでは同様 な部分の繰り返しの説明は省略する。

[0166]

以降の工程は、第1変形例も、上述した実施の形態1の製造工程と同様である。 【0167】

すなわち、上記ステップS17を行って、金属シリサイド層SLを形成する。具体的に は、図37に示されるように、半導体基板SBの主面(主面全面)上に、ゲート電極GE 、サイドウォールスペーサSW、ソース・ドレイン領域SDおよびシリサイドブロック膜

10

30

BKを覆うように、金属膜MEを形成する。それから、熱処理により、金属膜MEと、ゲート電極GE(を構成するSi)およびソース・ドレイン領域SD(を構成するSi)と を反応させることにより、図38に示されるように、金属シリサイド層SLを形成する。 その後、未反応の(余剰の)金属膜MEは除去し、図38は、この段階が示されている。 【0168】

MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SDについては、その上にシリサイドブロック膜BKを形成しなかったため、MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SDのほぼ全体の上部(上層部)に金属シリサイド層SLが形成される。一方、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDについては、一部を除き、その上にシリサイドブロック膜BKを形成した。このため、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDのうち、シリサイドブロック膜BKで覆われなかった部分の上部(上層部)には金属シリサイド層SLが形成されるが、シリサイドブロック膜BKで覆われた部分には金属シリサイド層SLは形成されない。

【0169】

それから、図39に示されるように、ステップS18で、半導体基板SBの主面(主面 全面)上に、ゲート電極GE、サイドウォールスペーサSW、金属シリサイド層SLおよ びシリサイドブロック膜BKを覆うように、絶縁膜IL5を形成してから、ステップS1 9で、絶縁膜IL5上に絶縁膜IL6を形成する。絶縁膜IL6の形成後、必要に応じて 、絶縁膜IL3の上面をCMP法で研磨するなどして絶縁膜IL6の上面の平坦性を高め ることもできる。

【 0 1 7 0 】

それから、図40に示されるように、ステップS20で、絶縁膜IL6,IL5の積層 膜にコンタクトホールCTを形成する。コンタクトホールCTの形成法は、上記図19お よび図20を参照して説明したのと同様である。それから、ステップS21で、コンタク トホールCT内に導電性のプラグPGを形成する(埋め込む)。その後、図41に示され るように、プラグPGが埋め込まれた絶縁膜IL6上に絶縁膜IL7を形成し、ダマシン 法を用いて配線M1を形成する。このようにして、半導体装置が製造される。 【0171】

実施の形態1(図3~図22)の場合は、ステップS16のエッチングの際に、サイド ウォールスペーサSWを構成する絶縁膜IL2のエッチングを抑制している。このため、 シリサイドブロック膜BKで覆われないMISFETQ1において、サイドウォールスペ ーサSWを構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する部 分の端部(EG)が、サイドウォールスペーサSWを構成する絶縁膜IL3の側面よりも 突出した状態で、ステップS17を行って金属シリサイド層SLを形成している。 【0172】

一方、第1変形例(図38~図42)の場合は、ステップS16のエッチングの際に、 サイドウォールスペーサSWを構成する絶縁膜IL2も一部エッチングされる。このため 、シリサイドブロック膜BKで覆われないMISFETQ1において、サイドウォールス ペーサSWを構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する 部分の端部(EG)が、サイドウォールスペーサSWを構成する絶縁膜IL3の側面とほ ぼ一致(整合)する状態で、ステップS17を行って金属シリサイド層SLを形成してい る。

【0173】

このため、実施の形態1(図3~図22)の場合に比べて、第1変形例(図38~図4 2)の場合の方が、ソース・ドレイン領域SD上に形成した金属シリサイド層SLの端部 (チャネル形成領域に対向する側の端部)とチャネル形成領域との間の距離(間隔)が、 小さく(短く)なる。このため、リーク電流の低減の観点では、第1変形例(図38~図 42)の場合よりも、実施の形態1(図3~図22)の場合の方が、有利である。 【0174】 20

10

40

しかしながら、実施の形態1の場合と同様に、第1変形例の場合も、上記ステップS1 3のエッチング工程では、サイドウォールスペーサSWを構成する絶縁膜IL2のエッチ ングを抑制している。このため、実施の形態1の場合と同様に、第1変形例の場合も、ス テップS16のエッチング工程の直前の段階では、サイドウォールスペーサSWを構成す る絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する部分の端部(EG) が、サイドウォールスペーサSWを構成する絶縁膜IL3の側面よりも突出した状態とな っている。

## 【0175】

ここで、ステップS16のエッチング工程の直前の段階で、サイドウォールスペーサS Wを構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する部分の端 部(EG)が、サイドウォールスペーサSWを構成する絶縁膜IL3の側面と一致(整合 )している場合を仮定し、これを第2検討例と称することとする。この第2検討例は、実 施の形態1や第1変形例とは異なり、ステップS13のエッチング工程で、サイドウォー ルスペーサSWを構成する絶縁膜IL2と絶縁膜IL3とを同じエッチング速度となる条 件でエッチングした場合に対応している。

【0176】

ステップS16のエッチング工程の直前の段階のサイドウォールスペーサSWについて 、第1変形例の場合は、絶縁膜IL2の端部(EG)が絶縁膜IL3の側面よりも突出し た状態となり、一方、第2検討例の場合は、絶縁膜IL2の端部(EG)が絶縁膜IL3 の側面と一致した状態となっている。これを反映し、ステップS16のエッチング工程の 直後のシリサイドブロック膜BKで覆われていないサイドウォールスペーサSWに着目す ると、第1変形例の場合は、絶縁膜IL2の端部(EG)が絶縁膜IL3の側面とほぼー 致(整合)した状態となり、一方、第2検討例の場合は、絶縁膜IL2の端部(EG)が 絶縁膜IL3の側面よりもゲート電極GE側に後退した状態となる。すなわち、ステップ S16のエッチング工程の直後のシリサイドブロック膜BKで覆われていないサイドウォ ールスペーサ SWについて、第2検討例の場合と第1変形例の場合とを比べると、絶縁膜 IL2の端部(EG)の位置は、第2検討例の場合よりも第1変形例の場合の方が、ゲー ト電極GEからより離れた位置とすることができる。この状態でステップS17を行って 金属シリサイド層SLを形成すると、ソース・ドレイン領域SD上に形成した金属シリサ イド層SLの端部(チャネル形成領域に対向する側の端部)とチャネル形成領域との間の 距離(間隔)は、第2検討例よりも第1変形例の方が、大きく(長く)なる。このため、 リーク電流の低減の観点では、第2検討例の場合よりも、第1変形例の場合の方が、有利 である。

つまり、ステップS16のエッチング工程での絶縁膜IL2のエッチングの程度によら ず、ステップS13でサイドウォールスペーサSWを等方性エッチングする際に絶縁膜I L2のエッチングを抑制しながら絶縁膜IL3を選択的にエッチングすることが、ソース ・ドレイン領域SD上に形成した金属シリサイド層SLの端部とチャネル形成領域との間 の距離を大きくすることに有効である。このため、実施の形態1(図3~図22)と第1 変形例(図38~図42)のいずれの場合も、ステップS13の等方性エッチングを、絶 縁膜IL3よりも絶縁膜IL2がエッチングされにくい条件で行うことで、ソース・ドレ イン領域SD上に形成した金属シリサイド層SLの端部とチャネル形成領域との間の距離 (間隔)を大きくして、リーク電流の低減を図ることができる。 【0178】

実施の形態1(図3~図22)の場合は、更に、ステップS16のエッチング工程での 絶縁膜IL2のエッチングを抑制することで、ソース・ドレイン領域SD上に形成した金 属シリサイド層SLの端部とチャネル形成領域との間の距離(間隔)を更に大きくして、 リーク電流の更なる低減を図ることができる。従って、半導体装置の更なる性能向上を図 ることができる。 40

10

20

30

一方、第1変形例の場合は、ステップS16のエッチング工程でオーバーエッチングを ある程度大きくしてもよいため、シリサイドブロック膜BKを形成すべきでない領域に絶 縁膜IL4が残存してしまうのをより的確に防止できる。このため、金属シリサイド層S Lの形成不良を、より的確に防止することができる。従って、半導体装置の信頼性を向上 させることができる。また、半導体装置の製造歩留まりを向上させることができる。 【0180】

(34)

また、第1変形例の場合は、ソース・ドレイン領域SDの上面のうち、シリサイドブロック膜BKで覆われずかつサイドウォールスペーサSWを構成する絶縁膜IL3でも覆われていない領域は、ほぼ全体に金属シリサイド層SLが形成される。これは、ステップS 17で金属シリサイド層SLを形成する際に、シリサイドブロック膜BKで覆われていないサイドウォールスペーサSWにおいて、絶縁膜IL2の端部(EG)が絶縁膜IL3の 側面から突出していないためである。このため、コンタクトホールCTを形成した際に、 コンタクトホールCTの底部で、金属シリサイド層SLが形成されていない部分のソース ・ドレイン領域SDが露出されるのを、より的確に防止することができる。 【0181】

これ以外については、第1変形例も、実施の形態1とほぼ同様の効果を得ることができる。

**[**0 1 8 2 **]** 

なお、第1変形例の場合は、製造された半導体装置において、シリサイドブロック膜 B Kで覆われたサイドウォールスペーサ SW(MISFETQ2用のサイドウォールスペー サ SW)の構造と、シリサイドブロック膜 B K で覆われないサイドウォールスペーサ SW (MISFETQ1用のサイドウォールスペーサ SW)の構造とが、以下の点で相違した ものとなる。すなわち、シリサイドブロック膜 B K で覆われたサイドウォールスペーサ S W(MISFETQ2用のサイドウォールスペーサ SW)においては、半導体基板 S B ( p型ウエル P W 2 )上に延在する部分の絶縁膜 I L 2 の端部(E G )が絶縁膜 I L 3 の側 面よりも突出した状態となる。一方、シリサイドブロック膜 B K で覆われていないサイド ウォールスペーサ S W(MISFETQ1用のサイドウォールスペーサ S W)においては 、半導体基板 S B ( p型ウエル P W 1 )上に延在する部分の絶縁膜 I L 2 の端部 ( E G ) が絶縁膜 I L 3 の側面とほぼ一致(整合)した状態となる。

【0183】

また、更に他の変形例として、ステップS15(絶縁膜IL4形成工程)およびステップS16(シリサイドブロック膜BK形成工程)を省略する場合もあり得る。この場合は、ステップS16でサイドウォールスペーサSWを構成する絶縁膜IL2がエッチングされることがない。このため、実施の形態1と同様の効果を得ることができる。

【0184】

(実施の形態2)

本実施の形態2の半導体装置の製造工程を図面を参照して説明する。

【0185】

図 4 2 は、本実施の形態 2 の半導体装置の製造工程の一部を示す製造プロセスフロー図 である。図 4 2 は、上記実施の形態 1 の上記図 2 に対応するものであり、上記図 1 のステ ップ S 1 ~ S 1 1 の後に、図 4 2 に記載されているステップ S 1 2 , S 1 4 , S 1 5 , S 1 6 , S 1 3 a , S 1 7 , S 1 8 , S 1 9 , S 2 0 , S 2 1 を順に行う。図 4 3 ~ 図 5 1 は、本実施の形態 2 の半導体装置の製造工程中の要部断面図である。

【0186】

本実施の形態2は、上記実施の形態1において、上記ステップS13を、上記ステップ S12と上記ステップS14との間ではなく、上記ステップS16と上記ステップS17 との間に行う場合に対応している。以下、具体的に説明する。

【0187】

本実施の形態 2 の形態の製造工程は、ステップ S 1 2 でソース・ドレイン領域 S D をイ オン注入により形成するまでは、上記実施の形態 1 の製造工程と同様であるため、ここで 50

10

30

はその説明は省略する。

【0188】

本実施の形態2では、上記実施の形態1と同様にステップS12(イオン注入でソース ・ドレイン領域SDを形成する工程)までを行って、上記図11と同様の図43の構造を 得た後、上記実施の形態1とは異なり上記ステップS13(サイドウォールスペーサSW の等方性エッチング工程)を行わずに、ステップS14の活性化アニール工程を行う(図 42のステップS14)。このステップS14の活性化アニール(熱処理)については、 上記実施の形態1と基本的には同じであるので、ここではその繰り返しの説明は省略する

【0189】

次に、図44に示されるように、上記実施の形態1と同様に、ステップS15で、半導体基板SBの主面(主面全面)上に、ゲート電極GE、サイドウォールスペーサSWおよびソース・ドレイン領域SDを覆うように、絶縁膜IL4を形成する(図42のステップS15)。それから、上記実施の形態1と同様に、フォトリソグラフィ法を用いて絶縁膜 IL4上にフォトレジストパターンPR1を形成する。

【0190】

次に、図45に示されるように、上記実施の形態1と同様に、ステップS16で、フォトレジストパターンPR1をエッチングマスクとして用いて絶縁膜IL4をエッチングしてパターニングすることにより、シリサイドブロック膜BKを形成する(図42のステップS16)。その後、フォトレジストパターンPR1を除去し、図45には、フォトレジストパターンPR1を除去し、図45には、フォトレジストパターンPR1を除去した段階が示されている。シリサイドブロック膜BKがどの領域に形成されるかについては、本実施の形態2も上記実施の形態1と同様であるので、ここではその繰り返しの説明は省略する。

【0191】

次に、図46に示されるように、上記ステップS13に相当するステップS13aで、 サイドウォールスペーサSWを等方性エッチングする(図42のステップS13a)。な お、図46では、ステップS13aのエッチングを行う前の段階(すなわち図45の段階 )における、サイドウォールスペーサSWを構成する絶縁膜IL3の表面の位置を、点線 で示してある。

【0192】

ステップS13aの等方性エッチングの条件などは、上記実施の形態1のステップS1 3の等方性エッチングの条件などと同様であるので、ここではその繰り返しの説明は省略 する。概略だけ述べると、ステップS13aの等方性エッチングは、絶縁膜IL3よりも 絶縁膜IL2がエッチングされにくい条件(エッチング条件)で、エッチングを行う。ま た、ステップS13aの等方性エッチングでは、絶縁膜IL3よりも半導体基板SBがエ ッチングされにくいような条件(エッチング条件)で、エッチングを行うことが好ましい 。また、ステップS13aの等方性エッチングは、ウェットエッチングが好ましい。 【0193】

上記実施の形態1のステップS13と同様に、本実施の形態2のステップS13aにお いても、サイドウォールスペーサSWを構成している絶縁膜IL3が選択的にエッチング され、サイドウォールスペーサSWを構成している絶縁膜IL2は、エッチングが抑えら れる。また、ステップS13aは等方性のエッチングであるため、サイドウォールスペー サSWを構成している絶縁膜IL3は、横方向にもエッチング(サイドエッチング)され る。このため、ステップS13aのエッチング工程を行うと、サイドウォールスペーサS Wの厚みが小さく(薄く)なる。すなわち、ステップS13aのエッチング工程の前後で 、サイドウォールスペーサSWの厚みが小さく(薄く)なる。

【0194】

つまり、ステップS13aのエッチング工程の前は、サイドウォールスペーサSWの厚 みはほぼ上記厚みT4であったが、ステップS13aのエッチング工程を行うと、サイド ウォールスペーサSWの厚みは、厚みT4よりも小さな厚みT5となる(T5<T4)。 10

20

[0195]

また、ステップS13aのエッチングを行うことにより、サイドウォールスペーサSW を構成する絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する部分の端部 EGが、サイドウォールスペーサSWを構成する絶縁膜IL3の側面よりも突出した状態 になる。ここで、サイドウォールスペーサSWを構成する絶縁膜IL3の側面は、側壁絶 縁膜SPおよび絶縁膜IL2を介してゲート電極GEに隣接している側とは反対側の側面 に対応している。

(36)

【0196】

本実施の形態2のステップS13aが、上記実施の形態1のステップS13と相違して いるのは、本実施の形態2のステップS13aでは、シリサイドブロック膜BKを形成し た状態で、ステップS13aの等方性エッチングを行うことである。MISFETQ1用 のサイドウォールスペーサSWとMISFETQ2用のサイドウォールスペーサSWのう ち、MISFETQ2用のサイドウォールスペーサSWはシリサイドブロック膜BKで覆 われ、一方、MISFETQ1用のサイドウォールスペーサSWは、シリサイドブロック 膜BKで覆われていない。

【0197】

このため、MISFETQ1用のサイドウォールスペーサSWについては、ステップS 13aでエッチングされて、そのサイドウォールスペーサSWを構成する絶縁膜IL2の 半導体基板SB(p型ウエルPW1)上に延在する部分の端部EGが、サイドウォールス ペーサSWを構成する絶縁膜IL3の側面よりも突出した状態になる。一方、MISFE TQ2用のサイドウォールスペーサSWについては、シリサイドブロック膜BKで覆われ ているため、ステップS13aではエッチングされず、そのサイドウォールスペーサSW を構成する絶縁膜IL2の半導体基板SB(p型ウエルPW2)上に延在する部分の端部 EGが、サイドウォールスペーサSWを構成する絶縁膜IL3の側面とほぼ一致(整合) した状態になる。これ以外については、ステップS13aは、上記ステップS13と基本 的には同じである。

【0198】

以降の工程は、本実施の形態2も、上記実施の形態1の製造工程と同様である。

【0199】

すなわち、ステップS17を行って、金属シリサイド層SLを形成する。具体的には、 図47に示されるように、半導体基板SBの主面(主面全面)上に、ゲート電極GE、サ イドウォールスペーサSW、ソース・ドレイン領域SDおよびシリサイドプロック膜BK を覆うように、金属膜MEを形成する。この際、MISFETQ1用のゲート電極GEお よびソース・ドレイン領域SD上にはシリサイドプロック膜BKが形成されていなかった ため、金属膜MEは、MISFETQ1用のゲート電極GEおよびソース・ドレイン領域 SDに接触している。一方、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域 SDに接触している。一方、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域 SD上にはシリサイドプロック膜BKが形成されているため、MISFETQ2用 のゲート電極GEおよびソース・ドレイン領域SDは、シリサイドブロック膜BKで覆わ れていない領域を除き、金属膜MEに接触していない。それから、熱処理により、金属膜 MEと、ゲート電極GE(を構成するSi)およびソース・ドレイン領域SD(を構成す るSi)とを反応させることにより、図48に示されるように、金属シリサイド層SLを 形成する。その後、未反応の(余剰の)金属膜MEは除去し、図48は、この段階が示さ れている。

[0200]

MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SDについては、その上にシリサイドブロック膜BKを形成しなかったため、MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SDのほぼ全体の上部(上層部)に金属シリサイド層SLが形成される。一方、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDについては、一部を除き、その上にシリサイドブロック膜BKを形成した。このため、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDのうち、シ

10

30

20

リサイドブロック膜 B K で覆われなかった部分の上部(上層部)には金属シリサイド層 S L が形成されるが、シリサイドブロック膜 B K で覆われた部分には金属シリサイド層 S L は形成されない。すなわち、MISFETQ2用のソース・ドレイン領域 S D のうち、シリサイドブロック膜 B K で覆われた部分には、金属膜MEとソース・ドレイン領域 S D との反応層(金属シリサイド層 S L )は形成されず、また、MISFETQ2用のゲート電 G E との反応層(金属シリサイド層 S L )は形成されない。

【0201】

それから、図49に示されるように、ステップS18で、半導体基板SBの主面(主面 全面)上に、ゲート電極GE、サイドウォールスペーサSW、金属シリサイド層SLおよ びシリサイドプロック膜BKを覆うように、絶縁膜IL5を形成してから、ステップS1 9で、絶縁膜IL5上に絶縁膜IL6を形成する。絶縁膜IL6の形成後、必要に応じて 、絶縁膜IL3の上面をCMP法で研磨するなどして絶縁膜IL6の上面の平坦性を高め ることもできる。

それから、図50に示されるように、ステップS20で、絶縁膜IL6,IL5の積層 膜にコンタクトホールCTを形成する。コンタクトホールCTの形成法は、上記図19お よび図20を参照して説明したのと同様である。それから、ステップS21で、コンタク トホールCT内に導電性のプラグPGを形成する(埋め込む)。その後、図51に示され るように、プラグPGが埋め込まれた絶縁膜IL6上に絶縁膜IL7を形成し、ダマシン 法を用いて配線M1を形成する。このようにして、半導体装置が製造される。 【0203】

本実施の形態2でも、上記実施の形態1とほぼ同様の効果を得ることができるが、以下 の点が、上記実施の形態1と相違している。

【0204】

すなわち、上記実施の形態1では、ステップS13でサイドウォールスペーサSWを等 方性エッチングしてサイドウォールスペーサSWの厚みを小さくした後で、ステップS1 5,S16でシリサイドブロック膜BKを形成し、その後にステップS17で金属シリサ イド層SLを形成している。一方、本実施の形態2では、ステップS15,S16でシリ サイドブロック膜BKを形成した後で、ステップS13аでサイドウォールスペーサSW を等方性エッチングしてサイドウォールスペーサSWの厚みを小さくし、その後にステッ プS17で金属シリサイド層SLを形成している。

[0205]

上記実施の形態1および本実施の形態2では、ステップS13,S13aでサイドウォ ールスペーサSWを等方性エッチングしてサイドウォールスペーサSWの厚みを薄くした ときに、絶縁膜IL3よりも絶縁膜IL2がエッチングされにくい条件でエッチングを行 う。このため、ステップS13,S13aを行うと、サイドウォールスペーサSWを構成 する絶縁膜IL2の半導体基板SB(p型ウエルPW1)上に延在する部分の端部(EG )が、サイドウォールスペーサSWを構成する絶縁膜IL3の側面よりも突出した状態に なる。この状態は、上記実施の形態1よりも、本実施の形態2の方が、ステップS17で 金属シリサイド層SLを形成する工程まで維持されやすい。

[ 0 2 0 6 ]

すなわち、本実施の形態2では、ステップS13aを行った後、ステップS15,S1 6を行わずにステップS17(金属シリサイド層SL形成工程)に移行できる。このため 、本実施の形態2では、シリサイドブロック膜BKで覆われていないサイドウォールスペ ーサSWにおいて、ステップS16のエッチング(絶縁膜IL4のエッチング)で、絶縁 膜IL3の側面よりも突出した部分の絶縁膜IL2が、ステップS16のエッチング工程 でエッチングされずにすむ。

[ 0 2 0 7 ]

このため、ソース・ドレイン領域SD上に金属シリサイド層SLを形成した際に、金属 50

40

10

20

シリサイド層 S L の端部(チャネル形成領域に対向する側の端部)がチャネル形成領域に 近づくことをできるだけ防止するという観点では、上記実施の形態1よりも本実施の形態 2の方が、更に有利である。従って、本実施の形態2では、金属シリサイド層 S L を形成 した際に、金属シリサイド層 S L の端部がチャネル形成領域に近づいてしまうのを、より 的確に抑制または防止でき、リーク電流をより的確に抑制することができる。このため、 半導体装置の性能の更なる向上を図ることができる。

【0208】

一方、上記実施の形態1では、ステップS13のサイドウォールスペーサSWの等方性 エッチング工程は、ステップS14の活性化のための熱処理である活性化アニールの前に 行うことができる。ステップS14の活性化アニールは、半導体装置の製造プロセスの中 で、最も高温の熱処理であり、そのような高温の熱処理(活性化アニール)を行うと、サ イドウォールスペーサSW(の絶縁膜IL3)はエッチングされにくい状態になりやすい 。このため、ステップS13,S13aのエッチング工程が行いやすいという観点では、 本実施の形態2よりも上記実施の形態1の方が、有利である。このため、半導体装置の製 造工程を適切に管理しやすいという点では、上記実施の形態1は特に好適である。 【0209】

また、ゲート電極同士の間隔(W1,W3)が狭く、上記図23~図28で説明したような問題が生じやすいのは、金属シリサイドSLを形成するMISFET(すなわちシリサイドブロック膜BKで覆わないMISFET)であり、例えばメモリ(SRAMやフラッシュメモリなど)のメモリセルを形成した領域である。本実施の形態2では、シリサイドブロック膜BKで覆われないMISFETについては、ステップS13aでサイドウォールスペーサSWの厚みを小さくすることにより、上記図23~図28で説明したような問題が生じるのを防止することができる。一方、シリサイドブロック膜BKを形成して金属シリサイド層SLの形成を防ぐようなMISFETの場合、ゲート電極同士の間隔(W 1,W3)はそれほど狭くない。このため、本実施の形態2では、シリサイドブロック膜 BKを形成するMISFETについては、サイドウォールスペーサSWがシリサイドブロック膜 BKを形成するMISFETについては、サイドウォールスペーサSWがシリサイドブロック膜 BKを形成するMISFETについては、サイドウォールスペーサSWがシリサイドブロック膜

[0210]

なお、本実施の形態 2 の場合は、製造された半導体装置において、シリサイドブロック 膜 B K で覆われたサイドウォールスペーサ S W (M I S F E T Q 2 用のサイドウォールス ペーサ S W)の構造と、シリサイドブロック膜 B K で覆われないサイドウォールスペーサ S W (M I S F E T Q 1 用のサイドウォールスペーサ S W)の構造とが、以下の点で相違 したものとなる。すなわち、シリサイドブロック膜 B K で覆われたサイドウォールスペー サ S W (M I S F E T Q 2 用のサイドウォールスペーサ S W)よりも、シリサイドブロッ ク膜 B K で覆われていないサイドウォールスペーサ S W (M I S F E T Q 1 用のサイドウ ォールスペーサ S W)の方が、サイドウォールスペーサ S W (M I S F E T Q 1 用のサイドウ オールスペーサ S W)の方が、サイドウォールスペーサ S W (M I S F E T Q 2 用のサイドブロック膜 B K で覆われたサイドウォールスペーサ S W (M I S F E T Q 2 用のサイドウォールスペーサ S W)の厚みは、上記厚み T 4 に相当し、シリサイドブロッ ク膜 B K で覆われていないサイドウォールスペーサ S W (M I S F E T Q 1 用のサイドウ ォールスペーサ S W)の厚みは、上記厚み T 5 に相当し、T 5 < T 4 が成り立つためであ る。

次に、本実施の形態2の変形例(第2変形例)について、図52~図56を参照して説 明する。図52~図56は、本実施の形態2の変形例の半導体装置の製造工程中の要部断 面図である。本実施の形態2の変形例を、ここでは第2変形例と称することとする。 【0212】

第 2 変形例においては、上述した実施の形態 2 の製造工程に従ってステップ S 1 3 a( サイドウォールスペーサ S W の 等方性エッチング工程)までを行い、上記図 4 6 と同様の

10

40

図 5 2 の構造を得る。ここまでの工程は、第 2 変形例も、上述した実施の形態 2 と同様で あるため、ここではその繰り返しの説明は省略する。 【 0 2 1 3 】

それから、ステップS17を行って、金属シリサイド層SLを形成するが、このステッ プS17は、上記実施の形態1でも説明したように、金属膜MEを形成する工程と、熱処 理により金属膜MEとソース・ドレイン領域SDおよびゲート電極GEの各上部(上層部 )とを反応させる工程と、未反応の(余剰の)金属膜MEを除去する工程とを有している 。未反応の(余剰の)金属膜MEを除去する工程の後で、2回目の熱処理を行う場合もあ る。

【0214】

金属膜MEは、例えばスパッタリング法などを用いて形成することができるが、ステッ プS13aの後で、金属膜MEを形成する前に、半導体基板SBを洗浄処理(ウェット洗 浄処理)することが好ましい。この洗浄処理を、金属膜MEの成膜前の洗浄処理と称する こととする。この金属膜MEの成膜前の洗浄処理は、半導体基板SBをウェット洗浄する 処理である。金属膜MEの成膜前の洗浄処理の後は、速やかに金属膜MEの成膜工程を行 うことが好ましい。

【0215】

この金属膜MEの成膜前の洗浄処理は、エッチング作用を有する場合がある。例えば、 フッ酸の水溶液などを用いて、金属膜MEの成膜前の洗浄処理を行うことができる。金属 膜MEの成膜前の洗浄処理がエッチング作用を有していれば、ソース・ドレイン領域SD 上などに自然酸化膜が形成されていたとしても、この自然酸化膜を除去して、シリサイド ブロック膜BKで覆われていないソース・ドレイン領域SDに金属膜MEが確実に接触す るように、金属膜MEを形成することができる。これにより、自然酸化膜が金属シリサイ ド層SLの形成を阻害するのを、より的確に防止することができる。 【0216】

しかしながら、シリサイドブロック膜 B K で覆われていないサイドウォールスペーサ S W において、絶縁膜 I L 3 の側面よりも突出した部分の絶縁膜 I L 2 が、金属膜 M E の成膜前の洗浄処理により、エッチングされてしまう場合があり、図 5 3 には、その場合の金属膜 M E の成膜前の洗浄処理を行った直後の状態が示されている。

【0217】

すなわち、ステップS13aの等方性エッチングを行うと、シリサイドブロック膜BK で覆われていないサイドウォールスペーサSWにおいて、半導体基板SB(p型ウエルP W1)上に延在する部分の絶縁膜IL2の端部(EG)が、サイドウォールスペーサSW を構成する絶縁膜IL3の側面よりも突出した状態になる(図52参照)。この絶縁膜I L3の側面よりも突出した部分の絶縁膜IL2が、金属膜MEの成膜前の洗浄処理により 、エッチングされてしまうのである(図53参照)。つまり、金属膜MEの成膜前の洗浄 処理において、シリサイドブロック膜BKで覆われていないサイドウォールスペーサSW を構成する絶縁膜IL2のうち、そのサイドウォールスペーサSWを構成する絶縁膜IL 3の側面よりも突出した部分が、エッチングされる。

【0218】

以降の工程は、上述した実施の形態2の製造工程と同様である。すなわち、金属膜ME の成膜前の洗浄処理を行った後、図54に示されるように、半導体基板SBの主面(主面 全面)上に、ゲート電極GE、サイドウォールスペーサSW、ソース・ドレイン領域SD およびシリサイドブロック膜BKを覆うように、金属膜MEをスパッタリング法などを用 いて形成(堆積)する。それから、熱処理により、金属膜MEと、ゲート電極GE(を構 成するSi)およびソース・ドレイン領域SD(を構成するSi)とを反応させることに より、金属と半導体の反応層である金属シリサイド層SLを形成し、その後、未反応の( 余剰の)金属膜MEを除去する。図55は、未反応の(余剰の)金属膜MEを除去した段 階が示されている。未反応の(余剰の)金属膜MEを除去した後、更に2回目の熱処理を 行う場合もある。 10

[0219]

MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SDについては、その上にシリサイドブロック膜BKを形成しなかったため、MISFETQ1用のゲート電極GEおよびソース・ドレイン領域SDのほぼ全体の上部(上層部)に金属シリサイド層SLが形成される。一方、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDについては、一部を除き、その上にシリサイドブロック膜BKを形成した。このため、MISFETQ2用のゲート電極GEおよびソース・ドレイン領域SDのうち、シリサイドブロック膜BKで覆われなかった部分の上部(上層部)には金属シリサイド層SLが形成されるが、シリサイドブロック膜BKで覆われた部分には金属シリサイド層SL は形成されない。

(40)

【0220】

それから、図56に示されるように、ステップS18で絶縁膜IL5を形成してから、 ステップS19で絶縁膜IL5上に絶縁膜IL6を形成し、ステップS20で絶縁膜IL 6,IL5の積層膜にコンタクトホールCTを形成し、ステップS21で、コンタクトホ ールCT内に導電性のプラグPGを形成する(埋め込む)。その後、プラグPGが埋め込 まれた絶縁膜IL6上に絶縁膜IL7を形成し、ダマシン法を用いて配線M1を形成する 。このようにして、半導体装置が製造される。

第2変形例の場合も、上述した実施の形態2とほぼ同様の効果を得ることができるが、 以下の点が、上述した実施の形態2と相違している。

すなわち、第2変形例の場合は、シリサイドブロック膜BKで覆われていないサイドウ ォールスペーサSWにおいて、絶縁膜IL3の側面よりも突出した部分の絶縁膜IL2が 、金属膜MEの成膜前の洗浄処理により、エッチングされている。このエッチングの分、 第2変形例は、実施の形態2に比べると、ソース・ドレイン領域SD上に金属シリサイド 層SLを形成した際に、金属シリサイド層SLの端部(チャネル形成領域に対向する側の 端部)がチャネル形成領域に近づく虞がある。

しかしながら、洗浄処理は、積極的なエッチング工程ではないため、そのエッチング作 用は、一般的なエッチング工程に比べて小さい。このため、サイドウォールスペーサSW において、絶縁膜IL3の側面よりも突出した部分の絶縁膜IL2がエッチングされる程 度を、第2変形例における金属膜MEの成膜前の洗浄処理時と、上記実施の形態1の第1 変形例におけるステップS16のエッチング時とで比べると、第2変形例における金属膜 MEの成膜前の洗浄処理時の方が小さくなりやすい。

【0224】

このため、ソース・ドレイン領域SD上に金属シリサイド層SLを形成した際に、金属シリサイド層SLの端部(チャネル形成領域に対向する側の端部)がチャネル形成領域に 近づくことをできるだけ防止するという観点では、第2変形例は、上記実施の形態1の第 1変形例よりも有利である。

 $\begin{bmatrix} 0 & 2 & 2 & 5 \end{bmatrix}$ 

このため、上述した実施の形態2だけでなく、第2変形例の場合も、金属シリサイド層 SLを形成した際に、金属シリサイド層SLの端部がチャネル形成領域に近づいてしまう のを抑制または防止でき、リーク電流を抑制することができるという効果を得られる。但 し、その効果は、シリサイドブロック膜BKで覆われていないサイドウォールスペーサS Wにおいて、絶縁膜IL3の側面よりも突出した部分の絶縁膜IL2が、金属膜MEの成 膜前の洗浄処理でエッチングされるのを抑制した方が、より大きくなる。

【 0 2 2 6 】

ー方、第2変形例の場合は、金属膜MEの成膜前の洗浄処理において、シリサイドブロック膜BKで覆われていないサイドウォールスペーサSWで、絶縁膜IL3の側面よりも突出した部分の絶縁膜IL2がエッチングされるとしても、ソース・ドレイン領域SD上

10

30

20

10

20

30

などに自然酸化膜が形成されている場合にその自然酸化膜を除去しやすい。このため、シ リサイドブロック膜BKで覆われていないソース・ドレイン領域SDに金属膜MEが確実 に接触するように、金属膜MEを形成することができ、自然酸化膜が金属シリサイド層S Lの形成を阻害するのを、より的確に防止することができる。 [0227]以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、 本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変 更可能であることは言うまでもない。 【符号の説明】 [0228] BK シリサイドブロック膜 CT. CT2 コンタクトホール ΕG 端 部 EX エクステンション領域 GE ゲート電極 GI ゲート絶縁膜 IL1,IL2,IL3,IL4,IL5,IL6,IL7 絶縁膜 IL15,IL16,IL17 絶縁膜 IL15a エッチング残り LM 積層膜 M1,M2 配線 M E 金属膜 PG, PG2 プラグ PR1 フォトレジストパターン PW1, PW2 p型ウエル Q1,Q2,Q3,Q4,Q5,Q6 MISFET SB 半導体基板 SD, SD2 ソース・ドレイン領域 SL, SL2 金属シリサイド層 SP 側壁絶縁膜 ST 素子分離領域 SW,SW2 サイドウォールスペーサ

(41)

(42)

【図2】



## 【図3】

【図4】











図 6

*図 7* GE



【図8】

【図10】



【図9】









【図12】





【図13】



【図14】











【図18】

【図19】



⊠ 20 CT SW / SL ( SW CT ( IL6 IL6 CT SW BK (IL5 SW CT  【図21】



【図22】



🗵 22  $\begin{array}{c|c} \mathsf{IL7} & \mathsf{IL7} & \mathsf{IL7} \\ & \mathsf{SW} & \mathsf{M1} & \mathsf{M1} & \mathsf{SW} \\ \mathsf{C} & \mathsf{PG} & \mathsf{CT} & \mathsf{PG} & \mathsf{IL5} \\ & \mathsf{PG} & \mathsf{CT} & \mathsf{BK} & \mathsf{IL5} \\ & \mathsf{IL6} & \mathsf{IL6} \end{array}$ IL7 SW M1 M1 SW SL PG(CT PG(CT | IL5 / IL6 



【図24】







【図26】







【図28】





【図30】











【図33】



【図34】

【図35】











【図37】



【図39】



【図40】



【図38】

【図42】



図 42



【図43】







【図45】

ST SD

SW

図 45 BK(IL4) SW S₩ SW IL2 L3 GE GE IL3 IL2 L3 L2 IL2 IL3 s⊤ <sup>SD</sup> SD ST SD ST EG EX GIQ1 EX EX GI Q2 EX

SB

SP PW2 SP

【図46】



【図47】







【図50】





【図51】











【図55】



【図56】



フロントページの続き

(51) Int.CI.				ΓI						テーマコード(参考)
H01L 21/768	(20	06.01)		ŀ	101L	_ 21/	90		С	
	-	-								
(72)発明者 岩崎 敏	文									
神奈川県川崎市中原区下沼部1753番地 ルネサスエレクトロニクス株式会社内										
Fターム(参考) 4M104	AA01	BB01	BB14	BB20	BB21	BB30	DD02	DD07	DD08	DD17
	DD18	DD37	DD43	DD75	DD78	DD84	EE09	EE12	EE14	EE17
	FF14	FF22	GG09	GG10	GG14					
5F033	HH11	HH21	HH32	HH33	JJ18	JJ19	JJ33	KK01	KK25	MM01
	MM12	MM13	NN06	NN07	PP06	PP15	PP27	QQ08	QQ09	QQ11
	QQ13	QQ16	QQ19	QQ25	QQ31	QQ33	QQ35	QQ37	QQ48	QQ70
	QQ73	RR04	RR06	SS11	SS15	TT08				
5F048	AC01	AC03	BA01	BB02	BB06	BB07	BB08	BB11	BB12	BC02
	BC06	BE03	BF02	BF06	BF07	BF11	BF15	BF16	BF17	BG12
	BG13	DA25	DA27	DA30						
5F140	AA00	AA10	AA24	AB03	AC32	BA01	BD09	BE02	BE07	BE08
	BF04	BF11	BF18	BF19	BG10	BG12	BG14	BG28	BG38	BG52
	BG53	BG54	BG58	BH14	BH15	BJ08	BJ09	BJ11	BJ13	BJ15
	BJ17	BJ27	BK02	BK13	BK21	BK28	BK29	BK30	BK34	BK39
	CA03	CB01	CB04	CB08	CC01	CC03	CC04	CC08	CC12	CE07
	CF04									