# (12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号 **特開2004-63860** 

(P2004-63860A) (43) 公開日 平成16年2月26日 (2004.2.26)

(51) Int.Cl. <sup>7</sup> HO1L 21/301 HO1L 21/28 HO1L 21/338 HO1L 29/47 HO1L 29/78	F I HO1L HO1L HO1L HO1L HO1L 審査講求 未	21/78 21/28 3 29/78 6 29/78 6 29/78 6 請求 請求項	U 3 O 1 B 3 5 2 F 3 5 2 N 3 5 2 T の数 16 O L	テーマコー) 4M104 5F102 5F140 (全 30 頁)	<sup>、</sup> (参考) 最終頁に続く
(21) 出願番号 (22) 出願日	特願2002-221078 (P2002-221078) 平成14年7月30日 (2002.7.30)	<ul> <li>(71)出願人</li> <li>(74)代理人</li> <li>(74)代理人</li> <li>(74)代理人</li> <li>(74)代理人</li> <li>(74)代理人</li> <li>(74)代理人</li> <li>(74)代理人</li> </ul>	000005821 松下電器産業 大阪府門真市 100077931 弁理士 前田 100094134 弁理士 小山 100110939 弁理士 竹内 100113262 弁理士 竹内 100113265 弁理士 六内 100115059 弁理士 今江	株 式 子 門 耳 1 の の の の の の の の の の の の の の	6番地 凝 貢 に続く

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】コストの低減および歩留まりの向上を図ること ができ、高耐圧,低損失の炭化珪素の半導体装置および その製造方法を提供する。

【解決手段】本発明のウェハでは、炭化珪素の劈開面で ある第1の切断方向と第2の切断方向とに沿って複数の ショットキーダイオード(素子)9が配置しており、各 ショットキーダイオード9におけるショットキー電極6 は、その側面が2つの切断方向に沿うように平行四辺形 の平面形状で設けられている。ウェハを分離してチップ を形成するときには、切断方向が劈開方向に沿っている ため、大きな欠陥の発生を伴わずに容易にダイシングを 行なうことができる。また、限られたチップ面積の中で 電極面積を大きく取ることができるため、得られる電流 量を多くすることができる。

【選択図】 図1



【特許請求の範囲】 【請求項1】 炭化珪素からなる半導体基板と、 上記半導体基板の上にエピタキシャル成長により設けられた炭化珪素層と、 上記炭化珪素層の上方に設けられた第1電極と を備える半導体装置であって、上記半導体装置の平面形状における輪郭を構成する辺のう ち、互いに平行でない少なくとも2つの辺が、上記半導体基板の劈開面とほぼ平行である ことを特徴とする半導体装置。 【請求項2】 請求項1に記載の半導体装置において、 上記輪郭を構成する辺のうちのすべてが、上記半導体基板の劈開面とほぼ平行であること を特徴とする半導体装置。 【請求項3】 請求項1または2に記載の半導体装置において、 上記第1電極の平面形状におけるすべての辺は、上記半導体基板の劈開面とほぼ平行に形 成されていることを特徴とする半導体装置。 【請求項4】 請求項1~3のうちいずれか1つに記載の半導体装置において、 上記半導体基板は、六方晶構造における{ 0 0 0 1 }面から10度以内の傾き でオフカットされた主面を有しており、 上記劈開面は{ 1 - 1 0 0 }面であることを特徴とする半導体装置。 【請求項5】 請求項1~4のうちいずれか1つに記載の半導体装置において、 上記半導体装置は、ウェハをダイシングすることにより得られたことを特徴とする半導体 装置。 【請求項6】 請求項1~5のうちいずれか1つに記載の半導体装置において、 上記半導体装置の上記輪郭は、平行四辺形であることを特徴とする半導体装置。 【請求項7】 請求項1~6のうちいずれか1つに記載の半導体装置において、 上記半導体装置の上記輪郭における辺あるいは上記第1電極の平面形状における辺のうち の少なくとも1つが、上記基板上のステップとほぼ垂直に形成されていることを特徴とす る半導体装置。 【請求項8】 請求項1~7のうちいずれか1つに記載の半導体装置において、 上記炭化珪素層と上記第1電極とはショットキー接合を形成しており、 上記半導体基板の下面上には、上記半導体基板とオーミック接合を形成する第2電極をさ らに備えるショットキーダイオードであることを特徴とする半導体装置。 【請求項9】 請求項1~7のうちいずれか1つに記載の半導体装置において、 上記炭化珪素層は、上記半導体基板よりも高抵抗で,第1導電型の第1領域と、上記第1 領域の上において上記第1領域と接合する第2導電型の第2領域とを含み、 上記半導体基板の下面上に、上記半導体基板とオーミック接触する第2電極をさらに備え るPNダイオードであることを特徴とする半導体装置。 【請求項10】 請求項1~7のうちいずれか1つに記載の半導体装置において、 上記炭化珪素層は、上記半導体基板の上に位置し,上記半導体基板よりも高抵抗で第1導 電 型 の ド リ フ ト 領 域 と 、 上 記 炭 化 珪 素 層 の 上 部 の 一 部 に 設 け ら れ た 第 2 導 電 型 の ウ ェ ル 領 域と、上記ウェル領域内に設けられた第1導電型のソース領域とを含み、 上記炭化珪素層の一部の上にはゲート絶縁膜が設けられており、

50

10

20

30

上記炭化珪素層の上には、上記ウェル領域のうち上記ソース領域と上記ドリフト領域とに はさまれた部分のうち少なくとも一部の上に、上記ゲート絶縁膜を挟んで設けられたゲー ト電極と、上記ウェル領域と上記ソース領域とに接合して設けられたソース電極とを上記 第1電極としてさらに備える縦型MISFETであることを特徴とする半導体装置。 【請求項11】 請求項1~7のうちいずれか1つに記載の半導体装置において、 上記炭化珪素層は半絶縁性を示し、 上記炭化珪素層の上には、動作領域を有する動作層が設けられており、 上記動作層の上には、上記動作領域とショットキー接合を形成するゲート電極と、上記ゲ ート電極の側方に位置するソース電極およびドレイン電極とが、上記第1電極として設け 10 られているMESFETであることを特徴とする半導体装置。 【請求項12】 請求項1~7のうちいずれか1つに記載の半導体装置において、 上記炭化珪素層は、ソース領域およびドレイン領域を有する動作領域を含み、 上記炭化珪素層の一部の上には、ゲート絶縁膜が設けられており、 上 記 炭 化 珪 素 層 の 上 に 上 記 ゲ ー ト 絶 縁 膜 を 挟 ん で 設 け ら れ た ゲ ー ト 電 極 と 、 上 記 ソ ー ス 領 域の上に設けられたソース電極と、上記ドレイン領域の上に設けられたドレイン領域とが 、上記第1電極として設けられている横型MISFETであることを特徴とする半導体装 置。 【請求項13】 20 炭化珪素基板からなるウェハ上に炭化珪素層をエピタキシャル成長させる工程(a)と、 上記炭化珪素層の上方に、複数の電極を形成する工程(b)と、 上記ウェハを複数のチップに分離する工程(c)と を備える半導体装置の製造方法であって、 上記工程(c)では、互いに平行でない少なくとも2つの切断線が上記半導体基板の劈開 面とほぼ平行となるように切断を行なうことを特徴とする半導体装置の製造方法。 【請求項14】 請求項13に記載の半導体装置の製造方法において、 上記工程(c)では、全ての切断線が上記半導体基板の劈開面とほぼ平行となるように切 断を行うことを特徴とする半導体装置の製造方法。 30 【請求項15】 請求項13または14に記載の半導体装置の製造方法において、 上記工程(c)では、ダイシングにより上記ウェハを切断することを特徴とする半導体装 置の製造方法。 【請求項16】 請求項13~15のうちいずれか1つに記載の半導体装置の製造方法において、 上記工程(b)では、上記電極の平面形状におけるすべての辺を、上記半導体基板の劈開 面とほぼ平行に形成することを特徴とする半導体装置の製造方法。 【発明の詳細な説明】  $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 40 【発明の属する技術分野】 本発明は、高耐圧、大電流用に使用される炭化珪素半導体パワーデバイスに関する。 [0002]【従来の技術】 近年、高耐圧,大電流を得るためのパワーデバイスを形成するための材料として、以前の 主流であったシリコン(Si)半導体のかわりに炭化珪素(SiC)半導体を用いる開発 が進められている。 [0003]炭化珪素半導体は、シリコン半導体と比較して1桁程度高い絶縁破壊電界を有している。 そのため、炭化珪素半導体を用いてPN接合やショットキー接合を形成した場合には、空 50

(3)

乏層を狭くしても逆耐圧を維持することができるという利点があり、デバイス厚さを薄く することが可能である。さらに、炭化珪素半導体は、高い濃度のキャリアのドーピングが 可能であるためオン抵抗の低減を図ることができ、高耐圧低損失のパワーデバイスの実現 が可能な材料として期待されている。

【 0 0 0 4 】

このような炭化珪素半導体は様々な結晶系を有しており、その例としては立方晶の3C-SiC、六方晶の4H‐SiCおよび6H‐SiC、菱面体晶の15R‐SiCなどが挙 げられる。このなかで、立方晶の3C-SiCは、2.2eVの低いバンドギャップエネ ルギーと、1.2MV/cm程度の低い絶縁破壊電界を有している。それに対して、六方 晶の4H‐SiCおよび6H‐SiCは、3eV以上の高いバンドギャップエネルギーと 、2.0MV/cm程度の高い絶縁破壊電界を有している。ここで、デバイスには高耐圧 低損失の炭化珪素半導体を用いることが好ましいので、六方晶の4H‐SiCおよび6H -SiCを選択するのが好ましいといえる。

[0005]

現在のところ六方晶の炭化珪素半導体ウェハで入手できるのは、( 0 0 0 1 ) 面の主面を有するものが主流である。

【 0 0 0 6 】

パワーデバイスとしては、高いキャリア濃度を有する低抵抗ウェハ上に、低いキャリア濃度を有し,耐圧を維持するための高抵抗層をエピタキシャル成長させたものを用いる。ここで、(0001)ジャスト面を主面とする低抵抗ウェハの上に高抵抗層を成長させると、ウェハ表面では、テラス幅の広さに起因して高抵抗層の原料化学種が2次元核成長して、異なる方向性で合体して双晶が形成されてしまう。このように結晶性の悪い高抵抗層が形成されると、デバイスの耐圧が低下してしまう。

【 0 0 0 7 】

そこで、ウェハとして、( 0 0 0 1 )ジャスト面ではなく( 0 0 0 1 ) )面から数度傾いた主面を有するオフカット基板を用いることにより、結晶性の高い高 抵抗層を形成する方法が採用されている。オフカット基板では、( 0 0 0 1 ) ジャスト面を主面とする基板と比較して、ステップの密度が高くテラス幅が狭い。そのた め、オフカット基板上に高抵抗層の原料化学種を供給すると、原料化学種が飛来して成長 表面上のステップまで移動して、いわゆるステップフロー成長モードで結晶が成長する。 【0008】

現在、主面が結晶面から < 1 1 - 2 0 > 方向あるいは < 1 - 1 0 0 > 方向に傾いたオフカット基板が流通している。 < 1 1 - 2 0 > 方向にオフカ ットされた基板表面では、 < 1 1 - 2 0 > 方向と垂直な < 1 - 1 0 0 > 方向にステップが形成され、 < 1 - 1 0 0 > 方向にオフカットされた基板 表面では、 < 1 - 1 0 0 > 方向と垂直な < 1 1 - 2 0 > 方向にステ ップが形成される。オフ角の傾きは大きすぎると本来の面と異なる面がでるおそれが生じ るので、オフ角の傾きは10度以内であることが好ましい。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

ー般的に、半導体装置(デバイス)は、多数の素子を一括して作りこんだウェハを、素子 40 ごとに分離して複数のチップとする工程を経て形成される。この方法では、単一の素子を 個々に作り込む方法よりも製造コストが低減される。それに加えて、工程途中では小面積 のチップよりも大面積のウェハのほうが取扱いが容易であるという利点を有する。 【0010】

図3(a)は、シリコン(Si)半導体を用いた半導体装置の製造工程のうちで,ウェハ からチップを切り出す工程を示す概略図である。通常では、(100)面を主面 とするウェハ21を用いて、第1の切断方向と、それとほぼ垂直な第2の切断方向とに沿 って切断分離することにより、長方形のチップが形成される。このとき、シリコンの硬度 は大きくないので、任意の方向に向かって容易にウェハを切断することができる。 【0011】

10

20

20

炭化珪素(SiC)を用いた半導体装置においても、シリコン半導体と同じようにウェハ を分離切断してチップを形成する。六方晶の炭化珪素のウェハを用いる場合には、オリフ ラと垂直な < 1 1 - 2 0 >方向を第1の切断方向として、第1の切断方向と垂 直な方向を第2の切断方向として、その両方向に沿って切断を行なう。この切断は、ダイ ヤモンドなどの硬い物質の細かな砥粒がついたブレードと呼ばれる刃を回転することによ り行われる。

【0012】

【発明が解決しようとする課題】

しかしながら、炭化珪素はダイヤモンドに次いでモース硬度の高い材料であるため、切断 を繰り返すにしたがってブレードが著しく劣化してしまう。すると、ウェハの切断時にブ 10 レードの刃が接触して失われる領域(以下では切りしろと示す)が大きくなって素子の取 れ数が少なくなるので、コストが高くなるという不具合が生じてしまう。

【0013】

また、ダイシング時に欠陥が発生して素子の動作領域付近にまで到達することもあり、素子の耐圧低下の原因になるとともに歩留まりが低下してしまう。

【0014】

本発明の目的は、上述の問題点に鑑み、ウェハの切断を容易化する手段を講ずることにより、コストの削減と歩留まりの向上とを図りつつ、高耐圧,低損失の炭化珪素の半導体装置およびその製造方法を提供することにある。

[0015]

【課題を解決するための手段】

本発明の半導体装置は、炭化珪素からなる半導体基板と、上記半導体基板の上にエピタキ シャル成長により設けられた炭化珪素層と、炭化珪素層の上方に設けられた第1電極とを 備える半導体装置であって、上記半導体装置の平面形状における輪郭を構成する辺のうち 、互いに平行でない少なくとも2つの辺が、上記半導体基板の劈開面とほぼ平行であるこ とを特徴とする。

**[**0016**]** 

これにより、従来よりもウェハの切断を容易にすることができるので、刃の劣化の抑制と 切りしろの幅の削減とを図ることができる。したがって、素子の取れ数を多くすることが できるとともに、コストを削減することができる。さらに、欠陥の発生が抑制されるので 30 、歩留まりの向上を図ることもできる。

[0017]

上記輪郭を構成する辺のうちのすべてが、上記半導体基板の劈開面とほぼ平行であることが好ましい。

[0018]

上記第1電極の平面形状におけるすべての辺は、上記半導体基板の劈開面とほぼ平行に形成されていることにより、限られたチップ面積の中で電極面積を大きく取ることができ、 得られる電流量を多くすることができる。

[0019]

上記半導体基板は、六方晶構造における{ 0 0 0 1 }面から10 以内の傾き 40 でオフカットされた主面を有しており、上記劈開面は{ 1 -1 0 0 }面であっ てもよい。

[0020]

上記半導体装置は、ウェハをダイシングすることにより得られたことが好ましい。

[0021]

上記半導体装置の輪郭は、平行四辺形であることにより、ウェハの切断方向が2つであるので、少ないセット回数で切断を行うことができる。

上記半導体装置の輪郭における辺あるいは上記第1電極の平面形状における辺のうちの少なくとも1つが、上記基板上のステップとほぼ垂直に形成されていることにより、より正 50

(5)

(6) 確に劈開面に沿ってダイシングを行うことができる。 [0023]上記炭化珪素層と上記第1電極とはショットキー接合を形成しており、上記半導体基板の 下 面 上 に は 、 上 記 半 導 体 基 板 と オ ー ミ ッ ク 接 合 を 形 成 す る 第 2 電 極 を さ ら に 備 え る シ ョ ッ トキーダイオードであってもよい。 [0024]上記炭化珪素層は、上記半導体基板よりも高抵抗で,第1導電型の第1領域と、上記第1 領域の上において上記第1領域と接合する第2導電型の第2領域とを含み、上記半導体基 板の下面上に、上記半導体基板とオーミック接触する第2電極をさらに備えるPNダイオ ードであってもよい。 [0025]上記炭化珪素層は、上記半導体基板の上に位置し,上記半導体基板よりも高抵抗で第1導 電型のドリフト領域と、上記炭化珪素層の上部の一部に設けられた第2導電型のウェル領 域と、上記ウェル領域内に設けられた第1導電型のソース領域とを含み、上記炭化珪素層 の一部の上には、ゲート絶縁膜が設けられており、上記炭化珪素層の上には、上記ウェル 領域のうち上記ソース領域と上記ドリフト領域とにはさまれた部分のうち少なくとも一部 の上に、ゲート絶縁膜を挟んで設けられたゲート電極と、上記ウェル領域と上記ソース領 域とに接合して設けられたソース電極とを上記第1電極としてさらに備える縦型MISF ETであってもよい。 [0026]上記炭化珪素層は半絶縁性を示し、上記炭化珪素層の上には、動作領域を有する動作層が 設けられており、上記動作層の上には、上記動作領域とショットキー接合を形成するゲー ト電極と、上記ゲート電極の側方に位置するソース電極およびドレイン電極とが、上記第 1 電極として設けられているMESFETであってもよい。 上 記 炭 化 珪 素 層 は 、 ソ ー ス 領 域 お よ び ド レ イ ン 領 域 を 有 す る 動 作 領 域 を 含 み 、 上 記 炭 化 珪 素層の一部の上には、ゲート絶縁膜が設けられており、上記炭化珪素層の上に上記ゲート 絶縁膜を挟んで設けられたゲート電極と、上記ソース領域の上に設けられたソース電極と 、上記ドレイン領域の上に設けられたドレイン領域とが、上記第1電極として設けられて いる横型MISFETであってもよい。 [0028]本発明の半導体装置の製造方法は、炭化珪素基板からなるウェハ上に炭化珪素層をエピタ キシャル成長させる工程(a)と、上記炭化珪素層の上方に、複数の電極を形成する工程 ( b ) と、上記ウェハを複数のチップに分離する工程( c ) とを備える半導体装置の製造 方法であって、上記工程(c)では、互いに平行でない少なくとも2つの切断線が上記半 導体基板の劈開面とほぼ平行となるように切断を行なうことを特徴とする。 これにより、切断面が半導体基板の劈開面にほぼ一致するので、従来よりも容易にウェハ を切断することができる。したがって、切断に用いる刃の劣化を抑制し、切りしろの幅を 狭くすることができる。したがって、素子の取れ数を多くすることができるとともに、コ ストの削減を図ることができる。さらに、欠陥の発生を抑制することができるので、歩留 まりの向上を図ることができる。

20

10

30

40

[0030]上記工程(c)では、全ての切断線が上記半導体基板の劈開面とほぼ平行となるように切 断を行うことが好ましい。

**(**0 0 3 1 **)** 

上記工程(c)では、ダイシングにより上記ウェハを切断することにより、より工程の容 易にすることができる。

上記工程(b)では、上記電極の平面形状におけるすべての辺を、上記半導体基板の劈開 50

面とほぼ平行に形成することにより、限られたチップ面積の中で電極面積を大きく取るこ とができるので、電流量の多い半導体装置を得ることができる。 [0033]【発明の実施の形態】 以下に、複数の素子が形成されたウェハを分離してチップを形成する際に、平行でない少 なくとも2つの方向の分離を劈開面に沿って行なう本発明について説明する。 [0034](第1の実施の形態) 図1(a),(b)は、第1の実施形態において、複数のショットキーダイオード(素子 )が設けられたウェハを示す平面図およびI-I線における断面図である。 10 [0035]図1(a)に示すように、本実施形態のウェハでは、第1の切断方向と第1の切断方向か ら60度傾いた第2の切断方向とに沿って複数のショットキーダイオード(素子)9が配 置しており、各ショットキーダイオード9におけるショットキー電極6およびボンディン グパッド7は、その側面が2つの切断方向に沿うように設けられている。 [0036]図1(b)に示すように、本実施形態のウェハには、( 0 0 0 1 )面から< - 2 0 > 方向に 8 度の傾きでオフカットされた主面を有し,濃度 1 × 1 0 <sup>1</sup> 1 1 <sup>8</sup> cm<sup>-3</sup> ~ 5 × 1 0 <sup>1 9</sup> cm<sup>-3</sup> 程度の n 型不純物を含む 4 H - S i C からなる半 導 体 基 板 1 が 用 い ら れ て い る 。 そ し て 、 半 導 体 基 板 1 の 上 面 ( 主 面 ) 上 に は 、 半 導 体 基 板 20 1よりも低濃度のn型キャリアを含み,厚さ10µmの炭化珪素の高抵抗層2が設けられ ている。高抵抗層2の上部には、動作領域8と、動作領域8の側方を囲み,p型不純物を 含むガードリング3とが設けられている。そして、高抵抗層2のうちガードリング3の外 縁部の上を覆うように,厚さ1µmの高フィールド酸化膜5が設けられており、高抵抗層 2 のうち動作領域 8 およびガードリング 3 の内縁部の上から高フィールド酸化膜 5 の上に 亘って厚さ200nmのニッケル(Ni)からなるショットキー電極6が設けられている 。ショットキー電極6の上には、厚さ数μmのアルミニウム(A1)からなるボンディン グパッド7が設けられている。半導体基板1の下面(裏面)上には、厚さ200nm程度 のニッケルからなるオーミック電極4が設けられている。 [0037]30 なお、本明細書中では、半導体基板1のうち高抵抗層2と接する面を上面(主面)として 、オーミック電極4と接する面を下面(裏面)として、その方向に上下を規定する。また 、本明細書において、動作領域とは、素子の動作のための電流が流れる領域を示すものと する。 [0038] 次に、本実施形態の半導体装置の製造方法について図2(a)~(c)を参照しながら説 明する。 図 2 ( a ) ~ ( c )は、 第 1 の実 施 形 態 の 半 導 体 装 置 の ウ ェ 八 を 示 す 断 面 図 で あ る。 [0039]まず、図2(a)に示す工程で、( 0 0 0 1 )面から< 1 1 -2 0 40 > 方向に 8 度の傾きでオフカットされた主面を有し,濃度 1 × 1 0 <sup>1 8</sup> c m <sup>- 3</sup> ~ 5 × 10<sup>19</sup> cm<sup>-3</sup>程度のn型キャリアを含む4H-SiCからなる半導体基板1を用意 する。そして、半導体基板1の主面上に、熱CVD法により、シラン(Sin H₂n+ 2)やプロパン(C2H<sub>6</sub>)などの原料ガス,水素(H2)などのキャリアガスおよび 窒素ガス(N, )などのドーパントガスを供給することにより、基板よりも低キャリア 濃度の高抵抗層2をエピタキシャル成長させる。例えば、600Vの耐圧を示すショット キーダイオードを得るためには、高抵抗層 2 の厚さを 1 0 μ m 以上として、キャリア濃度 を濃度1×10<sup>15</sup> cm<sup>-3</sup> ~1×10<sup>16</sup> cm<sup>-3</sup> に設定することが望ましい

[0040]

次に、高抵抗層2の上に、厚さ1μmの酸化シリコン(SiO₂)膜を堆積して、フォ トリソグラフィー法およびドライエッチング法によりパターニングすることにより、注入 マスク(図示せず)を形成する。  $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$ そして、注入マスクの上から、p型不純物として,30KeVの注入エネルギーでボロン (B)をイオン注入する。このとき、欠陥の発生を抑制するために、基板温度を500 以上の温度に保ってイオン注入を行なう。なお、p型不純物として、ボロンのかわりにア ルミニウムを用いてもよい。 [0042]その後、注入マスクを除去してから、アルゴン(Ar)や窒素などの不活性ガス雰囲気中 10 で1500 以上の温度で活性化アニールを行なう。これにより、高抵抗層2のうち動作 領域 8 の側方を囲む部分に、注入量 1 × 1 0 <sup>1 5</sup> c m <sup>- 2</sup> のボロンを含む帯状のガー ドリング3を形成する。ここで、動作領域8の平面形状は平行四辺形(菱形を含む)であ 1 -2 0 >方向と概ね平行になるように設定する。 り、その各辺が< 1 [0043]次に、図2(b)に示す工程で、半導体基板1の下(裏面)面上に厚さ200nm程度の ニッケルを蒸着した後、アルゴンや窒素などの不活性ガス雰囲気中において,温度100 0 で2分間前後の熱処理を行なうことにより、オーミック電極4を形成する。その後、 オーミック電極4の下面上に厚さ1µm程度の金(Au)膜(図示せず)を蒸着する。 [0044]20 次に、CVD法により、高抵抗層2の上面上に厚さ1um程度のシリコン酸化膜を形成し て、フォトリソグラフィー法およびフッ酸エッチング法を行なうことにより、ガードリン グ3の外縁部の上を覆う帯状の高抵抗フィールド酸化膜5を形成する。このとき、ガード リング3のうち少なくとも内縁部は露出させた状態にしておく。 [0045]次に、図2(c)に示す工程で、高抵抗層2の上面上に、真空蒸着法により厚さ200n mのニッケルを堆積して、フォトリソグラフィー法およびウェットエッチング法によって パ タ ー ニ ン グ す る こ と に よ り 、 高 抵 抗 層 2 の 動 作 領 域 8 お よ び ガ ー ド リ ン グ 3 の 内 縁 部 の 上から高抵抗フィールド酸化膜5の上に亘ってショットキー電極6を形成する。ここで、 ショットキー 電極 6 の外 側 面 の エッジ部 が 、 高 抵 抗 フィー ル ド 酸 化 膜 5 を 挟 ん で ガー ド リ 30 ング3の上にくるように設定する。また、ショットキー電極6の平面形状は平行四辺形で あり、その各辺が< 1 1 -2 0 >方向と概ね平行になるように設定する。 [0046]次に、不活性ガス中において400 程度の温度で5分間の熱処理を行なうことにより、 動作時におけるリーク電流を抑制することができる。 [0047]その後、基板上に厚さ数μm程度のアルミニウムを蒸着して、フォトリソグラフィー法お よびウェットエッチング法によりパターニングを行なうことにより、ワイヤーボンディン グのボンディングパッド7を形成する。以上の工程により、本実施形態のウェハを得るこ とができる。 40 [0048]なお、動作領域8,ショットキー電極6の平面形状は平行四辺形となっており、その頂点 は、電界集中を避けるために50µm以上の曲率半径をもって丸められている。このよう に、複数のショットキーダイオードが形成されたウェハはダイシング工程を経てチップと なるが、以下にそのダイシング工程について説明する。 [0049]まず、ダイシング装置にセットされたウェハを、< 1 1 -2 0 >方向に設定さ れた第1の切断方向に合わせて切断する。続いて、ウェハを固定している試料台を60度 だけ回転させて第2の切断方向に合わせて切断する。この方法によれば、全ての切断方向 を< 1 1 -2 0 >方向にほぼ平行とすることにより、平行四辺形の平面形状を 50

(8)

有するチップを得ることができる。  $\begin{bmatrix} 0 & 0 & 5 & 0 \end{bmatrix}$ 六方晶で( 0 0 0 1 )面を主面とするウェハの壁界面は{ 1 - 1 0 0 1 - 1 0 0 }面は( 0 0 0 1 )面と垂直で、< }面であり、 { 1 1 - 2 0 > 方向と平行である。ダイシングによって得られる切断面が主面に対 してほぼ垂直であるから、 < 1 1 - 2 0 > 方向に平行にカットすれば、切断面 はほぼ { 1 - 1 0 0 } 面となる。本発明では( 0 0 0 1 )面から数 度オフカットされた主面をもつ基板を用いるが、オフ角が10度以内と小さいので切断面 はほぼ { 1 - 1 0 0 } 面となる。 10 ここで、く 1 1 - 2 0 > 方向に合わせて切断を行なうと、実際の切断面は { 1 - 1 0 0 } 面と一致する場合もあれば、ずれが生じる場合もある。特に、主面 がオフカットされたウェハでは、そのオフカットの角度の分だけずれてダイシング装置に セットされるので、チップの切断面にはオフカット角程度にずれが生じうる。しかし、た とえ{ 1 -1 0 0 }面から数度のずれが生じた場合にも、従来よりも劈開面に 近い切断面でダイシングを行なうことができるので、効果を得ることができる。以上述べ た壁界面からのずれという観点からも、ウェハのオフカットの角度は10度以内であるこ とが好ましい。 [0052]次に、チップをリードフレームにダイボンディングし、ショットキー電極6をリードフレ 20 -ムにワイヤ-ボンディングした後、樹脂封止してパッケ-ジングする。以上の工程によ り、本実施形態の半導体装置(チップ)を形成することができる。 [0053]ところで、本実施形態では、ウェハ上に素子を形成してチップに分離するときの基準とし て、オリフラのかわりにステップを基準としてもよい。ウェハメーカーは、炭化珪素基板 におけるオリフラの方向は結晶軸から最大で10度もずれていると公言しているため、オ リフラよりステップを基準としたほうが正確に劈開面を知ることができる。以下に、その 方法について具体的に説明する。 [0054] 0 0 1 )面から < 1 1 - 2 0 > 方向にオフカットされたウェハ ( 30 -100 > 方向にステップが存在しており、この< 1 -1 には、 < 1 > 方向に沿ったステップから30。あるいは90。だけ傾いた方向で切断すると { 0 - 1 0 0 } 面の切断面が得られる。本実施形態においては、ステップを基準と 1 して、これらの{ 1 -1 0 0 }面のうち< 1 -1 0 0 >方向から9 0。傾いた面を平行四辺形の第1の辺の面とする。 [0055]そして、注入マスクの位置合わせ時やショットキー電極6およびボンディングパッド7の 形成時には、上記のステップと垂直な第1の辺に沿ってウェハの方向あわせを行なう。 [0056]その後、ウェハをダイシングする際には、上記のステップと垂直な方向を第1の切断方向 40 として切断を行なう。その後、第1の方向から60度あるいは120度傾いた第2の方向 に沿って切断を行なう。 [0057]次に、本実施形態の方法によりウェハをダイシングしたときに失われる部分の幅(切りし ろ)の測定結果について、従来の切断方法の測定結果と比較しながら説明する。この測定 では、( 0 0 0 1 )面から< 1 1 - 2 0 >方向に 8 °傾けてオフカ ットされた直径2インチの4H-SiCの基板を用いた。そして、その基板の上に複数の 素子が形成されたものを10枚用意して、1枚のブレードを用いて切断を繰り返した。 [0058]

図 3 (a)は、従来の切断方向を示す概略図である。この方法では、オリフラと垂直な < 50

(9)

1 1 - 2 0 > 方向が第1の切断方向となり、第1の切断方向と垂直な方向が第 2の切断方向となるように設定して、辺の長さが2mmのチップ領域が並ぶ直径2インチ のウェハの切断を行った。本明細書中では、チップ領域とはウェハにおいて1つの素子に 割り当てられる領域のことをいい、実際に得られるチップの大きさにダイシングにより失 われる領域(切りしろ)の大きさを足した面積を有している。

(10)

図11(a)は、従来の方法により炭化珪素のウェハを切断したときの切りしろの測定結 果を示す表図である。図11(a)に示すように、処理枚数が増加するに従って、第1の 切断方向,第2の切断方向のいずれにおいても切りしろが大きくなっている。この切りし ろの増大はプレードの劣化に起因している。プレードの劣化はシリコン半導体など他の材 料を切断するときにも起こるが、炭化珪素半導体はダイヤモンドに次いでモース硬度の大 きな材料であるため、特に顕著な劣化が起こる。

【 0 0 6 0 】

[0059]

また、オリフラに平行な第1の切断方向では、処理枚数が1枚目のときの切りしろが50 µmで10枚目のときの切りしろが100µmであるのに対し、オリフラに垂直な第2の 切断方向では、処理枚数が1枚目のときの切りしろが50µmで10枚目のときの切りし ろが200µmであった。これからわかるように、オリフラに垂直な方向では、処理枚数 の増加に伴う切りしろの拡大の割合が大きい。従来では、この切りしろを確保するために 、ウェハ上の素子間距離を250µm程度に大きく設定する必要があった。

[0061]

図4は、従来において、処理枚数が10枚目のときのウェハから切断されたチップの拡大 図である。オリフラと平行な第1の切断方向の端面における凹凸は比較的緩やかであるが 第2の切断方向の端面では大きな凹凸が生じており、チップのエッジ付近では、端面から 500µm程度にかけて表面層が剥離しているのが多く見られた。 【0062】

これは、第1の切断方向はへき開方向の< 1 1 -2 0 >方向にほぼ沿っているので、小さな応力で切断を行なうことができるが、第2の切断方向は劈開面に沿っていないため、切断時には大きな応力がかかって欠けが生じたり、さらに、結晶軸方向に沿ったミクロなへき開が起こってしまうことに起因する。このような欠けやへき開がおこると、

。 【 0 0 6 3 】

図3(b)は、本実施形態の切断方向を示す概略図である。この測定では、辺の長さが2 mmおよび3.4mmのチップ領域が並ぶ直径2インチのウェハをダイシングして、失わ れた領域の幅を求めた。

広い領域の切りしろが必要になるだけでなく半導体素子の耐圧低下の原因となってしまう

【0064】

図11(b)は、本実施形態の方法により炭化珪素のウェハを切断したときの切りしろの 測定結果を示す表図である。図11(b)に示すように、第1の切断線,第2の切断線と もに、切りしろは処理枚数1枚目で50µm、処理枚数10枚目で100µmであった。 また、チップ端に大きな欠けは見られなかった。そのため、ウェハ上の素子間の間隔を、 従来よりも短い150µm程度に設定することができる。

【 0 0 6 5 】

本実施形態では、ウェハの切断線を劈開面に合わせるため、従来よりも容易にダイシング を行なうことができる。これにより、チップの欠けなどを発生しにくくすることができ、 ダイシングに用いるブレード等の刃の劣化を抑制することができ、切りしろの幅を狭くす ることができる。これにより、素子の取れ数を多くすることができ、さらに、コストの削 減を図ることができる。

[0066]

また、 劈開面に沿って切断を行うとウェハにかかる応力を低減することができるため、 従 来と比較して欠陥の発生を抑制することができる。これにより、 欠陥が素子の動作領域に 50

20

10

まで延びることに起因する素子の耐圧低下を防ぐことができ、歩留まりを向上させること ができる。 [0067]さらに、チップの平面形状に対応させて、平行四辺形の平面形状のショットキー電極6を 形成することにより、限られたチップ面積の中で、電極面積を大きく取ることができ、得 られる電流量を多くすることができる。  $\begin{bmatrix} 0 & 0 & 6 & 8 \end{bmatrix}$ また、切断する方向は従来と同じ2方向であるので、ダイシング装置において、切断方向 を変えるときにウェハを回転させてセットする回数の増加を伴うこともない。  $\begin{bmatrix} 0 & 0 & 6 & 9 \end{bmatrix}$ 10 (第2の実施の形態) 図5(a),(b)は、第2の実施形態において、複数のショットキーダイオード(素子 )が形成されたウェハを示す平面図およびV-V線における断面図である。 [0070]図5(a)に示すように、本実施形態のウェハでは、第1の切断方向と、第1の切断方向 から 6 0 度 傾 い た 第 2 , 第 3 の 切 断 方 向 と に よ っ て 区 切 ら れ た チ ッ プ 領 域 内 に 複 数 の シ ョ ットキーダイオード(素子)9が配置しており、各ショットキー電極6およびボンディン グパッド7は、その側面が3つの切断方向に平行な三角形の平面形状を有している。その 三角形の頂点は、電界集中を避けるために50μm以上の曲率半径をもって丸められてい る。その他の構造,製造方法は第1の実施形態の記載事項と同様であるので説明を省略す 20 る。 ウェハを分離するときには、ウェハをダイシング装置の試料台上にセットして第1の切断 方向で切断した後に、試料台を60度だけ回転させて第2の切断方向で切断し、さらに試 料台を60度回転させて第3の切断方向で切断する。 [0072] 以下に、本実施形態の方法によりウェハをダイシングしたときに失われる部分の幅(切り しろ)の測定結果について図11(c)を参照しながら説明する。この測定は、長さ2m mの各辺を有する三角形のチップ領域を有する直径2インチのウェハをダイシングするこ とにより行った。 30 [0073]図11(c)は、本実施形態の方法により炭化珪素のウェハを切断したときの切りしろの 測 定 結 果 を 示 す 表 図 で あ る 。 図 7 に 示 す よ う に 、 第 1 の 切 断 方 向 で は 、 切 り し ろ が 処 理 枚 数1枚目で50μm,処理枚数10枚目で120μmであった。第2の切断方向では、切 りしろは処理枚数1枚目で50μm,10枚目で110μm、第3の切断方向では、切り しろは処理枚数1枚目で50µm,10枚目で120µmであった。また、チップ端に大 きな欠けは見られなかった。そのため、ウェハ上の素子間の間隔を、従来よりも短い15 0µm程度に設定することができる。 [0074]本実施形態では、ウェハの切断線を劈開面に合わせるため、従来よりも容易にダイシング 40 を行なうことができる。これにより、ダイシングに用いるブレード等の刃の劣化を抑制す ることができ、切りしろの幅を狭くすることができる。これにより素子の取れ数を多くす ることができ、さらに、コストの削減を図ることができる。 [0075] また、 劈開面に沿って切断を行うとウェハにかかる応力を低減することができるため、 従 来と比較して欠陥の発生を抑制することができる。これにより、欠陥が素子の動作領域に まで延びることに起因する素子の耐圧低下を防ぐことができ、歩留まりを向上させること ができる。 [0076]さらに、チップの平面形状に対応させて、平行四辺形の平面形状のショットキー電極6を 50 形成することにより、限られたチップ面積の中で、電極面積を大きく取ることができ、得 られる電流量を多くすることができる。 [0077](第3の実施形態) 図 6 ( a ) , ( b ) は、第 3 の実施形態において、複数の P N ダイオード(素子)が設け られたウェハを示す平面図および VI - VI 線における断面図である。 図6(a)に示すように、本実施形態のウェハでは、第1の切断方向と第1の切断方向か ら 6 0 度 傾 い た 第 2 の 切 断 方 向 と に 沿 っ て 複 数 の P N ダ イ オ ー ド (素子) 2 0 が 配 置 し て おり、各PNダイオード20における第2電極17およびボンディングパッド18は、そ 10 の側面が2つの切断方向に沿うように平行四辺形の平面形状で設けられている。 [0079]図6(b)に示すように、本実施形態のウェハには、( 0 0 0 1 )面から< - 2 0 > 方向に 8 度の傾きでオフカットされた主面を有し,濃度 1 × 1 0<sup>1</sup> 1 <sup>8</sup> cm<sup>-3</sup> 以上の n 型 キャリアを含む 4 H - S i C からなる半導体基板 1 1 を用いる。 半 導 体 基 板 1 1 の 上 に は 、 半 導 体 基 板 1 1 よ り も 低 い 濃 度 の n 型 キ ャ リ ア を 含 む 第 1 領 域 13 a と、第1領域13 a の上に設けられ,高濃度の p 型不純物を含む第2領域13 b と 第2領域13bの上に設けられ,第2領域13bよりも高い濃度のp型不純物を含むp 層14とからなる炭化珪素層12が設けられている。炭化珪素層12には、動作領域 19の側方を囲むように数µmの深さの溝15が設けられており、メサ構造が形成されて 20 いる。  $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 炭化珪素層12のうちp^ 層14の上には、p^ 層14とオーミック接触し,アルミ ニウムとニッケルとが交互に積層された厚さ200nm程度の第2電極(p型オーミック 電極)17が設けられており、第2電極17の上にはボンディンパッド18が設けられて いる。  $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$ 半導体基板11の下面(裏面)上には、ニッケルからなる厚さ200nm程度の第1電極 (n型オーミック電極)16が設けられており、第1電極16の下面上には、金膜(図示 せず)が設けられている。 30 [0082]次に、本実施形態のウェハの製造方法について図7(a)~(c)を参照しながら説明す る。 図 7 ( a ) ~ ( c ) は、 第 3 の 実 施 形 態 の ウ ェ 八 状 態 の 半 導 体 装 置 の 製 造 工 程 を 示 す 断面図である。 [0083] まず、図7(a)に示す工程で、( 0 0 0 1 )面から< 1 1 0 > 方向に 8 度の傾きでオフカットされた主面を有し,濃度 1 × 1 0 <sup>1 8</sup> c m <sup>- 3</sup> c m <sup>- 3</sup>以上のn型キャリアを含む4H-SiCからなる半導体基板11を用意する。 [0084]そして、半導体基板1の主面上に、熱CVD法により、シランやプロパンなどの原料ガス 40 ,水素(H<sub>2</sub>)などのキャリアガスおよび窒素ガスなどのドーパントガスを供給するこ とにより、基板よりも低キャリア濃度の炭化珪素層12をエピタキシャル成長させる。例 えば、600Vの耐圧を示すPNダイオードを得るためには、炭化珪素層12の厚さを1 0µm以上として、キャリア濃度を濃度1×10<sup>15</sup> cm<sup>-3</sup> ~1×10<sup>16</sup> cm<sup>-</sup> 3 に設定することが望ましい。 [0085] 次に、図7(b)に示す工程で、基板上からアルミニウムまたはボロンをイオン注入する ことにより、炭化珪素層12の上部にp型の第2領域13bを形成する。このとき、炭化 珪素 層 1 2 のうち第 2 領域 1 3 b を除く領域は第 1 領域 1 3 a となる。ここで、第 2 領域 13 b は、少なくとも第 1 領域 1 3 a の n 型キャリア濃度の 1 0 倍以上である 1 × 1 0 <sup>1</sup> 50

<sup>7</sup> cm<sup>-3</sup> ~ 1 × 1 0<sup>1 8</sup> cm<sup>-3</sup> の p 型キャリア濃度を有することが好ましく、また、動作時に発生する空乏層が第 1 領域 1 3 a にまで到達しないような深さ,例えば 1 µ m程度の深さに設定される。

【 0 0 8 6 】

次に、第2領域13bの上部にアルミニウムまたはボロンをイオン注入することにより、 炭化珪素層21のうち第2領域13bの上に位置する部分(最表面)に、濃度1×10<sup>1</sup> <sup>8</sup> cm<sup>-3</sup> 以上のp型不純物を含むp<sup>+</sup> 層14を形成する。このp<sup>+</sup> 層14によ り、後に形成される第2電極17と第2領域13bとの間にオーミック接合を形成するこ とができる。その後、ボロンまたはアルミニウムを活性化するために、不活性ガス雰囲気 中において1500 以上の温度で30分間の活性化アニール処理を行なう。 【0087】

次に、フォトリソグラフィーおよびドライエッチングにより、各辺が < 1 1 - 2 0 > 方向と平行な平行四辺形の動作領域 1 9 の側方を囲むように、数 μ m の深さを有する 溝 1 5 を終端構造として形成する。これによりメサ構造が形成される。ここで、溝 1 5 は 、少なくとも P N 接合が形成される部分よりも深く形成する。

[0088]

次に、図7(c)に示す工程で、半導体基板11の下面(裏面)上に厚さ200nm程度 のニッケルを蒸着した後、アルゴンや窒素などの不活性ガス雰囲気中において,温度10 00 で2分間前後の熱処理を行なうことにより第1電極(n型オーミック電極)16を 形成する。その後、オーミック電極4の下面上に厚さ1µm程度の金膜(図示せず)を蒸 着する。

20

50

10

[0089]

次に、炭化珪素層12のうちp<sup>+</sup> 層14の上に、レジストを堆積させてフォトリソグラフィーによりパターニングした後、厚さ200nm程度のアルミニウムとニッケルとの積 層膜を蒸着してリフトオフすることにより、各辺が< 1 1 - 2 0>方向と平行な 平行四辺形の第2電極(p型オーミック電極)17を形成する。その後、オーミック特性 を得るためにアルゴンや窒素などの不活性ガス雰囲気中において,温度1000 で2分 間前後の熱処理を行なう。

[0090]

その後、基板上に厚さ1µm程度のアルミニウムを蒸着して、フォトリソグラフィー法お 30 よびウェットエッチング法によりパターニングを行なうことにより、ワイヤーボンディン グのボンディングパッド18を形成する。以上の工程により、本実施形態のウェハを得る ことができる。

【0091】

なお、 p<sup>+</sup> 層14,動作領域19,第2電極17の平面形状は平行四辺形となっており 、その頂点は、電界集中を避けるために50µm以上の曲率半径をもって丸められている 。このように、複数のショットキーダイオードが形成されたウェハはダイシング工程を経 てチップとなるが、以下にそのダイシング工程について説明する。

[0092]

まず、ダイシング装置にセットされたウェハを、 < 1 1 -2 0 > 方向に設定さ 40 れた第1の切断方向に合わせて切断する。続いて、ウェハを固定している試料台を60度 だけ回転させて第2の切断方向に合わせて切断する。この方法によれば、全ての切断方向 を < 1 1 -2 0 > 方向にほぼ平行とすることにより、平行四辺形の平面形状を 有するチップを得ることができる。

【 0 0 9 3 】

六方晶で(0001)面を主面とするウェハの壁界面は{1-100} }面であり、{1-100}面は(0001)面と垂直で、
1-20>方向と平行である。ダイシングによって得られる切断面が主面に対してほぼ垂直であるから、<11-20>方向に平行にカットすれば、切断面はほぼ{1-100}}面となる。本発明では(0001)面から数 度オフカットされた主面をもつ基板を用いるが、オフ角が10度以内と小さいので切断面 はほぼ { 1 - 1 0 0 } 面となる。 [0094] ここで、< 1 1 - 2 0 > 方向に合わせて切断を行なうと、実際の切断面は { 1 - 1 0 0 } 面と一致する場合もあれば、ずれが生じる場合もある。特に、主面 がオフカットされたウェハでは、そのオフカットの角度の分だけずれてダイシング装置に セットされるので、チップの切断面にはオフカット角程度にずれが生じうる。しかし、た -1 0 0 }面から数度のずれが生じた場合にも、従来よりは劈開面に とえ { 1 近い方向でダイシングを行なうことができるので、効果を得ることができる。以上述べた 壁界面からのずれという観点からも、ウェハのオフカットの角度は10度以内であること 10 が好ましい。 [0095]次に、チップをリードフレームにダイボンディングし、第2電極17をリードフレームに ワイヤーボンディングした後、樹脂封止してパッケージングする。以上の工程により、本 実施形態の半導体装置(チップ)を形成することができる。 [0096]ところで、本実施形態では、ウェハ上に素子を形成してチップに分離するときの基準とし て、第1の実施形態と同様にステップを基準としてもよい。 [0097]次に、本実施形態の方法によりウェハをダイシングしたときに失われる部分の幅(切りし 20 ろ)の測定結果について、図12(a)を参照しながら説明する。この測定は、第1の実 施形態と同様の方法を用いて、辺の長さが2mmおよび3.4mmのチップ領域が並ぶ直 径2インチのウェハをダイシングして、失われた領域の幅を求めた。 [0098]図12(a)は、本実施形態の方法により炭化珪素のウェハを切断したときの切りしろの 測 定 結 果 を 示 す 表 図 で あ る 。 図 1 2 ( a )に 示 す よ う に 、 第 1 の 切 断 線 , 第 2 の 切 断 線 と もに、切りしろは処理枚数1枚目で50μm、処理枚数10枚目で100μmであった。 また、チップ端に大きな欠けは見られなかった。そのため、ウェハ上の素子間の間隔を従 来よりも短い150µm程度に設定することができる。  $\begin{bmatrix} 0 & 0 & 9 & 9 \end{bmatrix}$ 30 本実施形態では、第1の実施形態と同様の効果を得ることができるので、その記載は省略 する。 [0100](第4の実施形態) 図 8 ( a ) , ( b ) は、第 4 の実施形態において、複数の P N ダイオード(素子)が設け られたウェハを示す平面図および X - X 線における断面図である。 図8(a)に示すように、本実施形態のウェハでは、第1の切断方向と、第1の切断方向 から 6 0 度 傾 い た 第 2 , 第 3 の 切 断 方 向 と し て 区 切 ら れ た 領 域 内 に 複 数 の P N ダ イ オ ー ド 20が配置しており、第2電極(p型オーミック電極)17およびボンディングパッド1 40 8 は、その側面が 3 つの切断方向に平行な三角形の平面形状を有している。三角形の頂点 は、電界集中を避けるために50μm以上の曲率半径をもって丸められている。その他の 構造および製造方法は第1の実施形態の記載事項と同様であるので説明を省略する。 三角形の各辺は{ 1 - 1 0 0 } 面と平行な < 1 1 - 2 > 方 向 に 沿 0 っている。ウェハを分離するときには、ウェハをダイシング装置の試料台上にセットして 第1の切断方向で切断した後に、試料台を60度だけ回転させて第2の切断方向で切断し 、さらに試料台を60度回転させて第3の切断方向で切断する。 [0103]

以下に、本実施形態の方法によりウェハをダイシングしたときに失われる部分の幅(切り 50

しろ)の測定結果について図12(b)を参照しながら説明する。この測定は、辺の長さ が2mmの三角形のチップ領域を有する直径2インチのウェハをダイシングすることによ り行った。 図12(b)は、本実施形態の方法により炭化珪素のウェハを切断したときの切りしろの 測定結果を示す表図である。図12(b)に示すように、第1の切断方向,第2の切断方 向および第3の切断方向において、切りしろは処理枚数1枚目で50µm、処理枚数10 枚目で110µmでありほぼ同一の値を示した。また、チップ端に大きな欠けは見られな かった。そのため、ウェハ上の素子間の間隔を、従来よりも短い150µm程度に設定す ることができる。 10 [0105]本実施形態で得られる効果は、第2の実施形態と同様であるので説明を省略する。 [0106](第5の実施形態) 図 9 ( a ) , ( b )は、 第 5 の実 施 形 態 に お い て 、 複 数 の 二 重 注 入 絶 縁 ゲ ー ト 型 ト ラ ン ジ スタ(MOSFET)が設けられたウェハを示す平面図および IX - IX線におけ る断面図である。 [0107]図9(a)に示すように、本実施形態のウェハでは、第1の切断方向と第1の切断方向か ら 6 0 度 傾 い た 第 2 の 切 断 方 向 と に 沿 っ て 複 数 の 二 重 注 入 絶 縁 ゲ ー ト 型 ト ラ ン ジ ス タ (素 20 子)32が配置しており、各二重注入絶縁ゲート型トランジスタ32は、その側面が2つ の切断方向に沿うように平行四辺形の平面形状で設けられている。 [0108]図9(b)に示すように、本実施形態のウェハには、( 0 0 0 1 )面から < -20、>方向に8度の傾きでオフカットされた主面を有し,濃度1×10〜 1 <sup>8</sup> c m <sup>- 3</sup> 以上の n 型 キャリアを含む 4 H - S i C からなる半導体基板 2 1 を用いる。半 導体基板21の上には、ドリフト領域22aと,素子領域33内に三角形の平面形状で設 けられた複数のウェル領域23と,ウェル領域23内に設けられたソース領域24と,素 子領域33の側方を囲むように設けられたPNダイオード用の不純物注入層25と,不純 物注入層25の外側方を囲むように設けられた3本のガードリング26とを備える、厚さ 30 10µm程度の炭化珪素層22が設けられている。 [0109] そして、炭化珪素層22のうち1つのウェル領域23の中に形成されたソース領域24か ら,他のウェル領域23の中に形成されたソース領域24の上に亘って、厚さ200nm 程度のニッケルからなるゲート絶縁膜27が設けられており、ゲート絶縁膜27の上には 、厚さ200nm程度のアルミニウムからなるゲート電極31が設けられている。 炭化珪素層22のうち1つのウェル領域23内に設けられたソース領域24およびソース 領域24によって囲まれるウェル領域23の露出した部分の上に亘って、厚さ200nm 程 度 の ソ ー ス 電 極 2 9 が 設 け ら れ て お り 、 不 純 物 注 入 層 2 5 の 上 に は 、 厚 さ 2 0 0 n m 程 40 度のニッケルからなる第2電極34が設けられている。 半導体基板21の下面上には、厚さ200nm程度のニッケルからなるドレイン電極28 が設けられている。  $\begin{bmatrix} 0 & 1 & 1 & 1 \end{bmatrix}$ する。

【 0 1 1 2 】

まず、図10(a)に示す工程で、( 0 0 0 1 )面から< 1 1 -2 0 >方向に8度の傾きでオフカットされた主面を有し,濃度1×10<sup>1 8</sup> cm<sup>-3</sup> 以 上のn型キャリアを含む4H-SiCからなる半導体基板21を用意する。

【0113】

そして、半導体基板21の主面上に、熱CVD法により、シランやプロパンなどの原料ガス,水素などのキャリアガスおよび窒素ガスなどのドーパントガスを供給することにより、半導体基板21よりも低キャリア濃度の炭化珪素層22をエピタキシャル成長させる。 例えば、600Vの耐圧を示す二重注入絶縁ゲート型トランジスタを得るためには、炭化 珪素層22の厚さを10µm以上として、キャリア濃度を濃度1×10<sup>15</sup> cm<sup>-3</sup> 1×10<sup>16</sup> cm<sup>-3</sup> に設定することが望ましい。

【0114】

次に、 C V D 法により、炭化珪素層 2 2 の上面上に厚さ 3 µ m 程度のシリコン酸化膜( S i O<sub>2</sub> )(図示せず)を形成して、フォトリソグラフィーおよびドライエッチングによ 10 リパターニングすることにより、素子領域 3 3 の一部を開口する注入マスク(図示せず) を形成する。ここで、素子領域 3 3 とは、素子の動作のための電流が流れる領域をいう。 【 0 1 1 5 】

その後、注入欠陥の発生を抑制するために500 程度の温度に保持した状態で、アルミ ニウムまたはホウ素をイオン注入する。これにより、炭化珪素層22の素子領域33内に 、全ての辺が<11-20>方向に平行の複数の三角形の平面形状を有するウ ェル領域23を形成する。炭化珪素層22のうちウェル領域23を除く領域をドリフト領 域22aと呼ぶとすると、ウェル領域23は、少なくともドリフト領域22aの10倍以 上の1×10<sup>17</sup>~1×10<sup>18</sup> cm<sup>-13</sup>程度のn型不純物濃度を有することが 望ましく、1µm前後の深さを有することが望ましい。

[0116]

ウェル領域23を形成すると同時に、素子領域33の側方を囲むように、 PNダイオードのための不純物注入層25と、2µmの幅を有し,10µmの間隔があいた3本のガードリング26とを形成する。

**[**0 1 1 7 **]** 

次に、図10(b)に示す工程で、ウェル領域23用のマスクパターンをフッ酸で除去した後、CVD法により、炭化珪素層22の上面上に厚さ1μmのシリコン酸化膜(SiO 2 )(図示せず)を形成して、フォトリソグラフィーおよびドライエッチングによりパ ターニングすることにより、ウェル領域23の一部を開口する注入マスク(図示せず)を 形成する。その後、注入欠陥の発生を抑制するために500 程度の温度に保持した状態 で窒素またはリン(P)をイオン注入することにより、ウェル領域23の内部にソース領 域24を形成する。ソース領域24は、少なくともウェル領域23の10倍以上の1×1 0<sup>19</sup> ~1×10<sup>20</sup> cm<sup>-13</sup> 程度のn型キャリア濃度を有することが望ましく 、少なくとも動作時に発生する空乏層よりも深い3μm程度の深さで設けられることが望 ましい。

[0118]

なお、ウェル領域23およびソース領域24は、動作時にドリフト領域22aからのびる 空乏層とソース領域24からのびる空乏層とがウェル領域23内で接触するパンチスルー を回避できるように設定する。

**[**0 1 1 9 **]** 

40

20

30

続いて、注入マスクをフッ酸により除去した後、ウェル領域23およびソース領域24に 含まれるドーパントを活性化するために、1500 以上の高温で活性化アニールを行な う。

【 0 1 2 0 】

次に、炭化珪素層22の表面を清浄化した後、基板を石英管の中に保持して、バブリングした2.5SLM(2.51/min)の酸素を流しながら1100 の温度で3時間の加熱を行なうことにより、厚さ40nmの熱酸化膜(図示せず)を形成する。この熱酸化膜の厚さは、20V以上のゲート・ソース間耐圧を確保するに40nm以上とすることが望ましい。 【0121】

(16)

その後、熱酸化膜をパターニングすることにより、1つのウェル領域23の中に形成され たソース領域24から、他のウェル領域23の中に形成されたソース領域24の上に亘る ゲート絶縁膜27を形成する。 次に、基板の上面(主面)上を保護した状態で、半導体基板21の下面(裏面)上に自然 に形成されている熱酸化膜をバッファードフッ酸によって除去した後、厚さ200nm程 度のニッケルを蒸着することによりドレイン電極28を真空蒸着する。 [0123]次に、フォトリソグラフィーにより、炭化珪素層22の上面上にレジストを形成してパタ ーニングした後、厚さ200nmのニッケルを真空蒸着する。その後、基板を有機溶剤に 10 浸透させてレジストを除去し、リフトオフすることにより、1つのウェル領域23内に設 けられたソース領域24およびソース領域24によって囲まれるウェル領域23の露出し た部分の上に亘って、ソース電極29を形成する。このとき、炭化珪素層22のうち不純 物注入層25の上に第2電極34を形成することにより、PNダイオードを形成する。 続いて、ドレイン電極28と半導体基板21との接触およびソース電極29と炭化珪素層 22との接触をオーミック接合とするために、アルゴンまたは窒素等の不活性ガス中で、 1000 の温度で2分間のアニール(RTA)を行なう。  $\begin{bmatrix} 0 & 1 & 2 & 5 \end{bmatrix}$ 次に、図10(c)に示す工程で、炭化珪素層22の上に厚さ200nmのアルミニウム 20 を蒸着して、フォトリソグラフィーおよびウェットエッチングによってパターニングする ことにより、ゲート絶縁膜27の上にゲート電極31を形成する。 [0126] 次に、プラズマCVD等により、炭化珪素層22の上に厚さ1µmのシリコン酸化膜を堆 積することにより、ゲート電極31およびソース電極29を覆う層間絶縁膜(図示せず) を形成する。続いて、レジストを形成してフォトリソグラフィーとドライエッチングによ ってパターニングすることにより、層間絶縁膜を貫通してゲート電極31およびソース電 極29の上面に到達するヴィアホール(図示ぜず)を形成する。 **[**0 1 2 7 **]** その後、レジストを除去し、層間絶縁膜の上にアルミニウムを蒸着してパターニングする 30 ことにより、ヴィアホールを埋める厚さ 2 μ m の上部配線(図示せず)を形成する。以上 の工程により、ウェハ上に素子が形成される。 [0128]このように、複数の2重注入絶縁ゲート型トランジスタ(素子)が形成されたウェハは、 ダイシング工程を経てチップとなるが、以下にそのダイシング工程について説明する。 [0129]まず、ダイシング装置にセットされたウェハを、< 1 1 - 2 > 方向に設定さ 0 れた第1の切断方向に合わせて切断する。続いて、ウェハを固定している試料台を60度 だけ回転させて第2の切断方向に合わせて切断する。この方法によれば、全ての切断方向 を< 1 1 -2 0 >方向にほぼ平行とすることにより、平行四辺形の平面形状を 40 有するチップを得ることができる。 ここで、< 1 1 -2 0 >方向に合わせて切断を行なうと、実際の切断面は{ 0 0 } 面と一致する場合もあれば、ずれが生じる場合もある。特に、主面 1 - 1 がオフカットされたウェハでは、そのオフカットの角度の分だけずれてダイシング装置に セットされるので、チップの切断面にはオフカット角程度にずれが生じうる。しかし、た とえ { 1 - 1 0 0 } 面から数度のずれが生じた場合にも、従来よりは劈開面に 近い方向でダイシングを行なうことができるので、効果を得ることができる。 次に、チップをリードフレームにダイボンディングし、チップをリードフレームにワイヤ 50

(17)

ーボンディングした後、樹脂封止してパッケージングする。以上の工程により、本実施形 態の半導体装置(チップ)を形成することができる。 ところで、本実施形態では、ウェハ上に素子を形成してチップに分離するときの基準とし て、第1の実施形態と同様にステップを基準としてもよい。 [0133]次に、本実施形態の方法によりウェハをダイシングしたときに失われる部分の幅(切りし ろ)の測定結果について、図12(c)を参照しながら説明する。この測定は、第1の実 施形態と同様の方法を用いて、辺の長さが2mmおよび3.4mmのチップ領域が並ぶ直 径2インチのウェハをダイシングして、失われた領域の幅を求めた。 [0134]図12(c)は、本実施形態の方法により炭化珪素のウェハを切断したときの切りしろの 測定結果を示す表図である。図12(c)に示すように、第1の切断線では、切りしろは 処理枚数1枚目で50µm、処理枚数10枚目で100µmであり、第2の切断線では、 切りしろは処理枚数1枚目で50μm、処理枚数10枚目で110nmであった。また、 チップ端に大きな欠けは見られなかった。そのため、ウェハ上の素子間の間隔を、従来よ りも短い150μm程度に設定することができる。 本実施形態では、第1の実施形態と同様の効果を得ることができるので、その記載は省略 する。 [0136]なお、上記実施形態では、ひとつの素子領域に設けられるMOSFETのセル(ウェル領 域23)の数は8個であるが、本発明では他の数であってもよく、必要とする電流量に応 じてセルの数を調節することができる。 また、 本 実 施 形 態 で は 、 セ ル 形 状 ( ウ ェ ル 領 域 ) の 平 面 形 状 を 三 角 形 、 素 子 領 域 3 3 お よ びチップの平面形状を平行四辺形としたが、セル形状(ウェル領域),素子領域33およ びチップの平面形状は、それぞれ平行四辺形と三角形とのどちらでもよくどのような組み 合わせであってもよい。 [0138] (第6の実施の形態) 図 1 3 ( a ) , ( b ) は、第 6 の実施形態において、複数の電界効果トランジスタ ( M E SFET)が設けられたウェハを示す平面図および XIII - XIII線における 断面図である。 **[**0139**]** 図13(a)に示すように、本実施形態のウェハでは、第1の切断方向と、第1の切断方 向から60度傾いた第2の切断方向とによって区切られたチップ領域内に複数のMESF ET(素子)40が配置されている。そして、チップ領域内の動作領域49を縦断するよ うにゲート電極46が設けられており、動作領域49の上のうちゲート電極の両側方には 、ソース電極・ドレイン電極として機能するオーミック電極45が設けられている。ここ で、ゲート電極46およびオーミック電極45は、その側面が2つの切断方向に沿うよう に設けられている。なお、オーミック電極45およびゲート電極46の各辺は< 1 > 方向と平行であり、オーミック電極45およびゲート電極46の各頂点は - 2 0 電界集中を避けるために50μm以上の曲率半径をもって丸められている。 図13(b)に示すように、本実施形態のウェハには、( 0 0 0 1 )面から<

 Δ + 3 ( b ) に 、 y よ ) に、 本 実 施 か & 0 ) エ ハ に は、 ( 0 0 0 + ) 面 か ら 

 1
 1 - 2 0 > 方向に 8 度の傾きでオフカットされた主面を有し,濃度 1 × 1 0

 1 \* c m <sup>-3</sup> ~ 5 × 1 0 <sup>1 9</sup> c m <sup>-3</sup> 程度の n 型不純物を含む 4 H - S i C からなる

 半導体基板 4 1 が用いられている。そして、半導体基板 4 1 の上面(主面)上には、意図

 的なドーピングが行われていない厚さ 5 μ m の炭化珪素層からなる半絶縁層 4 2 が設けら

20

10

30

40

れている。半絶縁層42の上には、濃度1×10<sup>1 5</sup> cm<sup>- 3</sup> 程度の n 型不純物濃度 を有する厚さ2μmのn-層43が設けられており、n-層43の上には、濃度1×10 <sup>19</sup> c m <sup>- 3</sup> の n 型 キャリアを含む厚さ 0 . 5 μ m の n + 層 4 4 が設けられている。なお 、 n + 層 4 4 と n - 層 4 3 とは、動作領域 4 9 を含む動作層となる。 [0 1 4 1]

(19)

ウェハにおける素子の動作領域49のうち中央を縦断するように、 n + 層44を貫通して n - 層 4 3 の上部を除去してなる溝部 4 7 が設けられており、溝部 4 7 の表面に露出する n - 層 4 3 の上には、 n - 層 4 3 とショットキー 接合を形成する厚さ 2 0 0 n m のニッケ ル(Ni)からなるゲート電極46が設けられている。一方、ウェハにおける動作領域4 9のうち溝部 4 7 の両側方に位置する部分には、 n + 層 4 4 の上に厚さ 2 0 0 n m のニッ ケル(Ni)からなるオーミック電極45が設けられている。ここで、1つのチップ領域 には2つのオーミック電極45が互いに離間して設けられており、この2つのオーミック 電極45の下に位置するn+層44は、ソースおよびドレインとして機能する。 [0142]

次に、本実施形態の半導体装置の製造方法について、図14(a)~(d)を参照しなが ら説明する。図14(a)~(d)は、第6の実施形態の半導体装置の製造工程を示す断 面図である。

[0143]

まず、図14(a)に示す工程で、( 0 0 0 1 )面から< 1 1 - 2 0 > 方向 に 8 度の 傾き でオフカットされた 主面を有し,濃度 1 × 1 0 <sup>1 8</sup> c m <sup>- 3</sup> ~ 5 20 x 1 0<sup>19</sup> cm<sup>-3</sup>程度のn型不純物を含む4 H - S i C からなる半導体基板 4 1 を用 意する。そして、半導体基板41の主面上に、熱CVD法により、シランやプロパンなど の原料ガス、水素などのキャリアガスを供給することにより、意図的には不純物がドーピ ングされない厚さ10µmの半絶縁層42を堆積する。ここで、本実施形態は横方向デバ イスであるMESFETについての形態であり、基板の縦方向(上下方向)には電流が流 れないことが好ましい。したがって、半絶縁層42のドーパント濃度はできるだけ低いこ とが好ましく、半絶縁層42における n 型不純物の濃度は多くとも1×10<sup>15</sup> c m <sup>-</sup> 以下とすることが好ましい。

[0144]

次に、図14(b)に示す工程で、半絶縁層42の上に、濃度1×10<sup>15</sup> cm<sup>-3</sup>程度 30 のn型不純物を含む厚さ2µmの炭化珪素層のn - 層43をエピタキシャル成長させ、さ らに、濃度1×10<sup>18</sup> cm<sup>-3</sup>~5×10<sup>19</sup> cm<sup>-3</sup>程度のn型不純物を含む、 厚さ0.5µmのn+層44をエピタキシャル成長させる。

[0145]

次に、図14(c)に示す工程で、フォトリソグラフィーおよびドライエッチングにより 、動作領域 4 9 のうち中央を縦断するように , n + 層 4 4 を貫通して n - 層 4 3 の上部を 除去してなる溝部47を形成する。溝部47を形成するのと同時に、素子の動作領域49 を囲むように,n+層44を貫通してn-層43の上部を除去してなる溝48を形成する

[0146]

次に、図14(d)に示す工程で、リフトオフ法を用いることにより、溝部47の側方に 位置するn+層44の表面に厚さ200nmのニッケル(Ni)を堆積し、不活性ガスの 雰囲気中で1000 で5分間の熱処理を行なうことにより、オーミック電極45を形成 する。このオーミック電極45は、ゲート電極46の側方を挟むように互いに離間して設 けられており、それぞれソース電極・ドレイン電極として機能する。そして、 n + 層 4 4 のうちオーミック電極45の下に位置する部分は、ソース領域・ドレイン領域として機能 する。

 $\begin{bmatrix} 0 & 1 & 4 & 7 \end{bmatrix}$ 

その後、リフトオフ法により、溝部47の表面に露出するn-層43の上に、n-層43 とショットキー接合する厚さ200nmのニッケル(Ni)からなるゲート電極46を形 50

10

成する。以上の工程により、本実施形態のウェハを得ることができる。 [0148]このように複数のMESFETが形成されたウェハはダイシング工程を経てチップとなる が、以下にその工程について説明する。 [0149]まず、ダイシング装置にセットされたウェハを< 1 1 -2 0 >方向に設定され た第1の切断方向に合わせて切断する。続いて、ウェハを固定している試料台を60度だ け回転させて第二の切断方向に合わせて切断する。この方法によれば全ての切断方向を< 1 1 - 2 0 > 方向にほぼ平行とすることにより、平行四辺形の平面形状を有す るチップを得ることができる。 10 [0150] ここで、< 1 1 -2 0 >方向に合わせて切断を行うと、実際の切断面は{ 1 0 0 } 面と一致する場合もあれば、ずれが生じる場合もある。特に、主面が - 1 オフカットされたウェハでは、そのオフカットの角度の分だけずれてダイシング装置にセ ットされるので、チップの切断面にはオフカット角程度にずれが生じうる。しかし、たと - 1 0 0 } 面から数度のずれが生じた場合にも、従来よりへき開面に近 え { 1 い切断面でダイシングを行うことができるので、効果を得ることができる。 [0151]次に、チップをリードフレームにダイボンディングし、オーミック電極45とゲート電極 46をリードフレームにワイヤーボンディングした後、樹脂封止してパッケージングする 20 。以上の工程により、本実施形態の半導体装置(チップ)を形成することができる。 ところで、本実施形態では、ウェハ上に素子を形成してチップに分離するときの基準とし て、第1の実施形態と同様にステップを基準としても良い。 このような横方向のデバイスにおいても第1から第5までの実施形態と同様の効果を得る ことができた。すなわち、切りしろが小さく、チップ端に大きな欠けは見られなかった。 そのため、ウェハ上の素子間の間隔を、従来よりも短く設定することができる。 **[**0 1 5 4 **]** (第7の実施形態) 30 図 1 5 ( a ) , ( b ) は、第 7 の実施の形態において、複数の横型 M I S F E T が設けら れたウェハを示す平面図および XV-XV 線における断面図である。 [0155]図15(a)に示すように、本実施形態のウェハでは、第1の切断方向と、第1の切断方 向から60度傾いた第2の切断方向とによって区切られたチップ領域内に複数の横型MI SFET(素子)50が配置されている。そして、チップ領域内の動作領域64を縦断す るようにゲート電極62が設けられており、動作領域64の上のうちゲート電極62の側 方には、ソース電極59と、ドレイン電極60とが設けられている。ここで、ゲート電極 62、ソース電極59およびドレイン電極60は、その側面が2つの切断方向に沿うよう に設けられている。なお、ゲート電極62、ソース電極59およびドレイン電極60の各 40 辺は < 1 1 - 2 0 > 方向と平行であり、各電極の各頂点は電界集中を避けるた めに50μm以上の曲率半径をもって丸められている。なお、図15(a)においては、 炭化珪素層52の上を覆うシリコン酸化膜57(図15(b)参照)の図示は省略する。 **[**0156**]** 図15(b)に示すように、本実施形態のウェハには、( 0 0 0 1 )面から< 1 1 - 2 0 > 方向に 8 度の傾きでオフカットされた主面を有し、濃度 1 x 1 0 <sup>1</sup> <sup>7</sup> cm<sup>-3</sup> ~ 5 × 1 0 <sup>1 8</sup> cm<sup>-3</sup> 程度の p 型不純物を含む 4 H - S i C からなる半 導体基板 5 1 が用いられている。そして、半導体基板 5 1 の上面(主面)上には、濃度 1 ×10<sup>15</sup> cm<sup>-3</sup> ~1×10<sup>16</sup> cm<sup>-3</sup>のp型不純物を含む厚さ10μmの炭化 \_ 珪素 層 5 2 が 設 け ら れ て い る 。 炭 化 珪 素 層 5 2 の 上 部 の う ち の 一 部 に は 、 濃 度 1 × 1 0 <sup>↑</sup>

(21)

<sup>7</sup> cm<sup>-3</sup>程度のn型不純物を含む,深さ0.4µm程度のドリフト領域54が設けられ ている。炭化珪素層52のうちドリフト領域54と隣接する領域には、濃度1×10<sup>19</sup> cm<sup>-3</sup>程度のn型不純物を含む,深さ0.3 μ m 程度のドレイン領域 5 6 が設けられて いる。炭化珪素層52のうちドリフト領域54から見てドレイン領域56と対向する領域 には、ドリフト領域 5 4 とは互いに離間して、濃度 1 × 1 0<sup>19</sup> cm<sup>-3</sup> 程度の n 型不 純物を含む,深さ0.3µm程度のソース領域55が設けられている。炭化珪素層52の うち,ソース領域55とドリフト領域54とにより挟まれた領域は、チャネル領域63と なる。 **[**0157**]** 炭 化 珪 素 層 5 2 の う ち 、 ソ ー ス 領 域 5 5 , ド リ フ ト 領 域 5 4 , ド レ イ ン 領 域 5 6 お よ び チ 10 ャネル領域63が動作領域64として機能する。 [0158]炭 化 珪 素 層 5 2 の 上 は 酸 化 膜 5 7 に よ っ て 覆 わ れ て お り 、 酸 化 膜 5 7 の う ち ソ ー ス 領 域 5 5の一部の上から、チャネル領域 6 3の上を介してドリフト領域 5 4 の一部の上に亘る部 分は、ゲート絶縁膜57aとなる。ゲート絶縁膜57aの上には、アルミニウムからなる ゲート電極62が設けられている。 **[**0159**]** 酸化 膜 5 7 のうちソース領域 5 5 およびドレイン領域 5 6 の上に位置する部分は除去され ており、ソース領域55およびドレイン領域56の上には、ニッケル(Ni)からなるソ ース電極59およびドレイン電極60が、オーミック接合を形成して設けられている。 20 基板51の裏面上には、アルミニウムとニッケルとの積層膜からなるベース電極58が形 成されている。基板51とベース電極58とは、オーミック接合を形成している。そして 、炭化珪素層52のうち隣り合う素子の間には、スクライブラインとなる溝部53が形成 されている。 [0161]次に、本実施形態における半導体装置の製造方法について、図16(a)~(f)を参照 しながら説明する。図16(a)~(f)は、第7の実施形態の半導体装置の製造工程を 示す断面図である。 [0162] 30 まず、図16(a)に示す工程で、( 0 0 0 1 )面から< 1 1 - 2 0 > 方向に 8 度の傾きでオフカットされた主面を有し、濃度 1 × 1 0<sup>18</sup> cm<sup>-3</sup>程度の p 型 不 純 物 を 含 む 4 H - S i C か ら な る 半 導 体 基 板 5 1 を 用 意 す る 。 そ し て 半 導 体 基 板 5 1の主面上に、熱CVD法により、シランやプロパンなどの原料ガス,水素などのキャリ アガスおよびトリメチルアルミニウム(TMA)などのドーパントガスを供給することに よって、濃度1×10<sup>15</sup> cm<sup>- 3</sup> ~1×10<sup>16</sup> cm<sup>- 3</sup> のp型不純物を含む厚さ 10µmの炭化珪素層52を堆積する。 [0163] 次に、図16(b)に示す工程で、フォトリソフラフィーおよびドライエッチングにより 、炭化珪素層52のうちチップ領域の外周部となる領域にスクライブラインとなる溝部5 40 3を形成する。 次に、図16(c)に示す工程で、炭化珪素層52の表面上に厚さ1μm程度のシリコン 酸化膜(図示せず)を堆積する。そして、フォトリソグラフィーおよびドライエッチング によりシリコン酸化膜に開口を形成し、それをマスクにして窒素のイオン注入を行なうこ とにより、炭化珪素層 5 2 の上部のうちの一部に、濃度 1 × 1 0<sup>1 7</sup> c m<sup>-3</sup> 程度の n 型 不純物を含む,深さ0.4µm程度のドリフト領域54を形成する。ここで、イオン注入 の際の基板温度は、注入欠陥を低減するために500 程度に保つことが好ましい。イオ ン注入の後には、シリコン酸化膜をフッ酸を用いて除去する。

[0165]

次に、図16(d)に示す工程で、炭化珪素層52の表面上に厚さ1µm程度のシリコン酸化膜(図示せず)を形成し、フォトリソグラフィおよびドライエッチングによりシリコン酸化膜に開口を形成する。そして、それをマスクにして窒素のイオン注入を行なうことにより、濃度1×10<sup>19</sup> cm<sup>-3</sup> 程度のn型不純物を含む,深さ0.3µm程度のソース領域55およびドレイン領域56を形成する。ドレイン領域56は、炭化珪素層52のうちドリフト領域54に隣接する領域に設けられ、ソース領域55は、炭化珪素層52のうち,ドリフト領域54とは互いに離間して設けられる。ここで、イオン注入の際の基板温度は、注入欠陥を低減するため500 程度に保つことが好ましい。イオン注入後、シリコン酸化膜をフッ酸を用いて除去する。その後、アルゴンなどの不活性ガス雰囲気中で、1500 の温度で30分間の活性化アニールを行う。

(22)

【0166】

次に、図16(e)に示す工程で、ウェハを石英管の中に保持し、バブリングした酸素を 流量2.5SLM(L/min)だけ流しながら1100 で3時間加熱することにより 、基板上を、厚さ約40nmのシリコン酸化膜57で覆う。その後、基板51の裏面上に 、アルミニウムとニッケルの積層膜からなる,厚さ200nmのベース電極58を形成す る。

【0167】

次に、シリコン酸化膜57のうちソース領域55およびドレイン領域56の上に位置する 部分を除去する。そして、リフトオフ法により、ソース領域55およびドレイン領域56 の上に厚さ200nmのニッケル膜を堆積することにより、ソース電極59およびドレイ ン電極60を形成する。その後、ベース電極58と基板51の接触,ソース電極59とソ ース領域55の接触およびドレイン電極56とドレイン領域56の接触がそれぞれオーミ ック接触となるように、窒素などの不活性ガス雰囲気中で、温度1000 で2分間の熱 処理を行う。

【0168】

次に、図16(f)に示す工程で、基板表面上を厚さ200nmのアルミニウムで覆い、 フォトリソグラフィーと,燐酸を主成分とするエッチャントを用いたウェットエッチング を施すことにより、アルミニウムからなるゲート電極62を形成する。以上の工程により 、本実施形態のウェハを得ることができる。

【0169】

このように複数の横型MISFETが形成されたウェハはダイシング工程を経てチップとなるが、以下にその工程について説明する。

**[**0 1 7 0 **]** 

まず、ダイシング装置にセットされたウェハを<111-20 > 方向に設定され た第1の切断方向に合わせて切断する。続いて、ウェハを固定している試料台を60度だ け回転させて第二の切断方向に合わせて切断する。この方法によれば全ての切断方向を< 11-20 > 方向にほぼ平行とすることにより、平行四辺形の平面形状を有す るチップを得ることができる。

【0171】

-2 0 > 方向に合わせて切断を行うと、実際の切断面は { ここで、 < 1 1 1 } 面と一致する場合もあれば、ずれが生じる場合もある。特に、主面が - 1 0 オフカットされたウェハでは、そのオフカットの角度の分だけずれてダイシング装置にセ ットされるので、チップの切断面にはオフカット角程度にずれが生じうる。しかし、たと 0 }面から数度のずれが生じた場合にも、従来よりへき開面に近 え { 1 - 1 0 い切断面でダイシングを行うことができるので、効果を得ることができる。 **[**0 1 7 2 **]** 

次に、チップをリードフレームにダイボンディングし、ソース電極59,ドレイン電極6 0,ゲート電極62およびベース電極58をリードフレームにワイヤーボンディングした 後、樹脂封止してパッケージングする。以上の工程により、本実施形態の半導体装置(チ 10

20

ップ)を形成することができる。

【0173】

本実施形態では、第6の実施形態と同様の効果を得ることができるが、その説明は省略する。

【0174】

本実施形態では、横型デバイスの一つである反転型MISFETについて述べたが、本発 明はこれに限定されるものでなく、蓄積型MISFETにも応用できる。

【0175】

また、本実施形態では、耐圧を向上させる目的でドリフト領域 54を設けたが、本発明に おいてドリフト領域 54 は必ずしも必要でない。

【0176】

(その他の実施形態)

なお、上記第1~第7の実施形態では、チップの平面形状と同一の平面形状を有する動作 領域,電極およびボンディングパッド等を設けたが、本発明においては、これらの平面形 状はチップの平面形状と同一の平面形状でなくてもよい。つまり、限られたチップ面積の 中で電極面積を大きくとることができる形状であれば同様の効果を得ることができる。 【0177】

なお、上記実施形態では、ウェハの切断を全て劈開面に平行な方向に合わせて行なうと記載したが、本発明では、全ての切断を劈開面に合わせなくてもよく、少なくとも2方向( 互いに平行でない2つの切断線)を劈開面に平行な方向にすることにより、従来よりもダ 20 イシングが容易になる。

**[**0178**]** 

なお、上記実施形態ではダイシングによりチップ分離を行ったが、本発明ではスクライビ ングにより行なってもよい。

【0179】

なお、本実施の形態では( 0 0 0 1 )面から< 1 1 -2 0 >方向に 傾いてオフカットされたウェハを用いたが、< 1 -1 0 0 >方向にオフカット されたウェハを用いてもよい。この場合には、ステップが< 1 1 -2 0 >方向 に形成されるので、菱形の第1の辺がステップと平行になるようにフォトリソグラフィー のマスクと基板の方向合わせを行なうことにより、ショットキー電極の菱形の全ての辺が 30 < 1 1 -2 0 >方向に平行となるように設定することができる。

【0180】

【発明の効果】

本発明においては、ウェハの切断をより容易に行うことができるため、コストの削減が可 能となり、歩留まりの向上を図ることができる。また、電極面積を大きくすることができ るため、得られる電流量を多くすることができる。

【図面の簡単な説明】

【図1】(a),(b)は、第1の実施形態において、複数のショットキーダイオード( 素子)が設けられたウェハを示す平面図および断面図である。

【図2】(a)~(c)は、第1の実施形態の半導体装置のウェハを示す断面図である。 40 【図3】(a),(b)は、従来および本発明の切断方向を示すウェハの概略図である。 【図4】従来において、処理枚数が10枚目のときのウェハから切断されたチップの拡大 図である。

【 図 5 】( a ) ,( b )は、 第 2 の実施形態において、 複数のショットキーダイオード( 素子)が形成されたウェハを示す平面図および断面図である。

【図 6 】(a),(b)は、第 3 の実施形態において、複数の P N ダイオード(素子)が 設けられたウェハを示す平面図および断面図である。

【 図 7 】 ( a ) ~ ( c ) は、第 3 の実施形態のウェハ状態の半導体装置の製造工程を示す 断面図である。

【図8】(a),(b)は、第4の実施形態において、複数のPNダイオード(素子)が 50

(24)

設けられたウェハを示す平面図および断面図である。 【図9】(a),(b)は、第5の実施形態において、複数の二重注入絶縁ゲート型トラ ンジスタ(MOSFET)が設けられたウェハを示す平面図および断面図である。 【図10】(a)~(c)は、第5の実施形態のウェハ状態の半導体装置の製造工程を示 す断面図である。 【図11】(a)~(c)は、従来および本実施形態の方法により炭化珪素のウェハを切 断したときの切りしろの測定結果を示す表図である。 【図12】(a)~(c)は、本実施形態の方法により炭化珪素のウェハを切断したとき の切りしろの測定結果を示す表図である。 【図13】(a),(b)は、第6の実施形態において、複数の電界効果トランジスタ( 10 MESFET)が設けられたウェハを示す平面図および XIII - XIII線にお ける断面図である。 【図14】(a)~(d)は、第6の実施形態の半導体装置の製造工程を示す断面図であ る。 【図15】(a),(b)は、第7の実施形態において、複数の横型MISFETが設け られたウェハを示す平面図および XV-XV 線における断面図である。 【図16】(a)~(f)は、第7の実施形態の半導体装置の製造工程を示す断面図であ る。 【符号の説明】 半導体基板 1 20 2 炭化珪素層 3 ガードリング 4 オーミック電極 高フィールド酸化膜 5 6 ショットキー電極 7 ボンディングパッド 8 動作領域 1 1 半導体基板 炭化珪素層 1 2 13 a 第1領域 30 13b 第2領域 14 p <sup>+</sup> 層 1 5 溝 1 6 第1電極 1 7 第2電極 1 8 ボンディングパッド 19 動作領域 20 PNダイオード 半導体基板 2 1 22 炭化珪素層 40 22 a ドリフト領域 23 ウェル領域 24 ソース領域 25 不純物注入層 26 ガードリング 27 ゲート絶縁膜 28 ドレイン電極 29 ソース電極 31 ゲート電極 32 二重注入絶縁ゲート型トランジスタ

(25)

33 素子領域 34 第2電極 4 0 MESFET 4 1 半導体基板 4 2 半絶縁層 4 3 n - 層 4 4 n + 層 45 オーミック電極 ゲート電極 4 6 47 溝 部 48 溝 部 49 動作領域 50 素子 51 基 板 52 炭化珪素層 53 溝 部 54 ドリフト領域 55 ソース領域 56 ドレイン領域 57 シリコン酸化膜 57 a ゲート絶縁膜 58 ベース電極 59 ソース電極 6 0 ドレイン電極 62 ゲート電極 63 チャネル領域 64 動作領域

10













【図4】











### 【図7】













### 【図11】

#### (a)

ウェハ処理枚数	第1の切断方向の 切りしろ (µm)	第2の切断方向の 切りしろ (μm)			
1	50	50			
3	60	70			
5	70	100			
7	90	150			
10	100	200			

(b)

ウェハ処理枚数	第1の切断方向の 切りしろ (μm)	第2の切断方向の 切りしろ(µm)					
1	50	50					
3	60	70					
5	70	70					
7	90	90					

(c)

ウェハ処理枚数	フェハ処理枚数 切りしろ(μm)		第3の切断方向の 切りしろ (μm)		
1	50	50	50		
3	60	70	60		
5	70	80	80		
7	80	90	90		
10	100	110	110		



## 【図12】

(a)

ウェハ処理枚数	第1の切断方向の 切りしろ(µm)	第2の切断方向の 切りしろ (µm)
1	50	50
3	60	70
5	70	80
7	90	100
10	100	110

(b)

ウェハ処理枚数	第1の切断方向の 切りしろ (μm)	第2の切断方向の 切りしろ (µm)	第3の切断方向の 切りしろ(μm)
1	50	50	50
3	60	70	60
5	70	80	80
7	80	90	90
10	110	110	110

(c)

ウェハ処理枚数	第1の切断方向の 切りしろ(µm)	第2の切断方向の 切りしろ (μm)
1	50	50
3	60	70
5	70	80
7	90	100
10	110	110

42 41

-44 -43

> -42 -41

> ·43 ·42

-41

- 45

44 43

42

41

49







【図15】





53 59 62 57a 60

【図16】



フロントページの続き (51) Int.CI.<sup>7</sup> FΙ H 0 1 L 29/812 H 0 1 L 29/78 3 0 1 D H01L 29/861 H01L 29/91 H01L 29/872 H01L 29/80 H01L 29/48

テーマコード(参考)

(74)代理人	1001155	10									
	弁理士	手島	勝								
(74)代理人	1001156	91									
	弁理士	藤田	篤史								
(72)発明者	楠本(										
	大阪府門	『真市大	字門真	100	6番地	松	下電器	産業株	式会社	内	
(72)発明者	北畠 耳	Į									
	大阪府門	『真市大	字門真	100	6 番地	松	下電器	産業株	式会社	内	
(72)発明者	高橋 ま	防									
	大阪府門	「真市大	字門真	100	6番地	松	下電器	産業株	式会社	内	
(72)発明者	山下 賢	登哉									
	大阪府門	「真市大	字門真	100	6番地	松	下電器	産業株	式会社	内	
(72)発明者	宮永 自	<b>剥</b> 子									
	大阪府門	『真市大	字門真	100	6 番地	松	下電器	産業株	式会社	内	
(72)発明者	内田 ፲	E太住									
	大阪府門	『真市大	字門真	100	6 番地	松	下電器	産業株	式会社	内	
F ターム(参	考) 4M10	4 AA03	BB02	BB05	CC01	CC03	CC05	DD08	DD16	DD34	DD64
		DD68	DD78	DD91	FF34	GG02	GG03	GG08	GG09	GG10	GG12
		GG14	HH20								
	5F10	2 FA10	GB01	GC01	GD01	GJ02	GK02	GL02	GN02	GR01	GR04
		GT01	HC01	HC15	HC19						
	5F14	0 AA00	AA25	AC21	BA02	BA16	BA20	BE07	BF01	BF05	BF51
		BH12	BH15	BH21	BH49	BJ01	BJ05	BK02	BK13	BK21	

F

В

F