

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁷
H01L 21/00
H01L 21/68
H01L 21/02
C23C 16/00

(11) 공개번호 10-2005-0051713
(43) 공개일자 2005년06월01일

(21) 출원번호	10-2005-7006857	(87) 국제공개번호	WO 2004/038766
(22) 출원일자	2005년04월21일		
번역문 제출일자	2005년04월21일		
(86) 국제출원번호	PCT/IB2003/004652	(87) 국제공개일자	2004년05월06일
국제출원출원일자	2003년10월22일		

(30) 우선권주장 10/278,640 2002년10월23일 미국(US)

(71) 출원인 액셀리스 테크놀로지스, 인크.
미합중국 매사츄세츠 (우편번호: 01915) 비벌리 체리 힐 드라이브 55

(72) 발명자 켈러맨, 피터, 엘.
미합중국 매사츄세츠 01929 에?? 존 와이즈 애비뉴 94
리안, 케빈, 티.
미합중국 매사츄세츠 01887 월밍턴 마리온 스트리트 54
미첼, 로버트, 제이
미합중국 매사츄세츠 01890 윈체스터 와일드우드 스트리트 38

(74) 대리인 최재철
권동용
서장찬
박병석

심사청구 : 없음

(54) 에지 실딩 및 가스 스캐빈징을 갖는 정전 척 웨이퍼 포트 및 톱 플레이트

명세서

기술분야

본 발명은 일반적으로 반도체 웨이퍼를 제조하는데 사용되는 장치에 대한 것인데, 특히 에너지 원으로부터 웨이퍼의 에지 실딩(edge shielding)을 제공하고 웨이퍼 온도를 유지하기 위해 사용되는 냉각 가스 원으로 가스 스캐빈징(gas scavenging)을 제공하는 정전 척 웨이퍼 포트(electrostatic chuck wafer port) 및 톱 플레이트(top plate)에 대한 것이다.

배경기술

일반적으로, 반도체 웨이퍼를 처리하기 위한 고-진공 시스템에서, 에너지 원이 웨이퍼를 가열한다. 예를 들어, 이온 주입기에서, 고-에너지 이온 빔은 웨이퍼에 (이온을 따라) 에너지를 전달하는데, 상기 빔이 열로 전환되는 에너지로 웨이퍼의 온도를 높인다. 웨이퍼의 온도를 제어하기 위하여, 뒷면의 냉각 가스가 종종 웨이퍼에 인접한 정전 척에 놓인 압력 분산 홈(pressure distribution groove)으로 도입된다. 정전 척은 공정동안 웨이퍼를 고정시킨다. 냉각 가스는 웨이퍼와 척 사이의 좁은 공간에 채워지고 열을 웨이퍼에서 웨이퍼 냉각 베이스(wafer cooled base)로 가져가는 열 전도 관(thermal conduction conduit)을 제공한다.

압력 분산 홈은 보통 외부 가스 흐름이 에지 근처의 가스 흐름 영역으로 제한되도록 정전 척의 에지에 근접하게 놓인다. 웨이퍼와 척 사이에 있는 도관의 나머지 부분은 균일한 압력 P(보통 10 내지 200 토르 사이)를 갖는 냉각 가스를 포함하기 때문에, 일정한 열 전도도를 냉각 플레이트에 제공한다. 반면, 냉각 플레이트의 전도도가 감소되기 위해, 가스 흐름 영역내의 냉각 가스의 압력이 P에서 고 진공 압력($\ll 1$ Torr)으로 변하는데, 그것이 웨이퍼의 에지 가열의 원인이 된다. Si-계 반

도체의 전도도가 냉각 가스의 전도도보다 더 크게 주어지면, 고온부(hot spot)가 웨이퍼의 가열된 에지에서 중심으로 뻗어나갈 것이다. 이 높은 에지 온도는 포토레지스트가 완전하게 유지되도록 요구되는 공정 외에 대부분의 공정에서 중요하지 않지만, SIMOX를 위한 산소 주입과 같은 정확한 온도 제어를 요구하는 공정에서 중요하다. 이 경우에, 감소된 에지 냉각에 의해 야기된 온도의 비-균일성은 신뢰성없는 특성을 갖는 반도체 웨이퍼를 야기할 수 있다.

또한 이런 고-진공 시스템에서, 가스 스케빈징 혹은 보통 냉각 가스를 갖는 공정 챔버의 오염을 방지하기 위해 정전 척의 에지에 사용된다. 그러나, 척의 에지에 근접하게 압력 분산 홈을 돌으로써, 압력 분산 홈에 인접한 가스 스케빈징 홈의 배치에 상당한 설계 제한이 따른다. 더욱이, 웨이퍼 취급에 대한 바람직한 방법은 에지 그립핑(edge gripping)이 될 수 있는데, 그것은 웨이퍼의 어느 한쪽 면에 최소량의 입자 오염물을 도입하기 때문이다. 이것을 달성하기 위하여, 대략 에지의 1mm가 웨이퍼의 양쪽 면으로부터 접근할 필요가 있는데, 그것은 에지 냉각 문제를 더욱 악화시킬 것이다. 결국, 종래 기술은 웨이퍼의 공정 동안 뒤집힌 방향(upside down orientation)에서 정전 척이 실패(fail)할 때 웨이퍼가 챔버내로 떨어지는 것을 막는 기계적 수단을 제공하는데 실패했다.

따라서, 본 발명자는 정전 척 웨이퍼 포트 설계의 개선 요구를 주목해왔다.

발명의 상세한 설명

본 발명은 고-진공 챔버에서 반도체 웨이퍼를 공정 하기 위한 장치를 제공함으로써 상기-설명된 요구에 대처하는데, 상기 웨이퍼는 균일한(평균의) 에너지 원에 노출된다. 상기 장치는 정전 척을 포함한 웨이퍼 포트 플랜지(wafer port flange) 및 웨이퍼의 외부 밴드를 실드하는 립(lip)을 포함한 톱 플레이트를 포함한다.

본 발명은 특정 이점 또는 기능으로 제한되는 것이 아니지만, 톱 플레이트의 립이 에너지 원으로부터 웨이퍼의 에지 실딩을 제공함으로써, 냉각되지 않은 에지로부터 열 원을 효율적으로 제거하여, 웨이퍼에 걸쳐 균일한 온도를 야기하는 것이 주목된다. 립이 고-진공 챔버내로 냉각 가스 원의 흐름을 제한하는데 사용되는 것이 추가로 주목된다. 또한 웨이퍼의 실드된 밴드 부분이 냉각될 필요가 없기 때문에, 립이 웨이퍼를 정전 클램프 위에 걸리게 하여, 웨이퍼 취급 목적으로 에지 클램핑을 허용하는 것이 추가로 주목된다. 또한 웨이퍼가 뒤집히어 공정되는 애플리케이션에서, 립이 "안전망"으로써 사용되기 때문에, 정전 척이 실패한다면 웨이퍼가 고-진공 챔버내로 떨어지는 것을 기계적으로 막는 것이 추가로 주목된다.

본 발명의 한가지 실시예에 따라, 웨이퍼 포트 플랜지 및 톱 플레이트를 포함한 반도체 웨이퍼를 공정하기 위한 장치가 제공된다. 웨이퍼 포트 플랜지는 주변 가스 분산 홈 및 반도체 웨이퍼의 뒷면과 정전 척 사이에 놓인 가스 갭을 한정하는 정전 척을 포함한다. 톱 플레이트는 웨이퍼의 외부 밴드를 실드하기 위해 놓인 립을 포함한다.

본 발명의 이런 저런 특징 및 이점은 첨부된 도면과 함께 주어진 이하의 본 발명에 대한 설명으로부터 더 완전히 이해될 것이다. 청구항의 관점은 이하에서 상술에 의해 한정되고 특징 및 이점에 대한 특정 의견이 본 설명에서 설명되는 것으로 한정되지 않는 것이 주목된다.

본 발명에 대한 이하의 자세한 설명은 이하의 도면과 관련하여 읽힐 때 가장 잘 이해될 수 있고, 동일한 구조는 동일한 참조 번호로 나타내진다.

도면의 간단한 설명

도 1은 본 발명에 따른 반도체 웨이퍼를 공정하는 장치에 적합한 웨이퍼 포트 플랜지 및 톱 플레이트의 개략적 단면도

도 2는 본 발명에 따른 반도체 웨이퍼를 공정하는 장치에 적합한 하나의 애플리케이션을 도시하는 개략적인 블록도

도 3은 앞면 영역에 균일하게 가열되는 반면 뒷면의 감소된 영역에 균일하게 냉각되는 300mm 웨이퍼에 대한 온도(°C) 대 반경 위치(m)를 도시하는 그래프

실시예

숙련된 기술자는 도면의 엘리먼트가 간단하고 명백하게 도시되고 반드시 스케일에 따라 그려질 필요가 없다는 것을 안다. 예를 들어, 도면에 있는 일부 엘리먼트의 치수는 본 발명의 이해를 돕기 위해 다른 엘리먼트보다 과장될 수 있다.

우선 도 1을 참조하면, 본 발명에 대한 한가지 대표적인 실시예에 따른 반도체 웨이퍼를 공정하는 장치가 도시된다. 상기 장치는 번호 표시 1로써 일반적으로 도시된 고-진공 챔버내에 놓일 수 있는 웨이퍼 포트 플랜지(2)와 톱 플레이트(4)를 포함한다. 고-진공 챔버(1)는 반도체 웨이퍼를 공정하기 위해 1토르 미만의 내부 압력을 갖을 수 있는 제어된 환경을 제공한다.

웨이퍼 포트 플랜지(2)는 공정 동안 고-진공 챔버(1)내에 반도체 웨이퍼(10)를 고정시키기 위해 사용되는 정전 척(6)을 포함한다. 도시되진 않지만, 보통의 정전 척에 대한 설명을 위해 참조문으로 보통 지정된 U.S. Patent No. 5,436,790 to Blake et al.에서 기술되는 정전 척과 같이, 정전 척(6)은 온도 제어 기저 멤버(temperature controlled base member), 절연층, 유전층 및 한쌍의 전극봉을 추가로 포함할 수 있다.

반도체 웨이퍼(10)는 앞면(11)과 뒷면(13)을 갖는다. 게다가, 에너지 원(도시되지 않음)이 반도체 웨이퍼(10)의 앞면(11)에 고-에너지 빔(8)의 초점을 모으기 위해 제공되어 구성된다. 에너지 빔(8)은 웨이퍼(10)의 직경에 걸쳐 균일한 방식으로 웨이퍼(10)의 앞면(11)에 초점이 모아질 수 있고 이온 빔, 전자 빔, 가스 플라즈마, 및 이들의 결합으로부터 선택될 수 있다.

본 발명은 다양한 가능 애플리케이션을 위한 진공 환경에서 아티클(article)의 온도를 제어하기 위해 열 전도도를 제공하도록 구성되지만, 특히 반도체 웨이퍼의 에지 실딩 및 이온 주입 시스템에서 반도체 웨이퍼를 냉각시키기 위해 사용되는 가스의 스케빈징을 제공하는데 적절하다. 따라서, 본 발명은 이온 주입 시스템, 예를 들어, SIMOX 이온 샤워기와 관련하여 이하에 기술된다.

도 2를 참조하면, 본 발명과 함께 사용하기 위한 보통의 이온 주입 시스템이 개략적으로 도시되는데, 균일한 에너지 원(21)으로부터 이온이 수직 가속기 기둥(23)을 거쳐 빔 라인(24)을 따라 중단 지점(25)으로 프로젝션을 위해 발생된다. 여기서, 이온은 반도체 웨이퍼에 전달된다. 균일한 에너지 원(21)은 고 전압 전원(22)에 연결되고, 균일한 에너지 원(21), 가속기 기둥(23), 빔 라인(24) 및 중단 지점(25)은 고-진공 챔버(1)내에 모두 포함된다. 챔버(1)는 진공 펌핑 장치(vacuum pumping device)(26)에 의해 고 진공보다 적게 유지된다. 보통, 이온 주입 시스템은 이온 빔이 웨이퍼로 전달될 때, 약 1×10^{-5} 토르 이하의 압력 레벨로 동작된다.

다시 도 1을 참조하면, 웨이퍼(10)는 척(6)에 대항하는 웨이퍼(10)의 뒷면(13)과 정전 척(6)을 바깥 붙여(against) 놓는다. 정전 척(6)은 주변 가스 분산 홈(14) 및 웨이퍼(10)의 뒷면(13)과 척(6) 사이에 놓인 가스 갭(16)을 포함한다. 주변 가스 분산 홈(14)은 정전 척(6)의 외부 주변 에지(outer peripheral edge)(7)로부터 약 1mm 씬에 놓일 수 있다. 상기 홈(14)은 약 0.1mm 폭 이상일 수 있고, 약 0.2mm 깊이 이하일 수 있다. 가스 갭(16)은 약 1 μ m 두께 이하일 수 있다.

반도체 웨이퍼(10)와 접촉될 고-에너지 빔(8)은 웨이퍼(10)의 온도를 올리는 열 에너지로 전환된다. 반도체 웨이퍼(10)의 온도를 제어하기 위하여, 가스 전도 냉각을 나타내는 참조문으로 보통 지정된 U.S 특허 번호 4,514,636 및 4,261,762에서 기술되는 것처럼, 웨이퍼(10)에서 정전 척(6)으로 열을 전달하기 위한 열 전도도를 제공하도록 가스 갭(16)으로 흘러 가스 갭(16)을 채우는 냉각 가스 원이 주변 가스 분산 홈(14)으로 도입된다. 정전 척(6)에 인접한 웨이퍼 포트 플랜지(2)는 웨이퍼 포트 플랜지(2)내에 형성된 내부 통로(도시되지 않음)를 통해 물 또는 프레온과 같은 유동체를 순환시킴으로써 냉각될 수 있다. 냉각 가스 원은 약 1 토르 이상 하(under)에 있을 수 있고, 예를 들어, 질소, 네온, 헬륨 또는 수소와 같은 고 열 전도도를 갖는 가스를 포함할 수 있다. 냉각 가스 원은 조정기 및 리크 밸브(도시되지 않음)를 통해 멀리 떨어진 원(distant source)에서 주변 가스 분산 홈(14)으로 보내질 수 있다.

게다가 가스 갭(16)은 주변 가스 분산 홈(14)에 의해 제한된 균일한 열 전도 영역(17)을 한정한다. 처음에 냉각 가스는 균일한 열 전도 영역(17)이 균형을 이룰때 까지, 냉각 가스 원으로부터 홈(14)을 통해 공급된다. 이런 안정된 상태가 성립될 때, 냉각 가스 흐름은 주변 가스 분산 홈(14)과 정전 척(6)의 외부 주변 에지(7)(웨이퍼(10)의 외부 1mm) 사이의 영역에서만 발생한다. 균형 압력을 달성한 초기 임시 조건 후 균일한 열 전도 영역(17)내의 냉각 가스의 흐름이 없다. 결과적으로, 가스 압력은 균일한 열 전도 영역(17)에 인접한 반도체 웨이퍼(10)의 대부분에 걸쳐 일정하게 유지되기 때문에, 일정한 열 전도도를 제공한다. (이하에 고려되는 압력 및 갭을 위한, 열 전도성은 분자 자유 상황(molecular free regime)에 있는데, 열 전도성은 압력에만 비례하기 때문이다) 그러나, 홈(14)과 웨이퍼 에지 사이에 가스 흐름이 있어서, 웨이퍼 에지에서 챔버(1) 압력(\ll 1토르)으로 떨어지는 압력의 증감(gradient)을 야기한다. 이것은 냉각된 정전 척(6)에 대한 전도성이 웨이퍼 에지 근처에서 매우 낮은 값으로 떨어지는 것을 의미한다. 웨이퍼가 이온 빔과 같은 균일한 에너지 원에 의해 균일하게 가열되면, 웨이퍼 에지에서의 가열 및 냉각의 불균형이 에지 가열에 이르게 한다. 반도체 웨이퍼의 전도도가 가스 갭 전도성보다 더 높기 때문에, 고온점은 웨이퍼의 중심쪽으로 뺏어나갈 것이다. 반도체 웨이퍼에 3mm의 에지 배제(edge exclusion)가 있지만, 이 1mm의 감소된 열 전도 영역의 온도 영향은 이 배제를 넘어 뺏어나갈 수 있다.

이 문제의 중대함은 앞면 영역에 균일하게 가열되지만 뒷면의 감소된 영역에 균일하게 냉각될 300mm 웨이퍼를 위한 한정된 엘리먼트 모델을 사용하여 결정될 수 있다. 도 3을 참조하면, 1) $R_C = 147$ mm의 반경에 의해 한정된 냉각 영역, 2) $R_C = 148.5$ mm의 반경에 의해 한정된 냉각 영역, 및 3) 가열이 가드링(guard ring)에 의해 148.5 mm 반경으로 제한된 웨이퍼를 도시한 세개의 플롯이 보여진다. 모델 파라미터는 SIMOX 이온 샤워기 애플리케이션을 위한 것이 보통이다.

$$Q = 1.2_e6 \text{ W/m}^2 ;$$

$$h_i = 2000 \text{ W/m}^2 \text{ } ^\circ\text{C} ;$$

$$h_o = 0; \text{ 및}$$

$$K = 120 \text{ W/m } ^\circ\text{C}$$

여기서 Q는 에너지 빔에 의해 주어짐(impart) 에너지 전달률(energy flux)이고, h_i 는 웨이퍼에 있는 내부 가스 냉각 영역(inner gas cooled area)의 열 전달 계수이며, h_o 는 외부 실드된 영역(outer shielded area)의 열 전달 계수이며, K는 Si의 전도도이다. 상기 결과는 작은 비-냉각 에지 영역이 웨이퍼에 걸쳐 온도에 대하여 균일성을 갖는 효과를 나타낸다. 가열된 영역이 냉각된 영역과 같아진다면, 온도가 웨이퍼에 걸쳐 본질적으로 균일해 질 것이다.

이 결과에 따라, 빔(8)을 균일한 열 전도 영역(17)에 인접한 웨이퍼(10)의 냉각된 부분에 여전히 접촉시키는 동안, 본 발명의 톱 플레이트(4)는 고-에너지 빔(8)으로부터 반도체 웨이퍼(10)의 외부 밴드(5)를 실드하도록 놓이는 릿(3)을 포함한다. 외부 밴드(5)는 반도체 웨이퍼(10)의 3mm 이하를 포함한다. 감소된 열 전도 영역(18)에 인접한 고-에너지 빔(8)으로부터 웨이퍼(10)에 대해 외부 밴드(5)의 에지 실딩을 제공함으로써, 릿(3)은 웨이퍼(10)의 냉각되지 않은 에지로부터 열 원을 제거하는데 효율적이다. 릿(3)은 고-에너지 빔(8)에 쪼이는 웨이퍼(10)의 부분에 걸쳐 균일한 온도를 위해 제공된다. 그러므로, 본 발명은 균일한 에너지 원에 쪼일 때 반도체의 에지 가열과 연관된 문제점을 해결한다.

톱 플레이트(4), 특히, 립(3)은 고-에너지 빔(8)의 일정한 충격을 견딜 수 있도록, 유동(물) 냉각될 수 있다. 더군다나, 립(3)과 톱 플레이트(4)는 웨이퍼(10)에 대해 소정의 오염을 야기하지 않기 위해 실리콘 코팅(silicon coating)을 포함할 수 있다. 이 실리콘 코팅은 이온 빔을 고 전위로 충전하지 못하게 하고 아킹(arcing)을 야기하지 못하게 하여, 전기적으로 전도성을 만들기 위하여, (보통 보론으로)도핑될 수 있다.

본 발명에 따라, 톱 플레이트(4)는 약 1mm 이상의 갭에 의해 정전 척(6)에서 분리된다. 따라서, 립(3)은 웨이퍼(10)의 앞면(11)으로부터 약 0.1mm 이하로 근접하게 놓일 수 있다. 냉각 가스를 정전 척(6)의 주변 가스 분산 홈(14)에 도입함으로써 정전 척(6)과 웨이퍼(10) 사이의 갭을 거쳐 펌핑 채널(9)내의 밖으로 향하는 가스의 흐름이 있을 것이다. 펌핑 채널(9)은 웨이퍼 포트 플랜지(2)와 톱 플레이트(4) 사이에 놓인다. 펌핑 채널(9)의 전도성(>1mm 폭)이 립(3) 및 웨이퍼(10)의 앞면(<0.1mm)에 의해 한정된 전도성보다 훨씬 더 크기 때문에, 대부분의 가스는 고-진공 챔버(1)내로 보다 펌핑 채널(9)의 밖으로 흘러나갈 것이다. 이 특징은 적어도 웨이퍼의 요인에 의해 챔버(1)내로의 가스 흐름을 줄일 수 있다.

웨이퍼(10)는 약 0.025mm 이하의 두께 오차(thickness tolerance)를 갖는다. 그러므로, 립(3)과 웨이퍼(10)의 앞면(11) 사이의 작은 갭이 여러차례 얻어질 수 있다. 따라서, 웨이퍼 포트 플랜지(2)는 립(3)과 웨이퍼(10)의 앞면(11) 사이의 적당한 치수 등록(proper dimensional registration)을 하기 위해 톱 플레이트(4) 위에서 벗어난다(bottom out). "벗어남"으로써, 웨이퍼 플랜지(2)가 톱 플레이트(4)에 직접 위치되고, 웨이퍼 포트 플랜지(2)와 톱 플레이트(4) 사이에 놓일 수 있는 오-링(o-ring)(19)에 위치되지 않는 것을 의미한다. 오-링(19)은 플랜지(2)가 톱 플레이트(4)에 위치하는 인터페이스(20)에 대기 공기의 흐름을 막기 위해 구성된다.

또한 본 발명에 따라, 웨이퍼(10)에 대한 외부 밴드(5)의 에지 실딩을 제공함으로써, 립(3)은 웨이퍼(10)를 정전 척(6)위에 걸리게 하고, 그로 인해 웨이퍼 취급을 목적으로 하는 에지 클램핑을 허용한다. 결과적으로, 반도체 웨이퍼(10)의 직경은 정전 척(6)의 직경보다 클 수 있는데, 이로 인해 외부 밴드(5)의 부분이 정전 척(6)위에 걸리게 된다. 이 돌출(overhang)은 약 1mm일 수 있다.

반도체 웨이퍼 공정에서, 때때로 도 1 및 2에서 도시된 실시예와 같이 뒤집히는 방향으로 놓인 웨이퍼(10)와 정전 척(6)을 갖는 것이 필요하다. 이 방향에서, 정전 척(6)이 실패한다면, 립(3)은 웨이퍼(10)가 고-진공 챔버(1)내로 떨어지는 것을 막을 것이다.

본 발명은 특정의 보통 실시예를 참조로 기술되지만, 다양한 변화가 본 발명에 대해 기술된 개념의 사조 및 관점내에서 만들어질 수 있다는 것을 이해해야 할 것이다. 따라서, 본 발명은 나타내진 실시예로 제한되는 것이 아니라 이하 청구항에 의해 허락된 완전한 관점을 갖는 것이 의도된다.

(57) 청구의 범위

청구항 1.

반도체 웨이퍼를 공정하는 장치에 있어서,

주변 가스 분산 홈 및 반도체 웨이퍼의 뒷면과 정전 척 사이에 놓인 가스 갭을 한정하는 상기 정전 척을 포함하는 웨이퍼 포트 플랜지; 및,

상기 웨이퍼의 외부 밴드를 실드하기 위해 놓인 립을 포함한 톱 플레이트를 포함하는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 2.

제 1 항에 있어서,

상기 장치는 고 진공 챔버내에 놓이는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 3.

제 2 항에 있어서,

상기 고-진공 챔버는 내부 압력을 포함하고, 상기 내부 압력은 1 토르 미만인 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 4.

제 1 항에 있어서,

상기 장치는 에너지를 추가로 포함하고, 상기 에너지 원은 상기 반도체 웨이퍼의 앞면에 고-에너지 빔의 초점을 모으기 위해 구성되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 5.

제 4 항에 있어서,

상기 고-에너지 빔은 이온 빔, 전자 빔, 가스 플라즈마, 및 이들의 결합으로부터 선택되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 6.

제 4 항에 있어서,

상기 에너지 원은 SIMOX 이온 샤워기인 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 7.

제 4 항에 있어서,

상기 고-에너지 빔은 균일한 방식으로 상기 웨이퍼의 상기 앞면에 초점을 모으게 되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 8.

제 1 항에 있어서,

상기 주변 가스 분산 홈은 상기 정전 척의 외부 주변 에지로부터 약 1mm 씬에 놓일 수 있는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 9.

제 1 항에 있어서,

상기 주변 가스 분산 홈은 약 0.1mm 폭 이상이고 약 0.2mm 깊이 이하인 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 10.

제 1 항에 있어서,

상기 가스 챔은 약 1 μ m 두께 이하인 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 11.

제 1 항에 있어서,

냉각 가스 원을 추가로 포함하는데, 상기 냉각 가스 원은 상기 가스 챔과 유동 연결인 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 12.

제 11 항에 있어서,

상기 냉각 가스의 원은 약 1토르 이상의 가스 압력을 갖는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 13.

제 11 항에 있어서,

상기 냉각 가스 원은 고 열 전도도를 갖는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 14.

제 11 항에 있어서,

상기 냉각 가스의 원은 질소, 네온, 헬륨 또는 수소로부터 선택되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 15.

제 1 항에 있어서,

상기 가스 챔은 상기 주변 가스 분산 홈에 의해 제한된 균일한 열 전도 영역을 추가로 한정하고,

상기 균일한 열 전도 영역은 상기 균일한 열 전도 영역과 유동 연결하는 냉각 가스 원을 포함하며,

상기 냉각 가스 원은 상기 균일한 열 전도 영역에 걸쳐 일정한 가스 압력을 갖는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 16.

제 15 항에 있어서,

상기 냉각 가스 원은 약 1토르 이상의 가스 압력을 갖는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 17.

제 15 항에 있어서,

상기 냉각 가스 원은 고 열 전도도를 갖는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 18.

제 15 항에 있어서,

상기 냉각 가스 원은 질소, 네온, 헬륨 또는 수소로부터 선택되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 19.

제 1 항에 있어서,

상기 외부 밴드는 약 3mm 이하인 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 20.

제 1 항에 있어서,

상기 튜플레이트는 유동 냉각되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 21.

제 20 항에 있어서,

상기 튜플레이트를 냉각시키는 상기 유동체는 물인 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 22.

제 1 항에 있어서,

상기 튜플레이트는 실리콘 코팅을 추가로 포함하는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 23.

제 22 항에 있어서,

상기 실리콘 코팅은 전기적으로 전도성 물질로 도핑되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 24.

제 23 항에 있어서,

상기 전기적 전도성 물질은 보론을 포함하는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 25.

제 1 항에 있어서,

상기 튜플레이트 및 상기 정전 척은 약 1mm 이상의 겹에 의해 분리되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 26.

제 1 항에 있어서,

상기 립은 상기 웨이퍼의 상기 앞면으로부터 약 0.1mm 이하로 근접하게 놓이게 되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 27.

제 1 항에 있어서,

상기 웨이퍼 포트 플랜지와 상기 튜플레이트 사이에 한정된 펌핑 채널을 추가로 포함하는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 28.

제 1 항에 있어서,

상기 웨이퍼 포트 플랜지는 상기 립과 상기 웨이퍼 사이에 적당한 치수 등록을 위해 상기 톱 플레이트에 위치하도록 구성되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 29.

제 28 항에 있어서,

상기 웨이퍼 포트 플랜지와 상기 톱 플레이트 사이에 놓이는 오-링을 추가로 포함하는데, 상기 오-링은 상기 웨이퍼 포트 플랜지가 상기 톱 플레이트에 위치하는 인터페이스에 대기 공기의 흐름을 막기 위해 구성되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 30.

제 1 항에 있어서,

상기 웨이퍼의 직경은 상기 정전 척의 직경보다 더 큰데, 그로 인해 상기 웨이퍼에 대한 외부 밴드의 한 부분이 상기 정전 척의 위에 걸리게 되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 31.

제 30 항에 있어서,

상기 웨이퍼의 상기 외부 밴드는 약 1mm로 상기 정전 척의 위에 걸리게 되는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

청구항 32.

제 1 항에 있어서,

상기 립은 뒤집히는 방향의 공정 동안 상기 정전 척이 실패할 때 상기 웨이퍼를 붙잡기 위해 놓이는 것을 특징으로 하는 반도체 웨이퍼를 공정하는 장치.

요약

반도체 웨이퍼를 공정하기 위한 장치. 본 발명에 따른 장치는 정전 척을 포함한 웨이퍼 포트 플랜지 및 립을 포함한 톱 플레이트를 포함한다. 정전 척은 주변 가스 분산 홈 및 반도체 웨이퍼의 뒷면과 정전 척 사이에 놓인 가스 갭을 한정한다. 립은 웨이퍼의 외부 밴드를 실드하도록 놓인다. 이 개요는 조사자 또는 다른 독자에게 기술 공개의 제시된 문제를 빨리 조사하게 하는 개요를 요구하는 규칙을 강요하도록 제공되는 것이 강조된다. 이것은 청구항의 관점 또는 의미를 해석 또는 제한하는데 사용되지 않는 것을 이해하도록 제시된다.

대표도


도 1

색인어


웨이퍼 포트 플랜지, 주변 가스 분산 홈, 가스 갭, 고-진공 챔버, 고-에너지 빔

도면

도면1



도면2



도면3

