



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I409641B1

(45)公告日：中華民國 102 (2013) 年 09 月 21 日

(21)申請案號：099108121

(22)申請日：中華民國 99 (2010) 年 03 月 19 日

(51)Int. Cl. : **G06F13/28 (2006.01)**(30)優先權：2009/04/24 美國 61/172,307
2009/11/11 美國 12/616,197(71)申請人：聯發科技股份有限公司（中華民國）MEDIATEK INC. (TW)
新竹市新竹科學工業園區篤行一路 1 號

(72)發明人：王國鴻 WANG, KUO HUNG (TW)

(74)代理人：洪澄文；顏錦順

(56)參考文獻：

TW	I231903	TW	200915328A
US	2007/0255967A1	US	2009/0083476A1

審查人員：馮耀嘉

申請專利範圍項數：18 項 圖式數：9 共 0 頁

(54)名稱


固態磁碟驅動器以及操作頻率控制方法

SOLID STATE DISK DRIVE AND METHOD FOR CONTROLLING OPERATION FREQUENCY

(57)摘要

本發明提供了一種固態磁碟驅動器以及操作頻率控制方法。其中，固態磁碟驅動器包含：記憶體裝置以及控制器，記憶體裝置包含用於儲存資料位元之多個記憶體單元；以及控制器耦接於記憶體裝置，根據時脈訊號存取記憶體裝置，估計記憶體裝置之工作負荷，以及根據已估計之工作負荷調整時脈訊號之頻率，其中控制器包含一監視模組估計至少一個存取要求及/或至少一個存取命令之資料傳輸的資料大小，以及根據資料大小估計工作負荷。

A solid state disk drive is provided. The solid state disk drive includes a memory device and a controller. The memory device includes memory cells for storing data bits. The controller is coupled to the memory device, accesses the memory device according to a clock signal, estimates a work load of the memory device, and adjusts a frequency of the clock signal in accordance with the estimated work load. The controller includes a monitoring unit estimates a data size of data transmission of at least one access request and/or at least one access command, and estimates the work load according to the data size



第 1 圖

- 100 . . . SSD 驅動器
- 101 . . . 控制器
- 102 . . . 記憶體裝置
- 103 . . . 主機
- 111 . . . 主機介面
- 112 . . . 處理器
- 113 . . . 快閃控制器
- 114 . . . 緩衝器
- 115 . . . 時脈控制器
- 116 . . . ECC 引擎
- 117 . . . 時脈源
- 118 . . . 定時器
- 120 . . . 監視模組
- 300 . . . 傳輸介面

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：99108121

※ 申請日：99.3.19 ※IPC 分類：G06F 13/28 (2006.01)

公告本

一、發明名稱：(中文/英文)

固態磁碟驅動器以及操作頻率控制方法

SOLID STATE DISK DRIVE AND METHOD FOR CONTROLLING
OPERATION FREQUENCY

二、中文發明摘要：

本發明提供了一種固態磁碟驅動器以及操作頻率控制方法。其中，固態磁碟驅動器包含：記憶體裝置以及控制器，記憶體裝置包含用於儲存資料位元之多個記憶體單元；以及控制器耦接於記憶體裝置，根據時脈訊號存取記憶體裝置，估計記憶體裝置之工作負荷，以及根據已估計之工作負荷調整時脈訊號之頻率，其中控制器包含一監視模組估計至少一個存取要求及/或至少一個存取命令之資料傳輸的資料大小，以及根據資料大小估計工作負荷。

三、英文發明摘要：

A solid state disk drive is provided. The solid state disk drive includes a memory device and a controller. The memory device includes memory cells for storing data bits. The controller is coupled to the memory device, accesses the memory device according to a clock signal, estimates a work load of the memory device, and adjusts a frequency of the

clock signal in accordance with the estimated work load. The controller includes a monitoring unit estimates a data size of data transmission of at least one access request and/or at least one access command, and estimates the work load according to the data size

四、指定代表圖：

(一)本案指定代表圖為：第（1）圖。

(二)本代表圖之元件符號簡單說明：

100：SSD 驅動器；

101：控制器；

102：記憶體裝置；

103：主機；

111：主機介面；

112：處理器；

113：快閃控制器；

114：緩衝器；

115：時脈控制器；

116：ECC 引擎；

117：時脈源；

118：定時器；

120：監視模組；

300：傳輸介面。

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

六、發明說明：

【發明所屬之技術領域】

本發明係有關於一種固態磁碟驅動器，且特別有關於一種固態磁碟驅動器以及操作頻率控制方法。

【先前技術】

計算機系統將資料儲存至不同類型之儲存媒體及裝置中。此儲存媒體及裝置可視為非揮發性的，且即使當電源斷開 (turn off) 時，亦持續地儲存資料。非揮發性儲存裝置之一實例為計算機系統之硬碟。儲存裝置亦可包含反及閘 (以下稱為 NAND) 快閃記憶體以及固態磁碟 (solid state disk，以下簡稱為 SSD)。而儲存媒體則可包含藉由儲存裝置存取之實際磁碟或磁帶 (platter)。操作系統 (operating system，以下簡稱為 OS) 可被要求執行一些動作，例如，藉由處理器來讀寫儲存媒體中之特定位置。

由於非揮發性快閃記憶體作為大容量儲存裝置已被廣泛地應用於許多電子產品之中，因此，藉由多個主機對非揮發性快閃記憶體之同時存取 (simultaneous access) 已隨之發展。然而在此狀況下，隨著存取非揮發性快閃記憶體之主機模組之數量的增加，總功率消耗亦極大地增大。為了改進系統性能以及進一步減小功率消耗，需要一種根據系統工作負荷來控制 SSD 驅動器之操作頻率的方法。

【發明內容】

有鑑於此，本發明提供以下技術方案：

本發明之實施例提供了一種固態磁碟驅動器，包含：記憶體裝置，包含用於儲存資料位元之多個記憶體單元；以及控制器，耦接於記憶體裝置，根據時脈訊號存取記憶體裝置，估計記憶體裝置之工作負荷，以及根據已估計之工作負荷調整時脈訊號之頻率，其中控制器包含一監視模組估計至少一個存取要求及/或至少一個存取命令之資料傳輸的資料大小，以及根據資料大小估計工作負荷。

本發明之實施例另提供一種操作頻率控制方法，用於控制固態磁碟驅動器之操作頻率，所述操作頻率控制方法包含：根據記憶體裝置之至少一存取操作的特性，估計記憶體裝置之工作負荷；估計存取操作之資料傳輸的資料大小且根據資料大小估計該工作負荷；以及根據已估計之工作負荷調整固態磁碟驅動器之操作頻率，其中，當記憶體裝置之已估計之工作負荷低於預定低門檻值時，減小操作頻率，以及當記憶體裝置之已估計之工作負荷超出預定高門檻值時，增大操作頻率。

本發明之實施例另提供一種固態磁碟驅動器，包含：記憶體裝置，包含用於儲存資料位元之多個記憶體單元；以及控制器，耦接於主機，所述控制器根據時脈訊號輸出至少一個存取要求，以存取記憶體裝置，其中，所述控制器包含：監視模組，監視所述至少一個存取要求，決定所述至少一個存取要求使得記憶體裝置處於重工作負荷抑或抑或處於輕工作負荷，以及根據決定結果產生時脈控制訊號，以調整時脈訊號之頻率。

以上所述之固態磁碟驅動器以及操作頻率控制方

法，可根據系統工作負荷控制固態磁碟驅動器之操作頻率，以減小系統功率消耗，從而最大化功率效率並藉此改善系統之整體性能。

【實施方式】

於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元組。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元組。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元組的方式，而是以元組在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

第 1 圖係依本發明第一實施例之 SSD 驅動器 100 的示意圖。SSD 驅動器 100 包含控制器 101 以及記憶體裝置 102。記憶體裝置 102 包含用於儲存資料位元之多個記憶體單元。根據本發明之實施例，記憶體裝置 102 可視為非揮發性儲存裝置，例如，SSD 記憶體。控制器 101 耦接於記憶體裝置 102，用於管理記憶體裝置 102。根據本發明之實施例，控制器 101 根據時脈訊號存取記憶體裝置 102 來估計記憶體裝置 102 之工作負荷，以及根據已估計之工作負荷調整時脈訊號之頻率。

控制器 101 包含主機介面 111、處理器 112、快閃控制器 113、緩衝器 114、時脈控制器 115、誤差檢查及校正（Error Checking and Correcting，以下簡稱為 ECC）引擎 116、時脈源 117、以及定時器 118，其中，於一些實施例中，定時器 118 可藉由即時時脈（Real Time Clock，以下簡稱為 RTC）來實作。主機介面 111 將 SSD 驅動器 100 連接（interface）至主機 103。一般而言，主機係定義為將資料儲存於記憶體裝置 102 之系統或子系統。主機介面 111 自主機 103 接收存取要求（例如，讀取或寫入要求）。處理器 112 耦接於主機介面 111，自主機介面 111 接收所述存取要求，且產生對應之存取命令，以控制記憶體裝置 102 之存取操作。ECC 引擎 116 對儲存於記憶體裝置 102 之資料進行誤差檢查及校正。緩衝器 114 可係為緩衝資料之任一類型之記憶體裝置，例如，動態隨機存取記憶體（dynamic random access memory，以下簡稱為 DRAM）。時脈控制器 115 自時脈源 117 接收振盪訊號，且產生用於控制器 101 中之模組的時脈訊號。應注意，時脈源 117 可為任一類型之振盪器或時脈產生源，且用於不同模組之時脈訊號可具有不同頻率。因此，本發明並不僅限於此。主機介面 111、處理器 112、快閃控制器 113、緩衝器 114、以及 ECC 引擎 116 係根據時脈訊號運作。

根據本發明之實施例，控制器 101 可更包含監視模組 120。監視模組 120 監視用於記憶體裝置 102 之存取要求以及存取命令，決定存取要求以及存取命令之特性以估計記憶體裝置 102 之工作負荷，以及產生時脈控制訊號，以根

據已估計之工作負荷調整時脈訊號之頻率。舉例而言，監視模組 120 可決定存取要求以及存取命令將致使記憶體裝置 102 處於重工作負荷（heavy work load）抑或處於輕工作負荷（light work load），以及根據決定結果產生時脈控制訊號，以調整時脈訊號之頻率。需注意，時脈控制訊號亦可根據已估計之工作負荷而由處理器 112 產生，本發明並不僅限於此。時脈控制器 115 根據時脈控制訊號產生時脈訊號，以根據已估計之工作負荷增大或者減小時脈頻率。當決定記憶體裝置 102 處於重工作負荷時，可增大時脈頻率，以快速響應存取要求。當決定記憶體裝置 102 處於輕工作負荷時，可減小時脈頻率，以節省功率。

根據本發明之實施例，監視模組 120 可由軟體、韌體、硬體或其任一組合來實作。於本發明之不同實施例中，監視模組 120 亦可設置於處理器 112 外部。第 2 圖係依本發明另一實施例之 SSD 驅動器 200 的示意圖。為簡潔起見，此處不另贅述控制器 201 之細節，相關部分請參考第 1 圖中控制器 101 的上述描述。根據本發明之實施例，控制器 201 包含主機工作負荷監視模組 130 以及快閃工作負荷監視模組 140。主機工作負荷監視模組 130 耦接於主機介面 111，以監視藉由主機 103 指定之作業，以及相應地估計記憶體裝置 102 之工作負荷。快閃工作負荷監視模組 140 耦接於快閃控制器 113，以監視記憶體裝置 102 之操作，以及相應地估計工作負荷。於本發明之實施例中，主機工作負荷監視模組 130 或快閃工作負荷監視模組 140 可產生時脈控制訊號，以根據已估計之工作負荷調整時脈訊號之頻

率。然而需注意，時脈控制訊號亦可根據已估計之工作負荷而由處理器 122 產生，因此，本發明並不僅限於此。根據本發明之實施例，主機工作負荷監視模組 130 以及快閃工作負荷監視模組 140 亦可由軟體、韌體、硬體或其任一組合來實作。

第 3 圖係依本發明一實施例之控制 SSD 驅動器之操作頻率之方法的流程圖。當接收對應於存取操作之至少一個存取命令時，監視模組 120（或者主機工作負荷監視模組 130 及/或快閃工作負荷監視模組 140）根據存取操作之特性來估計記憶體裝置 102 之工作負荷（步驟 S301）。根據本發明之實施例，可根據來自主機 103 之存取要求或用於記憶體裝置 102 之存取命令來估計存取操作之特性。下文將更詳細地描述估計工作負荷之方法的實施例。於估計工作負荷之後，可根據已估計之工作負荷調整 SSD 驅動器之操作頻率（步驟 S302）。藉由適應地調整 SSD 驅動器之操作頻率，可提供用於存取記憶體裝置之不同存取速率，以更有效率地存取記憶體裝置。

根據本發明之實施例，當已估計之工作負荷低於預定低門檻值時，決定記憶體裝置 102 係處於輕工作負荷，且可減小控制器 101 及/或控制器 201 中之模組的操作頻率，以節省功率消耗。於本發明之實施例中，時脈控制器 115 可根據時脈控制訊號減小時脈訊號之頻率，以減小處理器 112、快閃控制器 113、緩衝器 114、及/或 ECC 引擎 116 之操作頻率。另一方面，當記憶體裝置 102 之已估計之工作負荷超出預定高門檻值時，決定記憶體裝置 102 係處於

重工作負荷，且可增大控制器 101 或控制器 201 中之模組的操作頻率，以使控制器 101 或控制器 201 更快地響應存取要求。於本發明之實施例中，時脈控制器 115 可根據時脈控制訊號增大時脈訊號之頻率，以增大處理器 112、快閃控制器 113、緩衝器 114、及/或 ECC 引擎 116 之操作頻率。

第 4 圖係依本發明一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組 120 或主機工作負荷監視模組 130 決定耦接於主機 103 與控制器 101 之間的傳輸介面（例如，第 1 圖所示之傳輸介面 300）之傳輸速率（步驟 S401），且根據傳輸速率估計工作負荷。根據本發明之實施例，傳輸介面 300 可為串列式先進附加技術（Serial Advanced Technology Attachment，以下簡稱為 SATA）傳輸介面。主機介面 111 可藉由與主機 103 之握手程序獲得關於傳輸介面 300 之傳輸速率的資訊，且因此，監視模組 120 或主機工作負荷監視模組 130 可自主機介面 111 獲得資訊。

當決定傳輸介面具有較高傳輸速率（例如對於 SATA 而言，傳輸速率為 3Gbit/s 或更高）時（步驟 S402），監視模組 120 或主機工作負荷監視模組 130 可以決定對應的來自主機 103 之存取要求可使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供高頻時脈（fast clock）（步驟 S403）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時

脈控制訊號，以增大時脈頻率。另一方面，當決定傳輸介面係運作於較低傳輸速率（例如對於 SATA 而言，傳輸速率為 1.5Gbit/s）時（步驟 S402），監視模組 120 或主機工作負荷監視模組 130 可決定來自主機 103 之對應的存取要求可能並未使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供低頻時脈（slow clock）（步驟 S404）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以減小時脈頻率。

第 5 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組 120 或主機工作負荷監視模組 130 決定連續存取命令/存取要求之間的時間間隔（步驟 S501），且根據時間間隔之長度估計工作負荷。監視模組 120 或主機工作負荷監視模組 130 可根據連續存取命令/存取要求之開始時間以及結束時間估計時間間隔。舉例而言，根據定時器 118，監視模組 120 或主機工作負荷監視模組 130 可於先前存取命令及/或存取要求結束時記錄時間 T_e ，以及於當前存取命令及/或存取要求開始時記錄時間 T_s 。監視模組 120 或主機工作負荷監視模組 130 可進一步決定時間間隔 $T = (T_s - T_e)$ 是否小於預期命令週期 T_{p1} （步驟 S502）。

當($T < T_{p1}$)時，監視模組 120 或主機工作負荷監視模組 130 可以決定頻繁產生之存取命令/存取要求可使得記憶

體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供高頻時脈（步驟 S503）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以增大時脈頻率。另一方面，當($T \geq T_{p1}$)時，監視模組 120 或主機工作負荷監視模組 130 可決定存取命令/存取要求可能並未使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供低頻時脈（步驟 S504）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以減小時脈頻率。

第 6 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組 120 或主機工作負荷監視模組 130 決定連續資料傳輸之間的時間間隔 T_d （步驟 S601），以及決定時間間隔 T_d 是否小於期望之資料傳輸週期 T_{p2} （步驟 S602），以根據時間間隔之長度估計工作負荷。當($T_d < T_{p2}$)時，監視模組 120 或主機工作負荷監視模組 130 可以決定對應的存取命令及/或存取要求可使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供高頻時脈（步驟 S603）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以增大時脈頻率。另一方面，當($T_d \geq T_{p2}$)時，監

視模組 120 或主機工作負荷監視模組 130 可決定存取命令及/或存取要求可能並未使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供低頻時脈(步驟 S604)。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以減小時脈頻率。

第 7 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組 120 或主機工作負荷監視模組 130 決定存取命令/存取要求之傳輸模式(步驟 S701)，以及根據傳輸模式估計工作負荷。根據本發明之實施例，監視模組 120 或主機工作負荷監視模組 130 可決定傳輸模式為可程式化輸入/輸出 (Programmed input/output，以下簡稱為 PIO) 模式抑或記憶體直接存取 (Direct Memory Access，以下簡稱為 DMA) 模式(步驟 S702)。

DMA 為現代計算機以及微處理器之特徵，其允許主機內之特定硬體子系統存取記憶體裝置，以無需依賴中央處理單元(例如，處理器 112 以及處理器 122)而獨立地進行讀取及/或寫入。因此，DMA 為一種適合快速傳輸大量資料，而無需中斷當前系統進程之技術。根據本發明之實施例，當傳輸模式為 DMA 時，監視模組 120 或主機工作負荷監視模組 130 可以決定存取命令/存取要求可使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制

器 201 中之模組提供高頻時脈（步驟 S703）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以增大時脈頻率。另一方面，PIO 係為於中央處理單元（例如，處理器 112 以及處理器 122）與外圍設備（peripheral）（例如，記憶體裝置）之間傳輸資料的特徵。因此 PIO 之傳輸速率係低於 DMA 之傳輸速率。當傳輸模式為 PIO 時，監視模組 120 或主機工作負荷監視模組 130 可決定存取命令/存取要求可能並未使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供低頻時脈（步驟 S704）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以減小時脈頻率。

第 8 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，於接收存取命令及/或存取要求之後，監視模組 120 或主機工作負荷監視模組 130 決定存取命令/存取要求之資料傳輸的資料大小（步驟 S801），以及決定資料大小是否大於預定門檻值（步驟 S802），以根據資料大小估計工作負荷。當資料大小大於預定門檻值時，監視模組 120 或主機工作負荷監視模組 130 可以決定存取命令/存取要求可使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供高頻時脈（步驟 S803）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊

號，以增大時脈頻率。另一方面，當資料大小不大於預定門檻值時，監視模組 120 或主機工作負荷監視模組 130 可決定存取命令及/或存取要求可能並未使得記憶體裝置 102 處於重工作負荷。因此，監視模組 120 或主機工作負荷監視模組 130 可決定為控制器 101 或控制器 201 中之模組提供低頻時脈（步驟 S804）。根據本發明之實施例，必要時，監視模組 120 或主機工作負荷監視模組 130 可產生時脈控制訊號，以減小時脈頻率。

根據本發明之另一實施例，監視模組 120 或主機工作負荷監視模組 130 亦可根據自主機 103 之應用程式輸出之指示訊號來估計工作負荷。應用程式可為軟體或軌體程式，以監視主機 103 之存取要求的傳輸速率需求，以及預先通知控制器 101 或控制器 201，使其根據傳輸速率需求調整時脈頻率。

第 9 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。根據本發明之實施例，監視模組 120 或快閃工作負荷監視模組 140 可監視記憶體裝置 102 之工作負荷（步驟 S901），以及決定記憶體裝置 102 是否進入繁忙狀態（步驟 S902）。監視模組 120 或快閃工作負荷監視模組 140 可根據已接收之存取命令決定記憶體裝置 102 是否繁忙。舉例而言，當程式化記憶體裝置 102 時，可決定記憶體裝置 102 已進入繁忙狀態。於此繁忙狀態中，記憶體裝置 102 可能無法及時響應存取命令。因此，監視模組 120 或快閃工作負荷監視模組 140 可決定為控制器 101 或控制器 201 中之模組提供低頻時脈（步驟 S903）。根據本發明之實施

例，必要時，監視模組 120 或快閃工作負荷監視模組 140 可產生時脈控制訊號，以減小時脈頻率。根據本發明之另一實施例，亦可關閉一些模組（例如，藉由將模組之操作頻率調整至零），以進一步節省功率消耗。舉例而言，當決定記憶體裝置 102 已進入繁忙狀態時，可減小快閃控制器 113、緩衝器 114 以及 ECC 引擎 116 之操作頻率，以提供低頻時脈服務，或者甚至將其設置為零，以節省功率。另一方面，當決定記憶體裝置 102 未進入繁忙狀態時，監視模組 120 或快閃工作負荷監視模組 140 可決定為控制器 101 或控制器 201 中之模組提供高頻時脈（步驟 S904）。根據本發明之實施例，必要時，監視模組 120 或快閃工作負荷監視模組 140 可產生時脈控制訊號，以增大時脈頻率。

根據本發明之實施例，藉由根據不同工作負荷，可適應地調整時脈之速率（低頻時脈或高頻時脈），因為避免了非必要之功率消耗，所以可最大化功率效率。此外，對於重工作負荷，可更增加存取速率，以改善 SSD 驅動器之功能性。因此，相較於先前技術，本發明可改善 SSD 驅動器之整體性能。

以上所述僅為本發明之較佳實施例，意在例舉本發明之通用原理，應可理解，本發明並不僅限於以上所述實施例之範圍。舉凡熟悉本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。

【圖式簡單說明】

第 1 圖係依本發明第一實施例之 SSD 驅動器的示意

圖。

第 2 圖係依本發明另一實施例之 SSD 驅動器的示意圖。

第 3 圖係依本發明一實施例之控制 SSD 驅動器之操作頻率之方法的流程圖。

第 4 圖係依本發明一實施例之估計工作負荷之方法的流程圖。

第 5 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。

第 6 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。

第 7 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。

第 8 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。

第 9 圖係依本發明另一實施例之估計工作負荷之方法的流程圖。

【主要元件符號說明】

100、200：SSD 驅動器；

101、201：控制器；

102：記憶體裝置；

103：主機；

111：主機介面；

112、122：處理器；

113：快閃控制器；
114：緩衝器；
115：時脈控制器；
116：ECC 引擎；
117：時脈源；
118：定時器；
120：監視模組；
130：主機工作負荷監視模組；
140：快閃工作負荷監視模組；
300：傳輸介面；
S301~S302、S401~S404：步驟；
S501~S504、S601~S604：步驟；
S701~S704、S801~S804、S901~S904：步驟。

七、申請專利範圍：

1. 一種固態磁碟驅動器，包含：

一記憶體裝置，包含用於儲存資料位元之多個記憶體單元；以及

一控制器，耦接於該記憶體裝置，該控制器根據一時脈訊號存取該記憶體裝置，估計該記憶體裝置之一工作負荷，以及根據已估計之該工作負荷調整該時脈訊號之頻率，其中該控制器包含一監視模組估計至少一個存取要求及/或至少一個存取命令之資料傳輸的一資料大小，以及根據該資料大小估計該工作負荷。

2. 如申請專利範圍第 1 項所述之固態磁碟驅動器，其中，當該記憶體裝置的已估計之該工作負荷低於一預定低門檻值時，該控制器進一步減小該時脈訊號之頻率，以及當該記憶體裝置的已估計之該工作負荷超出一預定高門檻值時，該控制器進一步增大該時脈訊號之頻率。

3. 如申請專利範圍第 1 項所述之固態磁碟驅動器，其中，該控制器耦接於一主機，該主機輸出該至少一個存取要求以存取該記憶體裝置，且該控制器更包含：

一時脈控制器，根據一時脈控制訊號產生該時脈訊號；以及

一處理器，接收該至少一個存取要求以及產生該至少一個存取命令，以相應地存取該記憶體裝置，其中，該處理器係根據該時脈訊號運作，並且其中

該監視模組更監視該至少一個存取要求以及該至少一個存取命令，決定該至少一個存取要求以及該至少一個

存取命令之特性，以進一步根據該至少一個存取要求以及該至少一個存取命令之特性估計該工作負荷，以及產生該時脈控制訊號，以根據已估計之該工作負荷調整該時脈訊號之頻率。

4.如申請專利範圍第 3 項所述之固態磁碟驅動器，其中，當該主機輸出該至少一個存取要求時，該監視模組更自該主機接收一指示訊號，以及產生該時脈控制訊號，以根據該指示訊號調整該時脈訊號之頻率，且該指示訊號係由該主機產生以指示對應於該至少一個存取要求之一傳輸速率需求。

5.如申請專利範圍第 3 項所述之固態磁碟驅動器，其中，根據已估計之該工作負荷，該監視模組更決定該記憶體裝置是否繁忙，以及當決定該記憶體裝置繁忙時，產生該時脈控制訊號，以減小該時脈訊號之頻率。

6.如申請專利範圍第 3 項所述之固態磁碟驅動器，其中，該監視模組更決定耦接於該主機與該控制器之間的一傳輸介面之一傳輸速率，以及根據該傳輸速率估計該工作負荷。

7.如申請專利範圍第 3 項所述之固態磁碟驅動器，其中，該監視模組更決定多個連續存取要求之間的一時間間隔，以及根據該時間間隔之長度估計該工作負荷。

8.如申請專利範圍第 3 項所述之固態磁碟驅動器，其中，該監視模組更估計該記憶體裝置之多次連續資料傳輸之間的一時間間隔，以及根據該時間間隔之長度估計該工作負荷。

9.如申請專利範圍第 3 項所述之固態磁碟驅動器，其中，該監視模組更決定該至少一個存取要求之一傳輸模式，以及根據該傳輸模式估計該工作負荷。

10.如申請專利範圍第 9 項所述之固態磁碟驅動器，其中，當該傳輸模式被決定為可程式化輸入/輸出模式時，該監視模組產生該時脈控制訊號，以減小該時脈訊號之頻率。

11.如申請專利範圍第 9 項所述之固態磁碟驅動器，其中，當該傳輸模式被決定為直接記憶體存取模式時，該監視模組產生該時脈控制訊號，以增大該時脈訊號之頻率。

12.一種操作頻率控制方法，用於控制一固態磁碟驅動器之一操作頻率，該操作頻率控制方法包含：

根據一記憶體裝置之至少一存取操作的特性，估計該記憶體裝置之一工作負荷；

估計該存取操作之資料傳輸的一資料大小且根據該資料大小估計該工作負荷；以及

根據已估計之該工作負荷調整該固態磁碟驅動器之該操作頻率，其中，當該記憶體裝置的已估計之該工作負荷低於一預定低門檻值時，減小該操作頻率，以及當該記憶體裝置的已估計之該工作負荷超出一預定高門檻值時，增大該操作頻率。

13.如申請專利範圍第 12 項所述之操作頻率控制方法，更包含：

根據已估計之該工作負荷，決定該記憶體裝置是否繁忙；以及

當決定該記憶體裝置繁忙時，減小該操作頻率。

14.如申請專利範圍第 12 項所述之操作頻率控制方法，更包含：

決定耦接於一主機與該固態磁碟驅動器之間的一傳輸介面之一傳輸速率；以及

根據該傳輸速率估計該工作負荷。

15.如申請專利範圍第 12 項所述之操作頻率控制方法，更包含：

決定多個連續存取要求之間的一時間間隔；以及根據該時間間隔之長度估計該工作負荷。

16.如申請專利範圍第 12 項所述之操作頻率控制方法，更包含：

估計該記憶體裝置之多次連續資料傳輸之間的一時間間隔；以及

根據該時間間隔之長度估計該工作負荷。

17.如申請專利範圍第 12 項所述之操作頻率控制方法，更包含：


決定至少一個存取要求的一傳輸模式；以及

根據該傳輸模式估計該工作負荷。


18.如申請專利範圍第 12 項所述之操作頻率控制方法，更包含：

接收對應於來自一主機之一存取要求的一指示訊號，其中，該指示訊號係指示對應於該存取要求之一傳輸速率需求；以及


根據該指示訊號調整該操作頻率。




第 1 圖



第 2 圖




第 3 圖




第 4 圖


I409641




第 5 圖




第 6 圖



第 7 圖



第 8 圖



第 9 圖