

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-64678  
(P2013-64678A)

(43) 公開日 平成25年4月11日(2013.4.11)

(51) Int.Cl. F I テーマコード(参考)  
G O 1 R 1/067 (2006.01) G 2 G O 1 1

審査請求 未請求 請求項の数 12 O L (全 28 頁)

(21) 出願番号	特願2011-204244 (P2011-204244)	(71) 出願人	302062931 ルネサスエレクトロニクス株式会社 神奈川県川崎市中原区下沼部1753番地
(22) 出願日	平成23年9月20日(2011.9.20)	(74) 代理人	100089071 弁理士 玉村 静世
		(72) 発明者	川野 英夫 神奈川県川崎市中原区下沼部1753番地 ルネサスエレクトロニクス株式会社内
		(72) 発明者	為我井 晴子 神奈川県川崎市中原区下沼部1753番地 ルネサスエレクトロニクス株式会社内
		(72) 発明者	屋島 徹 山形県鶴岡市宝田一丁目11番73号 ルネサス山形セミコンダクタ株式会社内
		Fターム(参考)	2G011 AA02 AA03 AA16 AB01 AC14 AE03 AF07

(54) 【発明の名称】 半導体集積回路装置の製造方法


(57) 【要約】

【課題】半田バンプを有するフリップチップ方式の半導体デバイスに関するウエハプローブ検査においては、ウエハ上の半田バンプに直接、プローブ針をコンタクトさせて高温状態で電気的試験を実行する必要がある。このような高温プローブテストに関して本願発明者らが種々検討したところ、以下のような問題が生じることが明らかとなった。すなわち、パラジウム合金プローブ針を用いて、摂氏90度以上の高温プローブテストを実行したところ、針先に半田バンプに起因する錫拡散が生じ、これによる高抵抗化のため、オープン不良が発生するというものである。

【解決手段】本願発明は、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針をコンタクトした状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたものである。

【選択図】 図19

図19



## 【特許請求の範囲】

## 【請求項 1】

以下の工程を含む半導体集積回路装置の製造方法：

- (a) 半導体ウエハの第 1 の主面上に複数の集積回路チップ領域を形成する工程；
- (b) 前記複数の集積回路チップ領域の各々に対して、ウエハプロセスにより、複数の半田パンプを形成する工程；
- (c) 前記複数の集積回路チップ領域の内、検査対象である集積回路チップ領域上の前記複数の半田パンプの各々に、パラジウム系プローブ針をkontaktさせた状態で、高温プローブテストを実行する工程、

ここで、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有する。

10

## 【請求項 2】

前記 1 項の半導体集積回路装置の製造方法において、前記複数の半田パンプは、錫系鉛フリー半田である。

## 【請求項 3】

前記 2 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の少なくとも前記先端部および先端近傍部は、主に粒状グレイン構造を有する。

## 【請求項 4】

前記 2 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針のほぼ全体は、主に粒状グレイン構造を有する。

20

## 【請求項 5】

前記 4 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端部および先端近傍部は、前記半導体ウエハの前記第 1 の主面に対して、ほぼ垂直にされている。

## 【請求項 6】

前記 5 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の上半部の少なくとも一部は、湾曲している。

## 【請求項 7】

前記 6 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀を主要な成分の一つとして含む。

30

## 【請求項 8】

前記 6 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀および銅を主要な成分の一つとして含む。

## 【請求項 9】

前記 8 項の半導体集積回路装置の製造方法において、前記高温プローブテストは、前記半導体ウエハを摂氏 90 度以上、摂氏 130 度以下の所定の温度に加熱した状態で実行される。

## 【請求項 10】

前記 8 項の半導体集積回路装置の製造方法において、前記複数の半田パンプの各々は、非アルミニウム系メタルパッド上に設けられている。

40

## 【請求項 11】

前記 10 項の半導体集積回路装置の製造方法において、非アルミニウム系メタルパッドは、金系膜を有さない。

## 【請求項 12】

前記 5 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端面の形状は、ほぼ平坦である。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、半導体集積回路装置（または半導体装置）の製造方法における電氣的試験技

50

術に適用して有効な技術に関する。

【背景技術】

【0002】

日本特開平7-140168号公報(特許文献1)には、半導体デバイスの電氣的試験用のタングステンを母材とするプローブ針に関して、ウエハプローブ検査の際に、アルミニウムパッドからのアルミナ等の異物付着を防止するために、タングステンに金、銀、銅、レニウム等の異種金属を添加する技術が開示されている。

【0003】

日本特開2002-162415号公報(特許文献2)または、これに対応する米国特許公開2002-153913号公報(特許文献3)には、パラジウム系垂直針を用いた高温ウエハプローブ検査(摂氏85度または摂氏150度)が開示されている。そこでは、ウエハ上のアルミニウム系電極に対する十分な加圧を確保するために、パラジウム系プローブ針の表面にニッケル又はニッケル合金がメッキされている。なお、このパラジウム系プローブ針の母材は、パラジウム系6元合金であり、その組成は、たとえば、Pd:35質量%、Ag:30質量%、Pt:10質量%、Au:10質量%、Cu:14質量%、Zn:1質量%である。

10

【0004】

日本特開2004-93355号公報(特許文献4)には、パラジウム系プローブピンを用いたウエハプローブ検査において、検査対象物からの半田転写を防止するために、たとえば、金、銀、白金等を添加するとともに、針先を非平坦形状とする技術が開示されている。

20

【0005】

日本特開平8-115955号公報(特許文献5)には、デバイス等のプローブ検査において、錫メッキ等がされた被検査電極等に高温強度に優れたタングステン合金針の先端部に錫と化合物を作らないC、Eu、Ir等をコーティングすることが開示されるとともに、パラジウム合金針等への適用も示唆されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平7-140168号公報

30

【特許文献2】特開2002-162415号公報

【特許文献3】米国特許公開2002-153913号公報

【特許文献4】特開2004-93355号公報

【特許文献5】特開平8-115955号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

半田パンプを有するフリップチップ方式の半導体デバイスに関するウエハプローブ検査においては、ウエハ上の半田パンプに直接、プローブ針をkontaktさせて高温状態(たとえば、摂氏90度から130度程度)で電氣的試験を実行する場合がある。このような高温プローブテストに関して本願発明者らが種々検討したところ、以下のような問題があることが明らかとなった。すなわち、パラジウム合金プローブ針を用いて、摂氏90度以上の高温プローブテストを実行したところ、針先に半田パンプに起因する錫拡散が生じ、これに起因する高抵抗化のため、オープン不良が発生するというものである。

40

【0008】

本願発明は、これらの課題を解決するためになされたものである。

【0009】

本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。

【0010】

50

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

【0011】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0012】

すなわち、本願の一つの発明は、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針を接触した状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたものである。

10

【発明の効果】

【0013】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

【0014】

すなわち、半導体ウエハ上の半田バンプ電極にパラジウム系プローブ針を接触した状態で実行する高温プローブテストにおいて、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有するようにしたことにより、半田成分の拡散による針先の高抵抗化等に起因するオープン不良等の発生を防止することができる。

20

【図面の簡単な説明】

【0015】

【図1】本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例を示すウエハプローブテスト時の半導体ウエハの模式断面図である。

【図2】本願の前記一実施の形態の半導体集積回路装置の製造方法における製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。

【図3】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半導体基板上の配線層WSの形成完了時点）である。

【図4】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（無機系ファイナルパッシベーション膜の開口形成完了時点）である。

30

【図5】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。

【図6】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（UBM膜成膜完了時点）である。

【図7】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。

40

【図8】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（UBM膜最下層膜加工完了時点）である。

【図9】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。

【図10】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明するためのテスト、プローブ装置およびプローブカードの全体模式断面図である。

【図11】図10のプローブカード部分の拡大模式断面図である。

50

- 【図 1 2】図 1 1 のプローブ針および被検査ウエハの拡大断面図である。
- 【図 1 3】図 1 2 のプローブ針の先端部および先端近傍部の拡大断面図である。
- 【図 1 4】図 1 3 の断面部分切り出し領域 R 1 の粒界構造を説明するための模式粒界構造図である。
- 【図 1 5】図 1 3 のプローブ針の先端面の拡大平面図である。
- 【図 1 6】図 1 5 の先端面一部切り出し領域 R 2 の粒界構造を説明するための模式粒界構造図である。
- 【図 1 7】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明するためのウエハプローブテスト全体ブロックフロー図である。
- 【図 1 8】図 1 7 の高温テストのブロックフロー図である。
- 【図 1 9】図 1 8 の検査実行時のプローブ針先端部とウエハ上のバンパとの関係を示すプローブ針およびウエハの模式断面図である。
- 【図 2 0】図 1 9 のウエハのデバイス面におけるチップ領域の配列の一例を示すウエハ全体上面図である。
- 【図 2 1】図 2 0 の部分拡大図である。
- 【図 2 2】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法の一例を説明するプローブ針およびクリーニングシートの模式断面図である。
- 【図 2 3】本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明するための完成したパッケージの一例を示すパッケージ全体断面図である。
- 【図 2 4】柱状構造と粒状構造のプローブ針による高温ウエハプローブテストの実績比較図表である。
- 【図 2 5】図 2 4 の比較に用いた粒状粒界構造を有するプローブ針の T E M 画像である。
- 【図 2 6】図 2 4 の比較に用いた柱状粒界構造を有するプローブ針の先端面の S E M 画像である。
- 【図 2 7】図 2 4 の比較に用いた柱状粒界構造を有するプローブ針の T E M 画像である。
- 【発明を実施するための形態】
- 【0016】
- 〔実施の形態の概要〕
- 先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
- 【0017】
1. 以下の工程を含む半導体集積回路装置の製造方法：
- (a) 半導体ウエハの第 1 の主面上に複数の集積回路チップ領域を形成する工程；
- (b) 前記複数の集積回路チップ領域の各々に対して、ウエハプロセスにより、複数の半田バンパを形成する工程；
- (c) 前記複数の集積回路チップ領域の内、検査対象である集積回路チップ領域上の前記複数の半田バンパの各々に、パラジウム系プローブ針をコンタクトさせた状態で、高温プローブテストを実行する工程、
- ここで、前記パラジウム系プローブ針の少なくとも先端部は、主に粒状グレイン構造を有する。
- 【0018】
2. 前記 1 項の半導体集積回路装置の製造方法において、前記複数の半田バンパは、錫系鉛フリー半田である。
- 【0019】
3. 前記 1 または 2 項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の少なくとも前記先端部および先端近傍部は、主に粒状グレイン構造を有する。
- 【0020】
4. 前記 1 または 2 項の半導体集積回路装置の製造方法において、前記パラジウム系プ

10

20

30

40

50

ローブ針のほぼ全体は、主に粒状グレイン構造を有する。

【0021】

5. 前記1から4項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端部および先端近傍部は、前記半導体ウエハの前記第1の主面に対して、ほぼ垂直にされている。

【0022】

6. 前記5項の半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の上半部の少なくとも一部は、湾曲している。

【0023】

7. 前記1から6項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀を主要な成分の一つとして含む。

【0024】

8. 前記1から6項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針は、パラジウムの外、銀および銅を主要な成分の一つとして含む。

【0025】

9. 前記1から8項のいずれか一つの半導体集積回路装置の製造方法において、前記高温プローブテストは、前記半導体ウエハを摂氏90度以上、摂氏130度以下の所定の温度に加熱した状態で実行される。

【0026】

10. 前記1から9項のいずれか一つの半導体集積回路装置の製造方法において、前記複数の半田パンプの各々は、非アルミニウム系メタルパッド上に設けられている。

【0027】

11. 前記10項の半導体集積回路装置の製造方法において、非アルミニウム系メタルパッドは、金系膜を有さない。

【0028】

12. 前記1から11項のいずれか一つの半導体集積回路装置の製造方法において、前記パラジウム系プローブ針の先端面の形状は、ほぼ平坦である。

【0029】

〔本願における記載形式、基本的用語、用法の説明〕

1. 本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

【0030】

更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）に代表されるMISFET（Metal Insulator Semiconductor Field Effect Transistor）を例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOS（Complementary Metal Oxide Semiconductor）型集積回路に代表されるCMIS（Complementary Metal Insulator Semiconductor）型集積回路を例示することができる。

【0031】

今日の半導体集積回路装置、すなわち、LSI（Large Scale Integ

10

20

30

40

50

ration)のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリメタル(Premetal)工程(M1配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程)あたりまでのFEOL(Front End of Line)工程と、M1配線層形成から始まり、パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまでのBEOL(Back End of Line)工程に大別できる。なお、フリップチップ製品やウエハレベルパッケージプロセスにおいては、UBM(Under Bump Metal)形成プロセス、パンプ形成プロセス等も含む。

#### 【0032】

2. 同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドーパ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG(Fluorosilicate Glass)、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxycarbide)またはカーボンドーパ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ(Nano-Clustering Silica:NCS)等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜(ポラス系絶縁膜)、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことはいうまでもない。

#### 【0033】

また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、SiN, SiCN, SiNH, SiCNH等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、SiNおよびSiNHの両方を含む。同様に、「SiCN」というときは、特にそうでない旨明示したときを除き、SiCNおよびSiCNHの両方を含む。

#### 【0034】

なお、SiCは、SiNと類似の性質を有するが、SiONは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。

#### 【0035】

窒化シリコン膜は、SAC(Self-Aligned Contact)技術におけるエッチストップ膜、すなわち、CESL(Contact Etch-Stop Layer)として、多用されるほか、SMT(Stress Memorization Technique)における応力付与膜としても使用される。

#### 【0036】

3. 同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことはいうまでもない。

#### 【0037】

4. さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

#### 【0038】

5. 「ウエハ」というときは、通常は半導体集積回路装置(半導体装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI

基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

【0039】

6. 本願に於いて、「集積回路チップ領域」とは、ウエハ分割後に半導体チップとなるべき領域を言う。

【0040】

また、「高温プローブテスト」とは、ウエハプローブテストの内、ウエハ温度を摂氏80度以上の所定の温度に設定して実施される電氣的試験を言う。一般的上限温度は、摂氏200度前後であるが、本願が主に扱う錫系半田バンプを有する製品に関しては、通常、摂氏150度程度と考えられている。なお、ウエハプローブテストの温度に関してこの他に、「常温テスト」、「低温テスト」等があるが、「常温テスト」は、通常、摂氏25度前後（範囲としては、摂氏15度から35度程度）のウエハ温度で実施される。一方、「低温テスト」は、通常、摂氏マイナス40度前後（範囲としては、摂氏マイナス10度からマイナス60度程度）のウエハ温度で実施される。

10

【0041】

7. 本願に於いて、プローブ針に関して、「先端部」とは、「先端面」から半田成分の拡散が懸念される範囲を言う。一方、「先端近傍部」とは、針先のクリーニングを繰り返す内に、「先端部」となりえる部分を言う。また、「上半部」とは、上端部を含む部分であって、「先端部」および「先端近傍部」よりも上方の部分である。

【0042】

なお、プローブ針には、先端部がウエハの表面に対して斜めに延びる「カンチレバー型プローブ針」（マイクロカンチレバーを含む）と、先端部がウエハの表面に対して垂直に延びる「先端垂直型プローブ針」に分類できる。この先端垂直型プローブ針は、更に、全体がほぼ直線状の「全垂直型プローブ針」と、一部が屈曲又は湾曲している「先端垂直型湾曲プローブ針」（いわゆる「コブラ（Cobra）針」）に分類される。以下の実施形態では、主に先端垂直型湾曲プローブ針について説明するが、本願発明は、全垂直型プローブ針やカンチレバー型プローブ針にも適用できることは言うまでもない。

20

【0043】

また、針母材について言えば、プローブ針の母材には、主にタングステン、パラジウム合金、銅ベリリウム合金等がある。これらにそれぞれ対応して、タングステン系プローブ針、パラジウム系プローブ針、銅ベリリウム系プローブ針がある。タングステン系プローブ針は、比較的硬く、アルミニウム系パッドに対するコンタクトに適している。パラジウム系プローブ針は、相対的に軟らかいと考えられており、金バンプや半田バンプ等へのコンタクトに適している。一方、銅ベリリウム系プローブ針は、大電流のデバイスへのコンタクトに適している。以下の実施形態では、主にパラジウム系プローブ針について説明するが、本願発明は、タングステン系プローブ針や銅ベリリウム系プローブ針にも適用できることは言うまでもない。

30

【0044】

8. 「フリップチップ型半導体素子」は、通常、略円形（円形、8角形、6角形等）のメタルパッドの上層（再配線を利用する場合は、水平にシフトする）にバンプ電極を形成するが、このメタルパッドとしては、主に「アルミニウム系メタルパッド」（アルミニウム系メタルパッド方式）または「非アルミニウム系メタルパッド」（非アルミニウム系メタルパッド方式）が使用される。「アルミニウム系メタルパッド方式」は、ワイヤボンディング製品とウエハを共用できる等のメリットがあるが、その分、工程は複雑となる。一方、「非アルミニウム系メタルパッド方式」は、銅系埋め込み配線上では構造を簡単にできるメリットが在り、特にUBM（Under Bump Metal）自体をメタルパッドとする方式（「UBMパッド方式」という）では、構造が非常に簡単になる。以下の実施形態に於いては、主にUBMパッド方式について説明するが、本願発明は、アルミニウム系メタルパッド方式や、UBMパッド方式以外の非アルミニウム系メタルパッド方式にも適用できることは言うまでもない。

40

50

## 【0045】

なお、フリップチップ型半導体素子には、WLP (Wafer Level Package) 型と、以下で主に説明するベアチップ (Bare Chip) 型があるが、本願発明は、WLP型にも適用できることは言うまでもない。

## 【0046】

9. 「半田」は、一般に錫を主要成分の一つとする低融点 (摂氏250度未満程度) の金属材料である。「半田」には、鉛を含む「鉛含有半田」と、鉛を含まない「鉛フリー半田」がある。本願では、錫を主要成分とする鉛フリー半田を特に「錫系鉛フリー半田」と呼ぶ。

## 【0047】

また、錫系鉛フリー半田には、銀添加錫系鉛フリー半田、ビスマス添加錫系鉛フリー半田、銀 - 銅添加錫系鉛フリー半田、銀 - アンチモン - ビスマス添加錫系鉛フリー半田、ビスマス - 銀 - 銅添加錫系鉛フリー半田等がある。以下の実施形態では、一例として、銀1.5重量%程度添加した銀添加錫系鉛フリー半田 (融点: 摂氏221度程度) を例に取り具体的に説明するが、他の銀添加錫系鉛フリー半田 (銀3.5重量%程度添加) や、その他の2元系錫系鉛フリー半田、3元系錫系鉛フリー半田、または4元系錫系鉛フリー半田でもよいことは言うまでもない。なお、「鉛フリー」といっても、実際上は、微量の鉛を含有するのが普通である。

## 【0048】

〔実施の形態の詳細〕

実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

## 【0049】

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。

## 【0050】

1. 本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例等の説明 (主に図1)

このセクションでは、半導体集積回路チップとして、40nmテクノロジノードのMISFET等を多数集積したCMIS型集積回路を例にとり、具体的に説明するが、以下の実施の形態は、MIS型集積回路に限らず、バイポーラ型集積回路でも、単体デバイスでもよいことは言うまでもない。また、以下の例は、40nmテクノロジノードのデバイスに限定されるものではなく、これよりも微細なテクノロジノードのデバイスにも適用できるし、これよりも微細でないテクノロジノードのデバイスにも適用できることは言うまでもない。なお、これらの半導体集積回路チップは、回路システムとしては、たとえば、SOC (System on Chip) 型のチップ、マイクロコンピュータおよびその周辺チップ等に対応する。

## 【0051】

また、このセクションでは、8層の銅系埋め込み配線を有する集積回路を例に取り具体的に説明するが、本願の実施の形態は、これと異なる層数の配線システムを有する集積回路にも適用できることは言うまでもない。

## 【0052】

図1は本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例を示すウエハプローブテスト時の半導体ウエハの模式断面図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における対象デバイス構造の一例等を説明する。

## 【0053】

図1に示すように、たとえば、STI (Shallow Trench Isolation) 型の素子分離フィールド絶縁膜37で分離されたP型単結晶シリコン基板1s (ウエハ1または半導体チップ2) のデバイス面1a (裏面1bの反対側の面) 上には、PチャネルMOSFETまたはNチャネルMOSFET (8) が形成されている。それらの上には、エッチストップ膜である窒化シリコンライナー膜4 (たとえば約30nm) が形成されている。その上には、たとえば、窒化シリコンライナー膜4よりもずっと厚く、下層の熱CVD法によるオゾンTEOS酸化シリコン膜 (たとえば約200nm) および上層のプラズマTEOS酸化シリコン膜 (たとえば約270nm) 等からなるプリメタル (Pre metal) 層間絶縁膜5が形成されている。また、これらのプリメタル絶縁膜を貫通して、タングステンプラグ3が形成されている。窒化シリコンライナー膜4とプリメタル層間絶縁膜5が存在する層がプリメタル領域PMである。

10

## 【0054】

その上の第1配線層M1は、たとえば、下層のSiC膜 (たとえば約50nm) 等の絶縁性バリア膜14および主層間絶縁膜であるプラズマシリコン酸化膜15 (たとえば約150nm) 等およびそれらに形成された配線溝に埋め込まれた銅配線13等から構成されている。この層は、いわゆるシングルダマシ (Single Damascene) 構造の銅系埋め込み配線である。

## 【0055】

その上の第2配線層から第6配線層M2, M3, M4, M5, M6は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシ (Dual Damascene) 構造の銅系埋め込み配線である。各層は、たとえば、下層のSiC膜 (たとえば約50nm) 等からなる絶縁性バリア膜 (ライナー膜) 24, 34, 44, 54, 64、および上層のほとんどの領域を占める主層間絶縁膜25, 35, 45, 55, 65等から構成されている。この主層間絶縁膜25, 35, 45, 55, 65は、たとえば、カーボンドープ酸化シリコン膜、すなわち、SiOC膜 (たとえば約400nm) 等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線23, 33, 43, 53, 63が形成されている。なお、第1配線層から第6配線層M1, M2, M3, M4, M5, M6は、たとえば、この例ではローカル配線である。

20

## 【0056】

その上の第7配線層から第8配線層M7, M8は、相互にほぼ同様の構造をしており、いわゆるデュアルダマシ構造の銅系埋め込み配線である。すなわち、グローバル下層配線層層間絶縁膜19は、たとえば、下層のSiC膜 (たとえば約70nm) 等の絶縁性バリア膜74、上層のプラズマTEOSシリコン酸化膜75a, 85a (たとえば約850nm) 等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線73が形成されている。なお、ここでは、説明を省略したが、銅埋め込み配線73の側面および底面は、たとえば、TaN膜 (Ta膜との積層膜を含む) 等のバリアメタル膜で囲まれている (以下の銅埋め込み配線について同じ)。

30

## 【0057】

一方、グローバル上層配線層層間絶縁膜18は、たとえば、下層のSiC膜 (たとえば約70nm) 等の絶縁性バリア膜84、上層のプラズマTEOSシリコン酸化膜85 (たとえば約1200nm) 等からなる。これらの層間絶縁膜を貫通して、銅プラグおよび銅配線を含む銅埋め込み配線83が形成されている。銅埋め込み配線83上をキャップしているのが、埋め込み型第8配線層上バリアメタル膜 (たとえば、厚さ200nm程度のTiN膜) である。ここまでが、埋め込み型多層配線層DWである。なお、この例では、グローバル配線を2層としたが、グローバル配線の層数は、必要に応じて、3層以上とすることもできるし、1層とすることもできる。

40

## 【0058】

この上にあるのが、たとえば、下層の無機系ファイナルパッシベーション膜11 (たとえば、厚さ300nm程度のSiON膜) および上層の有機系ファイナルパッシベーション膜9 (たとえば、厚さ1.5マイクロメートル程度のポリイミド系膜) 等から構成され

50

たファイナルパッシベーション膜 17 である。なお、無機系ファイナルパッシベーション膜としては、SiON 膜に限らず、他の酸化シリコン系絶縁膜、窒化シリコン系絶縁膜、これらの複合膜等が好適である。また、有機系ファイナルパッシベーション膜としては、ポリイミド系絶縁膜のほか、たとえば、BCB (Benzocyclobutene) 絶縁膜等の耐熱性高分子樹脂膜等が好適である。

【0059】

これらのファイナルパッシベーション膜 17 の開口内および上面には、下部 UBM 膜 16a (たとえば、厚さ 200 nm 程度の TiW 膜) が設けられており、この上には、下部銅膜 16b (たとえば、厚さ 200 nm 程度) が設けられている。なお、下部 UBM 膜としては、TiW 膜のほか、クロム、チタン、タングステン又はこれらの複合膜等が好適である。

10

【0060】

この下部銅膜 16b の上には、半田に対するバリア膜として、ニッケル膜 16c (たとえば、厚さ 3 マイクロメートル程度) が設けられており、この上には、更に、半田との接続面として、上部銅膜 16d (たとえば、厚さ 400 nm 程度) が設けられている。これらの下部 UBM 膜 16a、下部銅膜 16b、ニッケル膜 16c および上部銅膜 16d より、UBM 膜 16 が構成されており、これ他の全体は、メタルパッド 12 でもある。

【0061】

更に、メタルパッド 12 上には、半田バンプ 7 が形成されている。なお、この例では、バンプ高さ H は、たとえば、80 マイクロメートル程度である。この半田バンプ 7 は、ここでは、鉛フリー半田であり、たとえば、錫系鉛フリー半田 (その組成は、具体的には、たとえば、錫 98.5 重量%、銀 1.5 重量% ; 融点は、摂氏 221 度程度) を好適なものとして例示することができる。なお、錫系鉛フリー半田としては、Sn-Ag 系、Sn-Bi 系等の 2 元系に限らず、この例では、摂氏 200 度以上の融点を有するものであれば、Sn-Ag-Cu 系等の 3 元系でも、Sn-Bi-Ag-Cu 系、Sn-Ag-Bi-Sb 系等の 4 元系等でもよい。

20

【0062】

以上説明したように、この例では、メタルパッド 12 は、非アルミニウム系メタルパッドであり、UBM 膜 16 の中には、金膜がないのが特徴となっている。もちろん、非アルミニウム系メタルパッドに代えて、アルミニウム系メタルパッドを形成しても良い。また、UBM 膜 16 の中に金膜を設けても良い。しかし、非アルミニウム系メタルパッドにすることで、デバイス構造は非常に簡単になるメリットがある。また、高価な金膜を使用しないことは、コスト上のメリットとなる。

30

【0063】

2. 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等の説明 (主に図 2 から図 9、図 1 を参照)

半田バンプの形成方式には、ポリイミド系ファイナルパッシベーション膜 (有機系ファイナルパッシベーション膜) のエッジでバンプの両側を規定するいわゆる SMD (Solder Mask Defined) 型と、ポリイミド系ファイナルパッシベーション膜のエッジでバンプの両側を規定しない non-SMD (non-Solder Mask Defined) 型がある。このセクションでは、一例として、non-SMD 型を説明するが、本願の実施の形態は、SMD 型にも適用できることは言うまでもない。

40

【0064】

図 2 は本願の前記一実施の形態の半導体集積回路装置の製造方法における製造プロセスのアウトラインを説明するためのプロセスブロックフロー図である。図 3 は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図 (半導体基板上の配線層 WS の形成完了時点) である。図 4 は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図 (無機系ファイナルパッシベーション膜の開口形成完了時点) である。図 5 は本願の前記一実施の形態の半導体集積回路

50

装置の製造方法におけるパンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（有機系ファイナルパッシベーション膜の開口形成完了時点）である。図6は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるパンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（UBM膜成膜完了時点）である。図7は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるパンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（半田メッキ完了時点）である。図8は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるパンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（UBM膜最下層膜加工完了時点）である。図9は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるパンプ形成プロセス等を説明するための半導体ウエハの部分模式断面図（リフロー完了時点）である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるパンプ形成プロセス等を説明する。

10

#### 【0065】

たとえば、300ファイのP型単結晶シリコンウエハ1（図1参照）を準備する（ウエハの直径については、450ファイでも、220ファイでも、必要に応じて、その他もよい）。このウエハ1に対して、図2に示すように、多数のMISFET（8）等を形成する等のFEOプロセス201を実行する。続いて、たとえば、8層からなる銅埋め込み配線（半導体基板1s上の配線層WS）を形成するBEOLプロセス202を実行する。

#### 【0066】

このようにして、埋め込み型第8配線層M8まで形成した時点の断面構造を図3に示す。図3に示すように、埋め込み型第7配線層M7上に埋め込み型第8配線層M8が形成されており、たとえばSiC系絶縁性バリア膜84およびプラズマTEOS系主層間絶縁膜85等から構成されたグローバル配線上層配線層間絶縁膜18中に、第8層銅埋め込み配線83が埋め込まれている。ここで、ウエハのデバイス面1a（第1の主面）側に於いて、第8層銅埋め込み配線83上を被覆しているのは、埋め込み型第8配線層上バリアメタル膜10（たとえばTiN膜）である。

20

#### 【0067】

次に、図4に示すように、ウエハのデバイス面1a側のほぼ全面に、たとえば、プラズマCVD（Chemical Vapor Deposition）により、無機系ファイナルパッシベーション膜11（たとえば、SiON膜）を成膜する。この無機系ファイナルパッシベーション膜11を、たとえば、通常のリソグラフィにより、パターニングすることにより、下部ファイナルパッシベーション開口30を形成する。

30

#### 【0068】

次に、図5に示すように、ウエハのデバイス面1a側のほぼ全面に、たとえば、感光性ポリイミド膜等を塗布し、パターニングすることにより、有機系ファイナルパッシベーション膜9（たとえばポリイミド系膜）および上部ファイナルパッシベーション開口31を形成する。これらの無機系ファイナルパッシベーション膜11および上部ファイナルパッシベーション開口31でファイナルパッシベーション膜17を構成する。なお、ファイナルパッシベーション膜17の構成は、このほかに各種の構成が可能であるが、有機系ファイナルパッシベーション膜は、リフロー処理等の際の応力の吸収等に有効である。

40

#### 【0069】

次に、半田パンプ形成工程203（図2）を説明する。図6に示すように、ウエハのデバイス面1a側のほぼ全面に、たとえば、スパッタリング成膜により、接着層（Adhesion Layer）として下部UBM膜16a（たとえばTiW膜）を成膜する。次に、下部UBM膜16a上のほぼ全面に、たとえば、スパッタリング成膜により、シード層として、下部銅膜16bを成膜する。次に、ウエハのデバイス面1a側に、たとえば、通常のリソグラフィにより、UBMめっき用レジスト膜36を形成する。次に、下部銅膜16b上に、たとえば電気メッキにより、バリア膜として、たとえばニッケル膜16cを選択的に成膜する。次に、ニッケル膜16c上に、たとえば電気メッキにより、ウエットリング層（Wetting Layer）として、上部銅膜16dを成膜する。その後、

50

不要になったレジスト膜 3 6 を、例えば、アッシング等により、全面除去する。次に、下部銅膜 1 6 b を、たとえば、ウエットエッチング（たとえば硫酸および過酸化水素水混合溶液等）等により、自己整合的に、パターニングする（図 7 参照）。

【 0 0 7 0 】

次に、図 7 に示すように、ウエハのデバイス面 1 a 側に、たとえば、通常のリソグラフィにより、半田めっき用レジスト膜 3 2 を形成する。次に、たとえば電気メッキにより、半田パンプ 7（リフロー前）を形成する。その後、不要になったレジスト膜 3 2 を、例えば、アッシング等により、全面除去する。なお、半田パンプの形成は、メッキ法のほか、各種の印刷法等でも可能である。しかし、パンプピッチの微細化に於いては、メッキ法が有利である。

10

【 0 0 7 1 】

次に、図 8 に示すように、下部 U B M 膜 1 6 a を、たとえば、ウエットエッチング（たとえばアンモニアおよび過酸化水素水混合溶液等の過酸化水素系のエッチング液）等により、自己整合的に、パターニングする。

【 0 0 7 2 】

次に、図 9 に示すように、リフロー処理（たとえば、摂氏 2 4 0 度から 2 6 0 度程度）することにより、半田パンプ 7（たとえば、鉛フリー半田）を略球形に整形する。T i W 膜 1 6 a は、半田に濡れず、銅膜 1 6 b、1 6 d およびニッケル膜 1 6 c は、半田に濡れるので、整形は、自律的に行われる。

20

【 0 0 7 3 】

3 . 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードの説明（主に図 1 0 から図 1 6）

このセクションでは、プローブ針の先が平坦な例を具体的に説明するが、本願発明は、針の先端が凹凸を有する場合や、針の先端がとがった形状を有する場合にも適用できることは言うまでもない。

【 0 0 7 4 】

また、以下の説明では、同一の装置で、常温テスト、高温テスト、および低温テストを実行する例を具体的に説明するが、本願発明は、常温テストおよび低温テストの少なくとも一つを、別のプローバで実施する場合にも適用できることは言うまでもない。

【 0 0 7 5 】

図 1 0 は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明するためのテスト、プローブ装置およびプローブカードの全体模式断面図である。図 1 1 は図 1 0 のプローブカード部分の拡大模式断面図である。図 1 2 は図 1 1 のプローブ針および被検査ウエハの拡大断面図である。図 1 3 は図 1 2 のプローブ針の先端部および先端近傍部の拡大断面図である。図 1 4 は図 1 3 の断面部分切り出し領域 R 1 の粒界構造を説明するための模式粒界構造図である。図 1 5 は図 1 3 のプローブ針の先端面の拡大平面図である。図 1 6 は図 1 5 の先端面一部切り出し領域 R 2 の粒界構造を説明するための模式粒界構造図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブ装置およびプローブカードを説明する。

30

40

【 0 0 7 6 】

図 1 0 に、パンプ付ウエハのウエハプローブ検査 2 0 4（図 2）に使用できるウエハプローバ 1 0 3 の一例を示す。図 1 0 に示すように、プローバ基体 1 0 4 上の X Y Z 駆動テーブル 1 0 5 上には、ウエハ吸着台 1 0 6（加熱又は冷却台）が設置されており、テスト時に於いては、このウエハ吸着台 1 0 6 上には、被テストウエハ 1 が、デバイス面 1 a を上に向けて真空吸着されている。プローバ基体 1 0 4 上の支柱 1 0 7 上に、プローブカードホルダ 1 0 8 が設けられており、これにより、プローブカード 1 0 9 が多数のプローブ針 9 2（たとえば、1 5 0 0 0 本程度）を下に向けて保持されている。プローブカード 1 0 9 の上方には、テストヘッド 1 1 1 があり、プローブカード 1 0 9 とテストヘッド 1 1 1 の間は、ポゴピン 1 1 0 によって接続されており、テストヘッド 1 1 1 は、テスト 1

50

02との間で信号のやり取りをするように構成されている。

【0077】

次に、プローブカード109の断面の一例を図11に示す。図11に示すように、プローブカード109の本体は、主配線基板112で構成されており、主配線基板112の上には、剛性を確保するための補強板114が取り付けられている。また、主配線基板112の上面周辺部には、ポゴピン110とコンタクトを取るためのポゴ座113（ポゴピンコンタクト部）が設けられている。一方、主配線基板112の下面には、針集合体ホルダ116が取り付けられており、針集合体ホルダ116の中央部の主配線基板112の下面には、中継配線基板115が設置されている。中継配線基板115は、内部に中継配線118を有し、上部接続電極119を介して、主配線基板112と接続されている。一方、中継配線基板115の下面には、針接続電極120が設けられており、そこにプローブ針92が設置されている。これらのプローブ針92の中央部は、針集合体ホルダ116の下端部に設けられた針保持板117によって保持されている。

10

【0078】

次に、プローブ針92およびその下方の拡大図を図12に示す。図12に示すように、プローブ針92の上半部93は、上端根元の取り付け部97、その下部の湾曲部98等から構成されており（すなわち、上半部93の少なくとも一部は湾曲している）、プローブ針92の下半部94のほぼ全体は、ウエハ1の上面1a（半田パンプ7が設けられている面）に対して、ほぼ垂直に延びている。プローブ針92の下端部は、先端面99、先端部95、およびその近傍の先端近傍部96等から構成されており、この例では、先端面99は、ウエハ1の上面1aとほぼ平行な比較的平坦な面となっている。ここで、好適なプローブ針の一例としては、たとえば、米国のWentworth Laboratories社製のパラジウム系プローブ針（粒状粒界構造）である「Paliney7」（Cobra針）等を例示することができる。この母材は、パラジウムを主要な成分とする6元合金であり、その組成は、パラジウム：35質量%、銀：30質量%、白金：10質量%、金：10質量%、銅：14質量%、亜鉛：1質量%である（すなわち、銀または銀及び銅を主要な成分の一つとして含む。以下の母材についても同じ）。母材としては、この他に、たとえば、3元合金（組成は、たとえばパラジウム：40質量%、銀：40質量%、銅：20質量%）、4元合金（組成は、たとえばパラジウム：42～44質量%、銀：38～41質量%、白金：0～1質量%、銅：16～17質量%）等を好適なものとして例示

20

30

【0079】

すなわち、パラジウム系プローブ針は、少なくとも、その先端部99が、主に粒状粒界構造を有することが必要である。また、以下で述べる針クリーニングまたは針再生処理を考慮すると、その先端部99および先端近傍部96が、主に粒状粒界構造を有することが望ましい。また、製造の容易さを考慮すると、そのほぼ全体が、主に粒状粒界構造を有することが更に望ましい。しかし、湾曲部92の剛性を確保するために、当該部分を柱状粒界構造にする等は、有効であり、また、先端部99のみを付け替えたり、先端部99のみを再生処理として粒状粒界化する等も考えられるので、先端近傍部96および針全体の粒状粒界構造は、必須ではない。

40

【0080】

次に、図12のプローブ針92の下端部、すなわち、先端面99、先端部95、および先端近傍部96の拡大断面図を図13に示す。図13に示すように、プローブ針92の下端部の外形は、ほぼ円柱状であり、側面100は、湾曲した円柱の表面に対応している。先端面99は、円柱の主軸にほぼ垂直な平面となっている。なお、この例におけるプローブ針の直径は、たとえば80マイクロメートル程度であり、全長は、たとえば5.5ミリメートル程度である。

【0081】

次に、図13の断面部分切り出し領域R1の微視的な結晶粒界構造を模式的に図14に

50

示す。図14(図16についても同じ)に示すように、粒界構造は、いわゆる粒状構造(Granular Structure)であり、プローブ針92の主軸に沿って長く延びた柱状構造(Columnar Structure)と対比される構造である。柱状構造は、1軸性的であるが、粒状構造は、等軸的であるので、等軸性構造(Equiaxed Structure)とも呼ばれる。また、一般に、軸方向に比較的長く延びた柱状構造のグレイン(Grain)と異なり、プローブ針92の径(前記の例では、たとえば、80マイクロメートル程度)に比較して、グレイン径が十分に小さいので、微細粒状構造(Fine-Grained Structure)と呼ばれることがある。因みに、先に例示したプローブ針92のグレイン径の平均値は、ほぼ0.1マイクロメートルから0.3マイクロメートル程度である。

10

#### 【0082】

次に、図13の下面図(先端面99の平面図)を図15に示す。図15に示すように、プローブ針92の先端面99は、ほぼ円形(直径:たとえば80マイクロメートル程度)であるが、実際にパンプ電極7とコンタクトする部分、すなわち、測定時の接触部分121は、ほぼ円形の部分となり、その直径は、たとえば、30マイクロメートル程度(直径80マイクロメートル程度の太さのプローブ針の場合)となる。

#### 【0083】

次に、図15の先端面一部切り出し領域R2の微視的な結晶粒界構造を模式的に図16に示すが、これが、先に説明したものとほぼ同じである。

20

#### 【0084】

4. 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスの説明(主に図17から図21、図2を参照)

このセクションでは、単一チップ領域内に数千個程度の半田パンプを有する300ウエハを例にとり説明するが、対象ウエハは、200ファイでも、450ファイでも、その他の径のウエハでもよいことは言うまでもない。また、単一チップ領域内のパンプ数は、これより多くても、少なくても良い。

#### 【0085】

また、単一プローブカードが有するプローブ針の本数(針数)は、チップ4個分を同時に測定する場合でも、15000本程度となる。従って、全ウエハをカバーするためには、水平方向に相対的にウエハを移動しなければならないが、この一度にカバーできる領域、すなわち、「単位測定領域」は、比較的正方形に近い略矩形領域のこともあれば、ウエハを横断する帯状領域の場合もある。以下の例では、便宜上、単位測定領域が、略矩形領域の場合を説明するが、これは、帯状領域でも、全ウエハを1回のコンタクトでカバーする全ウエハ一括測定方式でも良い。

30

#### 【0086】

図17は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明するためのウエハプローブテスト全体ブロックフロー図である。図18は図17の高温テストのブロックフロー図である。図19は図18の検査実行時のプローブ針先端部とウエハ上のパンプとの関係を示すプローブ針およびウエハの模式断面図である。図20は図19のウエハのデバイス面におけるチップ領域の配列の一例を示すウエハ全体上面図である。図21は図20の部分拡大図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセスを説明する。

40

#### 【0087】

まず、ウエハプローブ検査204(図2)時の被検査ウエハ1の状態を図20および図21により説明する。図20に示すように、通常、ウエハ1のデバイス面1a上の多数の半導体チップ領域2は、ノッチ21を方位の基準として、相互に直交する軸に沿って、マトリクス状に敷き詰められている(実際の半導体チップ領域2の数は、ずっと多いが、図示の都合上、極めて少なめに表示している)。図中に破線で示したのは、1回のコンタクトで測定できる範囲91a, 91b(単位測定範囲)の一例である。この単位測定範囲の

50

構成は、単位測定範囲 9 1 a , 9 1 b のように、できるだけ近距離のチップ領域 2 のみから構成するもの（コンパクト型）と、単位測定範囲 9 1 ' のように、ウエハを横断するもの（横断型）があるが、ここでは、コンパクト型を例に取り説明する。なお、ウエハ 1 上の全チップ領域 2 を単位測定範囲とすることもできる。

#### 【 0 0 8 8 】

次に、図 2 0 の個々のチップ領域 2 およびその週辺の拡大平面図を図 2 1 に示す。図 2 1 に示すように、ウエハ 1 のデバイス領域 1 a 上に、マトリクス状に敷き詰められた各チップ領域 2 は、相互に、格子状のダイシング領域 2 0（スクライプ領域）を間に挟んで、近接して配置されている。各チップ領域 2 上には、たとえば、正方格子状（格子の 1 辺の長さは、たとえば、2 4 0 マイクロメートル程度）に、半田パンプ 7 が配置されている。なお、半田パンプ 7 の配置は、必要に従って配置されるので、格子状といっても一部の格子点または格子点列等を欠くこともある。また、実際の SOC デバイスチップやマイクロコンピュータ関係チップでは、単位チップ領域あたりのパンプ数は、通常、数千個のオーダーであるが、ここでは、図示の都合上、極めて少ないものを示す。なお、パンプの配列は、前記のように 2 次元単純正方格子のほか、図 2 6 のような体心正方格子でもよいし、その他の直交格子、あるいは、斜方格子でもよい。

10

#### 【 0 0 8 9 】

次に、これらのウエハ 1 に対するウエハプローブ検査 2 0 4（図 2）の全体の流れの一例を図 1 7（図 1 0 から図 1 2 を参照）に示す。図 1 7 に示すように、被検査ウエハ 1 を図 1 0 のウエハステージ 1 0 6 に吸着し（ウエハロード工程 2 0 4 a）、たとえば、常温テスト 2 0 4 b を実行する。次に、たとえば、ウエハステージ 1 0 6 を昇温させることによって、高温テスト 2 0 4 c を実行する。次に、たとえば、ウエハステージ 1 0 6 を冷却することによって、低温テスト 2 0 4 d を実行する。実施すべき全ての試験が終了すると、ウエハステージ 1 0 6 の真空吸着がオフとなり、検査が終了した被検査ウエハ 1 は、ウエハステージ 1 0 6 外に搬出され、新たな被検査ウエハ 1 が被検査ウエハ 1 を図 1 0 のウエハステージ 1 0 6 に吸着される。以後、このサイクルが、対象ウエハ 1 がなくなるまで、繰り返される。なお、ここで、常温テスト 2 0 4 b および低温テスト 2 0 4 d の内、いずれか一つ又は両方を実施しないか、他のプローバで実施する場合は、図の破線のように、実施しないテストをスキップすればよい。

20

#### 【 0 0 9 0 】

次に、各テスト、すなわち、常温テスト 2 0 4 b、高温テスト 2 0 4 c、および低温テスト 2 0 4 d における具体的テスト手順を図 1 8 および図 1 9 により説明する。各テストの手順は、テスト工の句の相違はあるものの、常温テスト 2 0 4 b、高温テスト 2 0 4 c、または低温テスト 2 0 4 d のいずれであっても、ほぼ同様であるので、ここでは、高温テスト 2 0 4 c について説明する。

30

#### 【 0 0 9 1 】

図 1 8 および図 1 9 に示すように、ウエハ 1 の温度が所定の高温テスト温度（たとえば、摂氏 9 0 度以上、摂氏 1 3 0 度以下の所定の温度）に安定すると、テストが開始される（すなわち、高温プローブテストは、半導体ウエハをたとえば摂氏 9 0 度以上、摂氏 1 3 0 度以下の所定の温度に加熱した状態で実行される）。被検査ウエハ 1 がウエハステージ 1 0 6（図 1 0）に吸着された状態で水平方向（XY 方向）の位置合わせが、XYZ 駆動テーブル 1 0 5 の（図 1 0）水平方向の移動によって完了すると、XYZ 駆動テーブル 1 0 5 は上昇して、コンタクト状態に至る（図 1 8 のタッチダウン工程 2 0 4 c a）。このとき検査領域は、たとえば単位測定範囲 9 1 a とする。

40

#### 【 0 0 9 2 】

この例の場合は、先に説明したように、図 1 9 に示すように、被検査ウエハ 1 は、半導体基板 1 s、半導体基板上の配線層 WS およびファイナルパッシベーション膜 1 7 等から構成されており、ウエハ上のメタルパッド 1 2（この例では、非アルミニウム系メタルパッド）上に、半田パンプ 7（この例では、錫系鉛フリー半田パンプ）が形成されている。

#### 【 0 0 9 3 】

50

このコンタクト状態で、単位測定範囲 9 1 a の属する各チップ領域 2 に対する検査が実行される（図 1 8 の検査実行工程 2 0 4 c b）。単位測定範囲 9 1 a の属する各チップ領域 2 に対する検査が完了すると、XYZ 駆動テーブル 1 0 5（図 1 0）が降下する（図 1 8 のリフトオフ工程 2 0 4 c c）。単位測定範囲 9 1 a が、全チップ領域の場合は、破線のように迂回して、テストを終了する。一方、単位測定範囲 9 1 a の図に示すように、単位測定範囲 9 1 a に属するチップ領域 2 が全チップ領域の一部である場合は、たとえば図 2 0 の単位測定範囲 9 1 b に移動する（図 1 8 のウエハ移動工程 2 0 4 c d）。ウエハの移動が完了すると、再び、先と同様に、タッチダウン工程 2 0 4 c e、検査実行工程 2 0 4 c f、およびリフトオフ工程 2 0 4 c g が繰り返される。以後、被検査チップ領域が残っている限り、ウエハ移動 2 0 4 c d からリフトオフ工程 2 0 4 c g までのサイクルが繰り返される。

10

## 【 0 0 9 4 】

5 . 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生に関する説明（主に図 2 2）

このセクションでは、プローブ針の再生方法として、プローブ針をヤスリ様の面で削る例を説明するが、プローブ針の再生方法としては、この他、先端を切断するとか、先端部およびその近傍を付け替える等の種々の方法が適用可能である。

## 【 0 0 9 5 】

なお、針の再生の実施は、任意であるが、実際問題としては、非常に高価なプローブカードをウエハ数枚から十数枚の使用で新品に交換するのは、あまり現実的ではない。

20

## 【 0 0 9 6 】

図 2 2 は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法の一例を説明するプローブ針およびクリーニングシートの模式断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストに使用するプローブカードのプローブ針の再生法について説明する。

## 【 0 0 9 7 】

図 2 2 に示すように、通常、プローブ針 9 2 が、プローブカード 1 0 9 と一体となっている状態で、クリーニングシート 1 0 1 に押し付けられ、水平方向に移動される（通常、微細距離の前進後退を繰り返す）。これによって、針先が、例えば、数マイクロメートル程度削られると、クリーニング後の先端面 9 9 r が現れ、これが新たな先端面 9 9 となる。

30

## 【 0 0 9 8 】

6 . 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降の説明（主に図 2 3、図 2 を参照）

このセクションでは、パッケージ工程として、標準的な個別樹脂封止方式を例に取り具体的に説明するが、本願発明は、これに限定されるものではなく、セラミック封止方式、キャン封止方式等や、全体を一括して樹脂封止した後、パッケージダイシングによって個々のデバイスに分離する M A P（M o l d A r r a y P a c k a g e）方式にも適用できることは言うまでもない。

40

## 【 0 0 9 9 】

また、ここでは、フリップチップ方式で、直接、パッケージ配線基板の上面にダイボンディング（フリップチップボンディング）する例を具体的に説明したが、パッケージ配線基板の下面にダイボンディング（フリップチップボンディング）してもよい。更に、パッケージ配線基板の上面にダイボンディングされた他のチップのデバイス面等にダイボンディング（フリップチップボンディング）してもよい。

## 【 0 1 0 0 】

図 2 3 は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明するための完成したパッケージの一例を示すパッケージ全体断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回

50

路装置の製造方法におけるウエハプローブテストプロセス以降のプロセス等を説明する。

【 0 1 0 1 】

図 2 に示すように、ウエハプローブ検査 2 0 4 が完了したウエハ 1 は、必要に応じて、バンプ高さ検査 2 0 5（たとえば、反射による光学検査）等の外観検査を実施する。もっとも、これらの検査が、必要でないときは、破線のようにスキップすることができる。次に、必要に応じて、たとえば、ウエハ 1 の裏面 1 b に対して、バックグラインディング等を実施する。

【 0 1 0 2 】

次に、図 2 に示すように、半田バンプ 7 がある状態で、たとえば、ウエハ 1 のデバイス面 1 a（第 1 の主面）をダイシングテープに貼り付けた状態で、たとえば、ダイシング等により、ウエハ 1 を個々のチップ 2 に分割する（ウエハダイシング工程 2 0 6）。

10

【 0 1 0 3 】

次に、図 2 および図 2 3 に示すように、たとえば、個々のチップ 2 をダイシングテープからピックアップして、パッケージ配線基板 2 6 の上面のメタルランド（たとえば、銅膜等）等の上にマウントする。その後、リフローすることにより、パッケージ配線基板 2 6 上のメタルランドとの接続を形成する（フリップチップボンディング工程 2 1 1）。

【 0 1 0 4 】

次に、図 2 および図 2 3 に示すように、パッケージ配線基板 2 6 とチップ 2 のデバイス面 1 a との間をアンダーフィル用液状樹脂 2 8 で満たした後、加熱処理（キュア処理）して硬化させる（アンダーフィル工程 2 1 2）。

20

【 0 1 0 5 】

次に、図 2 および図 2 3 に示すように、トランスファーマールドや圧縮マールド等により、例えば、エポキシ系封止樹脂により、封止することにより、パッケージ配線基板 2 6 の上面に、チップ 2 を封止するように、封止樹脂体 2 9 を形成する（樹脂封止工程 2 1 3）。

【 0 1 0 6 】

次に、図 2 および図 2 3 に示すように、パッケージ配線基板 2 6 の下面のメタルランド部 2 7（例えば、銅膜）上に半田ボールをマウントして、リフローすることによって、外部の半田バンプ 2 2（たとえば、鉛フリー半田バンプ）を形成する（外部半田バンプ形成工程 2 1 4）。

30

【 0 1 0 7 】

7. 前記実施の形態および全般に関する予備的説明並びに考察（主に図 2 4 から図 2 7）

図 2 4 は柱状構造と粒状構造のプローブ針による高温ウエハプローブテストの実績比較図表である。図 2 5 は図 2 4 の比較に用いた粒状粒界構造を有するプローブ針の TEM 画像である。図 2 6 は図 2 4 の比較に用いた柱状粒界構造を有するプローブ針の先端面の SEM 画像である。図 2 7 は図 2 4 の比較に用いた柱状粒界構造を有するプローブ針の TEM 画像である。これらに基づいて、前記実施の形態および全般に関する予備的説明並びに考察を行う。

【 0 1 0 8 】

40

図 2 4 は、柱状結晶（比較例）と粒状結晶（前記実施の形態に対応する例）のパラジウム系プローブ針を用いて、高温プローブ検査を実施した場合のオープン不良の発生の有無（丸印は発生せず、×印は、発生あり）を比較したものである。テスト時間 1 0 秒は、単位測定範囲 9 1 a , 9 1 b , 9 1 ' あたりの通常の平均的テスト時間であり、テスト時間 6 0 秒は、相違を明確にするための長めに設定された効果加速用テスト時間である。テスト温度は、摂氏 9 0 度から、摂氏 1 3 0 度まで 1 0 度間隔で測定を実行した。また、摂氏 2 5 度の場合を、基準として示した。対象ウエハは、3 0 0 ウエハ 2 枚分であり、各ウエハについて、ウエハ移動、タッチダウン、検査実行、リフトオフからなるサイクル回数は、たとえば、2 7 6 回程度である。

【 0 1 0 9 】

50

この結果からわかるように、柱状結晶の結晶粒界構造を有するプローブ針による摂氏 110 度以上の高温テストでは、通常の検査時間でも、ウエハ 2 枚分の測定で、すでに、オープン不良の発生が避けられない。また、柱状結晶の結晶粒界構造を有するプローブ針によると、摂氏 90 度から 110 度未満の高温テストでも、ウエハ 12 枚分に相当する測定で、オープン不良の発生が避けられないことがわかる。

#### 【0110】

一方、粒状結晶の結晶粒界構造を有するプローブ針では、摂氏 130 度においてのウエハ 12 枚分に相当する測定でも、オープン不良の発生がないことがわかる。もちろん、テストを繰り返すうちに、汚れがついたり、不可避的な母材の酸化などにより、一定の間隔で再生処理が必要であるのは、他のプローブ針と同じである。

10

#### 【0111】

次に、図 25 に粒状結晶の結晶粒界構造を有するプローブ針の TEM (Transmission Electron Microscope) 画像を示す。図 25 に示すように、各グレインは、比較的微細な粒状の形状を呈していることがわかる。

#### 【0112】

図 26 は、オープン不良の発生した柱状結晶の結晶粒界構造を有するプローブ針の先端面(針の下面)の SEM 画像である。この画像からわかるように、プローブ針の中央部に半田成分が付着しており、その周りに、半田成分が円形状に拡散しているのがわかる。この円形状の汚れは、元素分析の結果、半田由来の錫成分であることが同定された。

20

#### 【0113】

これを更に明確にするために、図 26 のプローブ針をその主軸に沿って切った断面の TEM 画像を図 27 に示す。図 27 に示すように、プローブ針の先端面 99 から内部に錫が拡散した部分 122 が有るのがわかる。これについても、元素分析の結果、半田由来の錫成分であることが同定されている。

#### 【0114】

また、これからわかるように、柱状結晶の結晶粒界構造を有するプローブ針では、主軸(円柱の主軸)方向に沿って、相当程度長い柱状結晶が延びているのがわかる。

#### 【0115】

これらの結果から、柱状結晶の結晶粒界構造を有するプローブ針では、プローブ針の主軸に沿った柱状結晶間的高速拡散路に沿って、表面に付着した錫成分が、比較的深い位置まで高速拡散するとともに急速に酸化するため、グレイン間の導通経路が急速に閉ざされる結果、オープン不良が発生するものと考えられる。

30

#### 【0116】

これに対して、粒状結晶の結晶粒界構造を有するプローブ針では、粒状結晶間的高速拡散路が、比較的短く、方向性がないため、付着した錫成分が、内部まで拡散せず、表面領域のごく一部に留まっており、定期的な、クリーニング処理等で、容易に除去されるため、問題とならないものと考えられる。

#### 【0117】

一般に、タングステン系プローブ針は、剛性が高いという好適な特性を有するが、半田成分が付着しやすいという問題があり、これに対して、パラジウム系プローブ針は、剛性は若干低い、半田成分が付着しにくいという好適な特性を持っている。そのため、半田パンプ付ウエハ等のプローブ針としては、パラジウム系プローブ針が多用されている。このパラジウム系プローブ針は、他の系統のプローブ針と同様に、一般にパラジウム系母材からピレット (Pillet) を形成し、それを押し出し加工 (Extrusion) して、線材を形成する。この線材を引き抜きダイ (Drawing Die) による引き抜き加工 (Drawing) とその後のアニール (再結晶化処理等) を多数回繰り返すことによって、目的とする太さのプローブ針を得ている。

40

#### 【0118】

このような製造方法と、パラジウム系プローブ針の剛性が比較的低いことを考慮すると、多くのパラジウム系プローブ針が、剛性を確保するために、引き抜き加工による柱状結

50

晶化を重視して、再結晶化処理を弱めに設定しているものと考えられる。一方、先に例示したような、粒状結晶の結晶粒界構造を有するプローブ針は、剛性の要求が比較的ゆるい特殊な用途向けに、引き抜き加工毎に、十分な再結晶化を進行させて、等軸的な微細グレイン構造を有するように、調整されたものと考えられる。

【0119】

#### 8. サマリ

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0120】

例えば、前記実施の形態では、主に銅系埋め込み配線を有するデバイスを対象に具体的に説明したが、本発明はそれに限定されるものではなく、アルミニウム系非埋め込み配線、銀系埋め込み配線その他のメタル系埋め込み配線を有するデバイスにも適用できることは言うまでもない。

【0121】

また、銅に対するバリアメタルとして、窒化タンタル系バリアメタルを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、窒化チタン系バリアメタル（Ti/TiNの多層バリアを含む）、ルテニウム系バリアメタル等のその他のバリアメタルでも良いことは、言うまでもない。また、ここでは、TaN膜単層のバリアメタルの例をとり具体的に説明したが、本発明はそれに限定されるものではなく、Ta/TaNの多層バリアでも良いことは、言うまでもない。

【0122】

更に、絶縁性銅拡散バリア膜として、主にSiC等を用いた例を具体的に説明したが、本発明はそれに限定されるものではなく、SiCN, SiN等、その他の膜であってもよいことは言うまでもない。

【0123】

前記実施の形態では、主にP型の単結晶シリコンウエハをスターティングマテリアルとして、半導体集積回路装置を形成する例を示したが、本発明はそれに限定されるものではなく、N型の単結晶シリコンウエハ、SOIウエハ、エピタキシウエハ等をスターティングマテリアルとして、半導体集積回路装置を形成する場合にも適用できることは言うまでもない。また、ウエハの母材としては、シリコン系半導体のほか、SiGe, GaAs, SiC, GaN, InP等の化合物半導体にも適用できることは言うまでもない。

【符号の説明】

【0124】

- 1 半導体ウエハ
  - 1 a 基板又はウエハのデバイス面（第1の主面）
  - 1 b 基板又はウエハの裏面（第2の主面）
  - 1 s 基板又はウエハのP型単結晶シリコン基板部
- 2 半導体基板又は集積回路チップ（半導体チップ領域）
- 3 タングステンプラグ
- 4 窒化シリコンライナー膜（エッチストップ膜）
- 5 プリメタル層間絶縁膜
- 6 基板コンタクト領域
- 7 （チップ上の）半田パンプ
- 8 MISFET
- 9 有機系ファイナルパッシベーション膜（ポリイミド系膜）
- 10 埋め込み型第8配線層上バリアメタル膜（TiN膜）
- 11 無機系ファイナルパッシベーション膜（SiON膜）
- 12 メタルパッド
- 13 埋め込まれた銅配線

10

20

30

40

50


1 4	S i C系絶縁性バリア膜	
1 5	プラズマT E O S系主層間絶縁膜	
1 6	U B M膜	
1 6 a	下部U B M膜 ( T i W膜 )	
1 6 b	下部銅膜	
1 6 c	ニッケル膜	
1 6 d	上部銅膜	
1 7	ファイナルパッシベーション膜	
1 8	グローバル配線上層配線層間絶縁膜	
1 9	グローバル配線下層配線層間絶縁膜	10
2 0	ダイシング領域 ( スクライブ領域 )	
2 1	ノッチ	
2 2	外部の半田バンプ	
2 3	銅埋め込み配線	
2 4	S i C系絶縁性バリア膜	
2 5	S i O C系主層間絶縁膜	
2 6	パッケージ配線基板	
2 7	メタルランド部	
2 8	アンダーフィル樹脂	
2 9	封止樹脂体	20
3 0	下部ファイナルパッシベーション開口	
3 1	上部ファイナルパッシベーション開口	
3 2	半田めっき用レジスト膜	
3 3	銅埋め込み配線	
3 4	S i C系絶縁性バリア膜	
3 5	S i O C系主層間絶縁膜	
3 6	U B Mめっき用レジスト膜	
3 7	素子分離領域 ( S T I 絶縁膜領域 )	
4 3	銅埋め込み配線	
4 4	S i C系絶縁性バリア膜	30
4 5	S i O C系主層間絶縁膜	
5 3	銅埋め込み配線	
5 4	S i C系絶縁性バリア膜	
5 5	S i O C系主層間絶縁膜	
6 3	銅埋め込み配線	
6 4	S i C系絶縁性バリア膜	
6 5	S i O C系主層間絶縁膜	
7 3	第7層銅埋め込み配線	
7 4	S i C系絶縁性バリア膜	
7 5	プラズマT E O S系主層間絶縁膜	40
8 3	第8層銅埋め込み配線	
8 4	S i C系絶縁性バリア膜	
8 5	プラズマT E O S系主層間絶縁膜	
9 1 a , 9 1 b , 9 1 '	1回のコンタクトで測定できる範囲 ( 単位測定範囲 )	
9 2	プローブ針	
9 3	上半部	
9 4	下半部	
9 5	先端部	
9 6	先端近傍部	
9 7	取り付け部	50

9 8	湾曲部	
9 9	先端面	
9 9 r	クリーニング後の先端面	
1 0 0	側面	
1 0 1	クリーニングシート	
1 0 2	テスタ	
1 0 3	プローバ	
1 0 4	プローバ基体	
1 0 5	X Y Z 駆動テーブル	
1 0 6	ウエハ吸着台 (加熱又は冷却台)	10
1 0 7	支柱	
1 0 8	プローブカードホルダ	
1 0 9	プローブカード	
1 1 0	ポゴピン	
1 1 1	テストヘッド	
1 1 2	主配線基板	
1 1 3	ポゴ座 (ポゴピンコンタクト部)	
1 1 4	補強板	
1 1 5	中継配線基板	
1 1 6	針集合体ホルダ	20
1 1 7	針保持板	
1 1 8	中継配線	
1 1 9	上部接続電極	
1 2 0	針接続電極	
1 2 1	測定時の接触部分	
1 2 2	錫が拡散した部分	
2 0 1	F E O L 工程	
2 0 2	B E O L 工程	
2 0 3	半田バンプ形成工程	
2 0 4	ウエハプローブ検査工程	30
2 0 4 a	ウエハロード工程	
2 0 4 b	常温テスト工程	
2 0 4 c	高温テスト工程	
2 0 4 c a	タッチダウン工程	
2 0 4 c b	検査実行工程	
2 0 4 c c	リフトオフ工程	
2 0 4 c d	ウエハ移動	
2 0 4 c e	タッチダウン工程	
2 0 4 c f	検査実行工程	
2 0 4 c g	リフトオフ工程	40
2 0 4 d	低温テスト工程	
2 0 4 e	ウエハアンロード工程	
2 0 5	バンプ高さ検査工程	
2 0 6	ウエハダイシング工程	
2 1 1	フリップチップボンディング工程	
2 1 2	アンダーフィル工程	
2 1 3	樹脂封止工程	
2 1 4	外部半田バンプ形成工程	
H	バンプ高さ	
M 1	埋め込み型第 1 配線層	50

- M 2 埋め込み型第 2 配線層
- M 3 埋め込み型第 3 配線層
- M 4 埋め込み型第 4 配線層
- M 5 埋め込み型第 5 配線層
- M 6 埋め込み型第 6 配線層
- M 7 埋め込み型第 7 配線層
- M 8 埋め込み型第 8 配線層
- P M プリメタル領域
- R 1 断面部分切り出し領域
- R 2 先端面一部切り出し領域
- W S 半導体基板上の配線層


【 図 1 】

図1




【 図 2 】


図2




【 図 3 】




【 図 5 】




【 図 4 】




【 図 6 】



【 図 7 】




【 図 8 】




【 図 9 】

図9




【 図 1 0 】

図10




【 図 1 1 】

図11




【 図 1 2 】

図12




【 図 1 3 】

図13




【 図 1 4 】

図14




【 図 1 5 】

図15




【 図 1 6 】

図16




【 図 1 7 】

図17




【 図 1 9 】

図19




【 図 1 8 】

図18




【 図 2 0 】

図20




【 図 2 1 】

図21




【 図 2 2 】

図22



【 図 2 3 】

図23



【 図 2 4 】

図24


柱状構造と粒状構造のプローブ針による検査実績の比較

プローブ針結晶構造	テスト時間	温度(°C)					
		25	90	100	110	120	130
粒状結晶	10秒	○	○	○	○	○	○
	60秒	○	○	○	○	○	○
柱状結晶	10秒	○	○	○	×	×	×
	60秒	○	×	×	×	×	×

【 図 2 5 】

図25


粒状粒界構造のプローブ針のTEM像



【 図 2 6 】

図26

柱状粒界構造のプローブ針のSEM像(針の下面)



【 図 2 7 】

図27

柱状粒界構造のプローブ針のTEM像(針の断面)

