



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I509811 B

(45)公告日：中華民國 104 (2015) 年 11 月 21 日

(21)申請案號：099128649

(22)申請日：中華民國 99 (2010) 年 08 月 26 日

(51)Int. Cl. : **H01L29/786 (2006.01)**  
**G02F1/1368 (2006.01)****H01L21/336 (2006.01)**

(30)優先權：2009/08/27 日本 2009-196618

(71)申請人：半導體能源研究所股份有限公司 (日本) SEMICONDUCTOR ENERGY  
LABORATORY CO., LTD. (JP)  
日本(72)發明人：山崎舜平 YAMAZAKI, SHUNPEI (JP)；坂田淳一郎 SAKATA, JUNICHIRO (JP)；  
津吹將志 TSUBUKU, MASASHI (JP)；秋元健吾 AKIMOTO, KENGO (JP)；細羽  
美雪 HOSOBA, MIYUKI (JP)；坂倉真之 SAKAKURA, MASAYUKI (JP)；及川欣  
聰 OIKAWA, YOSHIAKI (JP)

(74)代理人：林志剛

(56)參考文獻：

US 5534722

US 6476784B2

審查人員：陳建仲

申請專利範圍項數：12 項 圖式數：28 共 118 頁

(54)名稱

顯示裝置和其製造方法

DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME

(57)摘要

本發明提供一種顯示特性優越的顯示裝置，其中使用根據其電路特徵的不同結構的電晶體分別形成同一基板上的像素電路及驅動電路。在該驅動電路部中，包括閘極電極層、源極電極層及汲極電極層由金屬膜構成，且通道層由氧化物半導體構成的驅動電路用電晶體。此外，在該像素部中，包括閘極電極層、源極電極層及汲極電極層由氧化物導電體構成，且半導體層由氧化物半導體構成的像素用電晶體。該像素用電晶體由具有透光性的材料形成，並製造高孔徑比的顯示裝置。

An object is to provide a display device with excellent display characteristics, where a pixel circuit and a driver circuit provided over one substrate are formed using transistors which have different structures corresponding to characteristics of the respective circuits. The driver circuit portion includes a driver circuit transistor in which a gate electrode layer, a source electrode layer, and a drain electrode layer are formed using a metal film, and a channel layer is formed using an oxide semiconductor. The pixel portion includes a pixel transistor in which a gate electrode layer, a source electrode layer, and a drain electrode layer are formed using an oxide conductor, and a semiconductor layer is formed using an oxide semiconductor. The pixel transistor is formed using a light-transmitting material, and thus, a display device with higher aperture ratio can be manufactured.

發明專利說明書

(本申請書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：099128649

※申請日：099 年 08 月 26 日

※IPC 分類：H01L 29/186 (2006.01)

一、發明名稱：(中文／英文)

顯示裝置和其製造方法


H01L 21/336 (2006.01)

602 Y368 (2006.01)

Display device and method for manufacturing the same

## 二、中文發明摘要：

本發明提供一種顯示特性優越的顯示裝置，其中使用根據其電路特徵的不同結構的電晶體分別形成同一基板上的像素電路及驅動電路。在該驅動電路部中，包括閘極電極層、源極電極層及汲極電極層由金屬膜構成，且通道層由氧化物半導體構成的驅動電路用電晶體。此外，在該像素部中，包括閘極電極層、源極電極層及汲極電極層由氧化物導電體構成，且半導體層由氧化物半導體構成的像素用電晶體。該像素用電晶體由具有透光性的材料形成，並製造高孔徑比的顯示裝置。



### 三、英文發明摘要：

An object is to provide a display device with excellent display characteristics, where a pixel circuit and a driver circuit provided over one substrate are formed using transistors which have different structures corresponding to characteristics of the respective circuits. The driver circuit portion includes a driver circuit transistor in which a gate electrode layer, a source electrode layer, and a drain electrode layer are formed using a metal film, and a channel layer is formed using an oxide semiconductor. The pixel portion includes a pixel transistor in which a gate electrode layer, a source electrode layer, and a drain electrode layer are formed using an oxide conductor, and a semiconductor layer is formed using an oxide semiconductor. The pixel transistor is formed using a light-transmitting material, and thus, a display device with higher aperture ratio can be manufactured.

四、指定代表圖：

(一) 本案指定代表圖為：第(1)圖。

(二) 本代表圖之元件符號簡單說明：

400：基板，402：閘極絕緣層，  
403：氧化物半導體層，421a：閘極電極層，  
421b：閘極電極層，423：通道形成區，  
424a：高電阻源極區，424b：高電阻汲極區，  
424c：第一區，424d：第二區，  
425a：源極電極層，425b：汲極電極層，  
426：氧化物絕緣層，427：氧化物絕緣層，  
428：保護絕緣層，429：連接電極層，  
450：電晶體，451a：閘極電極層，  
451b：閘極電極層，452：連接電極層，  
453：氧化物半導體層，  
454：氧化物半導體層，455a：源極電極層，  
455b：汲極電極層，460：電晶體。

五、本案若有化學式時，請揭示最能顯示發明特徵的化學  
式：無

## 六、發明說明：

### 【發明所屬之技術領域】

本發明係關於一種使用氧化物半導體的顯示裝置。

### 【先前技術】

近年來，藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術引人注目。電晶體廣泛地應用於電子裝置如 IC 或電光裝置，尤其是作為影像顯示裝置的切換元件，正在積極地進行研究開發。存在有多種多樣的金屬氧化物，並且，用於各種各樣的用途。氧化銦是公知的材料，並且，它用於液晶顯示器等所需要的透明電極材料。

在金屬氧化物中存在有呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等。將這些呈現半導體特性的金屬氧化物用於通道形成區的電晶體已經是眾所周知的（參照專利文獻 1 及 2）。

此外，應用氧化物半導體的電晶體的場效應遷移率較高。因此，還可以使用該電晶體構成顯示裝置等的驅動電路。

[專利文獻 1]日本專利申請公開第 2007-123861 號公報

[專利文獻 2]日本專利申請公開第 2007-96055 號公報  
在顯示裝置等中，當將像素部（也稱為像素電路）和

驅動電路形成在同一基板上時，用於像素部的電晶體需要優越的開關特性，例如開關比大，而用於驅動電路的電晶體需要進行高速工作。

特別是，因為顯示裝置的像素密度越高，顯示圖像的寫入時間越短，所以用於驅動電路的電晶體最好高速地工作。此外，在像素部中發生像素密度越高，孔徑比越低的問題。

### 【發明內容】

由此，本發明說明所公開的本發明的一個實施例關於解決上述課題的顯示裝置及其製造方法。

本發明說明所公開的本發明的一個實施例是一種顯示裝置，在同一基板上包括：像素部；以及驅動電路部，其中，像素部包括：第一電晶體，該第一電晶體包括：第一閘極電極層；第一閘極電極層上的閘極絕緣層；閘極絕緣層上的其一部分與第一閘極電極層重疊的第一源極電極層及第一汲極電極層；以及閘極絕緣層上的其一部分與第一源極電極層及第一汲極電極層重疊的第一氧化物半導體層，第一源極電極層、第一汲極電極層及第一氧化物半導體層上的第一氧化物絕緣層；第一氧化物絕緣層上的與第一汲極電極層電連接的連接電極層；第一氧化物絕緣層及連接電極層上的第二氧化物絕緣層；第二氧化物絕緣層上的保護絕緣層；以及保護絕緣層上的與連接電極層電連接的像素電極層，驅動電路部包括：第二電晶體，該第二電晶

體包括：第二閘極電極層；第二閘極電極層上的閘極絕緣層；閘極絕緣層上的第二氧化物半導體層；以及第二氧化物半導體層上的其一部分與該第二氧化物半導體層重疊的第二源極電極層及第二汲極電極層；第二源極電極層、第二汲極電極層及第二氧化物半導體層上的第二氧化物絕緣層；以及第二氧化物絕緣層上的保護絕緣層，並且，第一閘極電極層、閘極絕緣層、第一氧化物半導體層、第一源極電極層、第一汲極電極層、第一氧化物絕緣層、第二氧化物絕緣層、保護絕緣層及像素電極層具有透光性。

注意，本發明說明中的作為“第一”及“第二”等附加的序數詞是為了方便起見使用的，而不表示步驟順序及層疊的順序。另外，本發明說明中的該序數詞不是特定發明的固有的名稱。

上述第一電晶體的第一閘極電極層、第一源極電極層及第一汲極電極層由金屬氧化物形成，並且第二電晶體的第二閘極電極層、第二源極電極層及第二汲極電極層由金屬形成。

作為上述金屬氧化物，可以使用氧化銻、氧化銻氧化錫合金、氧化銻氧化鋅合金或氧化鋅。

此外，也可以在像素部的第二氧化物絕緣層和保護絕緣層之間形成有具有透光性的平坦化絕緣層。

此外，也可以在驅動電路部的與第二氧化物半導體層重疊的保護絕緣層上形成有導電層。

此外，作為第一氧化物絕緣層及第二氧化物絕緣層，

最好使用藉由濺射法形成的無機絕緣膜。例如，可以使用氧化矽、氮氧化矽、氧化鋁或氧氮化鋁等。

此外，還可以採用在第二電晶體的第二氧化物半導體層和第二源極電極層之間及在第二氧化物半導體層和第二汲極電極層之間分別形成有氧化物導電層的結構。藉由採用這種結構，可以減少接觸電阻來實現能夠進行高速工作的電晶體。另外，作為氧化物導電層，最好採用包含氧化鋅成分而不包含氧化銦的氧化物導電層。作為這種氧化物導電層，可舉出氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。

此外，本發明說明所公開的本發明的另一個實施例是一種顯示裝置的製造方法，包括如下步驟：在成為像素部的區域形成第一閘極電極層；在成為驅動電路部的區域形成第二閘極電極層；在第一閘極電極層及第二閘極電極層上形成閘極絕緣層；在閘極絕緣層上形成與第一閘極電極層的一部分重疊的第一源極電極層及第一汲極電極層；在閘極絕緣層上形成與第一源極電極層的一部分及第一汲極電極層的一部分重疊的第一氧化物半導體層來形成第一電晶體；在閘極絕緣層上形成與第二閘極電極層的一部分重疊的第二氧化物半導體層；在第一氧化物半導體層上形成第一氧化物絕緣層；在第一氧化物絕緣層上形成與第二氧化物半導體層的一部分重疊的第二源極電極層及第二汲極電極層來形成第二電晶體；形成與第一汲極電極層電連接的連接電極層；在第一氧化物絕緣層、第二氧化物半導體

層、第二源極電極層及第二汲極電極層上形成第二氧化物絕緣層；在第二氧化物絕緣層上形成保護絕緣層；以及在成為像素部的區域的保護絕緣層上形成與連接電極層電連接的像素電極層。

在上述製造方法的結構中，第一閘極電極層、閘極絕緣層、第一氧化物半導體層、第一源極電極層、第一汲極電極層、第一氧化物絕緣層、第二氧化物絕緣層、保護絕緣層及像素電極層具有透光性。

較佳的是，在對氧化物半導體層進行脫水化或脫氫化之後，不接觸大氣地形成在第一氧化物半導體層及第二氧化物半導體層形成的氧化物絕緣層，來防止對氧化物半導體層再次混入水、氫。

在本發明說明中，脫水化或脫氫化不僅包括使水、 $H_2$ 脫離的情況，而且還包括使H、OH等脫離的情況。

最好在如下條件下進行加熱處理來實現脫水化或脫氫化：在氮或稀有氣體（氬、氦等）的惰性氣體氛圍下，以400°C以上且低於基板的應變點的溫度，最好以425°C以上且700°C以下的溫度。

當在氮或稀有氣體（氬、氦等）的惰性氣體氛圍下進行加熱處理時，可以說是氧化物半導體層藉由加熱處理成為氧缺乏型而降低電阻，即進行n型化（n型化等）。然後藉由形成與氧化物半導體層接觸的氧化物絕緣層來使氧化物半導體層處於氧過剩的狀態，增大電阻，即進行i型化。由此，可以製造並提供包括電特性良好且可靠性高的

電晶體的顯示裝置。

至於經過脫水化或脫氫化的氧化物半導體層，採用了如下加熱處理條件：當對脫水化或脫氫化之後的氧化物半導體層利用 TDS ( Thermal Desorption Spectroscopy : 热脫附譜 ) 直到  $450^{\circ}\text{C}$  進行測量時，也不檢測出呈現水的脫離的兩個峰值，至少不檢測出在  $300^{\circ}\text{C}$  附近出現的一個峰值程度。因此，當對使用經過脫水化或脫氫化的氧化物半導體層的電晶體，利用 TDS 直到  $450^{\circ}\text{C}$  進行測量時，也至少不檢測出在  $300^{\circ}\text{C}$  附近出現的水的峰值。

重要的是，不使經過脫水化或脫氫化的氧化物半導體層接觸大氣，並防止水或氫的再次混入。使用在進行脫水化或脫氫化來降低氧化物半導體層的電阻，即進行 n 型化 ( $n^-$ 型、 $n^+$ 型等) 之後，增大電阻而進行 i 型化的氧化物半導體層的電晶體的臨界值電壓值為正，並呈現所謂的常截止特性。用於顯示裝置的電晶體最好具有閘極電壓儘量近於  $0\text{V}$  的正的臨界值電壓。在主動矩陣型的顯示裝置中，構成電路的電晶體的電特性是重要的，顯示裝置的性能取決於該電特性。特別重要的是電晶體的臨界值電壓。當電晶體的臨界值電壓為負時，成為所謂的常開啓狀態，其中即使閘極電壓為  $0\text{V}$  也在源極電極和汲極電極之間流過電流，因此難以控制由該電晶體構成的電路。此外，即使臨界值電壓值為正，當採用其絕對值高的電晶體時，也有時因驅動電壓不夠而不能進行開關工作。作為 n 通道型的電晶體，最好採用只有對閘極電壓施加正的電壓才形成通

道，而開始流過汲極電流的電晶體。如下電晶體不適合用於電路的電晶體：除非增高驅動電壓，否則不形成通道的電晶體；在負電壓狀態下也形成通道而流過汲極電流的電晶體。

也可以將從進行脫水化或脫氫化的溫度降低溫度時的氛圍切換為與升高溫度時或加熱處理時的氛圍不同的氛圍。例如，可以在與進行脫水化或脫氫化的爐相同的爐中，不接觸大氣地在爐中填充高純度的氧氣體、 $N_2O$  氣體或超乾燥空氣（露點為  $-40^\circ C$  以下，最好為  $-60^\circ C$  以下）來進行冷卻。

由於電晶體容易因靜電等而損壞，最好在與閘極線或源極線同一基板上設置用來保護像素部的電晶體的保護電路。保護電路最好由使用氧化物半導體層的非線性元件構成。

本發明的一個實施例的顯示裝置在同一基板上製造包括用於驅動電路的電晶體的驅動電路部及包括用於像素的電晶體的像素部。因此，可以減少顯示裝置的製造成本。

藉由使用進行用於脫水化或脫氫化的加熱處理的氧化物半導體層，可以製造電特性良好的電晶體。此外，藉由使用具有透光性的材料形成用於像素電路的電晶體，可以製造孔徑比高且顯示特性優越的顯示裝置。此外，在同一基板上包括像素電路和驅動電路的顯示裝置中，可以使用結構不同的電晶體分別形成這些電路，以容易獲得這些電路所需要的電特性。

## 【實施方式】

下面，關於本發明的實施例模式將參照附圖給予詳細的說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。因此，本發明不應該被解釋為僅限定在下面所示的實施例模式所記載的內容中。注意，在本發明說明的所有附圖中，使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而有時省略其說明。

### [實施例模式 1]

在本實施例模式中，參照附圖對顯示裝置及其製造方法的一個實施例進行詳細說明。在圖 1E 中示出形成在同一基板上的驅動電路的電晶體、像素部的電晶體及閘極佈線（閘極電極）的接觸部的截面結構的一例。

電晶體 450 是被稱為通道蝕刻型的底閘型的電晶體。電晶體 460 是被稱為底接觸型（也稱為反共面型（*inverted coplanar type*））的底閘型的電晶體。

配置在像素的電晶體 460 在具有絕緣表面的基板 400 上包括閘極電極 451a、閘極絕緣層 402、包括通道形成區的氧化物半導體層 454、源極電極層 455a 及汲極電極層 455b。此外，設置有覆蓋電晶體 460 並接觸於氧化物半導體層 454 的上面及側面的氧化物絕緣層 426。

此外，說明了作為配置在像素的電晶體 460 使用單閘

結構的電晶體的例子，但是根據需要還可以使用具有多個通道形成區的多閘結構的電晶體。

另外，氧化物半導體層 454 具有透光性，並且它形成為與源極電極層 455a 的一部分及汲極電極層 455b 的一部分重疊。此外，氧化物半導體層 454 隔著具有透光性的閘極絕緣層 402 與閘極電極層 451a 重疊。配置在像素的電晶體 460 的通道形成區是如下區域：氧化物半導體層 454 中的被源極電極層 455a 的側面和與該側面相對的汲極電極層 455b 的側面夾持的區域，即與閘極絕緣層 402 接觸且與閘極絕緣層 451a 重疊的區域。

此外，為了實現具有高孔徑比的顯示裝置，作為電晶體 460 的源極電極層 455a 及汲極電極層 455b 使用具有透光性的導電膜。

此外，作為電晶體 460 的閘極電極層 451a，使用具有透光性的導電膜。

此外，配置在驅動電路部的電晶體 450 在具有絕緣表面的基板 400 上由閘極電極層 421a、閘極絕緣層 402、氧化物半導體層 403、源極電極層 425a 及汲極電極層 425b 構成。在此，氧化物半導體層 403 至少包括通道形成區 423、高電阻源極區 424a 及高電阻汲極區 424b。此外，在通道形成區 423、源極電極層 425a 及汲極電極層 425b 上設置有具有透光性的氧化物絕緣層 427 及保護絕緣層 428。

此外，與氧化物絕緣層 426 重疊的氧化物半導體層

403 的第一區 403 的第一區 424c、第二區 424d 處於與通道形成區 423 相同的氧過剩的狀態，且具有減少洩漏電流及寄生電容的功能。另外，當採用氧化物絕緣層 426 不與氧化物半導體層 403 重疊的結構時，沒有形成氧化物半導體層 403 的第一區 424c、第二區 424d。

下面，參照圖 1A、1B、1C、1D、1E 說明在同一基板上製造電晶體 450 及電晶體 460 的製程。

首先，在具有絕緣表面的基板 400 上形成金屬膜，然後藉由第一光微影製程及蝕刻製程形成閘極電極層 421a、421b。注意，閘極電極層 421b 相當於閘極佈線，但是為方便起見而表示為閘極電極層。

另外，也可以藉由噴墨法形成用於光微影製程的抗蝕劑掩罩。因為在噴墨法中不使用光掩罩，所以可以減少製造成本。

作為用於閘極電極層 421a、421b 的金屬膜，可以舉出選自 Al、Cr、Ta、Ti、Mo、W 中的元素或以上述元素為成分的合金、組合上述元素的疊層膜等。

作為基板 400，例如可以使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鎢硼矽酸鹽玻璃等。此外，當後面的加熱處理的溫度高時，最好使用應變點為 730°C 以上的基板。

另外，還可以使用由絕緣體構成的基板諸如陶瓷基板、石英基板、藍寶石基板等。

也可以將成為基底膜的絕緣層設置在基板 400 和閘極電極層 421a、421b 之間。基底膜具有防止來自基板 400

的雜質元素的擴散的功能，且以選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的膜的單層結構或以上述多種膜的疊層結構形成。

接著，在形成覆蓋閘極電極層 421a、421b 地形成具有透光性的導電膜之後，藉由第二光微影製程及蝕刻製程形成閘極電極層 451a、451b。注意，閘極電極層 451b 相當於閘極佈線層，但是為方便起見表示為閘極電極層。作為具有透光性的導電膜，可以使用對可見光具有透光性的導電材料，例如 In-Sn-O 類、In-Sn-Zn-O 類、In-Al-Zn-O 類、Sn-Ga-Zn-O 類、Al-Ga-Zn-O 類、Sn-Al-Zn-O 類、In-Zn-O 類、Sn-Zn-O 類、Al-Zn-O 類、In-O 類、Sn-O 類、Zn-O 類等的金屬氧化物。在 50nm 以上且 300nm 以下的範圍內適當地選擇該導電膜的厚度。此外，當採用濺射法時，也可以對上述導電材料使用包含 2wt% 以上且 10wt% 以下的  $\text{SiO}_2$  的靶材進行成膜。

在本實施例模式中，為了減少佈線電阻，使用與閘極佈線 421a、421b 相同的金屬膜形成配置在像素部的閘極佈線的一部分。

接著，在閘極電極層 421a、421b、451a、451b 上形成閘極絕緣層 402。

作為閘極絕緣層 402，可以使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層等的具有透光性的絕緣膜，並且藉由電漿 CVD 法或濺射法等形成。此外，閘極絕緣層 402 不侷限於上述絕緣膜的單層，而還可以採用不同的膜

的疊層。例如，可以作為成膜氣體使用矽烷 ( $\text{SiH}_4$ )、氮及氮，並藉由電漿 CVD 法形成氮化矽膜。閘極絕緣層 402 的厚度為  $100\text{nm}$  以上且  $500\text{nm}$  以下。當採用疊層時，例如形成厚度為  $50\text{nm}$  以上且  $200\text{nm}$  以下的第一閘極絕緣層，且在第一閘極絕緣層上形成厚度為  $5\text{nm}$  以上且  $300\text{nm}$  以下的第二閘極絕緣層。

在本實施例模式中，作為閘極絕緣層 402，使用藉由電漿 CVD 法形成的厚度為  $100\text{nm}$  的氮化矽 ( $\text{SiON}$  (組成比  $N < 0$ ))。

接著，在閘極絕緣層 402 上形成具有透光性的導電膜，然後藉由第三光微影製程及蝕刻製程，形成源極電極層 455a 及汲極電極層 455b (參照圖 1A)。

對具有透光性的導電膜可以使用與閘極電極層 451a、451b 同樣的材料。

接著，藉由第四光微影製程及蝕刻製程，對閘極絕緣層 402 選擇性地進行蝕刻形成到達閘極電極層 421b 的接觸孔。

接著，在閘極絕緣層 402 上藉由濺射法形成厚度為  $5\text{nm}$  以上且  $200\text{nm}$  以下，最好為  $10\text{nm}$  以上且  $20\text{nm}$  以下的具有透光性的氧化物半導體膜。為了即使在形成氧化物半導體膜之後進行用於脫水化或脫氫化的加熱處理也使氧化物半導體膜處於非晶狀態，最好將厚度設定為  $50\text{nm}$  以下。藉由將氧化物半導體膜的厚度為薄，可以抑制當後面進行加熱處理時產生的晶化。

作為氧化物半導體膜，可以使用如下氧化物半導體膜：四元金屬氧化物的 In-Sn-Ga-Zn-O 膜、三元金屬氧化物的 In-Ga-Zn-O 膜、In-Sn-Zn-O 膜、In-Al-Zn-O 膜、Sn-Ga-Zn-O 膜、Al-Ga-Zn-O 膜、Sn-Al-Zn-O 膜、二元金屬氧化物的 In-Zn-O 膜、Sn-Zn-O 膜、Al-Zn-O 膜、Zn-Mg-O 膜、Sn-Mg-O 膜、In-Mg-O 膜、以及 In-O 膜、Sn-O 膜、Zn-O 膜等。此外，上述氧化物半導體膜也可以包含  $\text{SiO}_2$ 。

此外，作為氧化物半導體膜，可以使用表示為  $\text{InMO}_3(\text{ZnO})_m$  ( $m > 0$ ) 的薄膜。在此，M 表示選自 Ga、Al、Mn 及 Co 中的其中之一者或多種金屬元素。例如，作為 M，具有 Ga、Ga 及 Al、Ga 及 Mn 或 Ga 及 Co 等。在表示為  $\text{InMO}_3(\text{ZnO})_m$  ( $m > 0$ ) 的結構的氧化物半導體膜中，將作為 M 包含 Ga 的結構的氧化物半導體稱為 In-Ga-Zn-O 類氧化物半導體，並將其薄膜稱為 In-Ga-Zn-O 類非單晶膜。

在本實施例模式中，作為氧化物半導體膜使用 In-Ga-Zn-O 類氧化物半導體靶材並藉由濺射法形成厚度為  $15\text{ nm}$  的 In-Ga-Zn-O 類非單晶膜。

可以以如下條件形成 In-Ga-Zn-O 類非單晶膜：在氧（氧流量比率為 100%）氛圍下，使用 In-Ga-Zn-O 類氧化物半導體靶材 ( $\text{In}_2\text{O}_3 : \text{Ga}_2\text{O}_3 : \text{ZnO} = 1 : 1 : 1$  [摩爾比] (即， $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 0.5$  [原子比]))，將基板和靶材之間的距離設定為  $100\text{ mm}$ ，壓力為  $0.6\text{ Pa}$ ，直流 (DC) 電

力為 0.5 kW。此外，還可以使用具有  $In : Ga : Zn = 1 : 1 : 1$  [原子比]、 $In : Ga : Zn = 1 : 1 : 2$  [原子比] 的組成比的靶材。這些靶材的填充率為 90% 以上且 100% 以下，最好 95% 以上且 99.9% 以下。藉由使用填充率高的金屬氧化物靶材，所形成的氧化物半導體膜成為緻密的膜。

在濺射法中，有作為濺射電源使用高頻電源的 RF 濺射法、DC 濺射法，並且還有以脈衝方式施加偏壓的脈衝 DC 濆射法。RF 濆射法主要用於絕緣膜的形成，而 DC 濆射法主要用於導電膜的形成。

另外，為了減少在沉積期間產生的塵屑，並提高厚度分佈的均勻性，最好使用脈衝直流 (DC) 電源進行濺射。

此外，還有可以設置多個其材料彼此不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，又可以在同一處理室中同時放電以形成多種材料的膜。

此外，還有利用如下濺射法的濺射裝置：在處理室內具備磁石機構的磁控管濺射法；利用不使用輝光放電而使用微波來產生的電漿的 ECR 濆射法。

此外，還有：當進行膜形成期間使靶材物質與濺射氣體成分起化學反應而形成其化合物薄膜的反應濺射法；以及當進行膜形成期間對基板也施加電壓的偏壓濺射法等。

另外，最好在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體產生電漿的反濺射來去掉附著在閘極絕緣

層 402 的表面的塵屑。反濺射是指在氬氣圍下使用 RF 電源對基板一側施加電壓，並使離子化了的氬碰撞到基板來改變表面性質的方法。此外，也可以使用氮、氦、氧等代替氬。

此外，也可以在形成氧化物半導體膜之前，在惰性氣圍（氮、氦、氖、氬等）下進行加熱處理（400°C 以上且低於基板的應變點），去除包含在閘極絕緣層 402 中的氫、水等的雜質。

接著，藉由第五光微影製程及蝕刻製程將氧化物半導體膜加工為島狀的氧化物半導體層 403、453（參照圖 1B）。此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體層 403、453 的抗蝕劑掩罩。藉由採用噴墨法，可以降低製造成本。

另外，在本實施例模式中，在形成氧化物半導體膜之前，藉由第四光微影製程及蝕刻製程對閘極絕緣層選擇性地進行蝕刻，來形成到達閘極電極層 421b 的接觸孔。另一方面，也可以在形成上述島狀的氧化物半導體層 403、453 之後形成該接觸孔。在此情況下，最好進行反濺射來去除附著在氧化物半導體層 403、453 及閘極絕緣層 402 的表面的抗蝕劑殘渣等。

此外，在閘極絕緣層上形成氧化物半導體膜之後形成到達閘極電極層 421b 的接觸孔，然後對氧化物半導體膜選擇性地進行蝕刻來將它加工為島狀的氧化物半導體層 403、453。

接著，進行對氧化物半導體層 403、453 的脫水化或脫氫化。將進行脫水化或脫氫化的第一加熱處理的溫度設定為 400°C 以上且小於基板的應變點，最好為 425°C 以上。注意，當溫度是 425°C 以上時，加熱處理時間是一個小時以下，即可。但是，當溫度低於 425°C 時，加熱處理時間是長於一個小時。

在此，對加熱處理裝置的一種的電爐引入基板，且在氮氣圍下對氧化物半導體層 403、453 進行加熱處理。在本實施例模式中，從進行氧化物半導體層 403、453 的脫水化或脫氫化的加熱溫度 T 至水不再侵入的充分的溫度使用相同的爐，具體地，直到低於加熱溫度 T100°C 以上在氮氣圍下進行緩冷。另外，氣圍不侷限於氮而還可以使用氦、氖、氬等。

注意，在第一加熱處理中，較佳的是，在氮或者諸如氦、氖、氬等的稀有氣體中不包括水、氫等。在此，最好將引入加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為 6N (99.9999%) 以上，最好設定為 7N (99.99999%) 以上。

氧化物半導體層 403、453 有時藉由第一加熱處理晶化而成爲微晶膜或多晶膜。此外，氧化物半導體層 403、453 藉由第一加熱處理成爲氧缺乏型而載子濃度提高到  $1 \times 10^{18}/\text{cm}^3$  以上，因此降低電阻。此外，有時閘極電極層 451a、451b 也藉由第一加熱處理晶化而成爲微晶膜或多晶膜。例如，當作爲閘極電極層 451a、451b 使用氧化銦

氧化錫合金膜時，以  $450^{\circ}\text{C}$  進行 1 小時的第一加熱處理來容易晶化。但是，當作為該閘極電極層 451a、451b 使用包含氧化矽的氧化銻氧化錫合金膜時，不容易產生晶化。

此外，也可以對加工為島狀的氧化物半導體層之前的第一加熱處理之後進行第五光微影製程。

接著，在閘極絕緣層 402 及氧化物半導體層 403、453 上藉由濺射法形成具有透光性的氧化物絕緣層。而且，藉由第六光微影製程形成抗蝕劑掩罩，藉由蝕刻製程選擇性地形成氧化物絕緣層 426，然後去除抗蝕劑掩罩。在這個步驟中採用氧化物半導體層 403、453 的邊緣及側面與氧化物絕緣層 426 重疊的結構。此外，藉由第六光微影製程及蝕刻製程，形成到達閘極電極層 421b 的接觸孔及到達汲極電極層 455b 的接觸孔（參照圖 1C）。

氧化物絕緣層 426 具有  $1\text{nm}$  以上的厚度，且可以適當地採用防止對上述氧化物絕緣層混入水、氫等的雜質的方法形成。在本實施例模式中，使用藉由濺射法形成的氧化矽膜形成氧化物絕緣層 426。

將進行膜形成期間的基板溫度設定為室溫以上且  $300^{\circ}\text{C}$  以下，即可。在本實施例模式中，設定為  $100^{\circ}\text{C}$ 。藉由濺射法進行的氧化矽膜的成膜是能夠在稀有氣體（典型的是氬）氛圍下、氧氣氛圍下或稀有氣體（典型的是氬）及氧氣氛圍下進行的。

此外，作為靶材，可以使用氧化矽靶材或矽靶材。例

如，在使用矽靶材的情況下，可以藉由在氧及稀有氣體氛圍下進行濺射形成氧化矽。作為與降低了電阻的氧化物半導體層 403、453 接觸地形成的氧化物絕緣層使用無機絕緣膜，該無機絕緣膜儘量不包含水分、氫離子或  $\text{OH}^-$  等的雜質，且可以阻擋從外部侵入的上述雜質。典型的是，可以使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氮化鋁膜等。

在本實施例模式中，使用添加有硼的柱狀多晶矽靶材（電阻率為  $0.01 \Omega \text{cm}$ ，純度為 6N），將基板和靶材之間的距離（T-S 之間的距離）設定為  $89\text{mm}$ ，將壓力設定為  $0.4\text{Pa}$ ，將直流（DC）電力設定為  $6\text{kW}$ ，在氧（氧流量比為 100%）的氛圍下採用脈衝 DC 濣射法進行成膜。將厚度設定為  $300\text{nm}$ 。

接著，在閘極絕緣層 402、氧化物絕緣層 426 及氧化物半導體層 403、453 上形成金屬膜，然後藉由第七光微影製程形成抗蝕劑掩罩，且在蝕刻製程中形成源極電極層 425a 及汲極電極層 425b。此外，還形成與閘極電極層 421b 電連接的連接電極層 429 以及與汲極電極層 455b 電連接的連接電極層 452。

作為該金屬膜的形成方法，可以使用濣射法、真空蒸鍍法（電子束蒸鍍法等）、電弧離子鍍法（arc discharge ion plating method）或噴塗法。作為金屬膜，使用選自 Ti、Mo、W、Al、Cr、Cu、Ta 中的元素、以上述元素為成分的合金或組合上述元素的合金等。此外，該金屬膜不

侷限於上述元素的單層而還可以使用不同的元素的疊層。在本實施例模式中，形成鈦膜（厚度為 100 nm）、鋁膜（厚度為 200 nm）和鈦膜（厚度為 100 nm）的三層結構的金屬膜。此外，還可以使用氮化鈦膜代替鈦膜。

此外，在第七光微影製程之後的蝕刻製程中，需要選擇性地去除接觸於氧化物半導體層 403、453 上的金屬膜。在這種情況下，藉由使用鹼性的蝕刻劑（例如，過氧化氫氨水（31 wt% 的過氧化氫水：28 wt% 的氨水：水 = 5 : 2 : 2）等，可以選擇性地去除金屬膜並使由 In-Ga-Zn-O 類氧化物半導體構成的氧化物半導體層 403、453 殘留。

另外，也可以藉由噴墨法形成用來形成源極電極層 425a 及汲極電極層 425b 的抗蝕劑掩罩。藉由使用噴墨法，可以減少製造成本。

接著，在氧化物絕緣層 426、源極電極層 425a、汲極電極層 425b、連接電極層 429 及連接電極層 452 上形成具有透光性的氧化物絕緣層 427（參照圖 1D）。作為氧化物絕緣層 427，使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜等。在本實施例模式中，使用藉由濺射法形成的氧化矽膜形成氧化物絕緣層 427。

接著，在氮氣體等的惰性氣體氛圍下，以 200 °C 以上且 400 °C 以下，最好以 250 °C 以上且 350 °C 以下進行第二加熱處理。例如，在氮氣圍下以 250 °C 進行 1 小時的加熱處理。

在第二加熱處理中，在氧化物絕緣層 427 和氧化物半

導體層 403 的一部分以及氧化物絕緣層 426 和氧化物半導體層 453 接觸的狀態下進行加熱。由此，從氧化物絕緣層 427、426 對藉由第一加熱處理降低電阻的氧化物半導體層 403、453 供應氧，而該氧化物半導體層 403、453 成為氧過剩的狀態，且增大電阻（進行 i 型化）。

另外，當氧化物半導體層 403 的厚度薄於 15 nm 時，在氧化物半導體層 403 中的與由金屬膜構成的源極電極層 425a 及汲極電極層 425b 重疊的區域，該區域的氧容易移動到該金屬膜一側，而該區域的整體都進行 n 型化。此外，在氧化物半導體層 403 的厚度為 15 nm 以上且 50 nm 以下的情況下，雖然該金屬膜和該區域的界面附近進行 n 型化，但是其下面一側成為進行了 i 型化或 n 型化的狀態。

注意，雖然在本實施例模式中，在形成氧化矽膜之後進行第二加熱處理，但是加熱處理的時序只要在形成氧化矽膜之後即可，而不侷限於在剛形成氧化矽膜之後。

接著，在氧化物絕緣層 427 上形成具有透光性的保護絕緣層 428（參照圖 1E）。作為保護絕緣層 428，使用氮化矽膜、氮氧化矽膜或氮化鋁膜等。在本實施例模式中，使用藉由 RF 濺射法形成的氮化矽膜形成保護絕緣層 428。

此外，雖然未圖示，但是也可以在像素部中的氧化物絕緣層 427 和保護絕緣層 428 之間設置具有透光性的平坦化絕緣層。作為平坦化絕緣層，可以使用具有耐熱性的有機材料諸如丙烯酸類樹脂、聚醯亞胺、苯並環丁烯類樹脂

、聚醯胺、或環氧類樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料（low-k 材料）、矽氧化類樹脂、PSG（磷矽玻璃）、BPSG（硼磷矽玻璃）等。另外，也可以層疊多個由這些材料形成的絕緣層。

藉由上述製程，可以在同一基板上製造通道蝕刻型電晶體 450 及底接觸型電晶體 460。另外，因為在底接觸型電晶體 460 中，除了連接電極層 452 之外的部分由具有透光性的材料構成，所以可以提高孔徑比。

如電晶體 450 那樣的通道蝕刻型容易將通道長度形成得短，而有利於如驅動電路那樣的需要高速工作的電晶體的形成。也就是說，可以製造如下顯示裝置，即與將形成在同一基板上的多個電路都形成爲使用如電晶體 460 那樣的底接觸型形成的情況相比，能夠進行高速工作。

此外，將顯示裝置所需要的像素電極設置在像素部的保護絕緣層 428 上，並使它電連接到電晶體 460 的汲極電極層。在此，連接到連接電極層 452，即可。另外，作爲像素電極，可以使用與閘極電極層 451a、451b、源極電極層 455a 及汲極電極層 455b 同樣的具有透光性的導電膜。

本發明的一個實施例的要旨是：在同一基板上包括驅動電路和像素電路的顯示裝置中，爲了容易得到該電路所需要的電特性，使用結構不同的電晶體分別形成該電路的各個。如本實施例模式那樣，藉由將通道蝕刻型電晶體 450 用作驅動電路，而將底接觸型電晶體 460 用作像素電

路，來可以製造顯示特性優越的顯示裝置。

另外，本實施例模式可以與其他實施例模式自由地組合。

### [實施例模式 2]

在本實施例模式中，圖 2A 至 2E 示出電晶體的製造製程的一部分與實施例模式 1 不同的例子。因為圖 2A 至 2E 的製程除了其一部分之外與圖 1A 至 1E 的製程相同，所以使用相同的附圖標記表示相同的部分而省略相同的部分的詳細說明。

首先，根據實施例模式 1 在基板上形成閘極電極層 421a、451a 及閘極絕緣層 402，且形成其一部分隔著閘極絕緣層 402 與閘極電極層 451a 重疊的源極電極層 455a 及汲極電極層 455b。而且，在閘極絕緣層 402、源極電極層 455a 及汲極電極層 455b 上形成氧化物半導體膜。

接著，進行氧化物半導體膜的脫水化或脫氫化。進行脫水化或脫氫化的第一加熱處理的溫度為 400°C 以上且低於基板的應變點，最好為 425°C 以上。注意，當溫度為 425°C 以上時，加熱處理時間為 1 小時以下即可，而當溫度為低於 425°C 時，加熱處理時間為長於 1 小時。在此，將基板放入到加熱處理裝置中之一種的電爐中而在氮氣圍下對氧化物半導體膜進行加熱處理，然後不接觸大氣地防止對氧化物半導體膜的水、氫的再次混入。然後，在相同的爐中引入高純度的氧氣體、高純度的 N<sub>2</sub>O 氣體或超乾

燥空氣（露點為 $-40^{\circ}\text{C}$ 以下，最好為 $-60^{\circ}\text{C}$ 以下）來進行冷卻。最好不使氧氣體或 $\text{N}_2\text{O}$ 氣體包含水、氫等。或者，將引入到加熱處理裝置的氧氣體或 $\text{N}_2\text{O}$ 氣體的純度設定為 $6\text{N}$ （99.9999%）以上，最好設定為 $7\text{N}$ （99.99999%）以上（也就是說，將氧氣體或 $\text{N}_2\text{O}$ 氣體中的雜質濃度設定為 $1\text{ppm}$ 以下，最好設定為 $0.1\text{ppm}$ 以下）。

此外，也可以在進行脫水化和脫氫化的第一加熱處理之後，在氧氣體或 $\text{N}_2\text{O}$ 氣體氛圍下以 $200^{\circ}\text{C}$ 以上且 $400^{\circ}\text{C}$ 以下，最好以 $200^{\circ}\text{C}$ 以上且 $300^{\circ}\text{C}$ 以下的溫度進行加熱處理。

藉由上述製程，氧化物半導體膜的整體成為氧過剩的狀態，從而可以增大氧化物半導體膜的電阻，即進行I型化。在本實施例模式中示出了在剛形成氧化物半導體膜之後進行第一加熱處理的例子，但是第一加熱處理只要在形成氧化物半導體膜之後進行，就沒有特別的限制。

接著，藉由光微影製程形成抗蝕劑掩罩，藉由蝕刻製程對氧化物半導體膜及閘極絕緣層402選擇性地進行蝕刻，來形成到達閘極電極層421b的接觸孔。然後，去除抗蝕劑掩罩（參照圖2A）。

接著，藉由光微影製程形成抗蝕劑掩罩，藉由蝕刻製程對氧化物半導體膜選擇性地進行蝕刻，來加工為島狀。然後，去除抗蝕劑掩罩，以在閘極絕緣層402上形成氧化物半導體層404、405（參照圖2B）。

接著，在閘極絕緣層402及氧化物半導體層404、

405 上藉由濺射法形成氧化物絕緣層之後，藉由光微影製程形成抗蝕劑掩罩。而且，藉由蝕刻製程形成氧化物絕緣層 426，並去除抗蝕劑掩罩。在這步驟中，形成氧化物半導體層 404、405 和氧化物絕緣層 426 重疊的區域。此外，藉由該製程，形成到達閘極電極層 421b 的接觸孔及到達汲極電極層 455b 的接觸孔（參照圖 2C）。

作為氧化物絕緣層最好使用無機絕緣膜，該無機絕緣膜儘量不包含水分、氫或 OH<sup>-</sup>等的雜質，且可以阻擋從外部侵入的上述雜質。典型的是，可以使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜等。

接著，在閘極絕緣層 402、氧化物絕緣層 426 及氧化物半導體層 404、405 上形成氧化物導電膜和金屬膜的疊層。藉由濺射法，可以不接觸大氣地連續形成氧化物導電膜和金屬膜的疊層。

作為氧化物導電膜，最好採用包含氧化鋅成分且不包含氧化銦的材料。作為這種氧化物導電膜，可以舉出氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。在本實施例模式中使用氧化鋅膜。

作為金屬膜，可以使用選自 Ti、Mo、W、Al、Cr、Cu、Ta 中的元素或以上述元素為成分的合金、組合上述元素的合金等。此外，該金屬膜不僅限於上述元素的單層，而也可以採用不同的元素的疊層。在本實施例模式中，使用層疊鉬膜、鋁膜及鉬膜的三層疊層膜。

接著，藉由光微影製程形成抗蝕劑掩罩，藉由蝕刻製

程對金屬膜選擇性地進行蝕刻形成源極電極層 445a、汲極電極層 445b、連接電極層 449 及連接電極層 442，然後去除抗蝕劑掩罩。

另外，用來去除抗蝕劑掩罩的抗蝕劑剝離液是鹼性溶液。當使用抗蝕劑剝離液時，以上述電極層為掩罩還對氧化鋅膜選擇性地進行蝕刻。因此，形成與源極電極層 445a 接觸的氧化物導電層 446a、與汲極電極層 445b 接觸的氧化物導電層 446b。

注意，由於氧化物半導體層和氧化物導電層的蝕刻速度不同，因此接觸於氧化物半導體層上的氧化物導電層可以藉由時間控制去除。

此外，也可以在對金屬膜選擇性地進行蝕刻之後，藉由氧化處理去除抗蝕劑掩罩，然後以源極電極層 445a、汲極電極層 445b、連接電極層 449 及連接電極層 442 為掩罩對氧化鋅膜選擇性地進行蝕刻。

設置在源極電極層 445a 和氧化物半導體層 404 之間的氧化物導電層 446a 用作源極區，而設置在汲極電極層 445b 和氧化物半導體層 404 之間的氧化物導電層 446b 用作汲極區。藉由設置氧化物導電層 446a 及氧化物導電層 446b，可以降低氧化物半導體層 404 和源極電極層 445a 及汲極電極層 445b 之間的接觸電阻。像這樣，降低了電流路徑的電阻的電晶體可以進行高速工作，從而可以提高週邊電路（驅動電路）的頻率特性。

鉻是與氧化物半導體之間的接觸電阻較高的材料。這

是因為如下緣故：由於與鈦相比，鉬不容易氧化，因此從氧化物半導體層抽出氧的作用較弱而氧化物半導體層的接觸介面不進行 n 型化。在這種情況下，使氧化物導電層夾在氧化物半導體層和金屬電極層之間非常有效於降低接觸電阻。

此外，藉由相同的製程形成與連接電極層 449 接觸的氧化物導電層 448，與連接電極層 442 接觸的氧化物導電層 447 形成（參照圖 2D）。

接著，也可以在惰性氣體氛圍下，例如在氮氣圍下進行第二加熱處理，以減輕電晶體的電特性的不均勻。最好以 150°C 以上且低於 350°C 進行第二加熱處理，例如在氮氣圍下以 250°C 進行 1 小時的加熱處理。

另外，藉由第二加熱處理，使氧的侵入或擴散到氧化物半導體層 404、454 中。藉由使氧侵入或擴散到氧化物半導體層 404、454 中，可以增大通道形成區的電阻（進行 i 型化）。由此，可以得到電特性成為常截止的電晶體。此外，藉由第二加熱處理，也可以使氧化物導電層 446a、446b、447、448 晶化並提高導電性。

接著，在氧化物絕緣層 426、源極電極層 445a、汲極電極層 445b 上形成氧化物絕緣層 427、保護絕緣層 428（參照圖 2E）。氧化物絕緣層 427、保護絕緣層 428 可以採用與實施例模式 1 相同的材料及製造方法形成。

可以藉由上述製程在同一基板上製造電晶體 440 及電晶體 460。

配置在驅動電路部的電晶體 440 在具有絕緣表面的基板 400 上由閘極電極層 421a、閘極絕緣層 402、氧化物半導體層 404、氧化物導電層 446a、446b、源極電極層 445a 及汲極電極層 445b 構成。在此，氧化物半導體層 404 至少包括通道形成區 443、高電阻源極區 444a 及高電阻汲極區 444b。此外，在通道形成區 443、源極電極層 445a 及汲極電極層 445b 上設置有氧化物絕緣層 427 及保護絕緣層 428。

在高電阻源極區 444a 和源極電極層 445a 之間設置有用作源極區的氧化物導電層 446a，而在高電阻汲極區 444b 和汲極電極層 445b 之間設置有用作汲極區的氧化物導電層 446b，從而降低接觸電阻。

此外，與氧化物絕緣層 426 重疊的氧化物半導體層 404 的第一區 444c、第二區 444d 處於與通道形成區 443 相同的氧過剩的狀態，且具有減少洩漏電流或寄生電容的功能。另外，當氧化物絕緣層 426 採用不與氧化物半導體層 404 重疊的結構時，沒有形成氧化物半導體層 404 的第一區 444c、第二區 444d。

另外，本實施例模式可以與其他實施例模式自由地組合。

### [實施例模式 3]

在本實施例模式中，使用實施例模式 1 或 2 所示的主動矩陣基板構成液晶顯示裝置的一例。

圖 3 示出主動矩陣基板的截面結構的一例。

雖然在實施例模式 1 及 2 中，在同一基板上圖示驅動電路部的電晶體、像素部的電晶體及閘極佈線（閘極電極）接觸部，但是除此之外，在本實施例模式中還可以圖示儲存電容器、閘極佈線和源極佈線的交叉部而進行說明。

可以藉由與實施例模式 1 或 2 所示的製造製程相同的製程形成電容器、閘極佈線、源極佈線，並且不增加光掩罩數、製程數地製造。此外，在像素部的成爲顯示區的部分中，閘極佈線、源極佈線及電容佈線層由具有透光性的導電膜形成，從而實現高孔徑比。另外，作爲顯示區之外的部分的源極佈線層，可以使用金屬佈線以減少佈線電阻。

在圖 3 中，電晶體 450 是設置在驅動電路部的電晶體，而與像素電極層 457 電連接的電晶體 460 是設置在像素部的電晶體。

在本實施例模式中，作爲形成在基板 400 上方的電晶體 460，採用與實施例模式 1 或 2 的電晶體 460 相同的結構。

採用與電晶體 460 的閘極電極層 451a 相同的具有透光性的材料及相同的製程形成的電容佈線層 430 隔著成爲電介質的閘極絕緣層 402 與電容電極 431 重疊而形成儲存電容器。另外，電容電極 431 採用與電晶體 460 的源極電極層 455a 或汲極電極層 455b 相同的具有透光性的材料及相同的製程形成。因此，因爲電晶體 460 具有透光性，並

且儲存電容器也具有透光性，所以可以提高孔徑比。

在提高孔徑比的方面來看，儲存電容器具有透光性是重要的。尤其，在10英寸以下的小型液晶顯示面板中，即使對像素尺寸進行微細化，也可以實現高孔徑比。由於藉由作為電晶體460及儲存電容器的結構部件使用具有透光性的膜，實現廣視角，因此即使將一個像素分割為多個子像素，也可以實現高孔徑比。例如，當在一個像素中包括兩個至四個子像素及儲存電容器時，因為電晶體具有透光性，且各儲存電容器具有透光性，所以可以提高孔徑比。

另外，儲存電容器設置在像素電極層457的下方，並且電容電極431電連接到像素電極層457。

雖然在本實施例模式中示出使用電容佈線層430、閘極絕緣層402及電容電極431形成儲存電容器的例子，但是對形成儲存電容器的結構沒有特別的限制。例如，也可以不設置電容佈線層而將相鄰的像素的閘極佈線的一部分用作電容佈線層。此外，除了閘極絕緣層之外，還可以將保護絕緣層、平坦化絕緣層等的用於像素部的結構的絕緣層用作電介質。

另外，根據像素密度設置多個閘極佈線層、多個源極佈線層及多個電容佈線層。此外，在端子部中排列地配置多個具有與閘極佈線相同的電位的第一端子電極、多個具有與源極佈線相同的電位的第二端子電極、多個具有與電容佈線層相同的電位的第三端子電極等。設置任意數量的

各端子電極，且實施者適當地決定端子電極數，即可。

在閘極佈線接觸部中，閘極電極層 421b 可以由低電阻的金屬材料形成。閘極電極層 421b 藉由到達閘極佈線的接觸孔電連接到連接電極層 429。

驅動電路的電晶體 450 的閘極電極層也可以採用與設置在氧化物半導體層的上方的導電層 417 電連接的結構。

此外，在佈線交叉部中，如圖 3 所示那樣在閘極佈線層 421c 和源極佈線層 422 之間層疊閘極絕緣層 402 及氧化物絕緣層 426，以減少寄生電容。注意，雖然在圖 3 中示出將金屬膜用作閘極佈線層 421c 的例子，但是也可以使用與電晶體 460 的閘極電極層 451a 相同的具有透光性的導電膜形成閘極佈線層 421c。

此外，當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層來固定主動矩陣基板和對置基板。另外，將與設置在對置基板的對置電極電連接的共同電極設置在主動矩陣基板上，且將與共同電極電連接的第四端子電極設置在端子部。該第四端子電極是用來將共同電極設定為固定電位，例如 GND、0V 等的端子。第四端子電極可以由與像素電極層 457 相同的具有透光性的材料形成。

藉由對閘極電極、源極電極、汲極電極、像素電極、其他電極以及各種佈線層使用相同的材料，可以使用共同的濺射靶材、製造裝置。此外，可以減少其材料成本及在蝕刻時使用的蝕刻劑及蝕刻氣體所需要的成本，其結果是

，可以縮減製造成本。

此外，在圖 3 的結構中，當將感光樹脂材料用作平坦化絕緣層 456 時，可以省略形成抗蝕劑掩罩的製程。

另外，本實施例模式可以與其他實施例模式自由地組合。

#### [實施例模式 4]

此外，在本實施例模式中，參照圖 4A1、4A2、4B1 及 4B2 說明設置在與電晶體同一基板上的端子部的結構的一例。注意，對於圖 4A1、4A2、4B1 及 4B2 中的與圖 3 相同的部分，使用相同的附圖標記進行說明。

圖 4A1、4A2 分別表示閘極佈線端子部的截面圖及俯視圖。圖 4A1 相當於沿著圖 4A2 中的 C1-C2 線的截面圖。

在圖 4A1 中，形成在氧化物絕緣層 427 和保護絕緣層 428 的疊層上的導電層 415 是用作輸入端子的連接用端子電極。此外，在圖 4A1 的端子部中，由與閘極佈線層 421c 相同的材料形成的第一端子 411 和由與源極佈線層 422 相同的材料形成的連接電極層 412 隔著閘極絕緣層 402 重疊，且由導電層 415 導通。導電層 415 可以採用與像素電極層 457 相同的具有透光性的材料及相同的製程形成。

此外，圖 4B1、4B2 分別表示源極佈線端子部的截面圖及俯視圖。圖 4B1 相當於沿著圖 4B2 中的 C3-C4 線的

截面圖。

在圖 4B1 中，形成在氧化物絕緣層 427 和保護絕緣層 428 的疊層上的導電層 418 是用作輸入端子的連接用端子電極。在圖 4B1 的端子部中，由與閘極佈線層 421c 相同的材料形成的電極層 416 隔著閘極絕緣層 402 重疊於與源極佈線電連接的第二端子 414。電極層 416 和第二端子 414 不電連接，而藉由將電極層 416 設定為與第二端子 414 不同的電位，例如浮動狀態、GND、0V 等，可以用作用於防止雜波的電容器或用於抗靜電的電容器。此外，第二端子 414 與導電層 418 電連接。導電層 418 可以採用與像素電極層 457 相同的具有透光性的材料及相同的製程形成。

另外，根據像素密度設置多個閘極佈線、多個源極佈線、多個共同電位線及多個電源供應線。此外，在端子部中排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極佈線相同的電位的第二端子、多個具有與電源供應線相同的電位的第三端子電極、多個具有與共同電位線相同的電位的第四端子等。設置任意數量的各端子，且實施者適當地決定端子數，即可。

另外，本實施例模式可以與其他實施例模式自由地組合。

### [實施例模式 5]

在本實施例模式中說明液晶顯示裝置的結構及製造方

法的一例。

雖然在本實施例模式中說明包括液晶元件（也稱為液晶顯示元件）的顯示裝置，但是不侷限於此而可以應用電子墨水等的其對比度因電作用而變化的顯示媒體。

此外，在本發明說明的顯示裝置中包括密封有顯示元件的面板、用來使該面板工作的IC（積體電路）等。另外，在形成有該顯示元件的元件基板的各像素中具備有用來將電流供應到顯示元件的單元。另外，顯示裝置還包括：安裝有連接器諸如FPC（Flexible Printed Circuit：撓性印刷電路）、TAB（Tape Automated Bonding：載帶自動接合）帶或TCP（Tape Carrier Package：載帶封裝）的模組；在TAB帶或TCP的端部上設置有印刷線路板的模組；藉由COG（Chip On Glass：玻璃上晶片）方式將IC直接安裝到顯示元件上的模組。

參照圖5A1、5A2及5B而說明相當於顯示裝置的一個實施例的液晶顯示面板的外觀及截面。圖5A1、5A2是一種面板的平面圖，在該面板中利用密封材料4005將電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖5B相當於沿著圖5A1、5A2的M-N的截面圖。

以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶

層 4008 一起由第一基板 4001、密封材料 4005 和第二基板 4006 密封。此外，在第一基板 4001 上的與由密封材料 4005 圍繞的區域不同的區域中安裝有信號線驅動電路 4003，該信號線驅動電路 4003 使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。

注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用 COG 法、引線接合法或 TAB 法等。圖 5A1 是藉由 COG 法安裝信號線驅動電路 4003 的例子，而且圖 5A2 是藉由 TAB 法安裝信號線驅動電路 4003 的例子。

此外，設置在第一基板 4001 上的像素部 4002 和掃描線驅動電路 4004 包括多個電晶體。在圖 5B 中例示像素部 4002 所包括的電晶體 4010 和掃描線驅動電路 4004 所包括的電晶體 4011。在電晶體 4010、4011 上設置有絕緣層 4041、4020、4021。

可以將實施例模式 1 或 2 所示的包括氧化物半導體層的可靠性高的電晶體應用於電晶體 4010、4011。作為驅動電路用電晶體 4011，可以使用實施例模式 1 或 2 所示的電晶體 450，並且，作為像素用的電晶體 4010，可以使用實施例模式 1 或 2 所示的電晶體 460。在本實施例模式中，電晶體 4010、4011 是 n 通道型電晶體。

在絕緣層 4021 上的重疊於驅動電路用電晶體 4011 的氧化物半導體層的通道形成區的位置設置有導電層 4040。藉由將導電層 4040 設置在重疊於氧化物半導體層的通

道形成區的位置，可以降低電晶體 4011 的臨界值電壓的變化量。此外，導電層 4040 的電位既可以與電晶體 4011 的閘極電極層的電位相同，又可以與電晶體 4011 的閘極電極層的電位不同。並且，可以將導電層 4040 用作第二閘極電極層。此外，導電層 4040 的電位也可以為 GND、0V 或浮動狀態。

此外，液晶元件 4013 所具有的像素電極 4030 與電晶體 4010 電連接。而且，液晶元件 4013 的對置電極 4031 形成在第二基板 4006 上。像素電極 4030、對置電極 4031 和液晶層 4008 重疊的部分相當於液晶元件 4013。另外，像素電極 4030、對置電極 4031 分別設置有用作對準膜的絕緣層 4032、4033。

另外，作為第一基板 4001、第二基板 4006，可以使用透光基板諸如玻璃、陶瓷、塑膠。作為塑膠，可以使用 FRP ( Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠 ) 板、PVF ( 聚氟乙烯 ) 薄膜、聚酯薄膜或丙烯酸樹脂薄膜。

此外，附圖標記 4035 表示藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極 4030 和對置電極 4031 之間的距離 ( 單元間隙 ) 而設置的。另外，還可以使用球狀間隔物。

另外，對置電極 4031 電連接到設置在與電晶體 4010 同一基板上的公共電位線。可以使用公共連接部來藉由配置在一對基板之間的導電粒子使對置電極 4031 和公共電

位線電連接。此外，將導電粒子包括在密封材料 4005 中。

另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到各向同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以當用於液晶層 4008 時，為了改善溫度範圍而採用混合有 5 wt% 以上的手性試劑的液晶組成物。由於包括呈現藍相的液晶和手性試劑的液晶組成物具有如下特徵：回應速度短，即為 1 msec 以下，並且它具有光學各向同性，所以不需要對準處理，從而視角依賴性低。

在電晶體 4011 中，與氧化物半導體層接觸地形成有絕緣層 4041。絕緣層 4041 可以採用實施例模式 1 所示的氧化物絕緣層 427 相同的材料及方法形成。在此，使用藉由濺射法形成的氧化矽膜。

另外，在絕緣層 4041 上形成保護絕緣層 4020。絕緣層 4020 採用實施例模式 1 所示的保護絕緣層 428 相同的材料及方法形成，即可。在此，將藉由電漿 CVD 法形成的氧化矽膜用作保護絕緣層 4020。

另外，作為平坦化絕緣層形成絕緣層 4021。作為絕緣層 4021，可以使用具有耐熱性的有機材料如丙烯酸類樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧類樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料 (low-k 材料)、矽氧烷類樹脂、PSG (磷矽玻

璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣層來形成絕緣層4021。

另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。

另外，對絕緣層4021的形成方法沒有特別的限制，而根據其材料而可以利用濺射、SOG、旋塗、浸漬、噴塗、噴墨、絲網印刷、膠版印刷等，並可以利用刮片、輥塗機、幕塗機、刮刀塗佈機等形成。藉由兼作絕緣層4021的焙燒製程和對半導體層的退火，可以縮減製程。

作為像素電極4030、對置電極4031，可以使用具有透光性的導電材料諸如包含氧化鎢的銻氧化物、包含氧化鎢的銻鋅氧化物、包含氧化鈦的銻氧化物、包含氧化鈦的銻錫氧化物、銻錫氧化物(下面表示為ITO)、氧化銻鋅、添加有氧化矽的銻錫氧化物等。

此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極4030、對置電極4031。使用導電組成物形成的像素電極的薄層電阻最好為 $10000\Omega/\square$ 以下，並且其波長為550nm時的透光率最好為70%以上。另外，導電組成物所包含的導電高分子的電阻率最好為 $0.1\Omega\cdot cm$ 以下。

作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其

衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。

另外，供應到另行形成的信號線驅動電路 4003、掃描線驅動電路 4004 或像素部 4002 的各種信號及電位是藉由 FPC 4018 供應的。

連接端子電極 4015 由與像素電極 4030 相同的導電膜形成，並且端子電極 4016 由與電晶體 4011 的源極電極層及汲極電極層相同的導電膜形成。

連接端子電極 4015 藉由各向異性導電膜 4019 電連接到 FPC 4018 所具有的端子。

此外，雖然在圖 5A1、5A2、5B 中示出另行形成信號線驅動電路 4003 並將它安裝在第一基板 4001 上的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。

圖 6 示出作為使用根據本發明說明所公開的製造方法製造的電晶體基板 2600 的顯示裝置構成液晶顯示模組的一例。

利用密封材料 2602 固定電晶體基板 2600 和相對基板 2601，並且在其間設置有包括電晶體等的像素部 2603、包括液晶層的顯示元件 2604、著色層 2605 而形成顯示區。

當進行彩色顯示時需要著色層 2605。當採用 RGB 方式時，按照各像素設置有對應於紅、綠、藍的各色的著色

層。電晶體基板 2600 和對置基板 2601 的外側配置有偏光板 2606、2607、擴散片 2613。

光源由冷陰極管 2610 和反射板 2611 構成。電路基板 2612 組裝有控制電路、電源電路等的週邊電路，且藉由撓性線路板 2609 與電晶體基板 2600 的佈線電路部 2608 連接。此外，也可以在偏光板和液晶層之間設置相位差板。

作為液晶顯示模組，可以採用 TN（扭曲向列；Twisted Nematic）模式、IPS（平面內轉換；In-Plane-Switching）模式、FFS（邊緣電場轉換；Fringe Field Switching）模式、MVA（多疇垂直對準；Multi-domain Vertical Alignment）模式、PVA（垂直對準構型；Patterned Vertical Alignment）模式、ASM（軸對稱排列微胞；Axially Symmetric Aligned Micro-cell）模式、OCB（光學補償彎曲；Optical Compensated Birefringence）模式、FLC（鐵電性液晶；Ferroelectric Liquid Crystal）模式、AFLC（反鐵電性液晶；AntiFerroelectric Liquid Crystal）模式等。

藉由上述製程，可以製造作為顯示裝置的可靠性高的液晶顯示面板。

另外，本實施例模式可以與其他實施例模式適當地組合。

#### [實施例模式 6]

在本實施例模式中，說明使由在同一基板上製造的電晶體構成的驅動電路及像素部工作的例子。

在本實施例模式中，採用根據實施例模式 1 的電晶體的製造方法來在同一基板上形成像素部及驅動電路部。注意，實施例模式 1 所示的電晶體是 n 通道型電晶體，並且該驅動電路部限於能夠僅由 n 通道型電晶體構成的一部分的電路。

圖 7A 示出主動矩陣型顯示裝置的方塊圖的一例。在顯示裝置的基板 5300 上配置有：像素部 5301；第一掃描線驅動電路 5302；第二掃描線驅動電路 5303；以及信號線驅動電路 5304。在像素部 5301 中配置有從信號線驅動電路 5304 延伸的多個信號線以及從第一掃描線驅動電路 5302 及第二掃描線驅動電路 5303 延伸的多個掃描線。此外，在掃描線與信號線的交叉區中將具有顯示元件的像素分別設置為矩陣狀。另外，顯示裝置的基板 5300 藉由 FPC (Flexible Printed Circuit：撓性印刷電路) 等的連接部連接於時序控制電路 5305 (也稱為控制器、控制 IC)。

圖 7A 所示的第一掃描線驅動電路 5302、第二掃描線驅動電路 5303、信號線驅動電路 5304 形成在與像素部 5301 相同的基板 5300 上。由此，設置在外部的驅動電路等的構件的數量減少，所以可以實現成本的降低。另外，由於可以減少基板 5300 和外部的驅動電路的連接部 (FPC 等)，因此可以提高可靠性或良率。

另外，時序控制電路 5305 向第一掃描線驅動電路 5302 供應第一掃描線驅動電路啓動信號（GSP1）、掃描線驅動電路時鐘信號（GCLK1）等。此外，時序控制電路 5305 向第二掃描線驅動電路 5303 供應第二掃描線驅動電路啓動信號（GSP2）（也稱為起始脈衝）、掃描線驅動電路時鐘信號（GCLK2）等。

此外，時序控制電路 5305 向信號線驅動電路 5304 供應信號線驅動電路啓動信號（SSP）、信號線驅動電路時鐘信號（SCLK）、視頻信號資料（DATA）（也簡單地稱為視頻信號）及鎖存信號（LAT）等。另外，各時鐘信號可以是錯開其週期的多個時鐘信號或者與使時鐘信號反轉的信號（CKB）一起供應的信號。另外，可以省略第一掃描線驅動電路 5302 或第二掃描線驅動電路 5303 中的一方。

圖 7B 示出一種結構，其中在與像素部 5301 相同的基板 5300 上形成驅動頻率低的電路（例如，第一掃描線驅動電路 5302、第二掃描線驅動電路 5303），在與像素部 5301 不同的基板上形成信號線驅動電路 5304。藉由採用該結構，即使使用其場效應遷移率較低的電晶體，也可以在與像素部同一基板上構成驅動電路的一部分。從而，可以實現成本的降低或良率的提高等。

接著，參照圖 8A 和圖 8B 說明由 n 通道型電晶體構成的信號線驅動電路的結構及工作的一例。

信號線驅動電路具有移位暫存器 5601 及開關電路

5602。開關電路 5602 由開電路 5602\_1 至 5602\_N (N 是自然數) 構成。此外，開關電路 5602\_1 至 5602\_N 分別由電晶體 5603\_1 至 5603\_k (k 是自然數) 構成。在此，電晶體 5603\_1 至 5603\_k 是 n 通道型 TFT。

以開關電路 5602\_1 為例子說明信號線驅動電路的連接關係。電晶體 5603\_1 至 5603\_k 的第一端子分別連接到佈線 5604\_1 至 5604\_k。電晶體 5603\_1 至 5603\_k 的第二端子分別連接到信號線 S1 至 Sk。電晶體 5603\_1 至 5603\_k 的閘極連接到佈線 5605\_1。

移位暫存器 5601 具有對佈線 5605\_1 至 5605\_N 依次輸出 H 位準（也稱為 H 信號、高電源電位位準）的信號，並依次選擇開關電路 5602\_1 至 5602\_N 的功能。

開關電路 5602\_1 具有控制佈線 5604\_1 至 5604\_k 與信號線 S1 至 Sk 的導通狀態（第一端子和第二端子之間的導通）的功能，即將佈線 5604\_1 至 5604\_k 的電位供應還是不供應到信號線 S1 至 Sk 的功能。像這樣，開關電路 5602\_1 具有作為選擇器的功能。另外，電晶體 5603\_1 至 5603\_k 分別具有控制佈線 5604\_1 至 5604\_k 與信號線 S1 至 Sk 的導通狀態的功能，即將佈線 5604\_1 至 5604\_k 的電位供應到信號線 S1 至 Sk 的功能。像這樣，電晶體 5603\_1 至 5603\_k 分別具有作為開關的功能。

另外，對佈線 5604\_1 至 5604\_k 分別輸入視頻信號用資料 (DATA)。在很多情況下，視頻信號資料 (DATA) 是根據圖像資訊或視頻信號的類比信號。

接著，參照圖 8B 的時序圖說明圖 8A 的信號線驅動電路的工作。圖 8B 示出信號  $S_{out\_1}$  至  $S_{out\_N}$  及信號  $V_{data\_1}$  至  $V_{data\_k}$  的一例。信號  $S_{out\_1}$  至  $S_{out\_N}$  分別是移位暫存器 5601 的輸出信號的一例，並且信號  $V_{data\_1}$  至  $V_{data\_k}$  分別是輸入到佈線 5604\_1 至 5604\_k 的信號的一例。另外，信號線驅動電路的一個工作期間對應於顯示裝置中的一個閘極選擇期間。作為一例，一個閘極選擇期間被分割為期間  $T_1$  至期間  $T_N$ 。期間  $T_1$  至期間  $T_N$  分別是用來對屬於被選擇的列的像素寫入視頻信號資料 (DATA) 的期間。

在本實施例模式所示的附圖中，有時為了明瞭地示出，誇大表示各結構的信號波形的畸變。因此，不侷限於所示的尺寸。

在期間  $T_1$  至期間  $T_N$  中，移位暫存器 5601 將 H 位準的信號依次輸出到佈線 5605\_1 至 5605\_N。例如，在期間  $T_1$  中，移位暫存器 5601 將高位準的信號輸出到佈線 5605\_1。此時，電晶體 5603\_1 至 5603\_k 導通，而佈線 5604\_1 至 5604\_k 與信號線  $S_1$  至  $S_k$  處於導通狀態。然後，對佈線 5604\_1 至 5604\_k 輸入 Data ( $S_1$ ) 至 Data ( $S_k$ )。Data ( $S_1$ ) 至 Data ( $S_k$ ) 分別藉由電晶體 5603\_1 至 5603\_k 寫入到屬於被選擇的列的像素中的第一行至第 k 行的像素。藉由上述步驟，在期間  $T_1$  至  $T_N$  中，對屬於被選擇的列的像素的每 k 行按順序寫入視頻信號用資料 (DATA)。

如上所述，藉由對每多個行的像素寫入視頻信號用資料（DATA），可以減少視頻信號用資料（DATA）的數量或佈線的數量。因此，可以減少與外部電路的連接數量。此外，藉由對每多個行的像素寫入視頻信號，可以延長寫入時間，因此可以防止視頻信號的寫入不足。

另外，作為移位暫存器 5601 及開關電路 5602，可以使用由實施例模式 1 或 2 所示的電晶體構成的電路。此時，移位暫存器 5601 所具有的所有電晶體的極性可以由單極電晶體構成。

接著，說明掃描線驅動電路的結構。掃描線驅動電路具有移位暫存器。此外，有時也可以具有位準移動器、緩衝器等。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號（CLK）及起始脈衝信號（SP），產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大並供應到對應的掃描線。掃描線連接到一行的像素的電晶體的閘極電極。而且，由於需要將一行的像素的電晶體同時導通，因此使用能夠使大電流流過的緩衝器。

參照圖 9A 至圖 9D 和圖 10A 及圖 10B 說明掃描線驅動電路及 / 或信號線驅動電路的一部分的移位暫存器的一個實施例。

移位暫存器具有第一脈衝輸出電路 10\_1 至第 N 脈衝輸出電路 10\_N（N 是 3 以上的自然數）（參照圖 9A）。向移位暫存器的第一脈衝輸出電路 10\_1 至第 N 脈衝輸出電路 10\_N 從第一佈線 11 供應第一時鐘信號 CK1，從第

二佈線 12 供應第二時鐘信號 CK2，從第三佈線 13 供應第三時鐘信號 CK3，從第四佈線 14 供應第四時鐘信號 CK4。

另外，對第一脈衝輸出電路 10\_1 輸入來自第五佈線 15 的起始脈衝 SP1（第一起始脈衝）。此外，對第二級以後的第 n 脈衝輸出電路 10\_n（n 是 2 以上且 N 以下的自然數）輸入來自前一級的脈衝輸出電路的信號（稱為前級信號 OUT(n-1)）。

另外，對第一脈衝輸出電路 10\_1 輸入來自後二級的第三脈衝輸出電路 10\_3 的信號。同樣地，對第二級以後的第 n 脈衝輸出電路 10\_n 輸入來自後二級的第 (n+2) 脈衝輸出電路 10\_(n+2) 的信號（後級信號 OUT(n+2)）。

從而，從各級的脈衝輸出電路輸出用來輸入到後級及/或前二級的脈衝輸出電路的第一輸出信號 (OUT(1) (SR) 至 OUT(N) (SR))、電輸入到其他電路等的第二輸出信號 OUT(1) 至 OUT(N)。另外，如圖 9A 所示，由於不對移位暫存器的最後級的兩個級輸入後級信號 OUT(n+2)，所以作為一例，採用另行分別輸入第二起始脈衝 SP2、第三起始脈衝 SP3 的結構即可。

另外，時鐘信號 (CK) 是以一定間隔反復 H 位準和 L 位準（也稱為 L 信號、低電源電位水準）的信號。在此，第一時鐘信號 (CK1) 至第四時鐘信號 (CK4) 依次遲延 1/4 週期（即，相位錯開 90°）。在本實施例模式中，

利用第一時鐘信號（CK1）至第四時鐘信號（CK4）而進行脈衝輸出電路的驅動的控制等。注意，時鐘信號根據所輸入的驅動電路有時稱為GCK、SCK，在此稱為CK而說明。

第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一佈線11至第四佈線14中的任一個。例如，在圖9A中，在第一脈衝輸出電路10\_1中，第一輸入端子21電連接到第一佈線11，第二輸入端子22電連接到第二佈線12，並且第三輸入端子23電連接到第三佈線13。此外，在第二脈衝輸出電路10\_2中，第一輸入端子21電連接到第二佈線12，第二輸入端子22電連接到第三佈線13，並且第三輸入端子23電連接到第四佈線14。

第一脈衝輸出電路10\_1至第N脈衝輸出電路10\_N分別包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、第二輸出端子27（參照圖9B）。

在第一脈衝輸出電路10\_1中，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸出端子26輸出第一輸出信號OUT(1)(SR)，從第二輸出端子27輸出第二輸出信號OUT(1)。

另外，作為第一脈衝輸出電路 10\_1 至第 N 脈衝輸出電路 10\_N，除了三端子電晶體之外還可以使用四端子電晶體 28（參照圖 9C）。另外，在本發明說明中，當電晶體隔著半導體層具有兩個閘極電極時，將位於半導體層的下方的閘極電極也稱為下方的閘極電極，而將位於半導體層的上方的閘極電極也稱為上方的閘極電極。電晶體 28 是一種元件，該元件能夠利用輸入到下方的閘極電極的第一控制信號 G1 及輸入到上方閘極電極的第二控制信號 G2 來電控制 In 端子與 Out 端子之間。

當將氧化物半導體用於電晶體的包括通道形成區的半導體層時，因製造製程而有時臨界值電壓移動到負一側或正一側。因此，在將氧化物半導體用於包括通道形成區的半導體層的電晶體中，最好採用能夠進行臨界值電壓的控制的結構。在圖 9C 所示的電晶體 28 中，在通道形成區上下隔著閘極絕緣層設置有閘極電極，並且藉由控制上方及/或下方的閘極電極的電位，可以將臨界值電壓控制為所希望的值。

接著，參照圖 9D 說明脈衝輸出電路的具體的電路結構的一例。

圖 9D 所示的脈衝輸出電路具有第一電晶體 31 至第十三電晶體 43。此外，除了上述第一輸入端子 21 至第五輸出端子 25 以及第一輸出端子 26、第二輸出端子 27 以外，還包括被供應第一高電源電位 VDD 的電源線 51、被供應第二高電源電位 VCC 的電源線 52 以及被供應低電源

電位 VSS 的電源線 53，並且對與它們分別連接的第一電晶體 31 至第十三電晶體 43 供應信號或電源電位。

在此，示出圖 9D 的各電源線的電源電位的大小關係：第一電源電位 VDD 是第二電源電位 VCC 以上的電位，並且第二電源電位 VCC 是大於第三電源電位 VSS 的電位。此外，第一時鐘信號（CK1）至第四時鐘信號（CK4）是以一定間隔反復 H 位準和 L 位準的信號，例如當 H 位準時電位為 VDD，並且當 L 位準時電位為 VSS。

另外，藉由使電源線 51 的電位 VDD 高於電源線 52 的電位 VCC，可以不影響到工作地將施加到電晶體的閘極電極的電位抑制得低，並降低電晶體的臨界值的移動，而可以抑制劣化。

另外，如圖 9D 所示，作為第一電晶體 31 至第十三電晶體 43 中的第一電晶體 31、第六電晶體 36 至第九電晶體 39，最好使用圖 9C 所示的四端子電晶體 28。

第一電晶體 31、第六電晶體 36 至第九電晶體 39 的工作被要求利用閘極電極的控制信號切換連接有成為源極及汲極的電極中之一的節點的電位。此外，第一電晶體 31、第六電晶體 36 至第九電晶體最好是如下電晶體，即對於輸入到閘極電極的控制信號的回應越快（導通電流的上升陡峭），越可以減少脈衝輸出電路的錯誤工作。因此，藉由使用四端子電晶體 28，可以控制臨界值電壓，以可以得到能夠進一步減少錯誤工作的脈衝輸出電路。另外，雖然在圖 9D 中第一控制信號 G1 和第二控制信號 G2 是

相同的控制信號，但是也可以採用被輸入不同的控制信號的結構。

在圖 9C 的第一電晶體 31 中，第一端子電連接到電源線 51，第二端子電連接到第九電晶體 39 的第一端子，閘極電極（下方的閘極電極及上方的閘極電極）電連接到第四輸入端子 24。

在第二電晶體 32 中，第一端子電連接到電源線 53，第二端子電連接到第九電晶體 39 的第一端子，閘極電極電連接到第四電晶體 34 的閘極電極。

在第三電晶體 33 中，第一端子電連接到第一輸入端子 21，第二端子電連接到第一輸出端子 26。

在第四電晶體 34 中，第一端子電連接到電源線 53，第二端子電連接到第一輸出端子 26。

在第五電晶體 35 中，第一端子電連接到電源線 53，第二端子電連接到第二電晶體 32 的閘極電極及第四電晶體 34 的閘極電極，閘極電極電連接到第四輸入端子 24。

在第六電晶體 36 中，第一端子電連接到電源線 52，第二端子電連接到第二電晶體 32 的閘極電極及第四電晶體 34 的閘極電極，閘極電極（下方的閘極電極及上方的閘極電極）電連接到第五輸入端子 25。

在第七電晶體 37 中，第一端子電連接到電源線 52，第二端子電連接到第八電晶體 38 的第二端子，閘極電極（下方的閘極電極及上方的閘極電極）電連接到第三輸入端子 23。

在第八電晶體 38 中，第一端子電連接到第二電晶體 32 的閘極電極及第四電晶體 34 的閘極電極，閘極電極（下方的閘極電極及上方的閘極電極）電連接到第二輸入端子 22。

在第九電晶體 39 中，第一端子電連接到第一電晶體 31 的第二端子及第二電晶體 32 的第二端子，第二端子電連接到第三電晶體 33 的閘極電極及第十電晶體 40 的閘極電極，閘極電極（下方的閘極電極及上方的閘極電極）電連接到電源線 52。

在第十電晶體 40 中，第一端子電連接到第一輸入端子 21，第二端子電連接到第二輸出端子 27，閘極電極電連接到第九電晶體 39 的第二端子。

在第十一電晶體 41 中，第一端子電連接到電源線 53，第二端子電連接到第二輸出端子 27，閘極電極電連接到第二電晶體 32 的閘極電極及第四電晶體 34 的閘極電極。

在第十二電晶體 42 中，第一端子電連接到電源線 53，第二端子電連接到第二輸出端子 27，閘極電極電連接到第七電晶體 37 的閘極電極（下方的閘極電極及上方的閘極電極）。

在第十三電晶體 43 中，第一端子電連接到電源線 53，第二端子電連接到第一輸出端子 26，閘極電極電連接到第七電晶體 37 的閘極電極（下方的閘極電極及上方的閘極電極）。

在圖 9D 中，以第三電晶體 33 的閘極電極、第十電晶體 40 的閘極電極以及第九電晶體 39 的第二端子的連接部分為節點 A。此外，以第二電晶體 32 的閘極電極、第四電晶體 34 的閘極電極、第五電晶體 35 的第二端子、第六電晶體 36 的第二端子、第八電晶體 38 的第一端子以及第十一電晶體 41 的閘極電極的連接部分為節點 B（參照圖 10A）。

圖 10A 示出如下信號，即當將圖 9D 所說明的脈衝輸出電路應用於第一脈衝輸出電路 10\_1 時對第一輸入端子 21 至第五輸入端子 25 輸入的信號或者從第一輸出端子 26 及第二輸出端子 27 輸出的信號。

明確而言，對第一輸入端子 21 輸入第一時鐘信號 CK1，對第二輸入端子 22 輸入第二時鐘信號 CK2，對第三輸入端子 23 輸入第三時鐘信號 CK3，對第四輸入端子 24 輸入起始脈衝，對第五輸入端子 25 輸入後級信號 OUT(3)，從第一輸出端子 26 輸出第一輸出信號 OUT(1) (SR)，並且從第二輸出端子 27 輸出第二輸出信號 OUT(1)。

此外，電晶體是指至少具有包括閘極、汲極以及源極的三個端子的元件，在汲極區和源極區之間具有通道區，可以藉由汲極區、通道區、源極區使電流流過。在此，因為源極和汲極根據電晶體的結構或工作條件等而變化，所以很難限定哪個是源極哪個是汲極。因此，有時不將用作源極及汲極的區域稱為源極或汲極。在此情況下，作為一

例，有時將用作源極及汲極的區域分別記為第一端子、第二端子。

另外，在圖 10A 中，也可以另行設置用來藉由使節點 A 處於浮動狀態來進行升壓工作的電容元件。另外，也可以另行設置將其一方的電極電連接到節點 B 的電容元件，以保持節點 B 的電位。

在此，圖 10B 示出圖 10A 所示的具備多個脈衝輸出電路的移位暫存器的時序圖。此外，在移位暫存器是掃描線驅動電路時，圖 10B 中的期間 61 相當於垂直回掃期間，並且期間 62 相當於閘極選擇期間。

此外，如圖 10A 所示，藉由設置其閘極被施加第二電源電位 VCC 的第九電晶體 39，在升壓工作的前後有如下優點。

在沒有其閘極電極被施加第二電源電位 VCC 的第九電晶體 39 的情況下，當因升壓工作而節點 A 的電位上升時，第一電晶體 31 的第二端子的源極電位上升，而該源極電位變大於第一電源電位 VDD。然後，第一電晶體 31 的源極轉換為第一端子一側，即電源線 51 一側。因此，在第一電晶體 31 中，因為對閘極和源極之間以及閘極和汲極之間施加較大的偏壓，所以閘極和源極之間以及閘極和汲極之間受到較大的壓力，這會導致電晶體的劣化。

於是，藉由預先設置其閘極電極被施加第二電源電位 VCC 的第九電晶體 39，雖然因升壓工作而節點 A 的電位上升，但是可以不使第一電晶體 31 的第二端子的電位上

升。換言之，藉由設置第九電晶體 39，可以施加到第一電晶體 31 的閘極和源極之間的負偏壓得值設定得小。由此，由於藉由採用本實施例模式的電路結構來可以將施加到第一電晶體 31 的閘極和源極之間的負偏壓設定得小，所以可以抑制因壓力而導致的第一電晶體 31 的劣化。

此外，只要在第一電晶體 31 的第二端子和第三電晶體 33 的閘極之間以藉由第一端子和第二端子連接的方式設置第九電晶體 39 就行。另外，在採用具有多個本實施例模式的脈衝輸出電路的移位暫存器時，在其級數比掃描線驅動電路的級數多的信號線驅動電路中也可以省略第九電晶體 39，而具有減少電晶體的數量的優點。

另外，藉由作為第一電晶體 31 至第十三電晶體 43 的半導體層使用氧化物半導體，可以降低電晶體的截止電流並提高導通電流及場效應遷移率，並且還可以降低劣化的程度，所以可以減少電路內的錯誤工作。此外，因對其閘極電極施加高電位而導致的電晶體的劣化的程度比使用非晶矽的電晶體小。由此，即使對供應第二電源電位 VCC 的電源線供應第一電源電位 VDD 也可以得到相同的工作，並且可以減少引導電路之間的電源線的數量，因此可以實現電路的小型化。

另外，即使以對第七電晶體 37 的閘極電極藉由第三輸入端子 23 供應的時鐘信號、對第八電晶體 38 的閘極電極藉由第二輸入端子 22 供應的時鐘信號成為對第七電晶體 37 的閘極電極藉由第二輸入端子 22 供應的時鐘信號、

對第八電晶體 38 的閘極電極藉由第三輸入端子 23 供應的時鐘信號的方式替換接線關係，也具有同樣的作用。

此外，在圖 10A 所示的移位暫存器中，藉由從第七電晶體 37 及第八電晶體 38 都處於導通狀態變化到第七電晶體 37 截止且第八電晶體 38 導通的狀態，然後成為第七電晶體 37 截止且第八電晶體 38 截止的狀態，而由第二輸入端子 22 (CK2) 及第三輸入端子 23 (CK3) 的電位降低所產生的節點 B 的電位的降低發生兩次，該節點 B 的電位的降低因第七電晶體 37 的閘極電極的電位的降低及第八電晶體 38 的閘極電極的電位的降低而產生。

另一方面，在圖 10A 所示的移位暫存器中，藉由從第七電晶體 37 及第八電晶體 38 都處於導通狀態變化到第七電晶體 37 導通且第八電晶體 38 截止的狀態，然後成為第七電晶體 37 截止且第八電晶體 38 截止的狀態，而由第二輸入端子 22 (CK2) 及第三輸入端子 23 (CK3) 的電位的降低所產生的節點 B 的電位的降低僅發生一次，該節點 B 的電位的降低因第八電晶體 38 的閘極電極的電位的降低而產生。

由此，最好採用如下接線關係：對第七電晶體 37 的閘極電極（下方的閘極電極及上方的閘極電極）從第三輸入端子 23 供應時鐘信號 CK3，對第八電晶體 38 的閘極電極（下方的閘極電極及上方的閘極電極）從第二輸入端子 22 供應時鐘信號 CK2。這是因為可以使節點 B 的電位的變動次數減少來降低雜波的緣故。

像這樣，藉由採用在將第一輸出端子 26 及第二輸出端子 27 的電位保持為 L 位準的期間中對節點 B 定期供應 H 位準的信號的結構，可以抑制脈衝輸出電路的錯誤工作。

另外，本實施例模式可以與其他實施例模式自由地組合。

### [實施例模式 7]

在本實施例模式中，作為顯示裝置的一個實施例，參照圖 11 至圖 24 說明包括實施例模式 1 或 2 所示的電晶體並將液晶元件用作顯示元件的液晶顯示裝置的例子。

首先，對 VA (Vertical Alignment：垂直對準) 型液晶顯示裝置進行描述。VA 是指一種控制液晶顯示面板的液晶分子的排列的方式。VA 型液晶顯示裝置具有在沒有施加電壓時液晶分子朝垂直於面板表面的方向排列的方式。在本實施例模式中，特別地，將像素分成多個區域（例如，兩個至四個子像素），並分別將分子朝不同的方向推倒。這稱為多象限（multi-domain）化、或者多象限設計。在下面的說明中，對考慮多象限設計的液晶顯示裝置進行說明。

圖 12 及圖 13 分別示出像素電極及對置電極。圖 12 是形成像素電極的基板一側的平面圖，並且將沿圖中所示的切斷線 E-F 的截面結構示出於圖 11。另外，圖 13 是形成對置電極的基板一側的平面圖。下面，參照這些附圖進

行說明。

圖 22 示出基板 600 和對置基板 601 重疊且植入有液晶的狀態，在該基板 600 上形成有電晶體 628、與電晶體 628 連接的像素電極層 624 以及儲存電容部 630，並在該對置基板 601 上形成有對置電極層 640 等。

在對置基板 601 中形成有彩色膜 636、對置電極層 640，並且在對置電極層 640 上形成有突起 644。在像素電極層 624 上形成有對準膜 648，並且同樣地在對置電極層 640 及突起 644 上形成有對準膜 646。在基板 600 和對置基板 601 之間形成有液晶層 650。

在基板 600 上形成電晶體 628 和與其連接的像素電極層 624 及儲存電容部 630。像素電極層 624 藉由形成在絕緣膜 20、絕緣膜 621 及絕緣膜 622 的接觸孔 623 連接到佈線 618。作為電晶體 628，適當地使用實施例模式 1 及 2 所示的電晶體。此外，儲存電容部 630 由與電晶體 628 的閘極佈線 602 同時形成的第一電容佈線 604、閘極絕緣層 606、與佈線 616、618 同時形成的第二電容佈線 617 構成。

藉由像素電極層 624、液晶層 650 以及對置電極層 640 重疊，形成液晶元件。

圖 12 示出基板 600 上的平面結構。像素電極層 624 使用實施例模式 1 所示的材料來形成。在像素電極層 624 中設置有狹縫 625。狹縫 625 用來控制液晶對準。

圖 12 所示的電晶體 629、與電晶體 629 連接的像素

電極層 626 及儲存電容部 631 可以分別與電晶體 628、像素電極層 624 及儲存電容部 630 同樣地形成。電晶體 628 和電晶體 629 都連接到佈線 616。該液晶面板的像素由像素電極層 624 及像素電極層 626 構成。也就是說，像素電極層 624 及像素電極層 626 是子像素。在本實施例中，像素由兩個子像素構成，但是還可以由更多個子像素構成。

圖 13 示出對置基板一側的平面結構。對置電極層 640 最好使用與像素電極層 624 同樣的材料形成。在對置電極層 640 上形成有用來控制液晶對準的突起 644。注意，在圖 13 中，以虛線表示形成在基板 600 上的像素電極層 624 及像素電極層 626，並示出彼此重疊地配置對置電極層 640 和像素電極層 624 及像素電極層 626 的情況。

圖 14 示出該像素結構的等效電路。電晶體 628 和電晶體 629 都連接到閘極佈線 602 和佈線 616。在此情況下，藉由使電容佈線 604 的電位和電容佈線 605 的電位不同，可以使液晶元件 651 和液晶元件 652 進行不同的工作。就是說，藉由分別控制電容佈線 604 和電容佈線 605 的電位，精密地控制液晶的對準並擴大視角。

當對設置有狹縫 625 的像素電極層 624 施加電壓時，在狹縫 625 附近發生電場的畸變（傾斜電場）。藉由互相咬合地配置所述狹縫 625 和對置基板 601 一側的突起 644，有效地產生傾斜電場來控制液晶的對準，從而根據其位置使液晶具有彼此不同的對準方向。就是說，藉由進行多象限化來擴大液晶顯示面板的視角。

接著，參照圖 15 至圖 18 說明與上述不同的 VA 型液晶顯示裝置。

圖 26 及圖 27 示出 VA 型液晶顯示面板的像素結構。圖 27 是基板 600 的平面圖，而圖 26 示出沿圖中所示的切斷線 Y-Z 的截面結構。

在該像素結構中，一個像素具有多個像素電極，並且各像素電極連接到電晶體。各電晶體藉由不同閘極信號驅動。就是說，在以多象限方式設計的像素中，獨立地控制施加到各像素電極的信號。

像素電極層 624 在接觸孔 623 中使用佈線 618 連接到電晶體 628。另外，像素電極層 626 在接觸孔 627 中使用佈線 619 連接到電晶體 629。

作為電晶體 628 及電晶體 629，可以適當地使用實施例模式 1 或 2 所示的電晶體。電晶體 628 的閘極佈線 602 和電晶體 629 的閘極佈線 603 彼此分離，以能夠提供不同的閘極信號。另一方面，電晶體 628 和電晶體 629 共通使用用作資料線的佈線 616。此外，在佈線 618、619 的下部隔著閘極絕緣層 606 設置有電容佈線 690。

像素電極層 624 和像素電極層 626 具有不同的形狀，並且被狹縫 625 彼此分離。像素電極層 626 被形成為圍繞呈 V 字狀擴展的像素電極層 624 的外側。藉由使用電晶體 628 及電晶體 629 使施加到像素電極層 624 和像素電極層 626 的電壓不相同，來控制液晶的對準。圖 18 示出該像素結構的等效電路。電晶體 628 連接到閘極佈線 602，

而電晶體 629 連接到閘極佈線 603。另外，電晶體 628 和電晶體 629 都與佈線 616 連接。藉由對閘極佈線 602 和閘極佈線 603 提供不同的閘極信號，可以使液晶元件 651 和液晶元件 652 的工作時序互不相同。也就是說，藉由單獨地控制電晶體 628 和電晶體 629 的工作，能夠對液晶元件 651 和液晶元件 652 的液晶對準進行精密地控制從而可以擴大視角。

在對置基板 601 上形成有彩色膜 636、對置電極層 640。此外，在彩色膜 636 和對置電極層 640 之間形成有平坦化膜 637，以防止液晶對準的錯亂。圖 17 示出對置基板一側的平面結構。不同的像素之間共同使用對置電極層 640，該對置電極層 640 形成有狹縫 641。藉由互相咬合地配置所述狹縫 641 與像素電極層 624 及像素電極層 626 一側的狹縫 625，可以有效地產生傾斜電場來控制液晶的對準。由此，可以根據其位置使液晶具有彼此不同的對準方向，從而擴大視角。另外，在圖 17 中，以虛線表示形成在基板 600 上的像素電極層 624 及像素電極層 626，並示出彼此重疊地配置對置電極層 640 和像素電極層 624 及像素電極層 626 的情況。

在像素電極層 624 及像素電極層 626 上形成有對準膜 648，同樣地在對置電極層 640 上也形成有對準膜 646。基板 600 與對置基板 601 之間形成有液晶層 650。另外，藉由像素電極層 624、液晶層 650 和對置電極層 640 相重疊，形成第一液晶元件 651。另外，藉由像素電極層 626

、液晶層 650 和對置電極層 640 相重疊，形成第二液晶元件 652。圖 15 至圖 18 所說明的顯示面板的像素結構採用在一個像素中設置有第一液晶元件和第二液晶元件的多象限結構。

接著，說明橫向電場方式的液晶顯示裝置。橫向電場方式是指藉由對單元內的液晶分子沿水平方向施加電場來驅動液晶而顯示灰度的方式。藉由橫向電場方式，可以使視角增大到大約  $180^\circ$ 。以下，對採用橫向電場方式的液晶顯示裝置進行說明。

圖 19 示出將基板 600 和對置基板 601 重疊並植入有液晶的狀態，在該基板 600 上形成有電極層 607、電晶體 628 及像素電極層 624。在對置基板 601 上形成有彩色膜 636 以及平坦化膜 637 等。另外，因為像素電極存在於基板 600 一側，所以在對置基板 601 一側沒有設置對置電極。此外，在基板 600 和對置基板 601 之間隔著對準膜 646 及對準膜 648 形成有液晶層 650。

在基板 600 上，形成有電極層 607 以及與電極層 607 連接的電容佈線 604 及電晶體 628。電容佈線 604 可以與電晶體 628 的閘極佈線 602 同時形成。電晶體 628 可以使用實施例模式 1 至 5 所示的電晶體。電極層 607 可以使用與實施例模式 1 或 2 所示的像素電極層相同的材料。另外，電極層 607 形成為大致分割成像素形狀的形狀。另外，在電極層 607 及電容佈線 604 上形成閘極絕緣層 606。

在閘極絕緣層 606 上形成電晶體 628 的佈線 616 及

618。佈線 616 是在液晶顯示面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且佈線 616 與電晶體 628 的源極區或汲極區連接而成為源極及汲極中的一方的電極。佈線 618 是成為源極區及汲極區中另一方的電極且與像素電極層 624 連接的佈線。

在佈線 616 及佈線 618 上形成絕緣膜 620 及絕緣膜 621。另外，在絕緣膜 621 上形成藉由形成於絕緣膜 620、621 中的接觸孔 623 連接到佈線 618 的像素電極層 624。像素電極層 624 使用與實施例模式 3 所示的像素電極層 457 相同的材料形成。

如上所述，在基板 600 上形成電晶體 628 以及與電晶體 628 連接的像素電極層 624。再者，儲存電容形成在電極層 607 和像素電極層 624 之間。

圖 20 是說明像素電極的結構的平面圖。圖 19 示出對應於圖 20 所示的切斷線 O-P 的截面結構。在像素電極層 624 中設置狹縫 625。該狹縫 625 用來控制液晶的對準。

在此情況下，電場在電極層 607 和像素電極層 624 之間發生。在電極層 607 和第像素電極層 624 之間設置有閘極絕緣層 606，但是閘極絕緣層 606 的厚度為 50 nm 至 200 nm，該厚度與 2 μm 至 10 μm 的液晶層的厚度相比充分薄，因此在實際上在平行於基板 600 的方向（水平方向）上發生電場。該電場控制液晶的對準，並且藉由利用該大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下均為水平，所以不產

生觀看角度導致的對比度等的變化，從而擴大視角。而且，電極層 607 和像素電極層 624 都是透光電極，因此可以提高孔徑比。

接著，說明橫向電場方式的液晶顯示裝置的另一例。

圖 21 及圖 22 示出 IPS 型液晶顯示裝置的像素結構。圖 22 是平面圖，而圖 21 示出沿圖 22 中所示的切斷線 V-W 的截面結構。

圖 21 示出基板 600 與對置基板 601 重疊且植入有液晶的狀態，在該基板 600 上形成有電晶體 628 及與電晶體 628 連接的像素電極層 624。在對置基板 601 上形成有彩色膜 636、平坦化膜 637 等。另外，在對置基板 601 一側沒有設置對置電極層。此外，在基板 600 和對置基板 601 之間隔著對準膜 646 及對準膜 648 形成有液晶層 650。

在基板 600 上形成共同電位線 609 及電晶體 628。共同電位線 609 可以與電晶體 628 的閘極佈線 602 同時形成。電晶體 628 使用實施例模式 1 至 5 所示的電晶體。

電晶體 628 的佈線 616 及佈線 618 形成在閘極絕緣層 606 上。佈線 616 是在液晶面板中用來供應視頻信號的資料線，並與電晶體 628 的源極區或汲極區連接而還用作源極及汲極中一方的電極。佈線 618 是與像素電極層 624 連接的佈線，並還用作電晶體 628 的源極及汲極中的另一方電極。

在佈線 616 及佈線 618 上形成絕緣膜 620 及絕緣膜 621。另外，在絕緣膜 620、621 上形成藉由接觸孔 623 連

接到佈線 618 的像素電極層 624。像素電極層 624 可以使用與實施例模式 3 所示的像素電極層 457 同樣的材料形成。如圖 22 所示，像素電極層 624 以在與共同電位線 609 的同時形成的梳形電極之間形成橫向電場的方式形成。並且，像素電極層 624 的梳齒部分與在形成共同電位線 609 的同時形成的梳形電極互相咬合。

當在像素電極層 624 和共同電位線 609 之間產生電場時，由該電場控制液晶的對準。因此可以藉由利用大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下也處於水平，所以不產生觀看角度導致的對比度等的變化，從而視角擴大。

如上所述，在基板 600 上形成電晶體 628 以及與電晶體 628 連接的像素電極層 624。另外，儲存電容器由共同電位線 609、閘極絕緣層 606 及電容電極 615 形成。此外，電容電極 615 和像素電極層 624 藉由接觸孔 633 連接。

接著，示出 TN 型液晶顯示裝置的方式。

圖 23 及圖 24 示出 TN 型液晶顯示裝置的像素結構。圖 24 是平面圖，而圖 23 示出沿圖 24 所示的 K-L 線的截面結構。

像素電極層 624 在接觸孔 623 中藉由佈線 618 連接到電晶體 628。用作資料線的佈線 616 與電晶體 628 連接。電晶體 628 可以使用實施例模式 1 或 2 所示的任何電晶體。

像素電極層 624 可以使用與實施例模式 3 所示的像素

電極層相同的材料形成。

在對置基板 601 形成有著色層 636、對置電極層 640。而且，在彩色膜 636 和對置電極層 640 之間，形成有平坦化膜 637，以防止液晶的對準混亂。液晶層 650 藉由在像素電極層 624 和對置電極層 640 之間夾著對準膜 648 及對準膜 646 而形成。像素電極層 624、液晶層 650 及對置電極層 640 重疊，從而形成液晶元件。

此外，也可以將彩色膜 636 形成在基板 600 一側。此外，將偏光板貼合在與基板 600 的形成有電晶體的面相反一側的面上及與對置基板 601 的形成有對置電極層 640 的面相反一側的面上。

藉由上述製程，可以製造孔徑比高的液晶顯示裝置。

另外，本實施例模式可以與其他實施例模式自由地組合。

#### [實施例模式 8]

本發明說明所公開的顯示裝置可以應用於各種電子設備（也包括遊戲機）。作為電子設備，例如可以舉出：電視裝置（也稱為電視或電視接收機）；用於電腦等的監視器；如數位相機、數位攝像機等影像拍攝裝置；數位相框、行動電話機（也稱為行動電話、行動電話裝置）；可攜式遊戲機；可攜式資訊終端；聲音再現裝置；彈珠機等大型遊戲機等。

圖 25A 示出行動電話機的一例。行動電話機 1100 除

了組裝於框體 1101 的顯示部 1102 之外，還具備操作按鈕 1103、外接埠 1104、揚聲器 1105、麥克風 1106 等。

圖 25A 所示的行動電話機 1100 可以藉由用手指等觸摸顯示部 1102 來輸入資訊。此外，可以用手指等觸摸顯示部 1102 來通話或電子郵件的收發等操作。

顯示部 1102 的畫面主要有如下三種模式：第一是以圖像的顯示為主的顯示模式；第二是以文字等資訊輸入為主的輸入模式；第三是顯示模式與輸入模式這兩種模式混合而成的顯示+輸入模式。

例如，在通話或製作電子郵件的情況下，將顯示部 1102 設定為以文字的輸入為主的文字輸入模式，並進行顯示在畫面上的文字的輸入操作即可。在此情況下，較佳的在顯示部 1102 的中識別性高地顯示鍵盤或號碼按鈕。

另外，藉由在行動電話機 1100 內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置，可以判斷行動電話機 1100 的方向（縱向還是橫向），從而對顯示部 1102 的畫面顯示進行自動切換。

藉由觸摸顯示部 1102 或對框體 1101 的操作按鈕 1103 進行操作來進行畫面模式的切換。還可以根據顯示於顯示部 1102 的圖像的種類切換畫面模式。例如，當顯示於顯示部的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，當顯示於顯示部的視頻信號為文本資料時，將畫面模式切換成輸入模式。

另外，當在輸入模式下藉由檢測出顯示部 1102 的光

感測器所檢測的信號得知在一定期間內沒有顯示部 842 的觸摸操作輸入時，也可以進行控制以將畫面模式從輸入模式切換成顯示模式。

顯示部 1102 還可以用作圖像感測器。例如，藉由在顯示部 1102 中拍攝掌紋、指紋等，可以進行身份識別。此外，藉由使用發射近紅外光的光源，也可以拍攝手指靜脈、手掌靜脈等。在此，在顯示部 1102 配置有多個實施例模式 1 或 2 所示的電晶體 460。因為電晶體 460 具有透光性，所以可以在電晶體 460 的下部配置光感測器。另外，由於當使用發射近紅外光的光源時也不被電晶體 460 遮光，因此可以對物體照射光量充分的近紅外光。

圖 25B 也是行動電話機的一例。以圖 25B 為一例的可攜式資訊終端可以具有多個功能。例如，除了電話功能以外，還可以組裝有電腦而具有各種資料處理功能。

圖 25B 所示的可攜式資訊終端由框體 1800 及框體 1801 的兩個框體構成。框體 1800 具備顯示面板 1802、揚聲器 1803、麥克風 1804、定位裝置 1806、影像拍攝裝置 1807、外部連接端子 1808 等，框體 1801 具備鍵盤 1810、外部記憶體插槽 1811 等。另外，在框體 1801 內組裝有天線。

另外，顯示面板 1802 具備觸摸螢幕，圖 25B 使用虛線示出被顯示出來的多個操作鍵 1805。

另外，除了上述結構以外，還可以安裝有非接觸 IC 晶片、小型記錄裝置等。

顯示裝置可以用於顯示面板 1802，並且其顯示方向根據使用方式而適當地變化。另外，由於在與顯示面板 1802 同一面上具備影像拍攝裝置 1807，所以可以進行可視電話。揚聲器 1803 及麥克風 1804 不侷限於音頻通話，還可以用於錄音、再生等。再者，框體 1800 和框體 1801 滑動而可以處於如圖 25B 那樣的展開狀態和重疊狀態，可以進行適於攜帶的小型化。

外部連接端子 1808 是用來進行電源輸入及資訊通信的輸入輸出端子，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部記憶體插槽 1811 中，可以對應於更大量資料的保存及移動。

另外，也可以除了上述功能以外還具備紅外線通訊功能、電視接收功能等。

圖 26A 示出電視裝置的一例。在電視裝置 9600 中，框體 9601 組裝有顯示部 9603。利用顯示部 9603 可以顯示影像。此外，在此示出利用支架 9605 支撐框體 9601 的結構。

可以藉由利用框體 9601 所具備的操作開關、遙控操作機 9610 進行電視裝置 9600 的操作。藉由利用遙控操作機 9610 所具備的操作鍵 9609，可以進行頻道的切換及音量的操作，並可以對在顯示部 9603 上顯示的圖像進行操作。此外，也可以採用在遙控操作機 9610 中設置顯示從該遙控操作機 9610 輸出的資訊的顯示部 9607 的結構。

另外，電視裝置 9600 採用具備接收機及數據機等的

結構。藉由利用接收機可以接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，還可以進行單向（從發送者到接收者）或雙向（在發送者和接收者之間或在接收者之間等）的資訊通信。

圖 26B 示出數位相框的一例。在數位相框 9700 中，框體 9701 組裝有顯示部 9703。顯示部 9703 可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。

另外，數位相框 9700 採用具備操作部、外部連接端子（USB 端子等）、外部記憶體插槽等的結構。這種結構也可以組裝到與顯示部相同面上，但是藉由將它設置在側面或背面上來提高設計性，所以是最好的。例如，可以對數位相框 9700 的外部記憶體插槽插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部 9703。

此外，數位相框 9700 也可以採用以無線的方式收發資訊的結構。也可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。

圖 27 示出一種可攜式遊戲機，其由框體 9881 和框體 9891 的兩個框體構成，並且藉由連接部 9893 可以開閉地連接。框體 9881 安裝有顯示部 9882，並且框體 9891 安裝有顯示部 9883。

另外，圖 27 所示的可攜式遊戲機具備揚聲器部 9884、外部記憶體插槽 9886、LED 燈 9890、輸入單元（操作

鍵 9885、連接端子 9887、感測器 9888（包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線）以及麥克風 9889）等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用至少具備本發明說明所公開的顯示裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖 27 所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖 27 所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。

如上所述那樣，可以將其他實施例模式所示的顯示裝置配置在如上所述的各種電子設備的顯示部中。

另外，本實施例模式可以與其他實施例模式自由地組合。

### [實施例模式 9]

在本實施例模式中，參照圖 28A 及 28B 說明與實施例模式 3 不同的儲存電容器的結構例子。圖 28A、28B 是像素電晶體 460 和儲存電容器的截面圖。注意，由於除了儲存電容器的結構之外，圖 28A、28B 和圖 3 的結構相同，因此使用相同的附圖標記表示相同的部分，而省略相同

的部分的詳細說明。

圖 28A 是將氧化物絕緣層 426、427、保護絕緣層 428 及平坦化絕緣層 456 用作電介質，並使用像素電極層 457 及電容佈線層 432 形成儲存電容器的例子。由於電容佈線層 432 採用與像素部的電晶體 460 的源極電極層相同的具有透光性的材料及製程形成，因此不重疊於電晶體 460 的源極佈線層地進行佈局。

在圖 28A 所示的儲存電容器中，一對電極及電介質具有透光性，從而儲存電容器的整體具有透光性。

此外，圖 28B 是與圖 28A 不同的儲存電容器的結構例子。

圖 28B 是將閘極絕緣層 402 用作電介質，並使用電容佈線層 430、電容電極 431 及氧化物半導體層 405 形成儲存電容器的例子。在此，與電容電極 431 接觸地形成的氧化物半導體層 405 用作儲存電容器的一方電極。另外，氧化物半導體層 405 採用與電晶體 460 的源極電極層或汲極電極層相同的具有透光性的材料及相同的製程形成。此外，由於電容佈線層 430 採用與電晶體 460 的閘極電極層相同的具有透光性的材料及相同的製程形成，因此不重疊於電晶體 460 的閘極佈線層地進行佈局。

此外，雖然未圖示，但是電容電極 431 與像素電極層 457 電連接。

在圖 28B 所示的儲存電容器中，一對電極及電介質具有透光性，從而儲存電容器的整體具有透光性。

圖 28A 及 28B 所示的儲存電容器具有透光性。即使為實現顯示圖像的高清晰化而進行像素尺寸的微細化，也可以得到充分的電容，且可以實現高孔徑比。

另外，本實施例模式可以與其他實施例模式自由地組合。

### 【圖式簡單說明】

圖 1A 至 1E 是示出本發明的一個實施例的截面製程圖；

圖 2A 至 2E 是示出本發明的一個實施例的截面製程圖；

圖 3 是示出本發明的一個實施例的截面圖；

圖 4A1、4A2、4B1 及 4B2 是示出本發明的一個實施例的截面圖及平面圖；

圖 5A1、5A2 及 5B 是示出本發明的一個實施例的截面圖及平面圖；

圖 6 是示出本發明的一個實施例的截面圖；

圖 7A 和 7B 是說明顯示裝置的方塊圖的圖；

圖 8A 和 8B 是說明信號線驅動電路的結構的圖及說明其工作的時序圖；

圖 9A 至 9D 是示出移位暫存器的結構的電路圖；

圖 10A 和 10B 是說明移位暫存器的結構的圖及說明其工作的時序圖；

圖 11 是說明顯示裝置的截面圖；

圖 12 是說明顯示裝置的平面圖；  
圖 13 是說明顯示裝置的平面圖；  
圖 14 是示出顯示裝置的等效電路的圖；  
圖 15 是說明顯示裝置的截面圖；  
圖 16 是說明顯示裝置的平面圖；  
圖 17 是說明顯示裝置的平面圖；  
圖 18 是示出顯示裝置的等效電路的圖；  
圖 19 是說明顯示裝置的截面圖；  
圖 20 是說明顯示裝置的平面圖；  
圖 21 是說明顯示裝置的截面圖；  
圖 22 是說明顯示裝置的平面圖；  
圖 23 是說明顯示裝置的截面圖；  
圖 24 是說明顯示裝置的平面圖；  
圖 25A 和 25B 是示出電子設備的圖；  
圖 26A 和 26B 是示出電子設備的圖；  
圖 27 是示出電子設備的圖；以及  
圖 28A 和 28B 是示出本發明的一個實施例的截面圖。

#### 【主要元件符號說明】

- 11：佈線
- 12：佈線
- 13：佈線
- 14：佈線

- 15 : 佈線
- 21 : 輸入端子
- 22 : 輸入端子
- 23 : 輸入端子
- 24 : 輸入端子
- 25 : 輸入端子
- 26 : 輸出端子
- 27 : 輸出端子
- 28 : 電晶體
- 31 : 電晶體
- 32 : 電晶體
- 33 : 電晶體
- 34 : 電晶體
- 35 : 電晶體
- 36 : 電晶體
- 37 : 電晶體
- 38 : 電晶體
- 39 : 電晶體
- 40 : 電晶體
- 41 : 電晶體
- 42 : 電晶體
- 43 : 電晶體
- 51 : 電源線
- 52 : 電源線

- 53 : 電 源 線  
61 : 期 間  
62 : 期 間  
400 : 基 板  
402 : 閘 極 絶 緣 層  
403 : 氧 化 物 半 導 體 層  
404 : 氧 化 物 半 導 體 層  
405 : 氧 化 物 半 導 體 層  
411 : 端 子  
412 : 連 接 電 極 層  
414 : 端 子  
415 : 導 電 層  
416 : 電 極 層  
417 : 導 電 層  
418 : 導 電 層  
422 : 源 極 佈 線 層  
423 : 通 道 形 成 區  
426 : 氧 化 物 絶 緣 層  
427 : 氧 化 物 絶 緣 層  
428 : 保 護 絶 緣 層  
429 : 連 接 電 極 層  
430 : 電 容 佈 線 層  
431 : 電 容 電 極  
432 : 電 容 佈 線 層

- 440 : 電晶體  
442 : 連接電極層  
443 : 通道形成區  
447 : 氧化物導電層  
448 : 氧化物導電層  
449 : 連接電極層  
450 : 電晶體  
● 452 : 連接電極層  
453 : 氧化物半導體層  
454 : 氧化物半導體層  
456 : 平坦化絕緣層  
457 : 像素電極層  
460 : 電晶體  
● 421a : 閘極電極層  
421b : 閘極電極層  
● 421c : 閘極佈線層  
424a : 高電阻源極區  
424b : 高電阻汲極區  
424c : 第一區  
424d : 第二區  
425a : 源極電極層  
425b : 汲極電極層  
444a : 高電阻源極區  
444b : 高電阻汲極區

444c：第一區

444d：第二區

445a：源極電極層

445b：汲極電極層

446a：酸化物導電層

446b：酸化物導電層

451a：閘極電極層

451b：閘極電極層

455a：源極電極層

455b：汲極電極層

600：基板

601：對置基板

602：閘極佈線

603：閘極佈線

604：電容佈線

605：電容佈線

606：閘極絕緣層

607：電極層

609：共同電位線

615：電容電極

616：佈線

617：電容佈線

618：佈線

619：佈線

- 620 : 絶緣膜  
621 : 絶緣膜  
622 : 絶緣膜  
623 : 接觸孔  
624 : 像素電極層  
625 : 狹縫  
626 : 像素電極層  
627 : 接觸孔  
628 : 電晶體  
629 : 電晶體  
630 : 儲存電容器部  
631 : 儲存電容器部  
633 : 接觸孔  
634 : 彩色膜  
636 : 彩色膜  
637 : 平坦化膜  
638 : 彩色膜  
640 : 對置電極層  
641 : 狹縫  
644 : 突起  
646 : 對準膜  
648 : 對準膜  
650 : 液晶層  
651 : 液晶元件

652：液晶元件

690：電容佈線

1100：行動電話機

1101：框體

1102：顯示部

1103：操作按鈕

1104：外接埠

1105：揚聲器

1106：麥克風

1800：框體

1801：框體

1802：顯示面板

1803：揚聲器

1804：麥克風

1805：操作鍵

1806：定位裝置

1807：影像拍攝裝置

1808：外部連接端子

1810：鍵盤

1811：外部記憶體插槽

2600：電晶體基板

2601：對置基板

2602：密封材料

2603：像素部

2604：顯示元件

2605：著色層

2606：偏光板

2607：偏光板

2608：佈線電路部

2609：撓性佈線基板

2610：冷陰極管

2611：反射板

2612：電路基板

2613：擴散板

4001：基板

4002：像素部

4003：信號線驅動電路

4004：掃描線驅動電路

4005：密封材料

4006：基板

4008：液晶層

4010：電晶體

4011：電晶體

4013：液晶元件

4015：連接端子電極

4016：端子電極

4018：FPC

4019：各向異性導電膜

4020：保護絕緣層

4021：絕緣層

4030：像素電極

4031：對置電極

4032：絕緣層

4040：導電層

4041：絕緣層

5300：基板

5301：像素部

5302：掃描線驅動電路

5303：掃描線驅動電路

5304：信號線驅動電路

5305：時序控制電路

5601：移位暫存器

5602：開關電路

5603：電晶體

5604：佈線

5605：佈線

9600：電視裝置

9601：框體

9603：顯示部

9605：支架

9607：顯示部

9609：操作鍵

9610：遙控操作機

9700：數位相框

9701：框體

9703：顯示部

9881：框體

9882：顯示部

9883：顯示部

9884：揚聲器

9885：操作鍵

9886：外部記憶體插槽

9887：連接端子

9888：感測器

9889：麥克風

9890：LED 燈

9891：框體

9893：連接部

I509811

空白頁

## 七、申請專利範圍：

1. 一種顯示裝置，包含：

基板上的像素部，包含：

第一電晶體，包含：

第一閘極電極層；

該第一閘極電極層上的閘極絕緣層；

位於該閘極絕緣層上並部分地重疊於該第一閘極電極層的第一源極電極層及第一汲極電極層；以及

位於該閘極絕緣層上並部分地重疊於該第一源極電極層及該第一汲極電極層的第一氧化物半導體層；

該第一源極電極層、該第一汲極電極層、及該第一氧化物半導體層上的第一氧化物絕緣層；

位於該第一氧化物絕緣層上並與該第一汲極電極層電連接的連接電極層；

該第一氧化物絕緣層及該連接電極層上的第二氧化物絕緣層；

該第二氧化物絕緣層上的保護絕緣層；以及

位於該保護絕緣層上並與該連接電極層電連接的像素電極層，

該基板上的驅動電路部，包含：

第二電晶體，包含：

第二閘極電極層；

該第二閘極電極層上的該閘極絕緣層；

該閘極絕緣層上的第二氧化物半導體層；以

及

位於該第二氧化物半導體層上並部分地重疊於該第二氧化物半導體層的第二源極電極層及第二汲極電極層；

該第二源極電極層、該第二汲極電極層、及該第二氧化物半導體層上的該第二氧化物絕緣層；以及

該第二氧化物絕緣層上的該保護絕緣層，

其中，該第一閘極電極層、該閘極絕緣層、該第一氧化物半導體層、該第一源極電極層、該第一汲極電極層、該第一氧化物絕緣層、該第二氧化物絕緣層、該保護絕緣層、及該像素電極層分別具有透光性。

2.如申請專利範圍第 1 項的顯示裝置，

其中該第一電晶體的該第一閘極電極層、該第一源極電極層及該第一汲極電極層包含金屬氧化物，以及

其中該第二電晶體的該第二閘極電極層、該第二源極電極層及該第二汲極電極層包含金屬。

3.如申請專利範圍第 1 項的顯示裝置，其中該第一電晶體的該第一閘極電極層、該第一源極電極層及該第一汲極電極層包括氧化銦、氧化銦氧化錫合金、氧化銦氧化鋅合金或氧化鋅。

4.如申請專利範圍第 1 項的顯示裝置，其中在該像素部中的該第二氧化物絕緣層和該保護絕緣層之間形成具有透光性的平坦化絕緣層。

5.如申請專利範圍第 1 項的顯示裝置，其中在與該驅

動電路部中的該第二氧化物半導體層重疊的該保護絕緣層上形成導電層。

6.如申請專利範圍第 1 項的顯示裝置，其中該第一氧化物絕緣層及該第二氧化物絕緣層藉由濺射法使用氧化矽、氮氧化矽、氧化鋁或氮化鋁形成。

7.如申請專利範圍第 1 項的顯示裝置，還包含形成在該第二氧化物半導體層和該第二源極電極層之間以及該第二氧化物半導體層和該第二汲極電極層之間的氧化物導電層。

8.如申請專利範圍第 1 項的顯示裝置，還包含形成在該第二氧化物半導體層和該第二源極電極層之間以及該第二氧化物半導體層和該第二汲極電極層之間的氧化物導電層，其中該氧化物導電層包括氧化鋅、氧化鋅鋁、氮化鋅鋁或氧化鋅鎵。

9.一種顯示裝置的製造方法，包含如下步驟：

在成為像素部的區域中形成第一閘極電極層；

在成為驅動電路部的區域中形成第二閘極電極層；

在該第一閘極電極層及該第二閘極電極層上形成閘極絕緣層；

形成第一電晶體，還包含如下步驟：

形成位於該閘極絕緣層上並部分地重疊於該第一閘極電極層的第一源極電極層及第一汲極電極層；以及

形成位於該閘極絕緣層上並部分地重疊於該第一源極電極層及該第一汲極電極層的第一氧化物半導體層；

形成第二電晶體，還包含如下步驟：

形成位於該閘極絕緣層上並部分地重疊於該第二閘極電極層的第二氧化物半導體層；

在該第一氧化物半導體層上形成第一氧化物絕緣層；以及

形成位於該第一氧化物絕緣層上並部分地重疊於該第二氧化物半導體層的第二源極電極層及第二汲極電極層；

形成與該第一汲極電極層電連接的連接電極層；

在該第一氧化物絕緣層、該第二氧化物半導體層、該第二源極電極層及該第二汲極電極層上形成第二氧化物絕緣層；

在該第二氧化物絕緣層上形成保護絕緣層；以及

在成為該像素部的區域中的該保護絕緣層上形成與該連接電極層電連接的像素電極層。

10. 如申請專利範圍第 9 項的顯示裝置的製造方法，其中該第一閘極電極層、該閘極絕緣層、該第一氧化物半導體層、該第一源極電極層、該第一汲極電極層、該第一氧化物絕緣層、該第二氧化物絕緣層、該保護絕緣層及該像素電極層分別具有透光性。

11. 如申請專利範圍第 9 項的顯示裝置的製造方法，其中在該第二氧化物絕緣層和成為該像素部的區域中的該保護絕緣層之間形成平坦化絕緣層。

12. 如申請專利範圍第 9 項的顯示裝置的製造方法，

其中在與成爲該驅動電路部的區域中的該第二氧化物半導體層重疊的該保護絕緣層上形成導電層。

圖 1A




圖 1B




圖 1C




圖 1D




圖 1E




圖 2A




圖 2B




圖 2C




圖 2D




圖 2E




圖 3




圖 4A1




圖 4A2




圖 4B1




圖 4B2




圖 5A1




圖 5A2






圖 5B



I509811

圖6



I509811

圖 7A




圖 7B




圖 8A




圖 8B




圖 9A




圖 9B




圖 9C




圖 9D




圖 10A




圖 10B




圖 11






圖 12



I509811

圖13



I509811

圖 14




圖 15






圖 16



I509811

圖 17



I509811

圖18




圖 19




圖 20




圖 21




圖 22




圖 23





圖 24



I509811

圖 25A





圖 25B



I509811

圖 26A






圖 26B



I509811

圖 27



I509811

圖 28A




圖 28B

