

【特許請求の範囲】

【請求項 1】

行列状に配列されかつ複数のエントリに分割される複数のメモリセルを有するメモリセルアレイ、

各前記エントリに対応して配置され、各々が指定された演算を対応のエントリのデータに対して行なう複数の第 1 の演算回路、

各前記エントリと対応の第 1 の演算回路との間でデータを転送する複数のデータ転送線、および

前記複数のデータ転送線それぞれに対応して配置され、対応のデータ転送線と対応の第 1 の演算回路との間でビット単位でかつエントリパラレル態様でデータを転送する複数のデータ転送回路を備え、 10

各前記エントリには多ビットデータが格納され、各前記第 1 の演算回路は対応のエントリの多ビットデータに対してビットシリアルな態様で演算を実行する、半導体装置。

【請求項 2】

前記複数の第 1 の演算回路の間でデータを転送する接続切換転送回路をさらに備える、請求項 1 記載の半導体装置。

【請求項 3】

前記複数のエントリは、前記メモリセルアレイの各列に対応して配置されるエントリを備え、

前記データ転送線は、各列に対応して配置される、請求項 1 記載の半導体装置。 20

【請求項 4】

各前記メモリセルは、書込ポートと読出ポートとを有するマルチポートメモリセルであり、

前記複数のデータ転送線は、対応のエントリのメモリセルの書込ポートに接続される書込データ線と、対応のエントリのメモリセルの読出ポートに接続される読出データ線とを備える、請求項 1 記載の半導体装置。

【請求項 5】

前記メモリセルアレイの各エントリにおいて同一位置のメモリセルの読出ポートを選択状態へ駆動する読出セル選択回路と、

前記読出セル選択回路と別に設けられかつ並行して動作可能であり、前記メモリセルアレイの各エントリの同一位置のメモリセルの書込ポートを選択状態へ駆動する書込セル選択回路とをさらに備える、請求項 4 記載の半導体装置。 30

【請求項 6】

前記メモリセルアレイは、各前記エントリを分割するように第 1 のメモリアレイと第 2 のメモリアレイとに分割され、

前記複数の第 1 の演算回路は、前記第 1 および第 2 のメモリアレイの間に配置され、前記第 1 および第 2 のメモリアレイの対応するエントリからデータを並行して受けて該受けたデータに対して演算を実行する、請求項 1 記載の半導体装置。

【請求項 7】

各前記第 1 の演算回路は、演算を実行する演算部と、対応のエントリから与えられたデータを格納するレジスタ回路と、前記演算部の演算結果を格納する結果レジスタと、前記演算部の演算処理を禁止するマスクデータを格納するマスクレジスタ回路を備える、請求項 1 記載の半導体装置。 40

【請求項 8】

各前記メモリセルは、互いに独立に選択可能な第 1 および第 2 のポートを有するマルチポートメモリセルであり、かつ

前記複数のメモリセルは、前記行および列の一方に対応する第 1 の方向および前記行および列の他方に対応する第 2 の方向に整列して配置され、

前記半導体装置は、さらに、

各々が前記第 1 の方向に沿って整列して配置されるメモリセルに対応して配置され、各 50

々に対応のメモリセルの第1のポートが接続される複数の第1のワード線と、

各々が前記第2の方向に沿って整列して配置されるメモリセルに対応して配置され、かつ各々が対応のメモリセルの第1のポートに結合されて、かつさらに、前記データ転送線を構成する複数の第1のビット線と、

各々が前記第2の方向に沿って整列して配置されるメモリセルに対応して配置され、かつ各々が対応のメモリセルの第2のポートに接続する複数の第2のワード線と、

各々が前記第1の方向に沿って整列して配置されるメモリセルに対応して配置され、かつ各々が対応のメモリセルの第2のポートに接続する複数の第2のビット線と、

前記複数の第2のビット線と対向してかつデータを転送可能に配置される複数の第2の演算回路とをさらに備える、請求項1記載の半導体装置。

10

【請求項9】

前記複数の第2のビット線と前記複数の第2の演算回路とのデータ転送経路を変更する経路変更回路をさらに備える、請求項8記載の半導体装置。

【請求項10】

各前記エントリには、多ビットデータワードが格納され、前記複数の第2の演算回路は、与えられた多ビットデータワードをワード単位で演算する、請求項8記載の半導体装置。

【請求項11】

前記第2の演算回路は、複数段にわたって配置される演算器を備える、請求項8記載の半導体装置。

20

【請求項12】

前記複数の第2のビット線と装置外部との間でデータをエントリ単位で転送する入出力回路をさらに備える、請求項8記載の半導体装置。

【請求項13】

前記第1のワード線に対応して配置され、第1の不良アドレス情報に従って前記複数の第1のワード線とアドレスとの対応をシフトして切り替えて不良アドレスを救済する第1のシフト冗長救済回路、

前記第2のワード線に対応して配置され、第2の不良アドレス情報に従って前記複数の第2のワード線とアドレスとの対応をシフトして切り換えて不良アドレスを救済する第2のシフト冗長救済回路、

30

前記複数の第2のビット線に対して設けられ、前記第1の不良アドレス情報に従って、前記複数の第2のビット線と前記複数の第2の演算回路との対応をシフトして切り替える第3のシフト冗長救済回路、および

前記複数の第1のビット線に対して設けられ、前記第2の不良アドレス情報に従って前記複数の第1のビット線と前記複数の第1の演算回路との対応をシフトして切り替える第4のシフト冗長救済回路をさらに備える、請求項8記載の半導体装置。

【請求項14】

前記複数の第2の演算回路に対応して配置され、前記複数の第2の演算回路間でデータを転送する、転送経路が変更可能なデータ転送回路をさらに備える、請求項8記載の半導体装置。

40

【請求項15】

前記メモリセルアレイのメモリセル列それぞれに対応して配置され、各々に対応の列のメモリセルが接続し、かつ前記複数のデータ転送線を構成する複数のビット線、および

前記複数の第1の演算回路に対応して配置され、前記データ転送線と前記第1の演算回路との対応をシフトして変更して不良演算回路を救済する冗長回路をさらに備える、請求項1記載の半導体装置。

【請求項16】

前記メモリセルアレイの各エントリに対して共通に配置され、各エントリにおいて有意のデータが格納される領域を指定するポインタ回路をさらに備え、前記ポインタ回路は、各前記エントリに複数の多ビットデータが格納されるとき、各多ビットデータの格納領域

50

を指定する、請求項 1 記載の半導体装置。

【請求項 17】

行列状に配列されるメモリセルを有し、各々が複数ビットを有する複数のエントリに分割されるメモリセルアレイ、および

各行に対応して配置される複数の演算回路を備え、前記演算回路は、演算器と、少なくとも第1および第2のレジスタと、1つのマスクレジスタとを含み、さらに、

前記第1のレジスタに第1の演算ビットを格納し、前記演算器に前記メモリアレイからのデータビットと前記第1の演算ビットの演算を行わせ、該演算結果を前記第1のレジスタに格納して、該第1のレジスタの格納値を前記メモリセルアレイの対応の位置に書き込む制御回路を備え

10

、前記制御回路は前記演算器の演算内容を設定する、半導体信号処理装置。

【請求項 18】

前記第2のレジスタは、加減算演算時のキャリを格納し、

前記制御回路は、演算最終時に前記第2のレジスタの格納データを対応のエントリの対応のビット位置に格納する、請求項 17 記載の半導体信号処理装置。

【請求項 19】

乗算時には、前記マスクレジスタに被乗数ビットを格納し、

前記マスクレジスタの格納値にしたがって、前記対応のエントリの乗数ビットと乗算結果ビットとの加算を選択的に行い、該演算結果を前記第1のレジスタに格納して対応の乗算結果格納領域の元の位置に書込み、前記乗数のビット全てについて選択的加算を行った後、前記被乗数ビットの対応のエントリのビット位置を指定するビット位置アドレスを増分してかつ前記乗算結果ビットの位置のアドレスを1増分して、乗数について同様の動作を繰り返すように前記制御回路が動作する、請求項 17 記載の半導体信号処理装置。

20

【請求項 20】

行列状に配列される複数のメモリセルを有し、かつ複数のエントリに分割されるメモリセルマト、および

各エントリに対応して配置される複数の演算回路を備え、

各前記演算回路は、

対応のエントリの第1の領域からのデータビットの組について2次のブースアルゴリズムに従ってデコードした結果を格納するブースレジスタ回路と、

30

前記対応のエントリの第2および第3の領域の対応にビット位置からのデータビットを受け、前記ブースレジスタ回路の格納データにしたがって受けたデータに対して演算処理を行う演算器と、

前記演算器の出力データを格納する結果レジスタとを備え、さらに、

前記メモリセルマトの各エントリから前記第1、第2および第3の領域のデータを対応の演算回路に転送し、かつ前記演算器の出力データを対応のエントリの第3の領域に転送して書き込み、かつさらに、前記演算回路の演算動作を制御する制御回路を備える、半導体信号処理装置。

【請求項 21】

前記演算器は、前記ブースレジスタ回路の格納値に従って、前記第2および第3の領域からのデータの組について、前記第2の領域からのデータの1ビットまたは2ビットシフトおよび反転または正転および無演算を選択的に行い、該演算結果と前記第3の領域からのデータとの加算を行う、請求項 20 記載の半導体信号処理装置。

40

【請求項 22】

各前記エントリは、偶数ビットを格納する偶数エントリと奇数ビットを格納する奇数エントリとを含み、

各前記演算器は、対応のエントリの偶数エントリおよび奇数エントリの対応のビット位置のデータを並列に受けて処理を実行する、請求項 20 記載の半導体信号処理装置。

【請求項 23】

行列状に配列される複数のメモリセルを有し、各々が同一ビット幅を有する複数のエン

50

トリに分割されるメモリセルマツト、

各エントリに対応して配置され、各々が対応のエントリのデータに対して指定された処理を実行する複数の演算回路を含む演算ブロック、

前記演算ブロックの所定数の演算回路に対応して設けられ、対応の演算回路に対して演算内容を指定する制御信号を伝達する演算制御信号線を備える、半導体信号処理装置。

【請求項 24】

行列状に配列される複数のメモリセルを有し、かつ各々がワード単位のデータを格納するメモリセルを含む複数のエントリに分割されるメモリセルマツトと、各エントリに対応して配置される演算器を含み、互いに演算処理を個々に実行することのできる複数の基本演算ブロック、

10

各基本演算ブロックに共通に配置される内部データバス、

前記内部データバスに結合され、行列状に配列されるメモリセル含みかつ各基本演算ブロックとデータ転送を行うことのできる大容量メモリ、および

前記大容量メモリと選択された基本演算ブロックとの間で、前記大容量メモリの1行のデータ単位でデータ転送を行う制御回路とを備える、半導体信号処理装置。

【請求項 25】

前記大容量メモリは、互いに独立にアクセスすることのできる複数のバンクを備え、各前記バンクは、前記メモリセルマツトと同一構成を有する、請求項 24 記載の半導体信号処理装置。

【請求項 26】

20

各々が、行列状に配列される複数のメモリセルを有し、かつ複数のエントリに分割されるメモリセルマツトと、各エントリに対応して配置される演算回路とを備える複数の演算ブロック、

隣接演算ブロック間の対応の位置の演算回路を選択的に結合する隣接ブロック接続バス、および

各演算ブロックにおいて、演算回路を選択的に結合するビット転送回路を備える、半導体信号処理装置。

【請求項 27】

前記ビット転送回路は、

隣接演算回路に対応して配置される第1のバス線と、

30

所定数はなれた位置の演算回路に対して配置される第2のバス線と、

前記第1および第2のバス線に対して配置され、導通時対応のバス線と演算回路とを接続するスイッチ回路を備える、請求項 26 記載の半導体信号処理装置。

【請求項 28】

前記スイッチ回路は、接続態様がスルー状態、対応のバス線と対応の演算回路とのデータ転送可能状態、および対応のバス線のデータ転送を禁止するダミー状態のいずれかに切り換えられるプログラマブルスイッチ回路を備える、請求項 27 記載の半導体信号処理装置。

【請求項 29】

前記複数のスイッチ回路の接続態様を各前記演算ブロック個々に設定する接続制御回路をさらに備える、請求項 27 記載の半導体信号処理装置。

40

【請求項 30】

各々が、行列状に配列される複数のメモリセルを有しかつ複数のエントリに分割されるメモリセルマツトと、各メモリセルマツトのエントリに対応して配置される複数の演算回路とを含む複数の演算回路ブロックと、

前記複数の演算回路ブロックに共通に配置されるグローバルデータバス、

外部処理装置に結合されるシステムデータバス、

前記システムデータバスと第1の内部転送バスとの間に接続され、前記システムバスと前記第1の内部転送バスそれぞれに転送されるデータの構成を変更する直交変換回路、

前記第1の内部転送バスと第2の内部転送バスとの間に接続され、前記第1および第2

50

の内部転送バスの接続経路を変更するクロスバースイッチ、および

前記第2の内部転送バスと前記グローバルデータバスとの間に接続され、前記第2の内部転送バスと前記グローバルデータバスのバス線を選択的に接続する選択回路を備える、半導体信号処理装置。

【請求項31】

前記クロスバースイッチは、

演算回路ブロックからの接続情報をデコードするデコード回路と、

前記デコード回路の出力信号に従って前記第1および第2の内部転送バスの接続経路を確立するスイッチマトリクスを備える、請求項30記載の半導体信号処理装置。

【請求項32】

1列に配置された複数の第1機能ブロックと、それぞれ前記複数の第1機能ブロックに対向して設けられた複数の第2機能ブロックとの間に設けられ、前記複数の第1機能ブロックと前記複数の第2機能ブロックとを1対1で任意の組合せで接続するクロスバースイッチであって、

各第1機能ブロックに対応して設けられて対応の第1機能ブロックのデータ信号端子に接続され、前記複数の第1機能ブロックの配列方向と同じ方向に延在する第1データ信号線、および

各第1データ信号線に対応して設けられ、対応の第1機能ブロックからのセレクト信号に従って前記複数の第2機能ブロックのうちのいずれかの第2機能ブロックを選択し、選択した第2機能ブロックのデータ信号端子と対応の第1データ信号線とを接続する選択回路を備える、クロスバースイッチ。

【請求項33】

各第1機能ブロックに対応して設けられ、前記複数の第1機能ブロックの配列方向と直交する方向に延在する第2データ信号線を備え、

前記第1データ信号線は、対応の第2データ信号線を介して対応の第1機能ブロックのデータ信号端子に接続されている、請求項32に記載のクロスバースイッチ。

【請求項34】

前記選択回路は、

それぞれ前記複数の第2機能ブロックに対応して設けられ、各々が対応の第2機能ブロックのデータ信号端子と対応の第1データ信号線との間に接続された複数のスイッチング素子、および

それぞれ前記複数のスイッチング素子に対応して設けられ、各々が予め割り当てられたセレクト信号が与えられたことに応じて対応のスイッチング素子を導通させる複数のデコード回路を含む、請求項32に記載のクロスバースイッチ。

【請求項35】

前記選択回路は、

対応の第1機能ブロックのセレクト信号端子と前記複数のデコード回路のうちのあるデコード回路との間に接続され、前記複数の第1機能ブロックの配列方向と直交する方向に延在する第1セレクト信号線、および

前記第1セレクト信号線に接続されて前記複数の第1機能ブロックの配列方向と同じ方向に延在し、前記セレクト信号を他のデコード回路に与える第2セレクト信号線を含む、請求項34に記載のクロスバースイッチ。

【請求項36】

前記選択回路は、各デコード回路に対応して設けられ、対応のデコード回路の出力信号をラッチするラッチ回路を含む、請求34に記載のクロスバースイッチ。

【請求項37】

前記セレクト信号は、グローバルセレクト信号とローカルセレクト信号を含み、

前記選択回路は、

それぞれ前記複数の第2機能ブロックに対応して設けられて予め複数のグループに分割され、各々が対応の第2機能ブロックのデータ信号端子と対応の第1データ信号線との間

10

20

30

40

50

に接続された複数のスイッチング素子、

それぞれ前記複数のグループに対応して設けられ、各々が予め割り当てられたグローバルセレクト信号が与えられたことに応じて活性化信号を出力する複数のグローバルデコード回路、および

各グループに対応して設けられて対応のグループの複数のスイッチング素子にそれぞれ対応して設けられ、各々が、対応のグローバルデコード回路から活性化信号が出力され、かつ予め割り当てられたローカルセレクト信号が与えられたことに応じて対応のスイッチング素子を導通させる複数のローカルデコード回路を含む、請求項 3 2 に記載のクロスバースイッチ。

【請求項 3 8】

前記選択回路は、さらに、対応の第 1 機能ブロックに対向する第 2 機能ブロックからのセレクト信号に従って前記複数の第 2 機能ブロックのうちのいずれかの第 2 機能ブロックを選択し、選択した第 2 機能ブロックのデータ信号端子と対応の第 1 データ信号線とを接続する、請求項 3 2 に記載のクロスバースイッチ。

【請求項 3 9】

前記複数の第 2 機能ブロックのうちの不良な第 2 機能ブロックと置換するための冗長第 2 機能ブロックが設けられ、

前記選択回路は、対応の第 1 機能ブロックからのセレクト信号によって前記不良な第 2 機能ブロックが指定された場合は、前記不良な第 2 機能ブロックの代わりに前記冗長第 2 機能ブロックを選択し、選択した冗長第 2 機能ブロックのデータ信号端子と対応の第 1 データ信号線とを接続する、請求項 3 2 に記載のクロスバースイッチ。

【請求項 4 0】

前記複数の第 1 機能ブロックおよび前記複数の第 2 機能ブロックは複数組設けられ、前記クロスバースイッチは、各組毎に前記複数の第 1 機能ブロックと前記複数の第 2 機能ブロックとを 1 対 1 で任意の組合せで接続し、

前記第 1 データ信号線および前記選択回路は各組毎に設けられ、

電源電圧は、各組毎に供給 / 遮断することが可能になっている、請求項 3 2 に記載のクロスバースイッチ。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

この発明は、半導体装置に関し、特に、高速に大量のデータの演算処理を行なう半導体メモリを用いた演算回路の構成に関する。

【背景技術】

【0 0 0 2】

近年、携帯端末機器の普及に伴い、音声および画像のような大量のデータを高速に処理するデジタル信号処理の重要性が高くなってきている。このデジタル信号処理には、一般に、専用の半導体装置として、DSP (デジタル・シグナル・プロセサ) が用いられる。音声および画像に対するデジタル信号処理においては、フィルタ処理などのデータ処理が行なわれ、このような処理においては、積和演算を繰返す演算処理が多い。したがって、一般に、DSP の構成においては、乗算回路、加算回路および累算用のレジスタが設けられる。このような専用の DSP を用いると、積和演算を 1 マシンサイクルで実行することが可能となり、高速演算処理が可能となる。

【0 0 0 3】

このような積和演算を行なう際に、レジスタファイルを利用する構成が、特許文献 1 (特開平 6 - 3 2 4 8 6 2 号公報) に示されている。この特許文献 1 においては、レジスタファイルに格納された 2 項のオペランドデータを読み出して、演算器で加算した後、再び書込データレジスタを介してレジスタファイルに書込む。この特許文献 1 に示される構成では、レジスタファイルに対して、書込アドレスおよび読出アドレスを同時に与えて、データの書込およびデータの読出を同時に行なうことにより、データの書込サイクルおよびデ

10

20

30

40

50

ータの読出サイクルを別々に設けて演算処理する構成に比べて、処理時間を短縮することを図る。

【0004】

また、大量のデータを、高速で処理することを意図する構成が、特許文献2（特開平5-197550号公報）に示されている。この特許文献2に示される構成においては、複数の演算装置を並列に配置し、それぞれの演算装置にメモリを内蔵する。各演算装置において個々にメモリアドレスを生成することにより、並列演算を高速で行なうことを図る。

【0005】

また、画像データのDCT変換（離散コサイン変換）などの処理を高速に行なうことを目的とする信号処理装置が、特許文献3（特開平10-74141号公報）に示されている。この特許文献3に示される構成においては、画像データがビットパラレルかつワードシリアルなシーケンスで、すなわちワード（画素データ）単位で入力されるため、直列/並列変換回路を用いてワードパラレルかつビットシリアルなデータに変換してメモリアレイに書込む。メモリアレイに対応して配置される演算器（ALU）へデータを転送して並列処理を実行する。メモリアレイは、画像データブロックに応じてブロックに分割されており、各ブロックにおいては、対応の画像ブロックを構成する画素データが、行ごとにワード単位で格納される。

10

【0006】

この特許文献3に示される構成においては、メモリブロックと対応の演算器との間でワード（1つの画素に対応するデータ）単位でデータを転送する。各ブロック個々に、対応の演算器において同一処理を転送されたワードに対して実行することにより、DCT変換などのフィルタ処理を高速で実行することを図る。演算処理結果は、再びメモリアレイに書込み、再度並列/直列変換を行なってビットシリアルかつワードパラレルデータをビットパラレルかつワードシリアルなデータに変換して1ラインごとのデータを順次出力する。通常の処理においては、データのビット位置の変換は行なわず、演算器において通常の演算処理を、複数のデータに対して並列に実行する。

20

【0007】

また、複数の異なる演算処理を並行して実行することを目的とするデータ処理装置が特許文献4（特開2003-114797号公報）に示されている。この特許文献4においては、各々その機能が限定された複数の論理モジュールを、マルチポート構成のデータメモリに接続する。これらの論理モジュールとマルチポートデータメモリとの接続においては、論理モジュールが接続されるマルチポートメモリのポートおよびメモリが制限されており、従って、各論理モジュールが、マルチポートデータメモリへアクセスしてデータの読出および書込を行なうことのできるアドレス領域は制限される。各論理モジュールで演算を行なった結果を、アクセスが許可されたデータメモリに書き込み、これらのマルチポートデータメモリを介してデータを順次論理モジュールを介して転送することにより、パイプライン的に、データを処理することを図る。

30

【0008】

また、複数の演算回路の接続を切り換える構成として、特許文献5（特開平10-254843号公報）にクロスバスイッチが示されている。

40

【特許文献1】特開平6-324862号公報

【特許文献2】特開平5-197550号公報

【特許文献3】特開平10-74141号公報

【特許文献4】特開2003-114797号公報

【特許文献5】特開平10-254843号公報

【発明の開示】

【発明が解決しようとする課題】

【0009】

処理対象のデータ量が非常に多い場合には、専用のDSPを用いても、性能を飛躍的に向上させることは困難である。たとえば、演算対象のデータが1万組ある場合、1つ1つ

50

のデータに対する演算を1マシンサイクルで実行することができたとしても、最低でも1万サイクルが演算に必要となる。したがって、特許文献1に示されるような、レジスタファイルを用いて積和演算を行なうような構成の場合、1つ1つの処理は高速であるものの、データ処理が直列に行なわれるため、データ量が多くなるとそれに比例して処理時間が長くなり、高速処理を実現することができない。

【0010】

また、このような専用のDSPを利用する場合、処理性能は動作周波数に大きく依存することになるため、高速処理を優先した場合、消費電力が増大することになる。

【0011】

また、この特許文献1に示されるようなレジスタファイルおよび演算器を利用する場合、ある用途に特化して設計されることが多く、演算ビット幅および演算回路の構成等が固定されることになり、他の用途に転用する場合には、そのビット幅および演算回路の構成等を設計し直す必要があり、複数の演算処理用途に、柔軟に対応することができなくなるという問題が生じる。

10

【0012】

また、特許文献2に示される構成においては、演算装置個々にメモリが内蔵されており、各演算装置において異なるメモリアドレス領域をアクセスして処理を行なう。しかしながら、データメモリと演算装置とは、別々の領域に配置されており、論理モジュール内において演算装置とメモリとの間でアドレスを転送およびデータアクセスを行なう必要があり、データ転送に時間を要し、このため、マシンサイクルを短縮することができなくなり、高速処理を行なうことができなくなるという問題が生じる。

20

【0013】

また、特許文献3に示される構成においては、画像データのDCT変換などの処理を高速化することを図っており、画面1ラインの画素データを1行のメモリセルに格納して、行方向に整列する画像ブロックに対して並列に処理を実行している。したがって、画像の高精細化のために1ラインの画素数が増大した場合、メモリアレイの構成が膨大なものとなる。たとえば、1画素のデータが8ビットで、1ラインの画素数が512個の場合、メモリアレイの1行においては、メモリセルの数が、 $8 \cdot 512 = 4 \text{ K}$ ビットとなり、1行のメモリセルが接続される行選択線(ワード線)の負荷が大きくなり、高速でメモリセルを選択して、データを演算部とメモリセルの間に転送することができなくなり、応じて高速処理を実現することができなくなるという問題が生じる。

30

【0014】

また、この特許文献3においては、メモリセルアレイを、演算回路群両側に配置する構成は示されているものの、具体的なメモリセルアレイ構造は示されておらず、また、演算器において演算器をアレイ状に配置することは示されているものの、どのように演算器群を配置するかの詳細については何ら示されていない。

【0015】

また、特許文献4に示される構成においては、複数のマルチポートデータメモリと、これらのマルチポートデータメモリに対してアクセス領域が制限される複数の低機能の演算器(ALU)とが設けられている。しかしながら、この演算器(ALU)とメモリとは別の領域に配置されており、配線容量などにより、高速でデータを転送することができず、パイプライン処理を実行しても、このパイプラインのマシンサイクルを短縮することができなくなるという問題が生じる。

40

【0016】

また、これらの特許文献1から4においては、演算処理対象のデータの語構成が異なる場合、どのように対応するかについては何ら検討していない。

【0017】

また、演算器が多数配置され、これらの演算器群においてデータの転送を行って並列演算処理を行う構成においては、データの転送経路を切り替えることにより処理内容の変更に柔軟に対処することができる。このようなデータ転送経路の切り替えとしては、通信分

50

野の回線切り替えおよび並列計算機において特許文献5に示されるようにクロスバースイッチが用いられる。

【0018】

この特許文献5に示されるクロスバースイッチの構成においては、機能ブロックの接続可能な経路にスイッチを配置し、経路指定情報に従ってスイッチを選択的に導通状態としてデータ転送経路を設定する。しかしながら、このようなスイッチマトリクスを利用する場合、接続対象の演算器（機能ブロック）の数が増大すると応じて接続可能経路も増大し、スイッチ回路のレイアウト面積が増大し、また、スイッチ制御信号線の配置が錯綜する。

【0019】

それゆえに、この発明の目的は、高速で大量のデータを処理することのできる半導体装置を提供することである。

【0020】

この発明の他の目的は、データの語構成および演算内容にかかわらず、高速で演算処理を実行することのできる半導体装置を提供することである。

【0021】

この発明のさらに他の目的は、柔軟に処理内容を変更することのできる演算機能内蔵半導体装置を提供することである。

【0022】

それゆえに、この発明さらに他の目的は、小占有積で演算器群間の接続経路を設定することのできるクロスバースイッチ回路を提供することである。

【課題を解決するための手段】

【0023】

この発明に係る半導体装置は、行列状に配列されかつ複数のエントリに分割される複数のメモリセルを有するメモリセルアレイと、各エントリに対応して配置され、各々が指定された演算を対応のエントリのデータに対して行なう複数の第1の演算回路と、各エントリと対応の第1の演算回路との間でデータを転送する複数のデータ転送線と、これらのデータ転送線それぞれに対応して配置され、対応のデータ転送線との間でビット単位でかつエントリパラレルの態様でデータを転送する複数のデータ転送回路とを含む。

【0024】

各エントリにおいては多ビットデータが格納され、各第1の演算回路は、対応のエントリの多ビットデータに対して、ビットシリアル態様で演算を実行する。

【0025】

この発明に係る半導体信号処理装置は、複数のエントリに分割されるメモリセルアレイと、各エントリに対応して配置される複数の演算回路と、演算回路の演算を制御する制御回路とを備える。演算回路は、演算器と、第1および第2のレジスタと、マスクレジスタとを含む。制御回路は、第1のレジスタに対応のエントリからの演算ビットを格納し、この第1のレジスタの演算ビットとメモリセルアレイからの第2の演算ビットとの演算を実行し、該演算結果を第1のレジスタに格納して、この第1のレジスタの格納値をメモリセルアレイの対応の位置に格納するように制御する。

【0026】

この発明の第2の観点に係る半導体信号処理装置は、複数のエントリに分割されるメモリセルマトリクスと、エントリに対応して配置される複数の演算回路とを備える。この演算回路は、対応のエントリの第1の領域からのデータビットの組について2次のブースアルゴリズムに従ってデコードした結果を格納するブースレジスタ回路と、対応のエントリの第2および第3の領域の対応の位置からのデータビットを受け、ブースレジスタ回路の格納データに従って受けたデータに対して演算処理を行う演算器と、この演算器の出力データを格納する結果レジスタとを備える。

【0027】

この第2の観点に係る半導体信号処理装置は、さらに、メモリセルマトリクスの各エントリ

10

20

30

40

50

から第1、第2および第3の領域からのデータを対応の演算回路に転送しかつ演算器の出力データを対応のエントリの第3の領域に転送して書込み、かつ演算器の演算処理を制御する制御回路を備える。

【0028】

この発明の第3の観点に係る半導体信号処理装置は、複数のエントリに分割されるメモリセルマットと、エントリに対応して配置される複数の演算回路と、これらの複数の演算回路の所定数の演算回路に対応して設けられ、対応の演算回路に動作制御信号を伝達する演算制御信号線を備える。

【0029】

この発明の第4の観点に係る半導体信号処理装置は、各々が、複数のエントリに分解されるメモリセルマットと、エントリに対応して配置される複数の演算回路とを含み、個々に演算処理を実行することが可能な複数の基本演算ブロックと、これらの複数の基本演算ブロックに共通に配置される内部データバスと、この内部データバスに結合される大容量のメモリと、大容量メモリと、選択された基本演算ブロックとの間で大容量メモリの1行のデータ単位でデータ転送を行う制御回路とを備える。

10

【0030】

この発明の第5の観点に係る半導体信号処理装置は、各々が、複数のエントリに分割されるメモリセルマットと、各エントリに対応して配置される演算回路とを備える複数の演算ブロックと、隣接演算ブロックの対応のエントリを相互接続する隣接ブロック接続バスと、演算ブロック内の演算器を相互接続するビット転送回路とを備える。

20

【0031】

この発明の第6の観点に係る半導体信号処理装置は、各々が、複数のエントリに分割されるメモリセルマットと、エントリに対応して配置される演算器とを含む複数の演算回路ブロックと、これらの複数の演算回路ブロックに共通に配置されるグローバルデータバスと、外部処理装置に接続されるシステムバスと、このシステムバスと第1の内部伝送バスとの間に配置され、これらのバスに転送されるデータの構成を変更する直交変換回路と、第1の内部転送バスと第2の内部転送バスとの間に配置され、これらの第1および第2の内部転送バスの接続経路を変更するクロスバースイッチと、第2の内部転送バスとグローバルデータバスとの間に接続され、これらのバス線を選択的に接続する選択回路とを備える。

30

【0032】

この発明に係るクロスバースイッチは、一列に配列される複数の第1機能ブロックと、複数の第1機能ブロックに対向して配置される複数の第2機能ブロックとの間に設けられ、第1および第2の機能ブロックを1対1で任意の組合せで接続するクロスバースイッチであって、各第1機能ブロックに対応して設けられ手対応の第1機能ブロックのデータ信号端子に接続され、複数の第1機能ブロックの配列方向と同じ方向に延在する第1データ信号線と、各第1データ信号線に対応して設けられ、対応の第1機能ブロックからのセレクト信号に従って複数の第2機能ブロックのうちいずれかの第1機能ブロックを選択し、選択した第2機能ブロックのデータ信号端子と対応の第1データ信号線とを接続する選択回路とを備える。

40

【発明の効果】

【0033】

メモリセルアレイを複数のエントリに分割し、各エントリに対して第1の演算回路を配置しており、複数のエントリのデータに対する演算を並列に行なうことができ、高速処理が実現される。

【0034】

また、第1の演算回路とデータ転送線との間のデータ転送をビット単位で実行し、第1の演算回路においてビットシリアル態様で演算を実行することにより、演算対象のデータの語構成にかかわらず、対応のエントリの多ビットデータに対して指定された演算処理を実行することができる。すなわち、各エントリに有意データワードを格納し、ビットシリ

50

アル態様で各第1の演算回路で演算処理を行なう構成とすれば、データの語構成(ビット幅)の変更に対しても、大幅なハードウェアの変更を行なうことなく対応して演算処理を行なうことができ、種々のアプリケーションに対して柔軟に対応することができる。

【0035】

演算回路内に演算器とレジスタとを配置することにより、演算対象データをレジスタに格納してビットシリアル態様で種々の演算処理を実行することができる。

【0036】

また、演算回路内に複数のレジスタ回路を配置することにより、ビットシリアル態様で乗算を行う場合においても2次のブースアルゴリズムに従って乗算を行うことが可能となる。

10

【0037】

また、演算ブロックに対して所定数ごとの演算ブロックに共通に制御信号を伝達することにより、所定数の演算ブロック単位で必要とされる演算を実行することができ、個々の演算ブロックを個別に制御する構成に比べて演算制御が容易となり、容易に単一命令で複数のデータの処理を実行することができる。

【0038】

また、複数の演算ブロックに共通に大容量メモリを設けることにより、大容量メモリと演算ブロックとの間のデータ転送のバンド幅を大きくすることができ、個々の演算ブロックにおける演算処理に対してデータ転送がボトルネックとなるのを防止することができる。

20

【0039】

また、演算ブロック間および演算器間でデータを転送することができるように配置することにより、隣接画素間の演算処理などを容易に実行することができる。

【0040】

また、入出力インターフェイス部分にデータ変換回路を配置することにより、容易にワードシリアルかつビットパラレルのデータ列とビットシリアルかつワードパラレルのデータ列の変換を行うことができ、演算器内においてビットシリアルにデータ処理を行い外部ではワード単位で処理を行うことができる。

【0041】

この発明に係るクロスバスイッチでは、各第1機能ブロックに対応して第1データ信号線を設け、その第1データ信号線をセレクト信号によって指定された第2機能ブロックに接続する。したがって、構成の簡単化を図ることができ、レイアウト面積が小さくて済む。

30

【発明を実施するための最良の形態】

【0042】

[実施の形態1]

図1は、この発明の実施の形態1に従う半導体演算装置を利用する処理システムの構成を概略的に示す図である。図1において、処理システムは、並列演算を実行する半導体演算装置1と、この半導体演算装置1における処理の制御、システム全体の制御およびデータ処理を行なうホストCPU2と、このシステムの主記憶として利用されて必要な種々のデータを格納するメモリ3と、メモリ3に対し、直接ホストCPU2を介することなくアクセスするDMA(ダイレクト・メモリ・アクセス)回路4とを含む。このDMA回路4の制御により、メモリ3と半導体演算装置1の間でデータ転送を行なうことができ、また、半導体演算装置1へ直接アクセスすることができる。

40

【0043】

ホストCPU2、メモリ3、DMA回路4、および半導体演算装置1は、システムバス5を介して相互接続される。半導体演算装置1は、複数の並列に設けられる基本演算ブロックFB1-FBnと、システムバス5とデータ/命令を転送する入出力回路10と、この半導体演算装置1内部での動作処理を制御する集中制御ユニット15を含む。

【0044】

50

基本演算ブロックFB1 - FBnおよび入出力回路10は、内部データバス12に結合され、また集中制御ユニット15、入出力回路10および基本演算ブロックFB1 - FBnは、内部バス14に結合される。基本演算ブロックFB(FB1 - FBnを総称的に示す)の間には、ブロック間データバス16が設けられる(図1においては、基本演算ブロックFB1およびFB2の間に配置される隣接ブロック間データバス16を代表的に示す)。

【0045】

基本演算ブロックFB1 - FBnを並列に設けて、半導体演算装置1内部で並列に同一または異なる演算処理を実行する。これらの基本演算ブロックFB1 - FBnは、同一構成を有するため、図1においては基本演算ブロックFB1の構成を代表的に示す。

10

【0046】

基本演算ブロックFB1は、メモリセルアレイおよび演算器を含む主演算回路20と、マイクロコード化された実行プログラムを格納するマイクロプログラム格納メモリ23と、基本演算ブロックFB1の内部動作を制御するコントローラ21と、アドレスポインタ等として用いられるレジスタ群22と、主演算回路20における不良の救済を行なうためのヒューズプログラムを実行するためのヒューズ回路24を含む。

【0047】

コントローラ21は、ホストCPU2から、システムバス5および入出力回路10を介して与えられる制御命令により、制御が手渡されて、基本演算ブロックFB1 - FBnの動作を制御する。これらの基本演算ブロックFB1 - FBnにマイクロプログラム格納メモリ23を設け、コントローラ21が、このメモリ23内に実行プログラムを格納することにより、基本演算ブロックFB1 - FBnそれぞれにおいて実行する処理内容を変更することができ、基本演算ブロックFB1 - FBnにおいて、それぞれ演算実行される処理内容を変更することができる。

20

【0048】

隣接ブロック間データバス16が、基本演算ブロックFB1 - FBnの間のデータ転送を行うために設けられる。この隣接ブロック間データバス16は、内部データバス12を占有することなく、基本演算ブロック間の高速データ転送を可能とし、たとえば、ある基本演算ブロックに内部データバス12を介してデータ転送中に、別の基本演算ブロック間でデータ転送を行なうことができる。

30

【0049】

集中制御ユニット15は、制御用CPU25と、この制御用CPUが実行する命令を格納する命令メモリ26と、制御用CPU25のワーキングレジスタまたはポインタ格納用のレジスタを含むレジスタ群27と、マイクロプログラムのライブラリを格納するマイクロプログラムライブラリ格納メモリ23を含む。集中制御ユニット15は、内部バス14を介してホストCPU2から制御権を手渡され、内部バス14を介して基本演算ブロックFB1 - FBnの処理動作を制御する。

【0050】

マイクロプログラムライブラリ格納メモリ23に、各種シーケンス処理がコード化されたマイクロプログラムをライブラリとして格納することにより、集中制御ユニット15から必要なマイクロプログラムを選択して、基本演算ブロックFB1 - FBnのマイクロプログラム格納メモリ23に格納されるマイクロプログラムを変更することができ、処理内容の変更に柔軟に対応することができる。

40

【0051】

また、ヒューズ回路24を利用することにより、この基本演算ブロックFB1 - FBnそれぞれにおいて不良発生時、冗長置換を用いて不良救済を行なうことにより、歩留まりを改善する。

【0052】

図2は、図1に示す基本演算ブロックFB1 - FBnそれぞれに含まれる主演算回路20の要部の構成を概略的に示す図である。図2において、主演算回路20は、メモリセル

50

MC が行列状に配列されるメモリマツト 30 と、このメモリマツト 30 の一方端に配列される演算処理ユニット (ALU) 群 32 を含む。

【0053】

メモリマツト 30 においては、行列状に配列されるメモリセル MC が、m 個のエントリ ENTRY に分割される。エントリ ENTRY は、n ビットのビット幅を有する。本実施の形態 1 においては、1 つのエントリ ENTRY は、一列のメモリセルで構成される。

【0054】

演算処理ユニット群 32 は、このエントリ ENTRY それぞれに対して設けられる演算処理ユニット (ALU) 34 を含む。演算処理ユニット 34 は、加算、論理積、一致検出 (EXOR)、および反転 (NOT) などの演算を実行することができる。

10

【0055】

このエントリ ENTRY と対応の演算処理ユニット 34 の間で、データのロードおよびストアを行なって演算処理を行なう。このエントリ ENTRY は、メモリマツト 30 の列方向に整列して配置されるメモリセル MC で構成され、演算処理ユニット ALU 34 は、ビットシリアルな (データワードをビット単位で処理する) 態様で演算処理を実行し、従って演算処理ユニット群 32 において、ビットシリアルかつ複数のエントリが並行して処理されるエントリパラレルな態様でデータの演算処理が実行される。

【0056】

演算処理ユニット (ALU) 34 において、ビットシリアル態様で演算処理を実行することにより、演算対象のデータのビット幅が異なる場合においても、単に演算サイクル数がデータワードのビット幅に応じて変更されるだけであり、その処理内容は変更されず、容易に語構成の異なるデータを処理することができる。

20

【0057】

また、複数のエントリ ENTRY のデータを、演算処理ユニット群 32 において同時に処理することができる。エントリ数 m を多くすることにより、大量のデータを一括して演算処理することができる。

【0058】

ここで、一例として、エントリ数 m は、1024 であり、1 エントリのビット幅 n は、512 ビットである。

【0059】

図 3 は、図 2 に示すメモリセル MC の構成の一例を示す図である。図 3 において、メモリセル MC は、電源ノードとストレージノード SN1 の間に接続されかつそのゲートがストレージノード SN2 に接続される P チャネル MOS トランジスタ PQ1 と、電源ノードとストレージノード SN2 の間に接続されかつそのゲートがストレージノード SN1 に接続される P チャネル MOS トランジスタ PQ2 と、ストレージノード SN1 と接地ノードの間に接続されかつそのゲートがストレージノード SN2 に接続される N チャネル MOS トランジスタ NQ1 と、ストレージノード SN2 と接地ノードの間に接続されかつそのゲートがストレージノード SN1 に接続される N チャネル MOS トランジスタ NQ2 と、ワード線 WL 上の電位に应答してストレージノード SN1 および SN2 を、それぞれ、ビット線 BL および /BL に接続する N チャネル MOS トランジスタ NQ3 および NQ4 を含む。

30

40

【0060】

この図 3 に示すメモリセル MC は、フル CMOS (相補 MOS) 構成の SRAM (スタティック・ランダム・アクセス・メモリ) セルであり、高速で、データの書込 / 読出を行なう。

【0061】

メモリセル MC としては、2 つの DRAM セルがビット線 BL および /BL の間に直列に接続されかつ共通のワード線 WL で選択状態とされる「ツインセル構造」の DRAM セルユニットが用いられてもよい。

【0062】

50

主演算回路 20 において演算を行なう場合には、まず各エントリ E R Y に、演算対象データの格納を行なう。次いで、格納されたデータのある桁のビットを、すべてのエントリ E R Y について並列に読出して、対応の演算処理ユニット 34 へ転送（ロード）する。2 項演算の場合には、各エントリにおいて別のデータワードのビットに対しても同様の転送動作を行なった後、各演算処理ユニット 34 で、2 入力演算を行なう。この演算処理結果は、演算処理ユニット 34 から対応のエントリ内の所定領域に再書込（ストア）される。

【0063】

図 4 は、図 2 に示す主演算回路 20 における演算操作を例示的に示す図である。この図 4 においては、2 ビット幅のデータワード a および b の加算を行なって、データワード c を生成する。エントリ E R Y には、演算対象の組をなすデータワード a および b がともに格納される。 10

【0064】

図 4 においては、第 1 行目のエントリ E R Y に対する演算処理ユニットにおいては、 $10B + 01B$ の加算が行なわれ、2 行目のエントリに対する演算処理ユニットにおいては、 $00B + 11B$ の演算が行なわれる。ここで、“B” は、2 進数を示す。3 行目のエントリに対する演算処理ユニットにおいては $11B + 10B$ の演算が行なわれる。以下、同様に、各エントリに格納されたデータワード a および b の加算演算が行なわれる。

【0065】

演算は、下位側ビットから順にビットシリアル態様で行なわれる。まず、エントリ E R Y においてデータワード a の下位ビット a [0] を対応の演算処理ユニット（以下、A L U と称す）34 へ転送する。次にデータワード b の下位ビット b [0] を対応の A L U 34 へ転送する。A L U 34 においては、これらの与えられた 2 ビットデータを用いて加算演算を行なう。この加算演算結果 a [0] + b [0] は、データワード c の下位ビット c [0] の位置に書込まれる（ストアされる）。すなわち、1 行目のエントリ E R Y においては、“1” が、c [0] の位置に書込まれる。 20

【0066】

この加算処理を、次いで、上位ビット a [1] および b [1] に対しても行ない、その演算結果 a [1] + b [1] が、ビット c [1] の位置に書込まれる。

【0067】

加算演算においては、桁上がりが生じる可能性があり、この桁上がり（キャリ）値が、ビット c [2] の位置に書込まれる。これにより、データワード a および b の加算が、すべてのエントリ E R Y において完了し、その結果がデータ c として各エントリ E R Y において格納される。エントリ数 m として、たとえば 1024 を準備した場合、1024 組のデータの加算を並列に実行することができる。 30

【0068】

図 5 は、この加算演算処理時の内部タイミングを模式的に示す図である。以下、この図 5 を参照して、加算演算の内部タイミングについて説明する。A L U 34 において、2 ビット加算器（A D D）が利用される。

【0069】

図 5 において、“R e a d” は、メモリマツトから演算対象のデータビットを読出して対応の A L U 34 に転送する動作（ロード）を示し、“W r i t e” は、A L U 34 の演算結果データに対応のエントリの対応のビット位置に書き込む動作（ストア）または動作を命令示す。 40

【0070】

マシンサイクル k において、データビット a [i] がメモリマツト 30 から読出され、次のマシンサイクル（k + 1）で、次の演算対象のデータビット b [i] が読出され（R e a d）、A L U 34 の加算器（A D D）にそれぞれ与えられる。

【0071】

マシンサイクル（k + 2）においては、A L U 34 の加算器（A D D）において、与えられたデータビット a [i] および b [i] の加算処理が行なわれ、マシンサイクル（k 50

+ 3) で、加算結果 $c[i]$ が対応のエントリの対応の位置に書込まれる。

【0072】

次のマシンサイクル ($k+4$) および ($k+5$) において、次の演算対象のデータビット $a[i+1]$ および $b[i+1]$ が読出されて、ALU34の加算器 (ADD) へ転送され、マシンサイクル ($k+5$) において、ALU34により加算処理が行われ、マシンサイクル ($k+6$) において加算結果がビット位置 $c[i+1]$ へ格納される。

【0073】

メモリマット30とALU34の間でのデータビット転送に、それぞれ1サイクル必要とされ、ALU34において1マシンサイクルの演算サイクルが必要とされる。したがって、2ビットデータの加算および加算結果の格納を行なうために、4マシンサイクルが必要とされる。メモリマットを複数のエントリに分割し、各エントリに演算対象データの組をそれぞれ格納して、対応のALU34においてビットシリアル態様で演算処理を行なう方式の特徴は、1つ1つのデータの演算には、比較的多くのマシンサイクルが必要とされるものの、処理すべきデータ量が非常に多い場合には、演算の並列度を高くすることで、高速データ処理を実現することができる。また、ビットシリアル態様で演算処理を行っており、処理されるデータのビット幅は固定されないため、種々のデータ構成を有する種々のアプリケーションに適用することができる。

【0074】

演算対象のデータワードのビット幅が N の場合、各エントリの演算には、 $4 \cdot N$ マシンサイクルが必要となる。演算対象のデータワードのビット幅は、8ビットから64ビット程度であり、エントリ数 m をたとえば1024と大きくすることにより、並列演算処理時に、たとえば8ビットデータの場合、32マシンサイクルで、1024個の演算結果を得ることができ、1024組のデータをシーケンシャルに処理する場合に比べて、大幅に処理時間を短縮することができる。

【0075】

図6は、主演算回路20の構成をより具体的に示す図である。メモリマット30においては、メモリセルMCが行列状に配列され、各メモリセル行に対応してワード線WLが配置され、メモリセル列それぞれに対応してビット線対BLPが配置される。メモリセルMCは、これらのビット線対BLPとワード線WLの交差部に対応して配置される。ワード線WLには、対応の行のメモリセルが接続され、また、ビット線対BLPには、対応の列のメモリセルが接続される。

【0076】

エントリERYは、各ビット線対BLPに対応して設けられ、メモリマット30においては、ビット線対BLP0からBLP($m-1$)それぞれに対応して、エントリERY0-ERY($m-1$)が配置される。ビット線対BLPが対応のエントリERYと対応のALU34との間のデータ転送線として利用される。エントリERYを1列のメモリセルで構成することにより、1エントリに格納されるデータのビット幅が用途に応じてまたは処理内容に応じて変更される場合においても、ビットシリアル態様で対応のALUで演算処理を行うことができ、データビット幅の変更に容易に対応することができる。

【0077】

メモリマット30のワード線WLに対して、コントローラ21(図1参照)からのアドレス信号に従って、演算対象のデータビットが接続されるワード線WLを選択状態へ駆動するロウデコーダ46が設けられる。ワード線WLには、エントリERY0-ERY($m-1$)の同一位置のメモリセルが接続されており、このロウデコーダ46により、各エントリERYにおいて同一位置のデータビットを選択する。

【0078】

演算処理ユニット群(ALU群)32においては、各ALU34がビット線対BLP0-BLP($m-1$)に対応して配置されるが、図6においては、明確には示していない。このALU群32とメモリマット30との間に、データのロード/ストア(転送)を行なうためのセンスアンプ群40およびライトドライバ群42が設けられる。

10

20

30

40

50

【 0 0 7 9 】

センスアンプ群 4 0 は、各ビット線対 B L P に対応して設けられるセンスアンプを含み、対応のビット線対 B L P (B L P 0 - B L P (m - 1)) に読出されるデータを増幅して、演算処理ユニット群 3 2 の対応の A L U 3 4 に伝達する。

【 0 0 8 0 】

ライトドライバ群 4 2 も同様、ビット線対 B L P (B L P 0 - B L P (m - 1)) それぞれに対応して配置されるライトドライバを含み、演算処理ユニット群 3 2 の対応の A L U 3 4 からのデータを増幅して対応のビット線対 B L P へデータを転送する。

【 0 0 8 1 】

これらのセンスアンプ群 4 0 およびライトドライバ群 4 2 がビット線 (データ転送線) と A L U 3 4 との間の転送回路を構成し、メモリマツトと A L U との間で双方向にデータを転送することができる。

10

【 0 0 8 2 】

これらのセンスアンプ群 4 0 およびライトドライバ群 4 2 に対し、入出力回路 4 8 が設けられ、図 1 に示す内部データバス 1 2 との間でデータの転送が行なわれる。この入出力回路 4 8 のデータの入出力態様は、エントリ数およびデータビット幅に応じて適当に定められる。

【 0 0 8 3 】

演算処理ユニット群 3 2 に対してさらに、スイッチ回路 4 4 が設けられる。このスイッチ回路 4 4 は、A L U 3 4 間の相互接続経路を、図 1 に示すコントローラ 2 1 からの制御信号に基づいて設定する。これにより、パレルシフタ等と同様に、隣接 A L U 間でのデータ転送のみならず、遠く物理的に離れた A L U 間でのデータ転送を行なうことができる。この A L U 間相互接続用スイッチ回路 4 4 は、たとえば、F P G A (フィールド・プログラマブル・ゲート・アレイ) などを用いたクロスバースイッチで実現される。

20

【 0 0 8 4 】

また、このスイッチ回路 4 4 としては、パレルシフタなどのように、1 マシンサイクル内で複数ビット間のシフト動作を行なう構成が用いられてもよい。

【 0 0 8 5 】

なお、図 6 においては、図 1 に示す隣接ブロック間データバス 1 6 は明確には示していない。この隣接ブロック間データバス 1 6 は、A L U 間相互接続用スイッチ回路 4 4 に接続されてもよく、また入出力回路 4 8 とセンスアンプ群 4 0 およびライトドライバ群 4 2 との間の内部データ転送バスに接続されてもよい。

30

【 0 0 8 6 】

なお、演算処理ユニット群 3 2 の A L U 3 4 は、コントローラ 2 1 からの制御信号に従ってその演算処理動作タイミングおよび演算操作内容が決定される。

【 0 0 8 7 】

図 7 は、1 つの A L U の構成の一例を示す図である。図 7 において、A L U 3 4 は、指定された演算処理を行なう算術演算論理回路 5 0 と、対応のエントリから読出されたデータを一時的に格納する A レジスタ 5 2 と、対応のエントリから読出されたデータまたは算術演算論理回路 5 0 の演算処理結果データまたはライトドライバへ転送するデータを一時的に格納する X レジスタ 5 4 と、加減算処理時のキャリまたはボローを格納する C レジスタ 5 6 と、この算術演算論理回路 5 0 を演算処理の禁止を指定するマスクデータを格納する M レジスタ 5 8 を含む。

40

【 0 0 8 8 】

図 6 に示すセンスアンプ群 4 0 およびライトドライバ群 4 2 は、単位構成の基本回路として、対応のビット線対 B L P に対応して設けられるセンスアンプ 6 2 およびライトドライバ 6 0 を含む。センスアンプ 6 2 は、対応のエントリのメモリセルから読出されたデータを増幅して、A レジスタ 5 2 または X レジスタ 5 4 へその増幅データを内部データ転送線 6 3 を介して転送する。ライトドライバ 6 0 は、X レジスタ 5 4 に格納されたデータをバッファ処理して、対応のエントリのメモリセルへ対応のビット線対 B L P を介して書

50

込む。

【0089】

算術演算論理回路50は、加算(ADD)、論理積(AND)、論理和(OR)、排他的論理和(EXOR)、反転(NOT)等の演算を実行することができ、その演算内容が、コントローラからの制御信号(図7には示さず)により設定される。Mレジスタ58に格納されるマスクデータは、“0”のときに、このALU34の演算処理動作を停止させ、“1”のときに、このALU34の演算処理動作をイネーブルする。この演算マスク機能を利用することにより、仮に全エントリが利用されない場合においても有効エントリに対してのみ演算を実行することができ、正確な処理を行うことができ、また、不必要な演算を停止させることにより消費電流を低減することができる。

10

【0090】

Xレジスタ54は、また、スイッチ回路44に含まれるALU間接続回路65を介して他のALUに接続される。このALU間接続回路65は、FPGAセルなどのスイッチ回路で構成され、演算処理ユニット群32に含まれる任意のALU34に対してデータを転送する際に用いられる。このALU間接続回路65の転送機能により、メモリマット内のさまざまな物理位置に格納されているデータとの演算を実現することができ、演算の自由度を高くすることができる。

【0091】

ALU間接続回路65は、例えば、スイッチマトリクスで構成されればよく、また、その占有面積が問題となる場合には、転送可能なALUの経路が制限されてもよい。たとえば、m個のエントリを複数のブロックにグループ化し、このグループ間でのデータ転送のみが行なわれるように、ALU間接続回路65の転送経路が制限されてもよい。

20

【0092】

図8は、この図7に示すALU34の動作シーケンスを示す図である。図8においては、1ビット加算器を利用して、2項加算演算 $a + b$ を実行する。

【0093】

まず、マシンサイクル($k - 1$)において、Mレジスタ58に、ビット“1”をセットして演算処理実行を指定し、また、Cレジスタ56を“0”にクリアして初期化する。

【0094】

マシンサイクル k において、メモリマットから、データビット $a[i]$ が読出され、センスアンプ62を介してXレジスタ54に転送されて格納される。このXレジスタ54の格納値は、次のマシンサイクル($k + 1$)において確定する。

30

【0095】

マシンサイクル($k + 1$)において、メモリマット30から、データビット $b[i]$ が読出されてAレジスタ52に転送されて格納される。

【0096】

マシンサイクル($k + 2$)においては、データビット $a[i]$ および $b[i]$ が確定状態にあるため、ALU34において演算が実行され、マシンサイクル($k + 3$)において、その演算結果(加算結果) $c[i]$ の書込が、ライトドライバ60を介して行なわれる。ALU34においては、マシンサイクル($k + 2$)において、加算結果 $a[i] + b[i]$ が確定しており、また、キャリ $C[i]$ の有無も確定している。従って、マシンサイクル($k + 3$)において、ALU34のXレジスタ54からライトドライバ60を介して、メモリマットのビット $c[i]$ に加算結果を書込むことができる。キャリ $C[i]$ はCレジスタ56に格納され、その書込は行われない。

40

【0097】

次のマシンサイクル($k + 4$)において、次の上位データビット $a[i + 1]$ が読出され、ALU34に転送され、次のマシンサイクル($k + 5$)において、Xレジスタ54の格納データビットが、ビット $a[i + 1]$ に確定する。このマシンサイクル($k + 5$)において、メモリマット30においてビット $b[i + 1]$ が読出される。このとき、メモリマットからALU34のAレジスタ52に対してビットの転送が行なわれており、Aレジ

50

スタ52 (図7)においては、先のマシンサイクル(k+1)において読出されたデータビットb[i]が格納されている(マシンサイクル(k+5)においてAレジスタ52の書き換えが行われ、その格納データが、マシンサイクル(k+6)においては確定状態にある。

【0098】

マシンサイクル(k+6)において、Aレジスタ52およびXレジスタ54の格納データビットが確定状態にあり、これらのビットに対して演算(加算演算)が実行され、次のマシンサイクル(k+7)において、加算結果a[i+1]+b[i+1]が、ビットc[i+1]の位置に書込まれる。また、キャリC[i+1]が、Cレジスタに格納される。これらの一連の動作を、対応のエントリのデータワードaおよびbの全ビットに対して繰返し実行することにより、データワードaおよびbの加算演算が実現される。最終ビットの加算演算結果の書込後、Cレジスタの格納するキャリCの書込が、データワードcの格納領域の最上ビット位置に対して行なわれる。

10

【0099】

メモリマット30のワード線WLの選択時、図6に示すロウデコーダ46は、これらのデータワードa、bおよびcの各ビットの記憶領域の開始時点をレジスタ群のポインタ値として格納し、各マシンサイクルごとに、そのポインタ値を増分することにより、下位ビットから上位ビットへの加算および加算結果の格納を実現することができる。

【0100】

図9に示すように、メモリマット30において、データワードaを格納する領域A、データワードbを格納する領域Bおよび演算結果ワードcを格納する領域Cにおいてそれぞれ、最下位ビット[0]の位置をポインタPA、PBおよびPCでそれぞれ指定し、各マシンサイクルごとに、これらのポインタを順次活性化するとともに、1ビットデータについての演算完了後、ポインタ値を増分する。この場合、メモリマット30において、領域AおよびBのビット幅が予め決定される場合、ポインタPBおよびPCとしては、ポインタPAに基づいてこのデータ領域A、Bのビット幅に応じた加算値が用いられてもよい。これらのポインタPA-PCは、図1に示すレジスタ群22に格納され、図6に示すロウデコーダ46へ与えられる。

20

【0101】

このレジスタ群にポインタPA-PCを設定して、順次マシンサイクルごとにロウデコーダへ与えることにより、演算対象のデータワードのビット幅に応じて、メモリマット30におけるデータワードの格納領域を設定することができる。

30

【0102】

ポインタPA-PCを発生する構成としては、カウント回路が用いられてもよく、また、コントローラ21(図1参照)によりレジスタの格納値が更新されてもよい。

【0103】

以上のように、この発明の実施の形態1に従えば、メモリマットを複数のエントリに分割し、各エントリに対応して演算処理ユニットを設け、ビットシリアル態様で、各演算処理ユニットが並列に演算処理を行っており、大量のデータを並列演算処理することができ、データビット幅に係らず高速演算処理を行なうことのできる演算装置を実現することができる。

40

【0104】

[実施の形態2]

図10は、この発明の実施の形態2に従うメモリマットのメモリセルMCの構成を示す図である。この図10において、メモリセルMCは、書込ポートと読出ポートが別々に設けられたデュアルポートメモリセルである。このメモリセルMCに対しては、読出ワード線RWLおよび書込ワード線WWLが設けられ、また読出ビット線RBLおよび/RBLと書込ビット線WBLおよび/WBLが設けられる。読出ポートは、この読出ワード線RWLの信号電位に应答して記憶ノードSN1およびSN2をそれぞれ読出ビット線RBLおよび/RBLに接続するNチャンネルMOSトランジスタNQ5およびNQ6を含む。書

50

込ポートは、書込ワード線 WWL 上の信号電位に应答してストレージノード $SN1$ および $SN2$ を、それぞれ書込ビット線 WBL および \bar{WBL} に接続する N チャンネル MOS トランジスタ $NQ7$ および $NQ8$ を含む。

【0105】

このメモリセル MC のデータ記憶部は、負荷 P チャンネル MOS トランジスタ $PQ1$ および $PQ2$ と、ドライブ用の N チャンネル MOS トランジスタ $NQ1$ および $NQ2$ を含む。

【0106】

この図10に示すデュアルポートメモリセル構造を利用することにより、ビットシリアル態様でデータの演算処理を行なう場合、書込および読出を同時に行なうことができる。この場合、演算結果が書込まれる領域は、演算対象のデータが格納される領域とは別に設けられており、これらのメモリセルにおいて、書込データおよび読出データの衝突は生じず、通常のマルチポートメモリにおけるアービトレーションの問題は生じない。

10

【0107】

図11は、この発明の実施の形態2における演算処理動作時の内部タイミングを例示的に示す図である。以下、図11を参照して、先の実施の形態1と同様、1ビット加算器を利用する演算処理操作について説明する。 ALU の構成およびメモリマットのエントリの構成は、先の実施の形態1と同様である。従って、この実施の形態2においても、メモリマットは、各列に対応してエントリに分割されており、各エントリに対応して、 $ALU(34)$ が配置される。

【0108】

マシンサイクル k において、データビット $a[i]$ が読出される ($Read$)。この読出動作時においては、データビット $a[i]$ に対応する読出ワード線 RWL が選択状態へ駆動され、メモリセルのストレージノード $SN1$ および $SN2$ が、読出ビット線 RBL および \bar{RBL} に結合されて、データビット $a[i]$ の読出が行なわれる。

20

【0109】

次のマシンサイクル ($k+1$) において、次のデータビット $b[i]$ が読出され、対応の $ALU34$ の加算器 (ADD) へ与えられる。この $ALU34$ においては、マシンサイクル ($k+2$) において演算処理が行なわれ、その演算結果データ $c[i]$ が、結果レジスタ、すなわち X レジスタ 54 に格納される。

【0110】

マシンサイクル ($k+2$) において、次のデータビット $a[i+1]$ がメモリマットから読出されて、 ALU へ読出ビット線 RBL および \bar{RBL} を介して転送される。

30

【0111】

マシンサイクル ($k+3$) において、マシンサイクル ($k+2$) で生成された演算処理結果 ($a[i] + b[i]$) が、メモリマットのビット $c[i]$ の位置に書込まれる ($Write$)。この書込動作時においては、ビット $c[i]$ に対応する書込ワード線 WWL が選択状態へ駆動され、書込ポートの MOS トランジスタ $NQ7$ および $NQ8$ が導通し、ストレージノード $SN1$ および $SN2$ が、書込ビット線 WBL および \bar{WBL} に接続され、対応のライトドライバからのデータビットが格納される。

【0112】

このマシンサイクル ($k+3$) において、並行して、データビット $b[i+1]$ の読出が行なわれ、 $ALU34$ へ読出ビット線 RBL および \bar{RBL} を介してこの読出されたデータビット $b[i+1]$ が転送される。

40

【0113】

マシンサイクル ($k+4$) において、 ALU においてビット $a[i+1]$ および $b[i+1]$ の加算が行なわれる。このマシンサイクル ($k+4$) において、加算 (演算) 操作と並行して、メモリマットにおいてビット $a[i+2]$ が読出されて、 ALU へ転送される。

【0114】

マシンサイクル ($k+5$) において、マシンサイクル ($k+4$) において確定した演算

50

結果 $a[i+1] + b[i+1]$ が、ビット $c[i+1]$ に書込ビット線を介して、対応のライトドライバから転送され、対応のメモリセルへ書込ポートを介して書込まれる。

【0115】

このマシンサイクル ($k+5$) において、また、書込と並行して、次の演算対象のビット $b[i+2]$ が読出され、ALU34に転送される。マシンサイクル ($k+5$) において、ALUにおいて加算操作が行なわれ、その演算結果が、マシンサイクル ($k+6$) においてメモリマットのビット $c[i+2]$ の位置に書込まれる。

【0116】

上述のように、デュアルポートメモリセルを利用する場合、書込動作および読出動作時においては、データビットは、それぞれ読出ビット線および書込ビット線と別々の経路を介して転送されるため、並行して書込データおよび読出データの転送を行なうことができる。データの書込は、2サイクルに1回であり、また、各データマシンサイクルにおいて演算対象のビットを読出すことができる。1ビット加算操作に必要なサイクルは、書込および読出が並行して行なわれるため、2サイクルに低減され、Nビットのデータ幅を有するデータワードの演算(加算)操作においては、 $2 \cdot N$ サイクルで、加算処理を行なうことができ、 $4 \cdot N$ サイクルが必要となる先の実施の形態1の処理性能と比べると、2倍の演算性能(処理速度)を実現することができる。従って、ビットシリアル態様で加算演算操作を行なっても、高速の演算処理を実現することができる。

【0117】

なお、加算演算実行と並行して、次の演算対象のデータビットが転送される。したがって、演算結果を格納するレジスタと、最初に転送される演算対象のデータビット ($a[i]$) が格納するレジスタは、別々のレジスタ回路とするのがデータの衝突を避ける上で好ましい。例えば、先の図7に示すALU34の構成において、Aレジスタ52に最初に転送される演算対象のビット $a[i]$ を格納し、Xレジスタ54に加算演算結果を格納してライトドライバを介して転送する構成とすることにより、次の演算対象のデータビット $a[i+1]$ と演算結果 $a[i] + b[i]$ との衝突を防止することができる。

【0118】

図12は、この発明の実施の形態2に従う主演算回路20の構成を概略的に示す図である。この図12に示す主演算回路20の構成においても、メモリマット30において、メモリセルMCは、デュアルポートSRAMセルで構成され、行列状に配列される。メモリセルMCの各行に対応して、書込ワード線WWLおよび読出ワード線RWLが配置される。メモリセルMCの各列に対応して、書込ビット線対WB LPおよび読出ビット線対RB LPが配置される。メモリセルMCの各列が、エントリERYとして利用される。ここで、書込ビット線対WB LPは、書込ビット線WBLおよび/WBLで構成され、読出ビット線対RB LPは、読出ビット線RBLおよび/RBLで構成される。

【0119】

周辺部のセンスアンプ群40およびライトドライバ群42、演算処理ユニット群32およびALU間相互接続用スイッチ回路44および入出力回路48は、先の実施の形態1と同様である。

【0120】

センスアンプ群40は、各エントリERY0 - ERY($m-1$)それぞれに対応して設けられるセンスアンプSAを含む。センスアンプSAは、対応のエントリの読出ビット線対RB LPに接続され、かつ演算処理ユニット群32の対応のALUに結合される。

【0121】

ライトドライバ群42は、エントリERY0 - ERY($m-1$)それぞれに対応して配置されるライトドライバWDを含む。このライトドライバWDは、対応のエントリの書込ビット線対WB LPに接続される。ライトドライバWDは、対応のALUに結合され、演算処理結果データを対応の書込ビット線対WB LPに転送する。

【0122】

読出ワード線RWLおよび書込ワード線WWLがそれぞれ別々に設けられており、従っ

10

20

30

40

50

て、ロウデコーダとして、書込ワード線 WWL を選択するライト用ロウデコーダ $36w$ と、読出ワード線 RWL を選択するリード用ロウデコーダ $36r$ が別々に設けられる。これらのロウデコーダ $36w$ および $36r$ は、図 1 に示すコントローラ 21 から与えられたアドレス信号に従って、また制御信号に従って選択的に活性化され、指定されたワード線 RWL および WWL を選択状態へ駆動する。これらのロウデコーダ $36w$ および $36r$ に対するアドレスは、図 12 においては明確には示していないが、先の実施の形態 1 と同様に、ポインタを利用して生成される。

【0123】

この実施の形態 2 における図 12 に示す主演算回路 20 の構成において、メモリマツト 30 において、メモリセル MC がデュアルポートメモリセルで構成され、かつ書込用および読出用にそれぞれ内部のデータ転送線としての読出ビット線対および書込ビット線対が設けられ、また読出用および書込用のワード線選択用のロウデコーダが別々に設けられる構成を除いては、実施の形態 1 と同じであり、ライト用ロウデコーダ $36w$ は、1 ビット加算器を利用する加算演算操作の場合には 2 マシンサイクルに 1 回活性化され、また、リード用ロウデコーダ $36r$ は、各サイクルごとに活性化される。

10

【0124】

以上のように、この発明の実施の形態 2 に従えば、メモリセルをデュアルポートメモリセルで構成し、演算処理ユニットとメモリマツトとの間で書込および読出データを並行して同時に転送するように構成しており、演算処理時間を短縮することができる。

【0125】

20

[実施の形態 3]

図 13 は、この発明の実施の形態 3 に従う主演算回路 20 の要部の構成を概略的に示す図である。この図 13 に示す主演算回路 20 においては、演算処理ユニット群 32 の両側に、メモリマツト 30A および 30B が配置される。これらのメモリマツト 30A および 30B は、同一構成を有し、データビット幅が n ビットのエントリ ERY が、それぞれ m 個配置される。このメモリマツト 30A および 30B の各エントリの間に、演算処理ユニット群 32 の $ALU34$ が配置される。この $ALU34$ は、メモリマツト 30A および 30B の対応のエントリをデータについて、指定された演算処理を行なう。2 項演算を各 $ALU34$ が行なう場合、メモリマツト 30A および 30B に、各項の演算対象データを格納し、その演算処理結果は、メモリマツト 30A および 30B の一方に格納する。従って、メモリマツト 30A および 30B においては、格納されるデータ量が 1 つのメモリマツトを利用する構成に比べて少なくすることができる。メモリマツト 30A および 30B のエントリの合計サイズ (ビット幅) が、実施の形態 1 または 2 のメモリマツト 30 のエントリのサイズ (ビット幅) と同程度にされてもよい。メモリセルとしては、先の実施の形態 2 と同様、デュアルポートメモリセルが利用される。

30

【0126】

図 14 は、この発明の実施の形態 3 における主演算回路 20 の演算シーケンスの内部タイミングを示す図である。以下、図 14 を参照して、この図 13 に示す主演算回路 20 の演算操作について説明する。

【0127】

40

メモリマツト 30A および 30B には、演算対象のデータワード a および b の組が、それぞれ対応のエントリに格納される。マシンサイクル k において、メモリマツト 30A および 30B から、対応のデータビット $a[i]$ および $b[i]$ が読出される。

【0128】

マシンサイクル ($k+1$) において、 ALU において、 ADD 演算処理 (加算処理) がこれらのデータビット $a[i]$ および $b[i]$ に対して行なわれる。メモリマツト 30A および 30B は、メモリセルがデュアルポートメモリセルで構成されており、演算結果が、マシンサイクル ($k+2$) においてメモリマツト 30A のビット $c[i]$ に書込まれる。一方、マシンサイクル ($k+1$) においては、次のデータビット $a[i+1]$ および $b[i+1]$ が読出され、対応の ALU へ与えられ、マシンサイクル ($k+2$) において、

50

書込データ（加算演算結果データ）のビット $c[i]$ への転送と並行して次の演算対象のデータビットの組に対して加算演算操作が行なわれる。

【0129】

このマシンサイクル ($k+2$) においては、再び次の演算対象のデータビット $a[i+2]$ および $b[i+2]$ が読出され、ALU34に転送される。

【0130】

マシンサイクル ($k+3$) においては、マシンサイクル ($k+2$) においてALU34で行なった演算操作結果が確定するため、対応のメモリセルビット $c[i+1]$ への演算結果データの書込が行なわれる。このマシンサイクル ($k+3$) においては、さらに、次のデータビット $a[i+3]$ および $b[i+3]$ の読出が行なわれ、ALU34への転送が行なわれる。

10

【0131】

したがって、このメモリマツト30Aおよび30Bに2項演算の各項のデータワードをそれぞれ対応するエントリに格納し、同一マシンサイクルで、これらのメモリマツト30Aおよび30Bから対応のデータビットを読出してALUへ転送することにより、各マシンサイクルにおいてデータの書込を行なうことができる。したがって、Nビットのデータ幅を有するデータワードの加算の場合、Nマシンサイクルで、演算操作を完了することができ、さらに、動作速度（処理速度）を高速化することができる。

【0132】

図15は、この発明の実施の形態3に従う主演算回路20の構成をより具体的に示す図である。メモリマツト30Aおよび30Bにおいては、メモリセルMCが、先の実施の形態2に示すメモリセルの構成と同様、デュアルポートメモリセルであり、書込ワード線WLおよび読出ワード線RWLが、行方向に配列されるメモリセルに対応して設けられ、また列方向に整列するメモリセルに対して、書込ビット線対WBLPおよび読出ビット線対RBLPがそれぞれ配置される。これらのメモリマツト30Aおよび30Bは、それぞれエントリERY0-ERY($m-1$)のm個のエントリをそれぞれ有し、これらのエントリが対応して配置される。

20

【0133】

図15においては明確に示していないが、メモリマツト30Aおよび30Bの間に、演算処理ユニット群32が設けられる。この演算処理ユニット群32に対しては、先の実施の形態1と同様、ALU間相互接続用スイッチ回路が同様配置され、物理的に離れた位置のALU間のデータ転送を可能にする。

30

【0134】

この演算処理ユニット群32とメモリマツト30Aの間に、センスアンプ群40Aおよびライトドライバ群42Aが配置され、演算処理ユニット群32とメモリマツト30Bの間に、センスアンプ群40Bおよびライトドライバ群42Bが配置される。

【0135】

センスアンプ群40Aは、メモリマツト30Aの読出ビット線対RBL($RBLP0-RBLP(m-1)$)それぞれに対応して配置されるセンスアンプSAを含み、ライトドライバ群42Aはメモリマツト30Aの書込ビット線対WELP($WELP0-WELP(m-1)$)それぞれに対応して配置されるライトドライバWDを含む。

40

【0136】

センスアンプ群40Bも、同様、メモリマツト30Bの読出ビット線対RBLP($RBLP0-RBLP(m-1)$)それぞれに対応して設けられるセンスアンプSAを含み、ライトドライバ群42Bは、このメモリマツト30Bの書込ビット線対WBLP($WBLP0-WBLP(m-1)$)それぞれに対応して配置されるライトドライバWDを含む。

【0137】

メモリマツト30Aに対しては、読出ワード線RWLを選択するリード用ロウデコーダ36rAおよび書込ワード線WWLを選択するライト用ロウデコーダ36wAが設けられ、メモリマツト30Bに対しても、同様、読出ワード線RWLを選択するためのリード用

50

ロウデコーダ 36rB および書込ワード線 WWL を選択するライト用ロウデコーダ 36wB が設けられる。

【0138】

このセンスアンプ群 40A およびライトドライバ群 42A とライトドライバ群 42B およびセンスアンプ群 40B に対して、内部データバス（図 1 のバス 12）とデータの転送を行なう入出力回路 49 が設けられる。

【0139】

この入出力回路 49 は、実施の形態 1 と異なり、メモリマット 30A および 30B それぞれに転送されるデータを並列に受けて転送する。これらのメモリマット 30A および 30B それぞれに格納されるデータそれぞれがメモリマット単位で、ビット位置の並べ替えが行なわれてもよく、またメモリマット 30A および 30B それぞれに、直並列変換および並直列変換用のレジスタ回路が配置され、ワード線単位でのデータの書込および読出がこのレジスタ回路とメモリマットの間で行なわれて、外部とのデータの入出力が行なわれてもよい。また、他の構成が利用されてもよい。

10

【0140】

ライト用ロウデコーダ 36wA および 36wB およびリード用ロウデコーダ 36rA および 36rB は、先の実施の形態 2 の構成と同様である。リード用ロウデコーダ 36rA および 36rB が、同一マシンサイクルで、同一ビット位置の読出ワード線を選択状態へ駆動する。演算操作結果が、メモリマット 30A に格納される場合には、ライト用ロウデコーダ 36wA が活性化されて、対応の書込ワード線が選択状態へ駆動される。この場合、メモリマット 30B におけるライト用ロウデコーダ 36wB は、非活性状態に維持される。

20

【0141】

以上のように、この発明の実施の形態 3 に従えば、メモリマットを 2 つ配置し、これらの間に ALU 群を配置しており、各メモリマットに演算対象のデータの組をそれぞれ格納することにより、各マシンサイクルごとに演算、データの書込およびデータの読出を行なうことができ、高速演算処理が実現される。

【0142】

[実施の形態 4]

図 16 は、この発明の実施の形態 4 に従う主演算回路 20 の構成を概略的に示す図である。この図 16 において、メモリマット 30 においてデュアルポートメモリセル MC が行列状に配列される。メモリマット 30 においては、ワード線 WL A および WL B が互いに直交する方向に配列され、またビット線対 BL P A および BL P B が互いに直交する方向に配置される。すなわち、ワード線 WL A およびビット線対 BL P B が平行して配置され、ワード線 WL B およびビット線対 BL P A が平行に配置される。このメモリマット 30 に対して、演算処理を行なうための、演算処理ユニット群 32、メモリマット 30 と演算処理ユニット群 32 の間でデータの転送を行なうためのセンスアンプ群 A 71 およびライトドライバ群 A 73 と、演算処理ユニット（ALU）群 32 の ALU 間のデータ転送経路を切替える ALU 間相互接続用スイッチ回路 44 が設けられる。

30

【0143】

センスアンプ群 A 71 においては、ビット線対 BL P A に対してセンスアンプ SA が設けられ、ライトドライバ群 A 73 においては、ビット線対 BL P A に対してワードドライバ WD が設けられる。演算処理ユニット（ALU）群 32 においては、したがって、このビット線対 BL P A が 1 つのエントリを構成し、1 つのビット線対 BL P A に対して 1 つの ALU が配置される。

40

【0144】

一方、ビット線対 BL P B に対して、センスアンプ群 B 70 とライトドライバ群 B 72 と内部データバス 12（図 1 参照）との間でデータ転送を行なう入出力回路 74 が設けられる。これらのセンスアンプ群 70、ライトドライバ群 72 および入出力回路 74 は、内部データバス 12 とメモリマット 30 の間のビット線対 BL P B の間でデータ転送を行な

50

う。したがって、このセンスアンプ群 B 7 0、ライトドライバ群 7 2 および入出力回路 7 4 は、そのビット幅が、メモリマツト 3 0 の 1 つのエントリのビット幅と等しくされる（コラムデコーダは設けられていない）。

【 0 1 4 5 】

ワード線 W L A に対してはロウデコーダ A 6 6 が設けられ、ワード線 W L B に対してはロウデコーダ B 7 6 が設けられる。これらのロウデコーダ A 6 6 およびロウデコーダ B 7 6 は、図 1 のコントローラ 2 1 から与えられるアドレスに従ってワード線の選択を行なう。

【 0 1 4 6 】

図 1 6 に示す主演算回路 2 0 の構成において、メモリマツト 3 0 の列を選択することは要求されないため、コラムデコーダは設けられない。エントリ単位で内部データバス 1 2 とメモリマツト 3 0 との間でデータの転送が行なわれ（エントリシリアルビットパラレルにデータの転送が行われ）、また、演算実行時には、各エントリに対して並行にビットシリアルにデータ転送が演算処理ユニット群 3 2 との間で実行されて、演算処理が行なわれる。

10

【 0 1 4 7 】

すなわち、データの内部データバス 1 2 との転送時においては、ロウデコーダ B 7 6 によりワード線 W L B を選択して、1 つのエントリを選択状態へ駆動して、エントリシリアルかつビットパラレルで内部データバス 1 2 との間でデータ転送を行なう。演算実行時においては、演算処理ユニット群 3 2 に対しては、各エントリ内のデータをビットシリアル

20

【 0 1 4 8 】

したがって、内部データバスとのデータ転送時においては、エントリの数に等しいサイクルだけ時間がデータ転送に必要とされる。2 項演算を行なう場合、演算結果を格納する領域には、データを格納する必要はない。この場合、単に、結果データ書込領域には、データ “ 0 ” が格納されればよい。

【 0 1 4 9 】

また、入出力回路 7 4 において、内部データバス 1 2 からの演算対象のデータをワードシリアル態様で受ける場合、この入出力回路 7 4 において、データ入力部に、ワードシリアルに入力されるデータワード（演算対象データ）を並列データに変換して、センスアンプ群 7 0 を介して対応のエントリに書込む構成が利用されてもよい。また、演算結果データのみ内部データバス 1 2 への転送が必要とされる場合、入出力回路 7 4 においては、ライトドライバ群 B 7 2 の出力のうち、コントローラ 2 1 の出力する制御信号の制御の下に、演算結果データ領域のデータのみを選択的に内部データバス 1 2 に出力するように構成されてもよい。従って、内部データバス 1 2 のバス幅は、エントリのビット幅に等しくする必要はない。

30

【 0 1 5 0 】

図 1 7 は、図 1 6 に示すメモリセル M C の構成の一例を示す図である。この図 1 7 において、メモリセル M C は、交差結合される負荷 P チャネル M O S トランジスタ P Q 1 および P Q 2 と、交差結合されるドライブ N チャネル M O S トランジスタ N Q 1 および N Q 2 を記憶部として含む。このメモリセル M C は、さらに、ワード線 W L A 上の信号に応答してストレージノード S N 1 および S N 2 をビット線 B L A および / B L A に接続する N チャネル M O S トランジスタ N Q A 1 および N Q A 2 と、ワード線 W L B 上の信号電位に従ってストレージノード S N 1 および S N 2 をビット線 B L B および / B L B に接続する N チャネル M O S トランジスタ N Q B 1 および N Q B 2 を含む。

40

【 0 1 5 1 】

ビット線 B L A および / B L A がビット線対 B L P A を構成し、ビット線 B L B および / B L B が、ビット線対 B L P B を構成する。ワード線 W L B は、ビット線 B L A および / B L A と平行に配設され、ワード線 W L A が、ビット線 B L B および / B L B と平行に配設される。これにより、メモリマツト 3 0 において、データ書込時と演算操作時に行列

50

方向を90°回転させて、データの外部との転送および演算処理時のデータ転送を実現することができ、内部データバス12との間のデータ転送に要する時間を短縮することができる。

【0152】

なお、ビット線対BLAおよび/BLAとビット線BLBおよび/BLBが直交し、またワード線WLAおよびWLBが直交する。この場合、ワード線WLAおよびWLBを異なる配線層で構成し、またビット線BLBおよび/BLBとビット線BLAおよび/BLAを異なる配線層で形成することにより、このビット線の直交配置およびワード線の直交配置を実現することができる。

【0153】

以上のように、この発明の実施の形態4に従えば、メモリマット30において、ビット線を互いに直交する方向に配置するとともに、ワード線も互いに直交する方向に2組配置しており、データ転送を外部の内部データバスと行なう場合には、エントリシリアルビットパラレル態様で行なうことができ、内部データバスとメモリマットとの間のデータ転送に要する時間を短縮することができ、この結果、高速演算処理を実現することができる。

【0154】

[実施の形態5]

図18は、この発明に従う演算装置における演算対象データの分布の一例を概略的に示す図である。この図18においては、メモリマット30においてエントリERYがm個配置され、また各エントリERYは、そのデータビット幅がnビットである。エントリERYそれぞれに対応して、ALU34が配置される。

【0155】

演算対象データ領域OPRに格納される演算対象データが、エントリのデータビット幅方向において一部分であるものの、メモリマット30のエントリERY全体にわたって分布している場合、ビットシリアルかつエントリパラレルの態様で、演算処理を実行することにより、高い演算性能を実現することができる。

【0156】

しかしながら、演算処理内容によっては、図19に示すように、演算対象データが、少数のエントリにわたる領域OPBにしか存在しない場合もある。図19においては、演算対象データ領域OPBが、3つのエントリERYに分布するだけであり、残りのエントリには、演算対象データが存在しない。このような場合、ビットシリアルかつエントリパラレルで演算処理を行なっても、データビット幅nが、演算対象データを格納する有効エントリ数mよりも大きいため、演算処理性能がかえって低下する。このようなエントリ間での並列度が低いデータに対しても、効率的に高速で演算処理を行なうのが、汎用性の高い演算装置を実現する上で重要である。

【0157】

図20は、この発明の実施の形態5に従う演算装置の構成を概略的に示す図である。図20において、メモリマット30においては、先の実施の形態1から4と同様、メモリセルMCが行列状に配列される。図20の水平方向に並列されるメモリセルMCにより、1つのエントリERYが形成され、各エントリERYに対して、演算処理ユニット群32においてALU34が配置される。

【0158】

一方、この図の垂直方向のメモリセルに対して、スイッチ回路80を介して、演算器群82が配置される。この演算器群82においては、複数のALU84が配置される。これらのALU84は、その演算内容は、個々に設定可能であり、いわゆるMIMD(マルチ・インストラクション・データ・ストリーム)演算を実現することができる。

【0159】

スイッチ回路80は、このメモリマット30の列方向に整列されるメモリセル列を接続経路を切換えて、演算器群82のALU84に接続する。このスイッチ回路80は、たとえば、FPGAなどのクロスバースイッチで構成される。また、これに代えて、スイッチ

10

20

30

40

50

マトリクスで、このスイッチ回路 80 が構成されてもよい。スイッチ回路 80 としては、メモリマツト 30 の列と演算器群 82 の A L U 84 との接続経路を選択的に切換えて確立する構成が利用されればよい。

【0160】

この図 20 に示す構成の場合、エントリ間並列度の高いデータの演算処理を行なう場合には、メモリマツト 30 の右側に配置された演算処理ユニット群 32 の A L U 34 を用いてビットシリアルかつエントリパラレルで演算を行ない、並列演算処理による処理性能を發揮する。

【0161】

一方、図 19 に示すように、エントリ間並列度が低く、演算対象データが少数のエントリ間に分布する場合、スイッチ回路 80 を介して、メモリマツト 30 を演算を実行する A L U 84 に接続する。この場合、エントリシリアルかつビットパラレルで、各エントリごとに、演算処理が実行される。したがって、エントリ E R Y において演算対象データ a および b が存在する場合、この演算処理対象データ a および b が並列に読出されて、スイッチ回路 80 を介して対応の A L U 84 に結合されて演算処理が行なわれまたその演算結果が、対応のエントリ E R Y の演算結果格納領域 (c : 図示せず) に格納される。

10

【0162】

このスイッチ回路 80 を利用することにより、各エントリ E R Y において、演算対象データ格納領域および演算結果書込領域を自由に設定することができ、またエントリ数が少数であるため、エントリシリアルに演算処理を行なっても、その処理時間の増大は抑制される。特に、メモリマツト 30 と演算器群 82 とが同一チップ上に形成される場合、これらの間の内部配線がチップ上配線であり、高速でデータの転送を行なうことができ、メモリマツトと演算器 A L U (84) とが別々のチップに設けられている構成に比べて、高速でデータを転送して処理を実行することができる。

20

【0163】

また、スイッチ回路 80 により、メモリマツト 30 の列と演算器群 82 の A L U 84 との接続を設定することにより、演算処理対象のデータのビット幅が変更される場合においても、容易に対応することができる。たとえば、演算器群 82 において、A L U 84 が 8 ビットの演算処理を行なう構成の場合、16 ビットデータの処理の場合には、隣接する 2 つの A L U 84 を利用して、上位バイトおよび下位バイトをビット A L U に与えて演算処理を行なうことにより、データビット幅が異なる場合にも容易に対応することができる。ただし、この場合、加算処理を行なう場合キャリー伝搬があるため、隣接 A L U 間でキャリーの伝搬を行なう必要がある。この場合、図 7 に示す C レジスタ 56 において、シフト機能を持たせることにより、このような上位バイトおよび下位バイト並列演算処理時においてもキャリー伝搬を行なって加算を行なうことができる。

30

【0164】

実際の信号処理においては、アプリケーションによって演算対象データの形態が大きく異なる。また、ある 1 つのアプリケーションにおいても、処理のプロセスごとにデータの形態が異なる場合がある。したがって、この演算対象データの形態に応じて、メモリマツト 30 の右側に配置される演算処理ユニット 32 の A L U 34 を利用するかまたは、このメモリマツト 30 の下側に配置される演算器群 82 の A L U 84 を用いて処理を行なうかを、図 1 に示すコントローラ 21 の制御の下にダイナミックに切換える。これにより、演算対象データの形態にかかわらず、高い演算処理能力を有する演算装置を実現することができる。

40

【0165】

特に、この演算処理ユニット群 32 の A L U 34 を利用してデータ処理を行なう状態と、このメモリマツト 30 の下側に配置される演算器群 82 の A L U 84 を用いてデータ処理を行なう状態の切換は、図 1 に示すコントローラ 21 からの演算内容に応じたリアルタイムで生成される制御信号によって行なわれる。この場合、メモリマツト 30 の右側および下側に配置されるロウデコーダ、センスアンプ、ライトドライバおよび A L U 群を動作

50

させるかが制御信号によって切換えられる（活性／非活性化される）だけであり、この演算形態切換に伴う時間的なオーバーヘッドは全くなく、時間的に連続的に、演算処理形態を切換えて、演算処理を実行することができる。

【0166】

図21は、この発明の実施の形態5に従う主演算回路20の構成をより具体的に示す図である。図21において、メモリマット30の右側に、エントリパラレルで演算処理を行なうための演算処理ユニット群32が配置され、メモリマット30の下側に、エントリシリアルかつビットパラレルで演算処理を行なう演算器群（ALU群B）82が配置される。演算処理ユニット群32とメモリマット30の間に、センスアンプ群A71とライトドライバ群A73が配置され、演算器群82とメモリマット30の間に、センスアンプ群B70とライトドライバ群B72が配置される。

10

【0167】

演算処理ユニット群32に対しては、またALU間の転送を行なうためのALU間相互接続用スイッチ回路44が設けられる。演算器群82とライトドライバ群B72およびセンスアンプ群B70の間に、スイッチ回路80が設けられる。このセンスアンプ群B70およびライトドライバ群B72は、入出力回路87に結合され、内部データバス12とデータ転送を行なう。したがって、この入出力回路87は、先に実施の形態3における図16に示す入出力回路74と同様の構成であってもよい。

【0168】

メモリマット30の右側および下側に、演算対象データを転送するために、メモリマット30においては、図の水平方向に沿ってビット線対BLPAが配置され、このビット線対BLPAと直交する方向にビット線対BLPBが配置される。ビット線対BLPAと平行に、ワード線WLBが配置され、ビット線対BLPBと平行に、ワード線WLAが配置される。ビット線対BLPAは、センスアンプ群A71およびライトドライバ群A73に結合され、それぞれセンスアンプSAおよびライトドライバWDにビット線対BLPAが結合される。

20

【0169】

ビット線対BLPBは、センスアンプ群B70のセンスアンプおよびライトドライバ群72のライトドライバに結合される。これらのセンスアンプ群B70およびライトドライバ群72と演算器群82のALUとの接続は、スイッチ回路80によりその経路が決定される。スイッチ回路80の接続経路は、図1に示すコントローラ21からのスイッチング情報により設定され、また、演算器群82のALUの実行する演算内容は、コントローラ21からの再構成情報に基づいてその演算処理内容が決定される、または活性化されるALUが指定される。

30

【0170】

ワード線WLAに対してロウデコーダA66が設けられ、ワード線WLBに対してロウデコーダB76が設けられる。これらのロウデコーダA66およびロウデコーダB76に対しては、コントローラ21からアドレス信号またはレジスタに格納されたポイントが与えられ、これらのロウデコーダA66およびロウデコーダB76の一方が、演算内容に応じて、コントローラ21により選択的に活性化される。

40

【0171】

このコントローラ21により、メモリマット30の右側の演算処理ユニット群32および下側の演算器群82の一方を選択的に活性化することにより、演算処理内容をダイナミックに変更することができる。

【0172】

メモリセルMCが、このワード線WLAおよびWLBとビット線対BLPAおよびBLPBの交差部に対応して配置される。メモリセルMCの構成は、先の実施の形態4において図17を参照して説明したメモリセルMCのデュアルポートメモリセル構造を利用することができる。これにより、データバス12とメモリマット30の間での効率的なデータ転送を実現するとともに、演算処理、処理プログラムにおいて更新することができる。

50

【 0 1 7 3 】

以上のように、この発明の実施の形態 5 に従えば、メモリマットの直交する 2 辺にそれぞれ A L U 群を配置しており、演算対象データの形態に応じてビットパラレルかつエントリシリアルまたはエントリシリアルかつビットパラレルの演算処理を実現することができる。演算処理データの形態にかかわらず高速演算を実現することができる。

【 0 1 7 4 】

また、このメモリマットの各列と演算器群との接続経路を切替えるスイッチ回路 8 0 を設けることにより、1つのエントリ内に、演算対象の組のデータが配置される場合においても、確実に、演算対象のデータの組を対応の A L U に転送することができる。また、このスイッチ回路を利用することにより、A L U の演算ビット幅をも変更することができ、また各 A L U の演算内容を変更することにより、複数命令を並列に実行する M I M D 演算を実現することができる。

【 0 1 7 5 】

[実施の形態 6]

図 2 2 は、この発明の実施の形態 6 に従う主演算回路の構成を概略的に示す図である。この図 2 2 に示す主演算回路 2 0 の構成においても、メモリマット 3 0 が、複数のエントリ E R Y (m 個) に分割され、このメモリマット 3 0 の図の右側に、演算処理ユニット群 3 2 の各 A L U 3 4 が各エントリ E R Y に対応して配置される。一方、メモリマット 3 0 の下側に、スイッチ回路 9 0 を介して演算器群 8 2 の A L U 8 4 が配置される。この演算器群 8 2 の A L U 8 4 は、図 2 2 に示すように、コントローラ 2 1 からの再構成情報に従って、この演算ビット幅を変更することができる。たとえば、この A L U が、加算器の場合、8ビット演算から 16ビット演算に変更される場合には、キャリーの伝搬経路を延長するために 8ビット加算演算を行なう 2つの A L U においてキャリーの伝搬経路が接続される。これは、単にセクタまたはスイッチ回路を選択的に導通状態とすることにより、8ビット加算器または 16ビット加算器を択一的に設定することができる。

【 0 1 7 6 】

減算を行なう場合、例えば、2の補数表示のデータを用いて 8ビット減算から 16ビット減算を行なう場合、上位バイトの最下位ビットでの “ 1 ” 加算に代えて、下位バイトの最上位ビットからのキャリーが与えられる。この構成も、コントローラからの再構成情報に従ってセクタを用いることにより、容易に実現することができる。

【 0 1 7 7 】

したがって、たとえば図 2 2 に示すように、演算器群 8 2 の 2つの A L U 8 4 a および 8 4 b を用いて演算を行なう場合、これらの A L U 8 4 a および 8 4 b のビット幅の合計のビット幅の A L U 8 8 を等価的に実現して演算を実行することができる。

【 0 1 7 8 】

スイッチ回路 9 0 は、先の実施の形態 5 と同様、コントローラからの接続経路情報に従ってその接続経路が設定される。このデータビットの変更時、コントローラ 2 1 からの演算器再構成情報に基づいて、演算器群 8 2 の A L U 8 4 の構成が再構成される。この再構成情報は、コントローラ 2 1 から演算対象データのビット幅に応じてダイナミックに与えられるため、この演算器群 8 2 の再構成に伴う時間的オーバーヘッドは存在しない。したがって、高速で、種々のデータビット幅のデータに対して演算処理を実行することができる。

【 0 1 7 9 】

なお、スイッチ回路 9 0 は、先の実施の形態 5 のスイッチ回路 8 0 と同様の、F P G A などのクロスバースイッチ回路を利用することができ、また、単に、データ転送経路を切替えるスイッチマトリクスで構成されてもよい。

【 0 1 8 0 】

以上のように、この発明の実施の形態 6 に従えば、エントリシリアルかつビットパラレルの演算処理時、演算器の処理演算ビット幅を変更可能に設定しており、種々のデータのビット幅に対応して高速で演算処理を実行することができる。

10

20

30

40

50

【0181】

[実施の形態7]

図23は、この発明の実施の形態7に従う主演算回路の要部の構成を概略的に示す図である。この図23においては、メモリマツト30の下部に配置される演算器群82に対応する部分の構成を示す。この図23に示す構成においては、演算器群として、複数段の演算器群OG1 - OGkが配置される。メモリマツト30と各演算器群OG1 - OGkの間に、スイッチ回路SK0, SK1, SK2...が配置される。演算器群OG1 - OGkそれぞれにおいては、ALU(演算器)100が配置される。これらのALU100は、コントローラからの再構成情報に従ってその内部構成およびビット幅を変更することができるようにされてもよい。ALU100は全てその構成が同一とされてもよい。

10

【0182】

信号処理演算においては、積和演算を繰返すなど非常に複雑な演算処理が多い。したがって、1段のALU群を用いた場合、十分な処理速度を得ることができない場合が考えられる。この図23に示すように複数段の演算器群OG1 - OGkを利用し、これらの間のスイッチ間SK0, SK1, SK2...で接続経路を設定する。これに、複数段の演算器群OG1 - OGk、たとえば乗算および加算などの異なる演算を順次実行することにより、パイプライン的に処理を実行することにより、高速処理が実現される。また、1つの乗算処理において、中間の部分積を生成する加算部、中間部分積を加算して最終積を生成する最終積回路を、各段のALUでそれぞれ実現することにより、高速の乗算装置を実現することができる。

20

【0183】

また、スイッチ回路SK0 - SK2, ...を用いて、各演算器群OG1 - OGkのALU100の接続経路を設定しており、物理的に位置の離れたALUの演算結果同士で新たな演算を実行することができ、非常に複雑な演算も実現することができる。

【0184】

以上のように、この発明の実施の形態7に従えば、エントリシリアルに演算を行なう演算器群において複数段の演算器群を配置しており、高速に、複雑な演算処理を実現することができる。

【0185】

なお、このスイッチ回路SK0 - SK2, ...の接続経路は、先の実施の形態6と同様、コントローラ21からの経路設定情報に続いてその経路が指定されて設定される。これらのスイッチ回路SK0 - SK2, ...は、FPGAを利用するクロスバースイッチ回路またはスイッチマトリクスで構成されてもよい。

30

【0186】

[実施の形態8]

図24は、この発明の実施の形態8に従う主演算回路20の要部の構成を概略的に示す図である。この図24に示す構成においても、メモリマツト30の下部に配置されるエントリシリアルかつビットパラレルで演算を行なう演算器群の構成を概略的に示す。この図24に示す構成においては、複数段の演算器群OG1 - OGkが配置され、これらのメモリマツト30および演算器群OG1 - OGkの間に、スイッチ回路SK0 - SK2, ...が配置されて、データ転送経路が選択的に確立される。

40

【0187】

演算器群OG1 - OGkにおいて、演算処理ユニットの処理データビット幅を再構成可能に設定する。図24において、演算器群OG1において、ALU110が配置され、演算器群OG2は、演算器群OG1のALU110のビット幅の4倍のビット幅を有するALU112が構成され、演算器群OGkにおいては、演算器群OG1のALU110のビット幅の2倍のビット幅を有するALU114が構成される。

【0188】

演算器群OG1 - OGkそれぞれにおいて、ALUの処理ビット幅を変更可能に設定することにより、演算処理などを実行して、データの有効ビット幅が変化した場合において

50

も、容易に対応することができる。これらの演算器群 O G 1 - O G k の各 A L U のビット幅は、図 1 に示すコントローラ 2 1 からの構成情報に基づいて設定され、またスイッチ回路 S K 0 - S K 2 , ... も、その接続経路が、コントローラからの接続情報に基づいて経路が設定される。

【 0 1 8 9 】

図 2 5 は、ビット幅が再構成可能な A L U の構成の一例を概略的に示す図である。この図 2 5 に示す構成においては、演算器としては、8 ビットデータの処理、16 ビットデータの処理、および 32 ビットのデータの加算を行なう 2 項加算回路の構成が一例として示される。

【 0 1 9 0 】

図 2 5 において、4 つの 8 ビット加算器 1 2 0 a - 1 2 0 d が配置される。これらの 8 ビット加算器 1 2 0 a - 1 2 0 d は、それぞれ、キャリー入力 C i、および 2 項入力 I N 1 および I N 2 と、サム出力 S およびキャリー出力 C を含む。8 ビット加算器 1 2 0 a には、キャリー入力 C i にビット“ 0 ”が与えられ、また入力 I N 1 および I N 2 に、8 ビットオペランドデータ O P 1 および O P 2 が与えられる。加算器 1 2 0 b へは、8 ビットオペランドデータ O P 3 および O P 4 が与えられ、加算器 1 2 0 c には、8 ビットオペランドデータ O P 5 および O P 6 が与えられ、加算器 1 2 0 d には、オペランドデータ O P 7 および O P 8 が入力 I N 1 および I N 2 にそれぞれ与えられる。

【 0 1 9 1 】

加算器 1 2 0 b のキャリー入力 C i に対しては、加算器 1 2 0 a のキャリー出力 C とビット“ 0 ”の一方を選択するセクタ 1 2 2 a が設けられ、加算器 1 2 0 c のキャリー入力 C i に対しては、加算器 1 2 0 b のキャリー出力 C とビット“ 0 ”の一方を選択するセクタ 1 2 2 b が設けられ、加算器 1 2 0 d のキャリー入力 C i に対しては、加算器 1 2 0 c のキャリー出力とビット“ 0 ”の一方を選択するセクタ 1 2 2 c が設けられる。

【 0 1 9 2 】

セクタ 1 2 2 a は、x 8 ビット構成指示信号 X 8 の活性化時、固定ビット“ 0 ”を選択し、それ以外では、加算器 1 2 0 a のキャリー出力 C を選択する。セクタ 1 2 2 b は、32 ビットワード構成を指定する x 32 ビット指示信号 X 32 の活性化時、加算器 1 2 0 b のキャリー出力を選択し、それ以外では、固定ビット“ 0 ”を選択する。セクタ 1 2 2 c は、8 ビットワード構成が指定されたとき、x 8 ビット指示信号 X 8 に従って固定

【 0 1 9 3 】

これらの加算器 1 2 0 a - 1 2 0 d に対し、信号 X 8、X 16 および X 32 をそれぞれビット幅選択信号として受けるビット幅選択スイッチ回路 1 2 4 が設けられる。

【 0 1 9 4 】

データ処理が、x 8 ビット構成で行なわれる場合には、セクタ 1 2 2 a - 1 2 2 c は、それぞれ、固定ビット“ 0 ”を選択し、ビット幅選択スイッチ回路 1 2 4 は、それぞれ加算器 1 2 0 a - 1 2 0 d から出力される 8 ビットのサム出力 S および 1 ビットのキャリー出力 C を選択して並列に出力する。加算器 1 2 0 a - 1 2 0 d は、したがって、キャリー入力 C i には固定ビット“ 0 ”が与えられるため、それぞれ対応のオペランドデータに基づいて、2 項加算処理を実行する。

【 0 1 9 5 】

x 16 ビット構成の場合、セクタ 1 2 2 a が、加算器 1 2 0 a のキャリー出力 C を選択し、またセクタ 1 2 2 c が、加算器 1 2 0 c のキャリー出力 C を選択する。セクタ 1 2 2 b は、この状態においても、固定ビット“ 0 ”を選択する。したがって、加算器 1 2 0 a および 1 2 0 b が、16 ビット加算器として動作し、また加算器 1 2 0 c および 1 2 0 d が、16 ビット加算回路として動作する。ビット幅選択スイッチ回路 1 2 4 は、この場合、16 ビットデータワード構成を指定する信号 X 16 に従って、加算器 1 2 0 b および 1 2 0 d のキャリー出力を選択し、かつサム出力 S として、各加算器 1 2 0 a - 1 2 0 d のサム出力を選択する。この場合、ビット幅選択スイッチ回路 1 2 4 が以下のように

10

20

30

40

50

構成されてもよい。加算器 120 a および 120 c のキャリー出力が、次段の演算器群の ALU で利用されないため、そのスイッチ回路 124 の出力経路を、1 ビット下位ビット方向にシフトして、加算器 120 b および 120 d の出力信号を生成し、それぞれ、加算器 120 a および 120 b に対して、入力ビットデータと 1 ビットのキャリーの 17 ビットデータを出力し、また加算器 120 c および 120 d に対しても、同様、16 ビットのサム出力および 1 ビットのキャリー出力とで構成される 17 ビットデータを出力する。

【0196】

x 32 ビット構成のデータの処理を行なう場合には、セクタ 122 a および 122 c が、それぞれ加算器 120 a および 120 c のキャリー出力を選択する。セクタ 122 b が、また、加算器 120 b のキャリー出力を選択する。したがって、これらの加算器 120 a - 120 d が接続されて、32 ビット加算回路が実現される。ビット幅選択スイッチ回路 124 は、x 32 ビットデータ構造を指示する信号 x 32 に従って、加算器 120 a - 120 d のそれぞれの 8 ビットサム出力と、加算器 120 d のキャリー出力を選択し、32 ビットデータで構成されるサム出力 S および 1 ビットのキャリー出力 C を生成する。

10

【0197】

図 25 に示すようなビット幅選択スイッチ回路 124 を利用することにより、基本単位として 8 ビットデータを演算する加算回路 120 a - 120 d を利用して、x 16 ビットデータおよび 32 ビットデータの加算を実行することができる。64 ビットデータの場合、この図 25 に示す構成をさらに縦続接続する。

20

【0198】

なお、この図 25 に示す加算器の構成においては、セクタ 122 a - 122 c により、キャリー出力が選択的に伝搬されており、リップルキャリー加算器が実現され、キャリー伝搬により加算時間が長くなることが考えられる。この場合、キャリールックアヘッド方式またはキャリーセーブ加算方式が利用されてもよい。

【0199】

以上のように、この発明の実施の形態 8 に従えば、エントリシリアルで演算を行なう場合、演算器を複数段配置し、かつ各段の演算器の処理データビット幅をリコンフィギラブルに構成しており、データビット幅および演算処理内容にかかわらず、高速で、必要な演算処理を実現することができる。

30

【0200】

[実施の形態 9]

図 26 は、この発明に従う半導体装置を利用する処理システムの構成の一例を示す図である。図 26 において、図 1 に示す構成と同様、システムバス 5 に、ホスト CPU (中央演算処理装置) 2、DMA 回路 4 およびメモリ 3 が接続される。このシステムバス 5 に対し、さらに、この発明に従う半導体演算装置 1 が接続される。この半導体演算装置 1 内において、図 1 に示すように、制御 CPU (25) を主要構成要素とする集中制御ユニット 15 が設けられる。この半導体演算装置 1 は、システムバス 5 に対し並列に複数個設けられてもよい。この図 26 に示す処理システムの構成の場合、ホスト CPU 2 が、メモリ 3 に格納されるデータを利用して必要な処理を実行する。画像データ処理などの大量のデータに対する処理が必要な場合には、この発明に従う半導体演算装置 1 が、データの処理を担当する。すなわち、システム構成を、ホスト CPU 2 および半導体演算装置 1 内の集中制御ユニット 15 の階層 CPU 構成とすることにより、高速に処理を実行することができる。

40

【0201】

[変更例 1]

図 27 は、この発明に従う半導体装置 1 を利用する処理システムの変更例 1 のシステム構築例を示す図である。この図 27 に示す処理システムにおいては、図 26 に示す処理システムと同様、システムバス 5 を介して、半導体演算装置 1、ホスト CPU 2、メモリ 3、および DMA 回路 4 が接続される。この半導体演算装置 1 内においては、図 1 に示すよ

50

うに基本演算ブロック (F B 1 - F B n) が並列に配設され、各基本演算ブロックの主演算回路 (2 0) 内においては、メモリマツト 3 0 が配置される。したがって、これらの基本演算ブロック内のメモリマツト 3 0 を、画像データを格納するフレームメモリとして利用させることにより、この半導体演算装置 1 を、メモリマクローとして動作させることができる。したがって、画像データ処理のワーキングメモリとしてこの半導体演算装置 1 を利用することができ、またフレームバッファとして、この半導体演算装置 1 を利用することができる。

【 0 2 0 2 】

また、この半導体演算装置 1 内においては、このメモリマツト 3 0 が S R A M セルで構成されており、高速のメモリが実現される場合、メモリマツト 3 0 をキャッシュメモリとして利用し、メモリ 3 を主記憶として利用することにより、高速のデータ処理システムを構築することができる。

10

【 0 2 0 3 】

[変更例 2]

図 2 8 は、主演算回路 2 0 に含まれるビットシリアルかつエントリパラレルの演算を行なう演算器 (A L U) 3 4 の構成の一例を概略的に示す図である。図 2 8 において、A L U 3 4 は、A N D ゲート 1 3 2 と、N O T ゲート 1 3 4 と、および E X O R ゲート 1 3 6 と、演算処理内容を設定するデータを格納するレジスタ回路 1 3 0 と、レジスタ回路 1 3 0 の出力信号に従って A レジスタおよび X レジスタとこれらのゲート 1 3 2、1 3 4、... 1 3 6 との間の接続経路を設定する選択回路 1 3 8 と、レジスタ回路 1 3 0 の格納データ 20 1 に従ってこれらのゲート回路 1 3 2 - 1 3 6 の出力を、C レジスタおよび X レジスタへ選択的に結合する選択回路 1 3 9 を含む。

20

【 0 2 0 4 】

1 ビット乗算を行なう場合には、A N D ゲート 1 3 2 が利用され、加算動作を行なう場合には、A N D ゲート 1 3 2 および E X O R ゲート 1 3 6 を利用する。比較演算操作を行なう場合には、E X O R ゲート 1 3 6 を利用する。減算を実行する場合、N O T ゲート 1 3 4 を利用し、その後、2 の補数表示の加算を実行する。

【 0 2 0 5 】

この A L U 3 4 の演算処理内容を、レジスタ回路 1 3 0 の格納データにより設定する。レジスタ回路 1 3 0 の格納データは、図 1 に示すマイクロプログラム格納メモリ 2 3 に格納されるプログラム命令に従ってコントローラ 2 1 が設定する。したがって、A L U 3 4 の個々の演算処理内容は、プログラマブルである。したがって、図 1 に示すように、基本演算ブロック F B 1 - F B n が複数個設けられている場合、この半導体演算装置 1 を、種々の論理回路を実現するプログラマブルロジック回路として利用することができる。この場合、プログラムデータを、システム起動時または半導体演算装置 1 の動作時にロードすることにより、その演算処理内容を設定することができる。

30

【 0 2 0 6 】

この演算器 (A L U 3 4) の演算処理内容が、レジスタ回路 1 3 0 に格納されるデータに応じて変更される構成は、エントリシリアルかつビットパラレルで演算処理を行なう A L U 8 4 等においても同様、適用することができる。その場合には、加算回路、乗算回路、および比較回路等の演算回路が選択される。

40

【 0 2 0 7 】

[変更例 3]

図 2 9 は、この発明の実施の形態 9 の変更例 3 に従う処理システムの構成を概略的に示す図である。この図 2 9 に示す処理システムにおいても、システムバス 5 に、C P U 2、メモリ 3、D M A 回路 4 および半導体演算装置 1 が接続される。この半導体演算装置 1 内においては、図 1 に示すように複数の基本演算ブロック F B 1 - F B n が並列に設けられ、各基本演算ブロック F B 1 - F B n 内に、メモリマツトおよび A L U 群が配置される主演算回路が設けられる。この A L U 群の演算処理内容は、先の図 2 8 に示すように、プログラマブルである。したがって、これらの基本演算ブロック F B 1 - F B n においては、

50

互いに独立に、その内部に含まれるコントローラによりマイクロプログラム格納メモリ(23)に格納されたマイクロプログラムに従って処理が実行され、それらの処理内容は互いに独立に設定することができる。したがって、これらの基本演算ブロックFB1-FBnを、完全に同一機能を有する演算ブロックとして取扱うことができ、また、一部をメモリ、一部をプログラマブルロジック回路および一部を高速演算処理回路(並列演算処理実行による高速演算処理装置)として利用することができる。これにより、処理システムにおける演算処理内容に応じて、種々の演算処理を並列に実行する並列演算装置を実現することができ、高速かつ高性能の処理システムを構築することができる。

【0208】

以上のように、この発明の実施の形態9に従えば、この発明に従う半導体装置を用いて処理システムを構築することにより、演算データのビット幅の制限もなく、非常に柔軟に、データ処理形態をダイナミックに変化させて演算処理を行なうことができるとともに、種々の階層CPUシステム、階層メモリシステムおよびコプロセッサシステムを柔軟に構築することができる。

【0209】

[実施の形態10]

一般に、RAM(ランダム・アクセス・メモリ)においては、ウェハプロセスでメモリマット内に不良が発生した場合には、予め準備された冗長ビットと不良ビットとを置換することにより、不良ビットを等価的に救済して良品RAMとして用いる不良救済回路技術が一般的に用いられる。本発明においても、主演算回路は、大部分がメモリセルで構成されるため、この不良救済技術を用いて、製品歩留りを向上させることが可能となる。以下、この構成について説明する。

【0210】

図30は、この発明の実施の形態10に従う主演算回路20の要部の構成を概略的に示す図である。この図30に示す主演算回路20は、図21に示す主演算回路20と同様の構成を備える。しかしながら、本実施の形態10における主演算回路20の構成としては、他の実施の形態における主演算回路の構成であっても同様適用することができる。

【0211】

図30に示す主演算回路20は、以下の点で、図21に示す主演算回路20とその構成が異なる。すなわち、ロウデコーダB76とメモリマット30のワード線WLBとの間に左側冗長救済回路142が設けられ、ロウデコーダA66とワード線WLAとの間に上側冗長救済回路144が設けられる。ビット線対BLPAと演算処理ユニット(ALU)群32の間に、右側冗長救済回路146が設けられ、ビット線対BLPBと演算器群(ALU群B)82の間に、下側冗長救済回路が設けられる。

【0212】

これらの冗長救済回路142、144、146および148の救済態様を設定するために、図1に示すヒューズ24からのヒューズ情報をデコードして、ヒューズデコード情報X、Yを生成するヒューズデコード回路140が設けられる。冗長救済回路142および146に対し同じヒューズデコード情報Xが与えられ、冗長救済回路144および148に対し共通のヒューズデコード情報Yが与えられる。ワード線WLAの不良救済時には、このワード線WLAに接続されるメモリセルが接続するビット線対BLPBについても、不良救済を行なう必要があるためであり、同様、ワード線WLBが不良救済を行なう必要がある場合、ビット線対BLPAの不良救済を行なう必要があるためである。

【0213】

ワード線に対する冗長救済回路142および144は、テスト時において、各種のヒューズ素子を用いて予めプログラムされた不良アドレスを回避して、メモリマット30にアクセスするように動作する。すなわち、これらの冗長救済回路142および144は、いわゆる「シフトリダンダンシ」方式に従って不良救済を行なう。

【0214】

ALU群32および82に対しても、冗長救済回路146および148がそれぞれ配置

10

20

30

40

50

されるのは以下の理由による。ロウデコーダ76および/または66においてワード線の不良救済が行なわれる場合、同様、これらのビット線対BLPAおよびBLPBにおいても連動して、不良救済を行なう必要がある。このビット線対に対する冗長救済回路146および148を配置することにより、演算処理ユニット群(ALU群)32および演算器群(ALU群B)82それぞれにおいて、メモリマツト30における不良置換の有無にかかわらず、正常に、正常メモリセルに格納されたデータを用いて演算処理を実行することができる。

【0215】

不良アドレスのプログラムは、ウェハテスト時に、メモリマツト30に対するデータの読出および書込動作の試験を行なった後、ヒューズ用の溶断可能なメタル線を、レーザ等のエネルギー線を用いて切断することにより行なわれる。これらの不良アドレスプログラム用のヒューズは、図1に示す基本演算ブロックFB1-FBn内にそれぞれヒューズ24として配置されている。このヒューズ情報は、図30に示すヒューズデコード回路140を用いて、ヒューズデコード情報X, Yに変換される。このヒューズデコード情報X, Yが、たとえばチップ起動時などに各冗長救済回路へ転送され、不良救済処理を実現する。

10

【0216】

図31は、ロウデコーダに対して設けられる冗長救済回路の構成の一例を示す図である。図31においては、メモリマツト30におけるワード線WL_n-WL_(n+3)を代表的に示す。この図31に示すワード線WLは、ワード線WLAまたはWLBである。これらのワード線WL_n-WL_(n+3)をアドレス入力に従って選択状態へ駆動するために、ワード線デコード回路150が設けられる。このワード線デコード回路150は、図30に示すロウデコーダA66またはロウデコーダB76に対応する。

20

【0217】

ワード線デコード回路150の出力WOn-WO_(n+2)に対して、それぞれ、ヒューズデコード情報レジスタ155_n-155_(n+2)が設けられる。これらのヒューズデコード情報レジスタ155_n-155_(n+2)は、シフトレジスタ回路またスキャンパスを構成し、ヒューズデコード回路140(図30参照)により生成されたヒューズデコード情報を、順次シフトして対応のワード線に対するヒューズデコード情報を格納する。

30

【0218】

また、ワード線デコード回路150の出力WOn-WO_(n+2)それぞれに対応して、ヒューズデコード情報レジスタ155_n-155_(n+2)の格納データに従ってワード線デコード回路150の出力WOn-WO_(n+2)の転送経路を切換えるシフト切換用マルチプレクサ160_n-160_(n+2)が配置される。これらのシフト切換用マルチプレクサ160_n-160_(n+2)は、対応のヒューズデコード情報レジスタの格納データが“0”のときには、ワード線デコード回路の対応の出力信号を対応のワード線に伝達し、一方、対応のヒューズデコード情報レジスタの格納データが“1”のときには、図の上側方向(ワード線番号の大きい方)にシフトして、ワード線デコード回路の出力信号を伝達する。

40

【0219】

今、図31に示すように、ヒューズデコード情報レジスタ155_nに、ビット“0”が格納され、ヒューズデコード情報レジスタ155_(n+1)および155_(n+2)にビット“1”が格納されている状態を考える。この場合、シフト切換用マルチプレクサ160_nは、ヒューズデコード情報レジスタ155_nの格納ビット“0”に従って、ワード線デコード回路150の出力信号WOnを、対応のワード線WL_nへ伝達する。このワード線WL_nよりも番号の少ないワード線には、したがって、ワード線デコード回路150の出力信号がシフトされることなく転送される。

【0220】

一方、ヒューズデコード情報レジスタ155_(n+1)および155_(n+2)にはヒ

50

ット“ 1 ”が選択格納されているため、シフト切換用マルチプレクサ160(n+1)および160(n+2)は、それぞれワード線デコード回路150の出力信号WO(n+1)およびWO(n+2)をワード線WL(n+2)およびWL(n+3)へ伝達する。したがって、ワード線WL(n+1)は、ワード線デコード回路150の出力から分離されており、このワード線WL(n+1)は、常時非活性状態に維持される。これにより、不良ワード線WL(n+1)を、常時非選択状態に維持することができ、不良アドレスを回避する不良救済を実現することができる。

【0221】

なお、いうまでもなく、メモリマット30においては、シフトリダンダンシ方式に従って不良救済が行なわれるため、このメモリマット30のアドレス空間(エントリ数)よりも多い数のワード線を設けることが要求される。 10

【0222】

上述のように、ワード線WL_nまでは、順次ワード線デコード回路150の出力信号に従って選択状態へ駆動される。不良ワード線に対するレジスタ回路およびそれより上位のレジスタ回路の格納データを“1”に設定して転送経路をシフトさせることにより、ワード線デコード回路150の出力信号WO(n+1)に従って、ワード線WL(n+2)が選択される。以降、ワード線とワード線デコード回路150の出力WOの対応関係が1つシフトされて、順次メモリマット30の正常ワード線が選択状態へ駆動される。

【0223】

すなわち、不良ワード線およびそれ以降に対応するヒューズデコード情報レジスタにビット“1”を格納することにより、不良ワード線とワード線デコード回路150とを分離することができ、不良アドレスが選択されるのを防止することができる。 20

【0224】

図32は、センスアンプ群およびライトドライバ群に対して設けられる冗長救済回路(146, 148)の構成を概略的に示す図である。図32において、メモリマット30のビット線対BLP_n-BLP(n+3)に対して設けられる冗長救済回路の構成を代表的に示す。これらのビット線対BLP_n-BLP(n+3)は、ビット線対BLP_A_n-BLP_A(n+3)またはBLP_B_n-BLP_B(n+3)のいずれかである。

【0225】

ビット線対BLP_n-BLP(n+3)それぞれに対応して、センスアンプ・ライトドライバ172_n-172(n+3)が配置される。これらのセンスアンプ・ライトドライバ172_n-172(n+3)の各々は、対応のセンスアンプ群およびライトドライバ群に含まれるセンスアンプおよびライトドライバで構成される。 30

【0226】

ビット線対BLP_n-BLP(n+2)それぞれに対応して、単位ALU回路ブロック170_n-170(n+2)が設けられる。単位ALU回路ブロック170_n-170(n+2)の各々は、ALU34または、演算器群(ALU群B)82に含まれる単位ALU(1ビット演算を行なう回路)に対応する。

【0227】

BLP冗長救済回路(146, 148)においては、ビット線対BLP_n-BLP(n+2)に対応して、ヒューズデコード情報を格納するヒューズデコード情報レジスタ180_n-180(n+2)が設けられる。これらのヒューズデコード情報レジスタ180_n-180(n+2)は、先の図30に示すヒューズデコード回路140から生成される。これらのヒューズデコード情報レジスタ180_n-180(n+2)は、シフトレジスタ回路を構成し、順次ヒューズデコード情報をシフト動作により転送して、対応のビット線対に対するヒューズデコード情報を格納する。 40

【0228】

これらのヒューズデコード情報レジスタ180_n-180(n+2)それぞれに対応して、シフト切換用マルチプレクサ182_n-182(n+2)が設けられる。これらのシフト切換用マルチプレクサ182_n-182(n+2)は、それぞれ、対応のビット線対 50

に配置されるセンスアンプ・ライトドライバ $172n - 172(n + 2)$ と、1列上側方向にシフトしたセンスアンプ・ライトドライバ $172(n + 1) - 172(n + 3)$ とに結合される。

【0229】

これらのシフト切替用マルチプレクサ $182n - 182(n + 2)$ は、それぞれ、対応のヒューズデコード情報レジスタ $180n - 180(n + 2)$ の格納データがビット“0”のときには、対応のビット線BLPを対応の単位ALU回路ブロック170に接続し、ビット“1”が格納されている場合には、対応のビット線BLPを1列上位側にシフトした単位ALU回路ブロック170に接続する。

【0230】

今、図32に示すように、ヒューズデコード情報レジスタ $180n$ にビット“0”が格納され、ヒューズデコード情報レジスタ $180(n + 1)$ および $180(n + 2)$ にビット“1”が格納されている状態を考える。この状態においては、シフト切替用マルチプレクサ $182n$ は、ビット線対BLP n に対して設けられたセンスアンプ・ライトドライバ $172n$ を対応の単位ALU回路ブロック $170n$ に結合する。一方、シフト切替用マルチプレクサ $180(n + 1)$ は、ビット線対BLP $(n + 2)$ に対して設けられたセンスアンプ・ライトドライバ $172(n + 2)$ を単位ALU回路ブロック $170(n + 1)$ に結合し、同様、シフト切替用マルチプレクサ $172(n + 2)$ は、ビット線対BLP $(n + 3)$ に対して設けられたセンスアンプ・ライトドライバ $172(n + 3)$ を単位ALU回路ブロック $170(n + 2)$ に結合する。

【0231】

したがって、ビット線対BLP $(n + 2)$ に対して設けられたセンスアンプ・ライトドライバ $172(n + 1)$ は、対応の単位ALU回路ブロック $170(n + 1)$ から分離され、いずれの単位ALU回路ブロックにも結合されない。このビット線対BLP $(n + 1)$ は、不良ワード線WL $(n + 1)$ に対応する。したがって、この不良ワード線の冗長置換に連動して、ビット線対の置換を行なうことにより、正確に、正常なメモリセルのみを利用して、単位ALU回路ブロック170において演算処理を行なうことができる。

【0232】

以上のように、この発明の実施の形態10に従えば、不良冗長置換を行なうことにより、不良セルの救済を行なうことができ、正確な、演算処理を行なう装置が実現され、歩留りが改善される。

【0233】

また、メモリマットにおいて、ワード線が直交方向に配列され、またビット線対も直交して配置される構成の場合、不良ワード線の冗長置換に連動して、不良ワード線に対応するビット線対も冗長置換を同様に行なうことにより、確実に、正常にデータを記憶するメモリセルを用いて演算処理を行なうことができ、装置の信頼性を確保することができる。

【0234】

[実施の形態11]

図33は、この発明の実施の形態11に従う基本演算ブロックFBiの要部の構成を概略的に示す図である。図33において、メモリセルマット30はエンタリERYとして、番号0からMAX__ENTRYが付されたエンタリを含む。各エンタリは、ビット位置として0からBIT__MAXを有し、そのビット幅が、BIT__MAX + 1である。

【0235】

演算処理ユニット群(ALU群)32においては、各エンタリに対応して演算処理ユニット(以下、適宜ALUユニットと称す)34が配置される。この演算処理ユニット群32に対して、ALU間相互接続用スイッチ回路44が設けられる。

【0236】

この主演算回路20の動作は、プログラム格納メモリ23に格納されるプログラム(マイクロプログラム)により設定される。コントローラ21が、このプログラム格納メモリ

10

20

30

40

50

23に格納されたプログラムに従って処理を実行する。

【0237】

先の実施の形態1においては、プログラム格納メモリ23において、マイクロプログラムが格納される。本実施の形態11においては、このプログラム格納メモリ23に格納されるプログラム命令は、マイクロ命令でなくてもよく、マクロ命令であってもよい。コントローラ21が、プログラム命令をデコードし、この命令により指定された動作に必要な処理を実行する。

【0238】

レジスタ群22においては、ポインタレジスタ $r_0 - r_3$ が設けられ、演算対象のデータのメモリセルマツト30のアドレスが、これらのポインタレジスタ $r_0 - r_3$ に格納される。コントローラ21は、このポインタレジスタ $r_0 - r_3$ に格納されるポインタに従って主演算回路20におけるエントリまたはエントリ内位置を指定するアドレスを生成して、メモリセルマツト30と演算処理ユニット群32との間のデータの転送(ロード/ストア)を制御し、また、ALUユニット34間の接続指定情報を設定する。

【0239】

図34は、図33に示す演算処理ユニット34の構成を概略的に示す図である。図34において、ALU34においては、内部データ線200を介してXレジスタ54が、ライトドライバ60およびセンスアンプ62に結合される。この内部データ線200は算術演算論理回路50に結合される。

【0240】

この図34に示す単位ALU回路ブロック(ALUユニット34)においては、先の図7に示す構成と異なり、Aレジスタは設けられない。Xレジスタ54が、対応のエントリのメモリセルからのロードデータの一時保存を行ない、かつ算術演算論理回路50の演算途中の結果の一時保存を行なう。2項演算処理時において、Xレジスタ54に第1の演算データが格納されたとき、次の(別の)演算データは算術演算論理回路50に直接与えられて演算処理が実行される。

【0241】

Xレジスタ54が、ALU間接続回路65を介して他の単位ALU回路ブロック(ALUユニット)に結合され、異なるALUユニット間でデータ転送を行なうことができる。

【0242】

図34に示すALUユニット34の他の構成は、図7に示す単位ALU回路ブロック34の構成と同じであり、対応する部分には同一の参照番号を付し、その詳細説明は省略する。

【0243】

図35は、図33に示すポインタレジスタ $r_0 - r_3$ に対する操作命令(レジスタ命令)を一覧にして示す図である。レジスタ命令として、5種類の命令が準備される。

【0244】

命令“reg.set n, rx”は、レジスタ rx に、定数 n をセットする命令である。定数 n は、1つのエントリにおけるビット位置を示すものであり、1エントリのビット0からMAX_BITのいずれかの値を規定する。

【0245】

命令“reg.cpy rx, ry”は、ポインタレジスタ rx の内容を、ポインタレジスタ ry にコピーする命令である。

【0246】

命令“reg.inc rx”は、ポインタレジスタ rx の格納値を1増分する命令である。

【0247】

命令“reg.dec rx”は、ポインタレジスタ rx の格納値を1減分する命令である。

【0248】

10

20

30

40

50

命令“`reg.sft rx`”は、ポインタレジスタ`rx`の格納値を1ビット左シフトする命令である。

【0249】

これらの5種類のレジスタ命令により、ポインタレジスタ`r0 - r3`の格納値（ポインタ）を操作して、メモリセルマットの演算対象データのアドレスを指定する。

【0250】

図36は、図34に示すALU34に対する操作命令を一覧にして示す図である。以下、図36を参照して、各ALU命令の操作内容について簡単に説明する。

【0251】

命令“`alu.set`”は、レジスタ（`X`、`C`または`M`）に“1”をセットする命令である。このALUセット命令は、エントリ単位でレジスタのセットを指定する。 10

【0252】

命令“`alu.clr`”は、レジスタの格納値を“0”にクリアする命令である。

【0253】

命令“`alu.cpy 1 2`”は、レジスタ1の格納値をレジスタ2へコピーする命令である。

【0254】

この`alu`コピー命令が実行されると、各エントリに対して設けられたALU内でレジスタ間データ転送が実行される。 20

【0255】

図37は、メモリセルマットとALUとの間のデータ転送を規定するALU命令のロード/ストア命令を示す図である。

【0256】

命令“`mem.ld@rx`”は、ポインタレジスタ`rx`の示すメモリセル位置から`X`レジスタへデータをロードする命令である。

【0257】

命令“`mem.st@rx`”は、`M`レジスタ（マスクレジスタ58）にビット“1”が設定されている場合には、`X`レジスタに格納されたデータを、ポインタレジスタ`rx`が指定するアドレス位置へ格納する命令である。 30

【0258】

このメモリロード/ストア命令を利用することにより、ポインタレジスタ`rx`の格納値をアドレスとして、メモリセルとALUユニットとの間でデータ転送を行なうことができる。

【0259】

図38は、ALU命令のうち、エントリ間のデータ移動（`Move`）を行なう命令を一覧にして示す図である。

【0260】

命令“`ecm.mv.n n`”は、データ移動命令（`move`）における移動量を数値`n`で規定する。したがって、この命令では、`X`レジスタ3のデータ転送において、エントリ`j + n`の`X`レジスタの格納値が、エントリ`j`の`X`レジスタに移動される。エントリ移動量`n`は、0から128の範囲の整数値を取り、最大128ビット離れた位置のエントリ間でデータ移動（`Move`）を行うことができる。ただし、`ENTRY_MAX`は、128以上である。 40

【0261】

命令“`ecm.mv.r rx`”は、ポインタレジスタ`rx`に格納された値だけエントリ間をデータ移動させる命令であり、この命令が実行されると、エントリ`j + rx`の`X`レジスタの格納値を、エントリ`j`の`X`レジスタに転送する。

【0262】

図35から図38に一覧して示す命令を利用することにより、ALUユニットに、所望 50

のエントリのデータを設定することができる。

【0263】

図39は、各単位ALU回路ブロック(ALUユニット)で行なわれる演算を指定する命令を示す図である。

【0264】

命令“alu.op.adc@rx”は、ポインタレジスタrxが指定するメモリセルアドレスのデータとXレジスタに格納されたデータとを加算し、その加算結果をXレジスタに格納することを指定する命令である。加算演算時、全加算演算が行なわれるため、キャリ発生時、Cレジスタにキャリが格納される。Xレジスタ(Xj)には、ポインタレジスタrxが指定するアドレスのメモリセルデータAj[rx]とXレジスタに格納されたビット値XjとCレジスタに格納されたキャリCjの排他的論理和(“^”)演算によりサムSumが生成されて、Xレジスタに格納される。

10

【0265】

キャリCjは、メモリセルデータAj[rx]とXレジスタの格納ビットXjとCレジスタの格納値Cjのビットの各ビットの組のAND演算(&)の論理和(+)により求められる。

【0266】

この加算命令は、マスクレジスタ(MレジスタMj)に“1”が設定されたときに実行され、マスクレジスタに“0”が設定されている場合には、このエントリにおいて加算命令は実行されない。

20

【0267】

命令“alu.op.sbb@rx”は、減算命令であり、この減算命令実行時、ポインタレジスタrxが指定するメモリアドレスのデータAj[rx]からXレジスタに格納されたビット値を減算する。減算結果がXレジスタに格納され、Cレジスタにはボローが格納される。

【0268】

この減算時においては、Xレジスタに格納されたビットXjの反転値!Xjが用いられ、加算時と同様の処理が行なわれる。したがって、この減算命令が与えられた場合には、Xレジスタに格納された値が反転されて加算器へ与えられる(最下位ビットのキャリが1にセットされる)。

30

【0269】

図40は、ALU内で行なわれる論理演算を指定する命令を一覧にして示す図である。

命令“alu.op.and@rx”は、AND命令であり、この命令実行時、ポインタレジスタrxのポインタが指定するメモリアドレスのデータAj[rx]とXレジスタに格納されたビット値Xjの論理積(AND)をとり、その論理積結果がXレジスタに格納される。但し、マスクレジスタMjの格納値(Mjで示す)が“0”の場合には、このAND命令は実行されない。以下の論理演算命令についても同様に、マスクレジスタの格納値により、指定された演算の実行/禁止が指定される。

【0270】

命令“alu.op.or@rx”は、ポインタレジスタrxのポインタが指定するメモリアドレスのデータAj[rx]とXレジスタの格納ビットXjの論理和(OR演算)を行ない、その結果を、Xレジスタに格納する。

40

【0271】

命令“alu.op.eq@rx”は、EXOR命令であり、ポインタレジスタrxのポインタが指定するアドレスのメモリセルデータAj[rx]とXレジスタの格納ビットXjの値の排他的論理和演算(EXOR演算)が行なわれ、その演算結果が、Xレジスタに格納される。

【0272】

命令“alu.op.not”は、NOT命令(反転命令)であり、Xレジスタのビット値Xjを反転し、その反転結果!XjをXレジスタに格納する。

50

【0273】

A L U 3 4 を、マスクレジスタ (Mレジスタ) 5 8、Cレジスタ 5 6、Xレジスタ 5 4、および算術演算論理回路 5 0 で構成し、図 3 5 から図 4 0 に示す命令を組合せて演算処理を記述することにより、種々の演算処理を、ワードパラレルかつビットシリアル態様で実行することができる。

【0274】

図 4 1 は、この発明の実施の形態 1 1 に従う基本演算ブロックにおける加算演算を実行するプログラムの一例を示す図である。図 4 1 において、行番号によりプログラム内の各演算命令の行が指定され、その行において、実行される命令が指定され、“ / / ” の後に、実行される演算命令の内容が説明される。この “ / / ” 後の内容は、演算内容の説明であり、何ら実行命令ではない。以下、図 4 1 に示す加算プログラムは、2 項加算処理であり、 $(a + b) = c$ の処理が実行される。以下、図 4 1 に示す加算プログラムの処理動作について説明する。

10

【0275】

行番号 0 において、マスクレジスタ (Mレジスタ) に “ 1 ” が設定され、キャリレジスタ (Cレジスタ) の格納値が “ 0 ” にクリアされる。

【0276】

行番号 1 において、ポインタレジスタ r_0 に定数 a_s が格納され、ポインタレジスタ r_1 に定数 b_s が格納され、ポインタレジスタ r_2 に定数 c_s が格納される。これらの定数 a_s 、 b_s 、および c_s は、それぞれ 2 項加算演算 $(a + b = c)$ の各演算数 a 、 b および c の最下位ビットの対応のエントリ内の位置を示す。

20

【0277】

行番号 2 および行番号 3 において、加算命令が指定される。 i が 0 から演算データのビット幅 $(\text{bit_count}) - 1$ の間、繰返し加算が実行され、各加算命令実行毎に、 i が増分される $(i++)$ 。 `for` 文の後の中括弧で囲まれる関数の内容が、“ `for` ループ命令 ” の条件が満たされるまで、すなわち i が演算対象数のビット幅に到達するまで、繰返し実行される。

【0278】

この `for` 文で規定されるループ命令においては、ポインタレジスタ r_0 の内容が対応の A L U ユニットに転送され (ロードされ) て Xレジスタに格納され、次いで、ポインタレジスタ r_1 に格納されるポインタ値が示すメモリセルのデータが対応の A L U ユニットへ転送されて Xレジスタの格納値と加算される (Cレジスタの格納値と合わせて)。加算結果が、ポインタレジスタ r_2 のポインタが示すアドレス位置に格納される。この命令列において “ r_0+ ”、“ r_1+ ” および “ r_2+ ” は、この命令実行後、ポインタレジスタ r_0 、 r_1 および r_2 のポインタが 1 増分されることを示す。

30

【0279】

行番号 3 において、このループ命令時に実行される命令列の末尾が示される。

この `for { }` のループ命令が完了し、データビット列について加算処理が完了すると、行番号 4 において、Cレジスタの格納値が、Xレジスタに転送され、次いで、このXレジスタの格納値が、ポインタレジスタ r_2 が指定するアドレス位置に格納される。この処理により、加算結果のキャリが格納される。

40

【0280】

図 4 2 は、図 4 1 に示す加算操作を概略的に示す図である。まず演算数 a 、 b および c のエントリ E R Y の格納領域の最下位ビット位置 a_s 、 b_s および c_s が、それぞれポインタレジスタ r_0 、 r_1 および r_2 のポインタにより指定される。次いで、このポインタレジスタ r_0 、 r_1 および r_2 のポインタが示すメモリセルのデータ a_i および b_i が読出されて加算され、その加算結果が、ポインタレジスタ r_2 が示すメモリセル位置に格納される。演算数 a および b が 3 ビットデータの場合、 $i = 0 \sim 2$ において、加算、およびストアが実行され、最終的に、Cレジスタの格納値がXレジスタを介してポインタレジスタ r_2 の指定するビット位置 $(c_s + 3)$ に格納される。

50

【0281】

この演算命令“alu.op.adc@r1+”により、このALUユニットにおいてALU回路（算術論理演算回路）の実行内容を加算に設定することができる。

【0282】

図43は、演算数aおよびbの減算（ $a - b$ ）を行ない、減算結果cを生成する減算プログラムの一例を示す図である。以下、図43を参照して、2項減算処理について説明する。

【0283】

まず、行番号0において、MレジスタおよびCレジスタの初期設定が、加算演算処理時と同様に行なわれる。

【0284】

行番号1において、加算演算時と同様に、演算数のエントリ内のアドレスの初期設定が行なわれ、ポインタレジスタr0、r1およびr2に、各対象演算数a、bおよびcの最下位ビット位置が設定される。

【0285】

行番号2および行番号3において、ループ演算命令が、加算演算実行プログラムと同様に指定される。命令“alu.op.sbb@r1+”により、演算数aから演算数bを減算する処理が実行される。ロード命令“mem.ld”およびストア命令“mem.st”は、加算時と同様であり、演算データのALUユニットへの転送および減算結果のメモリセルマットのc[i]への格納が実行される。

【0286】

行番号3においてループ演算命令の内容の末尾が指定される。

行番号4において、行番号2および3の指定するループ命令の完了後（演算数aおよびbの全ビットについての減算が完了後）、Cレジスタの内容がXレジスタに転送され、次いで、Xレジスタの内容がポインタレジスタr2が指定するメモリ位置に格納されて、ポローが格納される。

【0287】

減算処理の場合の各ビットの流れとしては、図42に示す加算演算において“加算”に代えて、“減算”が行なわれればよく、ビットの流れは同じである。

【0288】

図44は、乗算 $a \cdot b = c$ を行なう乗算プログラムの一例を示す図である。以下、図44を参照して、2項乗算演算処理について説明する。

【0289】

まず、行番号0において、ポインタレジスタr2およびr3に、定数asおよびcsが設定される。この行番号0に挙げる初期設定時においては、被乗数aおよび乗算結果cの領域の初期設定が行なわれ、乗数bの領域の設定はまだ行なわれない。

【0290】

行番号1において、for文において、被乗数aの格納領域範囲のビット幅だけ乗算を繰返すことが指定される。“a_bit_count”は、被乗数aのビット幅を示す。

【0291】

行番号2の関数文において、ポインタレジスタr2の指定する被乗数ビットa[j]が転送されてXレジスタに格納される。次いで、このXレジスタに格納された被乗数ビットa[j]が、マスクレジスタ（Mレジスタ）に格納される（被乗数ビットa[j]が“0”のときに乗算を行なう必要がないため、乗算を停止するためである。）

行番号3の命令により、ポインタレジスタr3のポインタがポインタレジスタr0にコピーされ、次いで、ポインタレジスタr1に、定数bsが設定され、乗数bの初期アドレスが設定される。

【0292】

行番号4において、Cレジスタのクリアが行なわれる。

行番号5において、for文により、乗数bに対する繰返し処理が指定される。“b_

10

20

30

40

50

bit_count”は、乗数 b のビット幅を示す。

【0293】

行番号6における関数文においては、ポインタレジスタ r0 のポインタが指定するメモリセルデータ、すなわち乗算結果が X レジスタへ転送される（ロードされる）。次に、ポインタレジスタ r1 が指定する乗数ビット b [i] の ALU ユニットへの転送が行われ、M レジスタの格納値が 1 のときに、X レジスタの乗算結果 c と乗数 b の対応のビット b [i] との加算が行なわれる。この加算演算命令は、M レジスタ（マスクレジスタ）の格納値が “ 0 ” のときには行なわれない。この処理により、乗算 a [j] × b [i] が実現され、この乗算結果がそれまでの部分積と加算される。

【0294】

この加算結果が、ポインタレジスタ r0 が示す位置に転送されて格納され、ポインタレジスタ r0 のカウンタが 1 増分される。行番号6の関数文の命令が、行番号5の for 文の条件が満たされるまで、すなわち、乗数 b の全ビットについて、繰返し実行される。この加算処理により、1つのビット a [j] についての部分積生成とそれまでに生成された部分積との加算が実行される。

【0295】

1つの乗数 b の全ビットについての処理が完了すると、行番号8において、C レジスタの格納値が X レジスタに格納され、ポインタレジスタ r0 が指定するアドレス位置に、この X レジスタに転送されたキャリが格納される。これにより、部分積の加算演算処理が完了する。

【0296】

次いで、行番号9において、ポインタレジスタ r3 のポインタが 1 増分され、次の桁の乗数が指定される。行番号2から行番号9の演算処理が、被乗数 a の各ビットについて繰返し実行される。これらの一連の処理により、ビットシリアルに乗算を行なうことができる。

【0297】

図45は、図44に示す乗算プログラム実行時のビットの流れを模式的に示す図である。図45において、被乗数 a のビット a j がマスクレジスタ（M）に格納される。次いで、乗算結果ビット c j が読出されて X レジスタに格納され、また乗数ビット b i が読出されて、加算が選択的に行なわれる。この加算時において、マスクレジスタ（M レジスタ）に格納された被乗数ビット a j が “ 1 ” のときに、乗算結果ビット c j と乗数ビット b i との加算が行なわれる。被乗数ビット a j が “ 0 ” のときには、この加算は行なわれず、X レジスタには乗算結果ビット c j が維持される。したがって、この加算結果は、 $c_j + a_j \cdot b_i$ を示しており、この加算結果が元のビット位置 c j に格納される。この処理が、乗数 b の全ビットについて繰返し実行される。したがって、乗数 b と被乗数ビット a j の部分積が求められて、その部分積結果が対応の桁の部分積ビットに加算される。したがって、被乗数 a の各ビット毎に部分積生成して、それまでの部分積とを加算する処理が繰返される。

【0298】

図46は、除算 $a / b = c \dots d$ を行なう際のエントリのアドレスの割当を概略的に示す図である。被除数 a の開始アドレス a s がポインタレジスタ r0 により指定され、余り d の格納領域の開始アドレス d s が、ポインタレジスタ r1 に格納される。除数 b および商 s は開始アドレスが、それぞれ、b s および c s である。

【0299】

図47は、この除算を行なうプログラムの一例を示す図である。以下、図47を参照して、除算プログラムの演算内容について説明する。

【0300】

図47において、行番号0の命令により、単位 ALU 回路におけるマスクレジスタ（M レジスタ）がセットされ、対応の ALU 回路が演算可能状態に設定される。また、ポインタレジスタ r0 および r1 に、それぞれ、演算数 a および b の開始アドレス a s および b

10

20

30

40

50

s が設定される。

【0301】

行番号1において、繰返し文 (for文) が記述され指定され、余りの初期設定が行なわれる。すなわち、ポインタレジスタ r0 に従って、被除数 a がポインタレジスタ r1 の指定する余り格納領域に Xレジスタを介して転送されて格納される。被除数 a の全ビットについて、この動作が繰返され、初期状態において、余り d として、被除数 a が設定される。この余り格納領域は、被除数 a の上位ビット領域にビット幅拡張されて、そのビット幅が十分に大きくされており、このビット幅拡張された領域に、ビット幅調整された被除数が格納される。

【0302】

行番号2の命令において、ポインタレジスタ r2 に、商 c の開始アドレス cs と商 c のビット幅より1小さい数 (bit_count - 1) との和が設定される。これにより、ポインタレジスタ r3 には、商 c の格納領域の最上位アドレスが設定される。この行番号2の命令において、同様、ポインタレジスタ r2 に、余り d の開始アドレス ds と余り d のビット幅より1小さい値 (bit_count - 1) との和が設定される。これにより、ポインタレジスタ r2 に、初期値として、最初の被除算対象ビットを格納する領域の最下位アドレスが設定される。

【0303】

行番号3において、繰返し文 (for文) が記述される。この行番号3の繰返し文に続いて、行番号4から行番号7までの命令が、繰返し関数として規定される。

【0304】

まず、行番号4において、マスクレジスタ (Mレジスタ) がセットされ、また、Xレジスタがクリアされる。このXレジスタのクリア値が、ポインタレジスタ r3 の規定するアドレス領域、すなわち商 c の最上位ビット位置に格納される。これにより、商の初期化 (クリア) が実行される。

【0305】

行番号5の命令により、ポインタレジスタ r2 の内容が、ポインタレジスタ r0 に格納される。次いで、ポインタレジスタ r1 に、除数の開始アドレス bs が設定され、また、Cレジスタがクリアされる。

【0306】

行番号6において、再び、繰返し文が記述され、繰返し関数として、行番号7の命令が規定される。すなわち、ポインタレジスタ r0 が指定するアドレスのメモリセルのデータがXレジスタに格納され、このポインタレジスタ r0 のポインタが1増分される。次いで、ポインタレジスタ r1 が指定するアドレスのメモリセルデータが、Xレジスタに格納されたデータから減算される。この処理が繰返し実行される。

【0307】

この減算が完了すると、次いで、行番号9の命令により、Cレジスタの内容が、Xレジスタに転送される。このXレジスタの格納値が反転され、Mレジスタにその反転値が格納される。この演算により、除数 b と最初の被除数との大小が判定される。

【0308】

行番号10において、ポインタレジスタ r2 の内容が、再び、ポインタレジスタ r0 にコピーされ、またポインタレジスタ r1 に、再び、乗数 b の開始アドレス bs が初期設定されて、Cレジスタがクリアされる。次の処理の準備が行われる。

【0309】

行番号11において再び繰返し文が指定され、ポインタレジスタ r0 の指定するアドレスのメモリセルデータから、ポインタレジスタ r1 が規定するメモリセルのデータが減算される。このとき、ポインタレジスタ r1 のポインタが1増分される。この演算結果がXレジスタに格納され、この減算結果が、ポインタレジスタ r0 が規定するメモリセルアドレスの位置、すなわち元の読出位置に格納され、ポインタレジスタ r0 のポインタが1増分される。この動作が、繰返し実行される。

10

20

30

40

50

【0310】

行番号14において、ポインタレジスタr2の値を1減分し、行番号15の命令により、Xレジスタに1を格納し、このXレジスタに格納された値をポインタレジスタr3が指定するメモリセル位置に格納し、このポインタレジスタr3の値が1減分される。

【0311】

行番号16において行番号1の指定する繰返し文の関数の完了が規定されており、したがってこの行番号2から15に示す処理が、繰返し実行される。

【0312】

したがって、この図47に示す除算プログラムにおいても、ビットシリアル態様で被除数から除数を順次減算し、その減算を、選択的に、除数と被除数の大小関係に応じて実行することにより、除数ビットを生成することができる。また、余りdの領域に、被除数を格納し、この余りの領域の演算開始位置を順次減分して下位ビット方向へシフトさせることにより、除算時の被除数の桁下げを行って、順次被除数から除数を減算して、商として1が立つかを決定する。この操作を繰返すことにより、除算完了時に、余りを確実に求めることができる。

10

【0313】

図48は、図47に示す除算プログラム実行時のデータの流れを示す図である。以下、図48を参照して、具体的に除算処理について説明する。

【0314】

図48(A)に示すように、行番号0の命令文により、マスクレジスタ(Mレジスタ)に“1”が設定され、ポインタレジスタr0が、被除数aの最下位ビットアドレスasを指定する。また、ポインタレジスタr1は、余りdの格納領域の最下位ビットアドレス位置dsを指定する。

20

【0315】

行番号1の命令により、ポインタレジスタr0およびr1を順次増分してメモリロード/ストア動作を実行することにより、被除数aが、剰余格納領域にコピーされる。この剰余格納領域のビット幅は、被除数aのビット幅よりも大きい(被除数aおよび除数bのビット幅の和以上のビット幅が準備される)。

【0316】

この剰余領域に被除数aを下位ビット領域にコピーすることにより、被除数aの上位ビットが拡張され、ビット幅調整された被除数から除数を順次減算して、商を求める準備が行なわれる。

30

【0317】

次いで、行番号2の命令群により、ポインタレジスタr3に商格納領域の最上位ビット位置アドレスが設定され、またポインタレジスタr2が、剰余格納領域における被乗数aの最上位ビット位置を指定する状態に設定される。

【0318】

次いで、図48(B)に示すように、行番号4の命令群により、マスクレジスタ(Mレジスタ)が再び、“1”に設定され、Xレジスタがクリアされ、“0”を格納する状態に設定され、このXレジスタの格納値が、商格納領域の最上位ビット位置に格納され、前の演算サイクル時における商のクリアが行なわれる。

40

【0319】

次いで、このポインタレジスタr0およびポインタレジスタr2のポインタを転送し、剰余格納領域における被除数aの最上位ビット位置を指定する。この状態で、ポインタレジスタr0およびr1のポインタを順次増分して、減算動作を実行し、その減算結果が、XレジスタおよびCレジスタに格納される。この操作は、被除数aの最上位ビットamから除数bのビット幅分上位のビットで構成される値から除数bを減算する操作に対応する。すなわち、桁合わせされた被除数の上位ビット側から除数bを減分する操作が実行される。

【0320】

50

次いで図 4 8 (C) に示すように、商 c の最初のビットについての比較ループが実行された後に、行番号 9 の命令群により、Cレジスタの内容がXレジスタに転送され、このXレジスタの格納値が反転 (NOT) され、反転値がMレジスタに転送される。Cレジスタの格納値が “ 1 ” の場合には、ポローが発生しており、除数 b の方が、大きく、商 c の最上位ビットに 1 を立てることができない状態を示す。Cレジスタの格納値が 0 の場合には、差分値が正であることを示しており、この場合、Mレジスタ (マスクレジスタ) に 1 が格納される。マスクレジスタ (Mレジスタ) が “ 0 ” を格納しているときには、指定された命令は実行されない。マスクレジスタ (Mレジスタ) の格納値が “ 1 ” のときに、指定された命令に従った演算処理が実行される。すなわち、商として 0 が立つか 1 が立つかを、マスクレジスタ (Mレジスタ) の格納値により決定する。

10

【 0 3 2 1 】

次いで、図 4 8 (D) に示すように、行番号 1 0 および 1 1 の命令群により、再び被除数 a の最上位ビット a_m を最下位ビットとする数から除数 b の減算処理が行なわれ、この減算結果が、Xレジスタに格納されかつ上位領域の元の領域に格納される。この減算処理は、ポインタ r_1 および r_0 (ポインタ r_2 のポインタ値が転送されている) を順次増分することにより行なわれる。この減算処理は、マスクレジスタ (Mレジスタ) の格納値が “ 1 ” のときに行なわれ、マスクレジスタ (Mレジスタ) の格納値が “ 0 ” のときには、この減算処理は実行されない。商として 0 が立つ場合には、この減算処理を行う必要がなく、商 c の対応のビットに 0 を格納することが要求される。この不必要な処理についても、分岐を行わずに命令が仮想的に実行されるのは、他のエントリでの除算において 1 が立つ可能性があり、全エントリにおいて並行して除算処理を実行する必要があるためである (コントローラから共通の制御信号が各エントリに対して生成される) 。

20

【 0 3 2 2 】

次いで、図 4 8 (E) に示すように、減算処理が完了すると、行番号 1 4 の命令に従ってポインタレジスタ r_2 のポインタが 1 減分され、次いで、Xレジスタに 1 が設定され、ポインタレジスタ r_3 のポインタが示す位置に “ 1 ” が格納される。この処理は、Mレジスタが 1 の場合に実行され、Mレジスタ (マスクレジスタ) の格納値が 0 の場合には格納されず、商 c の格納領域のポインタレジスタ r_3 の指定する位置には “ 0 ” が維持される。

【 0 3 2 3 】

これにより、ポインタレジスタ r_3 のポインタが 1 減分され、次の商のビット位置が指定される。

30

【 0 3 2 4 】

以降、上述の処理を繰返すことにより、最終的に、図 4 8 (F) において、ポインタレジスタ r_3 が商 c の最下位ビット c_s を指定し、またはポインタレジスタ r_0 が、剰余格納領域における最下位ビット d_s を指定する状態に設定される。これにより、減算処理を繰り返し実行することにより、商 c の最下位ビットについての減算結果が求められる。剰余格納領域においては、被除数 a と除数 b の減算結果に基づいた減分値が格納される (Mレジスタの格納値が 1 の場合) 。

【 0 3 2 5 】

剰余領域の被除数 a が除数 b よりも小さい場合には、Mレジスタの格納値は “ 0 ” となるため、最終的に商 $c = 0$ 、剰余 $d = a$ なる演算結果が求められる。

40

【 0 3 2 6 】

この ALU ユニットにおいて、レジスタを複数個設け、これらのレジスタを用いることにより、除算処理を、ビットシリアル態様で実現することができる。これにより、複数のデータに対する除算処理を並列に実行することができ、各エントリにおける除算内容が、商に 1 が立つ場合および 0 が立つ場合においても、その動作演算サイクル数は同じであり、並列除算処理が実現することができる。

【 0 3 2 7 】

以上のように、この発明の実施の形態 1 1 に従えば、演算処理ユニット群において各単

50

位 A L U 回路ブロック（演算処理ユニット）にマスクレジスタ、キャリレジスタ、および X レジスタを設け、演算回路の演算処理については、プログラム命令に従ってコントローラによりその処理を設定することにより、ビットシリアル態様で大量のワードに対して並列処理を行なうことができる。

【 0 3 2 8 】

なお、コントローラの構成としては、プログラム命令をデコードし、そのデコード結果に従ってメモリセルマト（主演算回路）のメモリセル選択および書込／読出の制御信号を生成し、また A L U ユニットの論理演算処理回路の論理演算内容を、指定された演算状態を実現するようにレジスタ制御信号および演算器選択信号を生成すればよく、また、アドレス算出は、汎用レジスタおよびポインタレジスタを用いて実行することができる。

10

【 0 3 2 9 】

[実施の形態 1 2]

図 4 9 は、この発明の実施の形態 1 2 に従う単位 A L U 回路ブロック（A L U ユニット）3 4 の構成を概略的に示す図である。図 4 9 においては、A L U ユニット 3 4 は、算術演算論理回路（A L U）5 0、X レジスタ 5 4 および C レジスタ 5 6 に加えて、Y レジスタ 2 0 0 と、Y a レジスタ 2 0 1 と、D レジスタ 2 0 2 と、D レジスタ 2 0 2 の格納値に従って Y レジスタ 2 0 0 および Y a レジスタ 2 0 1 の格納値の一方を選択して算術演算論理回路 5 0 へ転送するセレクタ（S E L）2 0 3 と、Z レジスタ 2 0 4 とを含む。

【 0 3 3 0 】

この Z レジスタ 2 0 4 は、算術演算論理回路（A L U）、X レジスタ 5 4 および C レジスタ 5 6 からのデータを受けて、別エントリの X レジスタまたはメモリセルマト 3 0 の対応のエントリへデータを転送する。また、X レジスタ 5 4 は、他エントリのレジスタとデータを転送することができる。

20

【 0 3 3 1 】

A L U ユニット 3 4 は、さらに、F レジスタ 2 0 5 と、F レジスタ 2 0 5 の格納値に従って X レジスタ 5 4 の格納値を選択的に算術演算論理回路 5 0 へ転送するゲート回路 2 0 6 と、定数値を格納する N レジスタ 2 0 7 と、算術演算論理回路 5 0 および Z レジスタ 2 0 4 の活性／非活性を制御するマスクビットを格納する V レジスタ 2 0 8 を含む。V レジスタ 2 0 8 は、先の実施の形態 1 1 のマスクレジスタ（M レジスタ）と同様の機能を実現する。

30

【 0 3 3 2 】

この図 4 9 に示す A L U ユニット 3 4 の構成においては、レジスタ回路の数が、実施の形態 1 1 に比べて増加される。これらの増加したレジスタ回路を効果的に利用して、乗算処理を、2 次のブースアルゴリズムに従って実行する。2 次のブースアルゴリズムは、生成される部分積の個数を半減する。被乗数を X、乗数を Y、積を Z とすると、積 Z は、次式（1）で表わされる。

【 0 3 3 3 】

【 数 1 】

$$Z = X \cdot \sum_{j=0}^{(n-1)/2} (y_{2j-1} + y_{2j} - 2 \cdot y_{2j+1}) \cdot 2^{2j}$$

40

$$Y = (y_n, \dots, y_0) \quad \dots(1)$$

【 0 3 3 4 】

上式（1）から、乗数 Y の隣り合う 3 ビットを同時に見ることにより、被乗数 X との乗算により生成される部分積の個数を半減することができる。また、上式（1）の括弧の中の値は、0、± 1、± 2 の間で変化するため、加算されるべき部分積は、± 2 · X · 2^j、± X · 2^{2j}、0 のいずれかとなる。2 倍演算は、1 ビット左シフトにより実現するこ

50

とができる。負の演算は、2の補数値を加算することにより実現される。

【0335】

図50は、2次のブースアルゴリズムに従う部分積生成の手順を示す図である。 $X \cdot 2^j$ については、対応の3ビット $y(2j+1)$ 、 $y(2j)$ 、および $y(2j-1)$ がすべて0であるかすべて1の場合には、上式(1)から0であるため、シフトアップは不要であり、0が格納される(演算は行なわない)。ここで、乗数ビットの下付の添え字を括弧内の数字で示す。

【0336】

乗数ビット $y(2j+1)$ が0のときに、乗数ビット $y(2j)$ または $y(2j-1)$ の一方が1の場合には、被乗数ビット $X \cdot 2^j$ が1倍されるため、元のビット位置に格納する(2jビットシフトアップ)。

10

【0337】

乗数ビット $y(2j+1)$ が0であり、乗数ビット $y(2j)$ および $y(2j-1)$ が共に1の場合には、この被乗数ビット $X \cdot 2^j$ が2倍され、1ビットさらにシフトアップされるため、(2j+1)ビット分、そのビット位置がシフトアップされる。

【0338】

乗数ビット $y(2j+1)$ が1であり、乗数ビット $y(2j)$ および $y(2j-1)$ が共に0の場合には、-2倍となるため、(2j+1)ビットシフトアップし、かつその2の補数値を求めるかまたは2の補数値を先に求めてから(2j+1)ビットシフトする。

【0339】

乗数ビット $y(2j+1)$ が1であり、乗数ビット $y(2j)$ または $y(2j-1)$ のいずれかが1の場合には、被乗数 X が-1倍されるため、2jビットだけ乗算結果をシフトアップしかつその2の補数値を求める(または、乗算結果の2の補数値を2jビットシフトアップする)。

20

【0340】

図51は、図50に示す部分積生成手順を模式的に示す図である。被乗数 X に対し、乗数ビット $y(2j-1)$ 、 $y(2j)$ および $y(2j+1)$ のデコード結果を乗算して部分積を生成する。この場合、3ビットの乗数の値に応じて、被乗数 X に対する係数は、0、 ± 1 、 ± 2 のいずれかとなる。

【0341】

乗数ビット $y(2j)$ 桁に対応する部分積を生成するため、この被乗数 X は、係数 ± 1 の場合には、2j桁シフトし、係数 ± 2 の場合には、さらに、1桁上位ビット方向にシフトする。2次のブースアルゴリズムに従って、被乗数 X をシフトすることにより、部分積 P を生成することができる。

30

【0342】

図52は、この2次のブースアルゴリズムに従う部分積生成の具体例を示す図である。図52においては、被乗数 a が(0111)であり、乗数 b が(0110)である。2次のブースアルゴリズムに従って、乗数ビットの組においては、偶数ビット($y(2j)$)が、その中心ビットとして利用される。したがって、乗数 b の第0ビット $b[0]$ を乗数ビット $y(2j)$ と置く。このとき、乗数ビット $y(2j-1)$ は0に設定される。この場合には、図50に示す表から、-2倍の演算処理を行なうため、被乗数 a を1ビットシフトし、その2の補数値を求める。これにより、(10010)が、部分積として算出される。乗算結果のビット位置の調整のために、常時ビット方向に符号拡張が行われ、上位ビットに“1”が設定される。

40

【0343】

次の部分積生成においては、乗数ビット $b[2]$ が、乗数ビット $y(2j)$ として用いられる。したがって、この場合では、乗数 a を2倍することにより、部分積が求められ、 j が1であるため、3ビット左シフトさせることにより、部分積が得られる。これらの部分積を加算することにより、乗算結果 $Z = (00101010)$ が求められる。これにより、 $a \times b = 7 \times 6 = 42$ が求められる。

50

【0344】

この2次のブースアルゴリズムの場合、4ビットの乗算を行なう場合には、部分積計算が2回であり、各ビットについて部分積を算出する場合に比べて、大幅に部分積算出回数を低減することができる。この2次のブースアルゴリズムに従う乗算を、図49に示すALUユニット34を用いて実現する。以下、この2次のブースアルゴリズムを実行するための演算命令を定義する。

【0345】

図53は、この発明の実施の形態12におけるレジスタに対する操作を表わすレジスタ命令を一覧にして示す図である。この図53においては、実施の形態11のレジスタ命令に加えて、さらに、1命令で2増分する操作を示す命令“reg.inc2 rx”が準備される。この命令“reg.inc2 rx”は、ポインタレジスタrxのポインタを2増分する命令である。他のレジスタ命令は、先の実施の形態11において図35を参照して説明したレジスタ命令と同じである。

10

【0346】

図54は、ALUユニットに含まれるXレジスタ、Vレジスタ、Nレジスタ、CレジスタおよびFレジスタに対する操作命令を一覧して示す図である。

【0347】

命令“alu.set. R”は、レジスタR(Xレジスタ、Vレジスタ、およびNレジスタ)に“1”をセットする命令である。

【0348】

命令“alu.clr. RR”は、レジスタRR(Xレジスタ、Cレジスタ、およびFレジスタ)をクリアする(0をセットする)命令である。

20

【0349】

これらのセット/クリア命令は、先の実施の形態11のALU命令のセット/クリア命令と同様である。しかしながら、本実施の形態12においては、Xレジスタ、Vレジスタ、Nレジスタがセット可能であり、またXレジスタ、CレジスタおよびFレジスタがクリア可能である。

【0350】

図55は、ALUユニットに含まれるレジスタに対するレジスタ間転送命令を一覧にして示す図である。

30

【0351】

この命令“alu.copy. R U”は、レジスタRの内容を、レジスタUへコピーする操作を指令する。この図55に示すコピー命令も、先の実施の形態11のレジスタ間転送命令と、単に利用されるレジスタの命名が異なるだけであり、操作内容は同様である。

【0352】

図56は、この発明の実施の形態12におけるALU命令のうちロード/ストア命令を一覧にして示す図である。

【0353】

命令“mem.ld. R@rx”は、ポインタレジスタrxの指定するアドレスのメモリセルデータAj[rx]をレジスタR(Xレジスタ、Yレジスタ)へ格納する命令である。

40

【0354】

命令“mem.st@rx”は、Zレジスタの格納値を、ポインタレジスタrxが指定するメモリセルアドレスAj[rx]へ格納する命令である。このストア命令は、Vレジスタの格納値が“1”であり、対応のALUユニットがイネーブル状態に設定されるときに実行される。マスクレジスタ(Vレジスタ)Vがクリア状態のときには、このストア動作は実行されない。

【0355】

図57は、エン트리間のデータ移動を行なう命令を一覧にして示す図である。

50

命令“`ecm.mov.n n`”は、定数 n 離れたエントリ $j + n$ のZレジスタの格納値がエントリ j のXレジスタに移動される。このエントリ間データ転送時には、サイクリックに転送先が決定される（最大エントリ番号を超えると最小エントリ番号のエントリに戻る）。

【0356】

命令“`ecm.mov.r rn`”は、レジスタ r_x の格納値 r_n 離れたエントリ $j + r_n$ のZレジスタの格納値がエントリ j のXレジスタに移動される。この移動時においても、転送先は、サイクリックに決定される。

【0357】

このレジスタ設定値 r_n に従うエントリ間データ転送時、用いられるポインタレジスタは、 r_0 から r_3 の4つのポインタレジスタの格納値のいずれかにより設定される。

【0358】

このエントリ間データ転送時には、ZレジスタからXレジスタへのデータ転送が行なわれる。

【0359】

図58は、演算処理ユニット（ALUユニット）における算術演算を規定する命令を一覧にして示す図である。

【0360】

命令“`alu.op.adc`”は、ポインタレジスタ r_x が指定するメモリアドレスのデータをYレジスタに格納し、このYレジスタの格納値とXレジスタに格納された値との全加算を行なう命令である。加算結果（Sum）は、Zレジスタに格納され、キャリは、Cレジスタに格納される。この加算演算は、NレジスタおよびVレジスタが共にセットされているときに実行される。

【0361】

命令“`alu.op.sbb`”は、ポインタレジスタ r_x に指定されているメモリアドレスのデータをYレジスタに格納し、このYレジスタに格納された値とXレジスタに格納された値との減算を行なう命令である（ $Y - X$ ）。減算結果がZレジスタに格納され、ボローがCレジスタに格納される。この減算命令も、Nレジスタ207およびVレジスタ208が共にセットされているときに実行される。

【0362】

図59は、ALU命令のうちの2次のブースアルゴリズム実行に関連する算術演算命令を一覧にして示す図である。

【0363】

命令“`alu.op.booth`”は、2次のブースアルゴリズムにおける条件分岐に必要な値（ $y(2j + 1)$ 、 $y(2j)$ 、 $y(2j - 1)$ ）=（Y, X, F）の格納値を用いて2次のブースアルゴリズム実行に必要な条件分岐レジスタNレジスタおよびVレジスタの値を決定する。このブース命令“`alu.op.booth`”の実行前に、ロード命令を用いて2ビットの乗数がXレジスタ54およびYレジスタ200にそれぞれ格納される。これらの処理は、マスクレジスタ（Vレジスタ）208がセットされているときに実行される。

【0364】

Nレジスタには、乗算によりシフトアップを行なうか否かを示す情報が設定される。Dレジスタ202には、 $(2j + 1)$ ビットシフトするかの情報が格納される。Yレジスタの値が、Fレジスタ205に格納される。すなわち、Nレジスタにおいては、Yレジスタの格納値 $y(2j + 1)$ が“1”のときには、XレジスタおよびFレジスタの格納値（ $y(2j)$ ）および $y(2j - 1)$ の少なくとも一方が0のときに“1”がセットされ、また、Yレジスタ200の格納ビット $y(2j + 1)$ が0のときには、XレジスタおよびFレジスタに格納されたビット値 $y(2j)$ および $y(2j - 1)$ の一方が“1”のときに、このNレジスタに“1”がセットされ、シフトアップが指定される。

【0365】

10

20

30

40

50

Dレジスタは、Yレジスタの格納値 $y(2j+1)$ が0でありかつXレジスタおよびFレジスタの格納値 $y(2j)$ および $y(2j-1)$ が共に0であるか、またはYレジスタの格納値が1のときにXレジスタおよびFレジスタの格納値が共に0のときに、“1”に設定される。このDレジスタの格納値は、 $(2j+1)$ ビットのシフトアップを指定する。このYレジスタの内容をFレジスタへ転送することにより、乗数ビット $y(2j+1)$ を、 j が1増分されたときの次の演算時に、乗数ビット $y(2j-1)$ として利用することができる。

【0366】

命令“alu.op.exe”は、この2次のブースアルゴリズムの実行命令であり、DレジスタおよびFレジスタに格納値に従って条件分岐を行なう。

10

【0367】

Dレジスタの格納値が1の場合には、Yaレジスタの値をセレクタ203により選択する。Dレジスタ202の格納値が0のときには、Yレジスタの格納値が選択される。この実行命令（EXE命令）において、Fレジスタの格納値が0の場合には加算命令となり、Fレジスタの格納値が1の場合には減算命令となる。

【0368】

この実行命令“alu.op.exe”の有効時、Fレジスタ205の格納値に従って図49に示すゲート回路206が、Xレジスタ54の格納値の反転または非反転を行なう。ブース命令実行時においては、このゲート回路206は、Xレジスタ54およびFレジスタ205の格納値の相補値 \bar{X} 、 $\bar{!X}$ および F 、 $\bar{!F}$ を生成する。

20

【0369】

ゲート回路206の演算処理内容は、コントローラ含まれる命令デコーダからの制御信号（ALU制御）に基づいて決定される。

【0370】

図60は、この図58に示すブース命令実行時の各レジスタ、すなわちYレジスタ200、Xレジスタ54、Fレジスタ205、Dレジスタ202およびNレジスタ207の格納値およびその対応の制御内容（部分積生成手順）を一覧にして示す図である。

【0371】

上述のように、Yレジスタ200、Xレジスタ54およびFレジスタ205に、それぞれ乗数ビット $y(2j+1)$ 、 $y(2j)$ 、 $y(2j-1)$ がセットされる。これらのYレジスタ、XレジスタおよびFレジスタの格納値に従ってブース命令“alu.op.booth”を実行することにより、Dレジスタ202およびNレジスタ207に、0または1がセットされる。このブース命令により、被乗数Xに対する部分積を算出する準備が完了する。

30

【0372】

Fレジスタの値は、DレジスタおよびNレジスタの格納値との組合せで、部分積生成時に乗数を補数にするか否かの判定に用いられる。また、ブースアルゴリズム実行時に、Fレジスタの格納値に従って、加算および減算を切換えることにより、部分積の選択的な補数生成を行なうことができる（減算操作は、補数の加算と同じである）。

【0373】

また命令“alu.op.exe”は、ブースアルゴリズム乗算以外においても適用用途が存在し、Dレジスタ202の格納値に従って加算および減算のいずれかを選択的に実行することができる。この実行命令“alu.op.exe”は、加算命令および減算命令を包含した命令である。

40

【0374】

また、Yaレジスタ201を用いることにより、乗数のシフト動作が実現される。Yaレジスタ201には、ブース命令の実行時、前回ロードされたYレジスタ200の格納値がコピーされている（EXE命令における $Y_a = Y_j$ ）。したがって、このYaレジスタ201の初期値を0から開始すれば、Yレジスタ、Xレジスタ、およびYaレジスタの格納する3ビットにより、2ビット乗数をロードして1ビット乗数をシフトした状態を作る

50

ことができる。すなわち、(y₁, y₀, 0)から、ビットy₁をYレジスタに格納することにより、次のブース命令の実行によるロード時に(y₃, y₂, y₁)の3ビットの組を生成することができる。

【0375】

図61は、ALU命令のうちの論理演算を行なう命令を一覧にして示す図である。

命令“alu.op.and”は、ポインタレジスタr_xのポインタが指定するアドレスのメモリセルデータをYレジスタに格納し、このYレジスタの格納値とXレジスタの格納値に対し論理積演算を行ない、その論理積演算結果をZレジスタに格納する操作を指定する。Vレジスタ(マスクレジスタ)がセットされていないときには、この論理積演算(AND演算)は実行されない。

10

【0376】

命令“alu.op.or”は、ポインタレジスタr_xのポインタが指定するアドレスのメモリセルデータをYレジスタに格納し、このYレジスタの格納値とXレジスタに格納されている値との論理和演算を行なって、論理和演算結果をZレジスタに格納する命令である。この論理和演算命令は、マスクレジスタ(Vレジスタ)がセットされているときに実行される。

【0377】

命令“alu.op.exor”は、ポインタレジスタr_xのポインタが指定するメモリアドレスのデータをYレジスタに格納し、このYレジスタに格納されたデータビットとXレジスタのビットとの排他的論理和演算を行ない、その演算結果をZレジスタに格納する操作を指定する。この排他的論理和演算(EXOR演算)も、Vレジスタがセットされたときに行なわれ、Vレジスタがクリア状態のときには実行されない。

20

【0378】

命令“alu.op.not”は、Xレジスタの格納値を反転し、その反転結果をZレジスタに格納する操作を指定する。この反転命令も、Vレジスタがクリア状態のときには実行されない。

【0379】

命令“alu.op.LT”は、Cレジスタの格納値に従ってNレジスタを1にセットまたは0にクリアする命令である。Cレジスタの格納値が1のときにNレジスタが0にクリアされる。

30

【0380】

2次のブースアルゴリズムに従って乗算を行なう操作を、これらの命令を用いて記述したプログラムを図62に示す。以下、図62を参照して、2次のブースアルゴリズムに従う乗算操作について説明する。

【0381】

まず、行番号0の命令により、マスクレジスタ(Vレジスタ)がセットされ、演算の実行を指定される。

【0382】

行番号1の命令文により、ポインタレジスタr₂およびr₃に、それぞれ、乗数bの開始アドレスおよび乗算結果cを格納する領域の開始アドレスc_sがセットされる。また、Fレジスタがクリアされ、“0”が格納される。

40

【0383】

行番号2において、繰り返し文が記述され、被乗数aのビット幅が決定され、この繰り返し文の実行時に、jが2倍される。

【0384】

行番号3において、ポインタレジスタr₂に設定されたデータビットがXレジスタに格納され、またポインタレジスタr₂が指定するメモリセルのデータが、Yレジスタに格納される。このとき、ポインタレジスタr₂は、命令実行時1増分されており、したがってこの行番号3の命令により、2ビットの乗数が、y(2j+1)およびy(2j)が、それぞれYレジスタおよびXレジスタに格納される。

50

【0385】

行番号4において、ブース命令が実行され、図59の操作内容に示すように、NレジスタおよびDレジスタの記憶値が設定され、またYレジスタの格納ビットがFレジスタにコピーされる。これにより、部分積生成手順が設定される。

【0386】

行番号5の命令文により、レジスタr3に格納された乗算結果cの最初のビット位置を示すアドレスがポインタレジスタr0にコピーされ、またポインタレジスタr1に被乗数aの初期アドレス(最下位ビットアドレス)asがセットされる。

【0387】

行番号6において繰返し文が記述され、乗数bについて繰返し操作が、iについてのfor文の条件が満たされるまで実行される。この乗数bについては、繰返し回数を示す定数iは、1ずつ増分する。 10

【0388】

行番号7の命令文により、ポインタレジスタr0に格納されたデータ(乗算結果値)がXレジスタに格納され、次いで、ポインタレジスタr1のポインタが指定するデータすなわち被乗数aの対応のビットがYレジスタに格納される。この状態で、ブースアルゴリズム実行命令(EXE命令)を実行し、被乗数ビットajと乗算結果ビットの加算または減算が実行され、部分積の加算が実行され、加算結果がZレジスタに格納される。この後、ポインタレジスタr0が指定するメモリセル位置に、このZレジスタに格納された加算または減算結果が格納される。 20

【0389】

行番号8において、この行番号6で規定される繰返し文の終了が示される。したがって、この関数文においては、乗数bの3ビットの組を固定して、被乗数aの部分積生成およびそれまでの部分積との加算が実行される。

【0390】

行番号9において再び繰返し文が、乗数bのビット幅について規定される。部分積の符号拡張による桁合わせの処理が行う。

【0391】

行番号10の命令文により、ポインタレジスタr0が指定するアドレス位置のデータがXレジスタに格納され、先の行番号7の命令により生成された部分積が読出される。次いで再び、2次のブースアルゴリズムに従って演算が行なわれ、部分積生成が行なわれ、再びポインタレジスタr0が指定するメモリセル位置にこの部分積生成結果が格納される。ポインタレジスタr0は、乗算結果cの格納位置を指定しており、ポインタレジスタr0のポインタを増分することにより、先の処理により生成された部分積の上位ビット位置に、符号ビットを記述する。生成される部分積のビット幅を最終的な乗算結果cのビット幅に一致させる。 30

【0392】

乗算結果cの符号拡張処理が完了すると、行番号12において、ポインタレジスタr3のポインタを2増分する。

【0393】

行番号13の関数文の末尾の記述により、被乗数aの1つのビットajについての一連の処理が完了し、次の被乗数aの1ビット上位のデータについて処理が実行される。 40

【0394】

図63は、この図62に示す符号付きブースアルゴリズム乗算プログラムが初期値の1つのエントリのアドレスを示す図である。乗算結果cを格納する領域の先頭位置(最下位ビット位置)は、アドレスcsで設定される。被乗数aは、ビット幅a__bit__countを有し、その最下位ビット位置はアドレスasで指定される。乗数bは、ビット幅b__bit__countを有し、その最下位ビット位置が、アドレスbsに設定される。

【0395】

図64に示すように、まず、図62の行番号1の命令文によりポインタレジスタr3に 50

アドレス c_s が設定され、またポインタレジスタ r_2 にアドレス b_s が設定される。

【0396】

行番号3の命令により、ポインタレジスタ r_2 の指定する乗数ビット $y(2j)$ および $y(2j+1)$ がそれぞれ X レジスタおよび Y レジスタに格納される。これにより、 F レジスタ、 D レジスタおよび N レジスタの初期値が、行番号4のブース命令により設定される。これにより、部分積について、デコード結果が指定され、0、 ± 1 、 ± 2 のいずれの演算を行なうかが設定される。

【0397】

次いで、行番号5の命令文により、ポインタレジスタ r_3 の内容がポインタレジスタ r_0 に転送されて、乗算結果を格納する領域のアドレスがポインタレジスタ r_0 に指定される。また、被乗数 a の最下位ビットアドレス a_s が、ポインタレジスタ r_1 に設定される。行番号7の命令文により、ポインタレジスタ r_0 のポインタにより、 X レジスタに先のサイクルの乗算結果ビット c_i が格納され、またポインタレジスタ r_1 のポインタに従って乗数 a のビット a_i が Y レジスタに格納される。 $Y a$ レジスタには、前のサイクルの被乗数ビット $a(i-1)$ が格納される。 D レジスタの格納内容に従って、 Y レジスタおよび $Y a$ レジスタの一方が選択され、 N レジスタが“1”のとき、 F レジスタの格納値に従って加算または減算が行なわれる。この演算結果は、この結果ビット c_i が読出されたビット位置に格納される。

10

【0398】

この $Y a$ レジスタおよび Y レジスタの選択により、 2^j ビットシフトまたは $2^j + 1$ ビットシフト操作が実現される。

20

【0399】

次に、再び、ポインタレジスタ r_0 および r_1 のポインタを増分して、 F レジスタ、 D レジスタおよび N レジスタの内容を固定して、同様の演算処理が実行され、それまでに求められた部分積に対し、新たな被乗数の加算/減算が、ビットシリアル態様で行なわれる。

【0400】

これらの部分積生成動作が完了すると、次いで行番号9からの命令に従って、乗算結果格納領域の上位ビット位置において、ポインタレジスタ r_0 が指定する位置に対し同様のブース実行命令演算が行なわれる。このとき Y レジスタには、被乗数 a の最上位ビット a_m が格納され、 $Y a$ レジスタには、次の上位ビット $a(m-1)$ が格納される。従って、先の部分積最上位ビット生成と同様の操作を行って、操作結果をポインタレジスタ r_0 が指定する位置へ再度書込む。これにより、符号拡張処理が行なわれ、上位ビット位置に0または1が順次格納される。

30

【0401】

これらの処理の完了後、図65に示すように、ポインタレジスタ r_3 のポインタが2増分され、またポインタレジスタ r_2 の値が増分され、次の2次のブースデコード動作が行なえる準備が完了する。乗数 b について、偶数ビットとその隣接奇数ビットとの組について、上述の一連の処理を実行することにより、ビットシリアル態様で、順次部分積の生成および前の部分積への加算を行って最終積を求めることができる。

40

【0402】

図62の行番号2の繰返し文に見られるように、部分積の加算処理は、乗数 b のビット幅の $1/2$ 回で完了し、乗算処理を高速で行なうことができる。

【0403】

上述の命令群は、2次のブースアルゴリズムによる乗算のみならず、通常に加減算および除算演算に対しても適用することができる。以下、各演算について説明する。

【0404】

図66は、この発明の実施の形態12に従う演算命令を用いた加算プログラムを示す図である。図66(A)において、2項加算 $(a+b)=c$ を行う。演算数 a および b および c のそれぞれの最下位ビットアドレスが、 a_s 、 b_s および c_s に設定される。

50

【0405】

図66(B)に、この2項加算を行なうプログラムを示す。この加算プログラムにおいては、用いられるレジスタの名称が異なるだけであり、先の実施の形態11と同様の演算処理が実行される。

【0406】

図67は、この発明の実施の形態12における2項減算を行なうプログラムを示す図である。図67(A)に示すように、 $(a - b) = c$ の演算を行なう。演算数a、bおよびcの最下位ビットアドレスはas、bsおよびcsである。

【0407】

図67(B)に、この減算プログラムを示す。この図67(B)に示す減算プログラムは、先の実施の形態11と同様であり、演算命令の名称が異なるだけであり、同様の減算処理を、減算命令“alu.op.sbb”に従って実行することができる。 10

【0408】

図68は、この発明の実施の形態12に従う演算命令を用いる符号なし2項乗算のプログラムを示す図である。この図68に示すプログラムにおいては、 $a \cdot b = c$ の2項乗算が行なわれる。演算数a、bおよびcのそれぞれの最下位ビットのアドレスはas、bsおよびcsである。

【0409】

この図68に示す乗算プログラムにおいても、用いられる命令の名称が異なるものの、実施の形態11と同様の処理が行なわれており、部分積の同一桁のビットを順次加算して、最終積を求めることができる。 20

【0410】

図69は、この発明の実施の形態12に従う演算命令を用いる除算プログラムの一例を示す図である。この図69に示す除算プログラムにおいては、 $a / b = c \dots d$ の演算が行なわれる。被除数a、除数b、商cおよび余りdのそれぞれの最下位ビットのアドレスは、as、bs、csおよびdsに設定される。

【0411】

この図69に示す除算プログラムにおいても、実施の形態11と同様の処理が、異なる名称のレジスタを用いて実行されており、順次被除数aから除数bを減算する処理を行なって、商および余りを求めることができる。 30

【0412】

以上のように、この発明の実施の形態12に従えば、単位ALU回路ブロック(演算処理ユニット)内に、複数のレジスタおよびゲート回路を設け、演算命令としてブース命令“alu.op.booth”およびブースアルゴリズム実行命令“alu.op.exe”を設けており、2次のブースアルゴリズムに従って乗算を行なうことができ、高速乗算を実現することができる。

【0413】

[実施の形態13]

図70は、この発明の実施の形態13に従う単位ALU回路ブロック(演算処理ユニット; ALUユニット)34の構成を概略的に示す図である。この実施の形態13においては、メモリセルマツトにおいては、1つのエントリERYが、偶数アドレスのデータビットA[2i]を格納する偶数エントリERYeと、奇数アドレスのデータビットA[2i+1]を格納する奇数エントリERYoに分割される。偶数エントリERYeおよび奇数エントリERYoの同じアドレスのデータビットに対し並列に演算処理を行なうことにより、処理の高速化を図る。 40

【0414】

ALUユニット34においては、演算処理を行なうための縦続接続される全加算器210および211が演算処理装置として設けられる。このALUユニット34における処理データおよび演算内容を設定するレジスタ、すなわちXレジスタ54、Cレジスタ56、Fレジスタ205、Vレジスタ208、Nレジスタ207は、先の実施の形態12と同様 50

の機能を実現する。

【0415】

この実施の形態13においては、ALUユニット34内において、さらに、2ビットデータを並列に格納するためのXHレジスタ220およびXLレジスタ221と、レジスタ54、220および221からのデータの組の一方の2ビットを、Dレジスタ222の格納値に従って選択するセレクタ(SEL)227と、Fレジスタ205の格納ビットに従ってセレクタ227の選択した2ビットに対する反転/非反転(正転)操作を行なう選択反転回路217と、レジスタ207および208の格納データに従って全加算器210および211の3出力Sを選択的に出力するゲート223および224が設けられる。

【0416】

選択反転回路217の2ビット出力は、全加算器210および211のA入力へそれぞれ与えられる。XHレジスタ220およびXLレジスタ221は、それぞれ内部データ線226および228を介して奇数エントリERYOの奇数アドレスビットおよび偶数エントリERYEと偶数アドレスビットの転送を行なう。Xレジスタ54は、スイッチ回路SWaおよびSWbにより、内部データ線226および228の一方に選択的に接続される。

【0417】

全加算器210のB入力は、内部データ線226に結合され、全加算器210のS出力を受けるゲート223の出力が、また、内部データ線226に接続される。全加算器211のB入力は、スイッチ回路SWcおよびSWdにより、内部データ線226および228の一方に選択的に接続される。全加算器211のS出力を受けるゲート224の出力は、また、スイッチ回路SWeおよびSWfに従って内部データ線226および228の一方に選択的に接続される。これらのスイッチ回路SWa-SWfにより、2ビット並列除算処理を行なう場合の、1ビット単位のビットシリアル処理を実行する。

【0418】

ゲート223および224は、Vレジスタ208およびNレジスタ207の格納値がともに“1”のときに、指定された演算処理を実行し、それ以外においてはハイインピーダンスを出力する(出力ハイインピーダンス状態となる)。

【0419】

また、Cレジスタ56の格納値が、全加算器211のキャリ入力Cinに接続される。全加算器210のキャリ出力Coは、全加算器211のキャリ入力Cinに接続され、また、スイッチ225を介して、全加算器210のキャリ入力Cinに接続される。このスイッチ225は、1ビット単位での演算処理を行なう場合に、全加算器210のキャリ出力Coを切り離して、全加算器211のキャリ入力CinをCレジスタ56に接続する。

【0420】

この図70に示すALUユニット34においては、Zレジスタは用いられておらず、Xレジスタ54、XHレジスタ220およびXLレジスタ221が、他のエントリの対応のレジスタとデータ転送を行なうことができる。

【0421】

この実施の形態13においては、メモリセルマツトのアドレスを指定するポインタレジスタとして、ポインタレジスタp0-p3が用いられる。別に、汎用レジスタ内のポインタレジスタr0-r3も利用される。

【0422】

図71は、ポインタレジスタp0-p3の操作を行なうポインタレジスタ命令を一覧にして示す図である。

【0423】

命令“ptr.set n, px”は、任意の値nを、ポインタレジスタpxにセットする命令である。この任意の値nは、1つのエントリのビット幅(0BIT_MAX)の範囲で任意の値を取ることができる。

【0424】

10

20

30

40

50

命令“ptr.cpy px, py”は、ポインタレジスタ px の内容を、ポインタレジスタ py に転送して格納するコピー命令である。

【0425】

命令“ptr.inc px”は、ポインタレジスタ px のポインタを1増分する命令である。

【0426】

命令“ptr.inc2 px”は、ポインタレジスタ px のポインタを2増分する命令である。

【0427】

命令“ptr.dec px”は、ポインタレジスタ px のポインタを1減分する命令である。 10

【0428】

命令“ptr.dec2 px”は、ポインタレジスタ px のポインタを2減分する命令である。

【0429】

命令“ptr.sft px”は、ポインタレジスタ px のポインタを、1ビット左シフトする命令である。

【0430】

命令“ptr.inc2 px”および命令“ptr.dec2 px”を利用することにより、2ビット並列に処理を行なうことができる（奇数および偶数アドレスを同時に更新する）。 20

【0431】

図72は、1ビット動作時のロードストア命令を一覧にして示す図である。

図72において、命令“mem.ld. R@px”は、ポインタレジスタ px のポインタが示す位置 $A_j[px]$ のデータを、レジスタ R に格納する（ロードする）命令である。

【0432】

命令“mem.st. R@px”は、レジスタ R の格納値を、ポインタレジスタ px の指定するメモリセル位置 $A_j[px]$ へ書込む（ストアする）命令である。このストア命令は、マスクレジスタ（Vレジスタ208）がクリアされているときには、実行されない。 30

【0433】

命令“mem.swp. X@px”は、Xレジスタの格納値とポインタレジスタ px の指定するメモリセル位置 $A_j[px]$ のデータとを交換する命令である。このスワップ命令は、マスクレジスタ（Vレジスタ）208およびNレジスタ207にとともに“1”がセットされているときに実行される。Xレジスタのクリア/セットを、メモリセルの格納データで実行することにより、回路構成を簡略化する。

【0434】

図73は、2ビット動作時のALUユニットに対するロード/ストア命令を一覧にして示す図である。 40

【0435】

図73において、命令“mem2.ld. X@px”は、ポインタレジスタ px の指定するメモリセル位置 $A_j[px]$ および $A_j[px+1]$ のメモリセルのデータを、XLレジスタ221およびXHレジスタ220に格納する命令である。すなわち、連続アドレス位置のデータの下位ビットが、XLレジスタに格納され、上位ビットがXHレジスタに格納される。

【0436】

命令“mem2.st. X@px”は、ポインタレジスタ px の指定するアドレスの連続アドレス $A_j[px]$ および $A_j[px+1]$ のメモリセルへ、それぞれ、XLレジスタおよびXHレジスタの格納値を格納する命令である。ただし、この動作は、マスクレジ 50

スタ（Vレジスタ）がクリア状態のときには実行されない。

【0437】

命令“mem2.swp.X@px”は、ポインタレジスタpxの指定するアドレスおよび上位アドレスAj[px]およびAj[px+1]のデータが、それぞれ、XLレジスタおよびXHレジスタの格納値と交換される命令である。ただし、このスワップ命令は、VレジスタおよびNレジスタがともにクリアされているときには、実行されない。

【0438】

この2ビット動作時においては、ポインタレジスタpxのポインタを用いて連続アドレスAj[px]およびAj[px+1]へ同時にアクセスすることにより、2ビット並列処理を実現する。

【0439】

図74は、1ビット動作時のエン트리間データ移動(move)を行なう命令を一覧にして示す図である。このエン트리間データ移動時には、ポインタレジスタrnが用いられる。エン트리間データ移動用ポインタレジスタrnの候補レジスタとしては、4つのポインタレジスタr0-r3が設けられる。

【0440】

命令“ecm.mv.n n”は、定数n離れたエントリj+nのXレジスタの格納値を、エントリjのXレジスタに転送することを示す命令である。

【0441】

命令“ecm.mv.r rn”は、レジスタrnの格納値離れたエントリj+rnのXレジスタの値が、エントリjのXレジスタに転送される操作を示す命令である。

【0442】

命令“ecm.swp”は、隣接エントリj+1およびjのXレジスタの格納値を交換する操作を指令する命令である。

【0443】

図75は、2ビット動作時のALUにおけるエン트리間データ移動(move)の操作を指令する命令を一覧にして示す図である。この2ビット操作時においては、命令記述子“ecm2”が命令記述子“ecm”に代えて用いられる。この命令記述子“ecm2”が指定されると、2ビット単位での演算処理が指定され、XHレジスタおよびXLレジスタ間での並列のデータ転送が行なわれ、各レジスタ間の転送内容の指定には、先の1ビット動作時と同じ命令記述子“mv.n#n”、“mv.r rn”および“swp”が用いられる。

【0444】

図76は、1ビット動作時のALUユニットにおける算術演算命令を一覧にして示す図である。

【0445】

命令“alu.adc@px”は、加算命令である。ポインタレジスタpxのポインタが示すメモリアドレスのAj[px]のデータとXレジスタの格納値Xjとを加算し、その結果zを元のメモリセルに格納する。すなわち、アドレスAj[px]のメモリセルには、加算後の値Sum(サム)が格納され、Cレジスタには、キャリが格納される。

【0446】

命令“alu.sbc@px”は、減算命令である。ポインタレジスタpxのポインタが示すメモリアドレスのAj[px]のデータからXレジスタの格納値Xjを減算し、その減算結果を元のメモリ位置Aj[px]に格納する。減算操作後には、元のメモリセルに減算後の値が格納され、Cレジスタにボローが格納される。

【0447】

命令“alu.inv@px”は、反転演算命令である。ポインタレジスタpxのポインタが指定するメモリアドレスAj[px]のデータを反転して元のメモリセル位置に格納する。

【0448】

10

20

30

40

50

これらの加算命令、減算命令および反転命令は、NレジスタおよびVレジスタがともにセットされているときに実行され、NレジスタおよびVレジスタの一方がクリア状態のときには実行されない。

【0449】

命令“alu.let f”は、レジスタ設定命令である。Fレジスタ、Dレジスタ、NレジスタおよびCレジスタに、関数値f（4ビット）で指定される値が、それぞれ対応のレジスタに設定される（ $f = F \cdot 8 + D \cdot 4 + N \cdot 2 + C$ ）。

【0450】

図77は、2ビット演算操作時のALUユニットにおける算術演算命令を一覧にして示す図である。図77においては、2次のブースアルゴリズムに従って乗算を2ビット単位で行なう命令が示される。 10

【0451】

命令“alu2.booth”は、ブース命令である。このブース命令実行時、XHレジスタ、XLレジスタおよびFレジスタの格納値から、次の演算用に、Nレジスタ、DレジスタおよびFレジスタの格納値を求める。このブース命令は、Vレジスタがセットされたときに実行される。このブース命令の実行内容は、以下に説明するブース命令実行時のブースデコード結果に基づいて設定される。

【0452】

命令“alu2.exe@px”は、ブース演算の実行命令（EXE命令）であり、DレジスタおよびFレジスタの格納値に従って、シフト動作、および正転（非反転）/反転操作が行なわれる。 20

【0453】

このブースアルゴリズムに従う乗算の操作内容については、以下に具体的に説明する。

図78は、図77に示すブース命令実行時のレジスタDおよびNの格納値を一覧にして示す図である。

【0454】

ブース命令実行時においては、XHレジスタ、XLレジスタおよびFレジスタには、乗数ビット $y(2j+1)$ 、 $y(2j)$ 、および $y(2j-1)$ が格納される。したがって、DレジスタおよびNレジスタのビット値が、先の実施の形態12の場合と同じであり、Nレジスタがビット“1”を格納する場合には、シフト動作を行なうことが指定され、Dレジスタの格納値がビット“1”の場合には、 $(2j+1)$ ビットシフトアップすることが指定される。XHレジスタの格納値がビット“1”のときに、シフトアップ時に補数が生成される。 30

【0455】

このブース命令実行時においては、XHレジスタの格納値が、Fレジスタへ転送され、またCレジスタへ転送される。これにより、次の演算時において、Fレジスタに乗数ビット $y(2j-1)$ が格納される。

【0456】

Xレジスタには、初期値“0”が格納される。このXレジスタの初期格納値を用いることにより、乗数ビットを1ビットシフトした値を生成することができる。 40

【0457】

ブース実行命令（EXE命令）の実行時においては、まずポインタレジスタpxの指定するメモリセルデータ $A_j[px]$ とXHレジスタまたはXLレジスタの格納値またはその反転値との加算が行なわれ、加算結果が元のメモリセル位置 $A_j[px]$ に格納される。キャリは、次のメモリセルアドレス $A_j[px+1]$ の演算時のキャリとして利用される。このとき、キャリccを用いて、アドレス $A_j[px+1]$ のメモリセルデータと、XLレジスタまたはXHレジスタの格納値またはその反転値との加算が行なわれ、加算結果が元のメモリセル位置 $A_j[px+1]$ に格納される。また、Xレジスタの値が、XLレジスタの格納値にDレジスタの格納値が1のときに変更される。これにより、 $(2j+1)$ ビットシフトする際に、Xレジスタに、 $y_i(=2j)$ を乗数ビットとして格納する 50

ことができる。

【0458】

図79は、この発明の実施の形態13におけるブースアルゴリズム乗算処理を示すプログラムを示す図である。被乗数a、乗数bおよび乗算結果cの最下位ビットアドレスは、それぞれ、as、bsおよびcsである。ここでは、簡単化のために、乗数bおよび被乗数aはともに同一のビット幅bit_countを有するとする。

【0459】

まず、行番号0の命令群により、ポインタレジスタp2に、乗数bの最下位ビットアドレスbsがセットされ、またポインタレジスタp3に、乗算結果cの最下位ビットアドレスcsが設定される。

【0460】

行番号1において、for文により、ブースアルゴリズムの乗数ビットの組の範囲が指定される(2iずつiが増分する)。

【0461】

行番号2の命令により、まずポインタレジスタp2の指定するアドレスAj[p2]およびAj[p2+1]のデータが、XHレジスタおよびXLレジスタにそれぞれ格納されて、次いで、ブース命令が実行され、Nレジスタ、DレジスタおよびFレジスタの値が設定される。

【0462】

行番号3の命令により、ポインタレジスタp3のポインタ値csが、ポインタレジスタp0にコピーされ、また、ポインタレジスタp1に被乗数aの最下位ビットアドレスasがセットされる。

【0463】

行番号4において、2ビット単位の処理が実行するため、被乗数のアドレスjの変化範囲および増分量が設定される。

【0464】

行番号5の命令により、まずポインタレジスタp1の指定する被乗数ビットが、XHレジスタおよびXLレジスタにそれぞれ格納される。次いで、ポインタレジスタp0の指定するメモリセルのデータ、すなわち先のサイクルにおける部分積とポインタレジスタp1により指定された被乗数ビットとを用いて、ブース実行命令が行なわれる。この行番号5の命令実行時においては、ポインタレジスタp1およびp0は、2ビット処理が行なわれるため、そのポインタ値が2増分される(2アドレス増分される)。

【0465】

この処理が、jが指定する回数繰返し実行され、したがって被乗数aの全ビットについて、2ビット単位で2次のブースアルゴリズムに従って部分積の生成およびその前のサイクルにおいて生成された部分積との加算が行なわれ、その加算結果が部分積格納領域に格納される。

【0466】

行番号6において、この行番号4で示すfor文が規定する関数の終了が指定される。1つの乗数ビットの組が完了すると、行番号7において、また、for文が記述され、2ビット単位での符号拡張処理が指定される。すなわちこの場合、行番号8に示す実行命令に従って、ポインタレジスタp0が指定する領域、すなわち、部分積格納領域の上位ビット領域に、符号拡張処理が行なわれ、最上位ビット位置まで符号拡張が行なわれる。

【0467】

行番号9において、この行番号7のfor文の関数の完了が指定される。符号拡張処理が完了すると、行番号10の命令に従って、ポインタレジスタp3のポインタ2増分される。

【0468】

行番号12において、行番号1のfor文の末尾が指定され、したがって、乗数bの次の乗数ビットの組を用いて、再び2ビット単位で部分積の生成および前のサイクルの部分

10

20

30

40

50

積との加算が実行される。

【0469】

この図79に示すプログラムにおいては、ポインタレジスタ p_1 、 p_2 および p_3 は、それぞれ、2つつ増分される。しかしながら、主演算回路のメモリセルマツトにおいては、先に示すように、偶数エントリおよび奇数エントリの同一ビット位置に偶数アドレスおよび奇数アドレスのビットが格納されており、メモリセルマツトに対するアドレス制御においては、1ずつエントリ内のビット位置が更新される。

【0470】

図80は、2ビット演算時における単位ALU回路ブロック34の接続を概略的に示す図である。この2ビット演算時、特にブースアルゴリズムに従って乗算を行なう場合、Xレジスタ54は、スイッチ回路SWaを介して内部データ線226に結合される。スイッチ回路SWbは、XLレジスタ54と内部データ線228を切離す状態に設定される。

10

【0471】

スイッチ回路SWdが、全加算器211のB入力を内部データ線228に結合し、スイッチ回路SWcは、全加算器211のB入力と内部データ線226とを切離す。スイッチ回路225は、全加算器210のキャリ出力Coと全加算器210のキャリ入力Cinとを分離する。Cレジスタ56は、スイッチ回路225を介して全加算器210のキャリ入力Cinに結合される。ゲート回路224の出力は、スイッチ回路SWfにより内部データ線228に結合される。

【0472】

この2ビット演算においては、全加算器210および211が並列に動作し、図77に示す実行命令(EXE命令)の実行時に、加算結果zzを、ビット $A_j[p_x]$ および $A_j[p_x+1]$ について並列に算出する。

20

【0473】

メモリセルマツトにおいては、偶数エントリERYeおよび奇数エントリERYoにそれぞれ、偶数アドレス $A[2i]$ および奇数アドレス $A[2i+1]$ のデータビットが格納される。ポインタレジスタ p_x により、これらの偶数エントリERYaおよび奇数エントリERYoの同一ビット位置メモリセルが指定される。したがって、プログラム実行時において、ポインタレジスタを p_x カウンタ値が2増分されることにより、奇数エントリERYoおよび偶数エントリERYeにおいて、1ビットそのビット位置が上位方向にシフトされる。この操作は、単にポインタレジスタ p_x のポインタに基づいて、メモリセルマツトのワード線を選択するアドレスが生成されれば、ワード線切換により、ポインタレジスタ p_x のポインタの2増分を実現することができる。

30

【0474】

図81は、2次のブースアルゴリズムに従う乗算を行なう際のデータの流れを概略的に示す図である。図81においては、まずブース命令実行時のデータの流れを示す。エントリは偶数エントリERYeおよび奇数エントリERYoに分割される。乗数bの最下位ビットアドレスbsがポインタレジスタ p_2 に設定され、また乗算結果cの最下位ビットアドレスcsがポインタレジスタ p_3 に設定される。図79に示す行番号2の命令群を実行することにより、ポインタレジスタ p_2 が指定する乗数bの2ビット(図81においてはビットb1およびb0を示す)が、XHレジスタおよびXLレジスタに格納される。初期状態においては、XレジスタおよびFレジスタは“0”に初期設定されている。

40

【0475】

この状態で図77に示す操作内容に従ってDレジスタ、Nレジスタの格納値が決定され、これらのDレジスタおよびNレジスタの値の設定後、Fレジスタに、XHレジスタの格納ビット(b1)が格納される。これにより、乗数ビット $y(2j+1)$ が、次の部分積生成時、 $y(2j-1)$ ビットとして用いられる状態が準備される。

【0476】

図82は、ブース実行命令(EXE命令)実行時のデータビットの流れを概略的に示す図である。ポインタレジスタ p_3 の格納値がポインタレジスタ p_0 に転送され、また被乗

50

数 a の最下位ビットアドレス a_s がポインタレジスタ p_1 に設定される。次いで、被乗数 a の 2 ビット (a_1 および a_0) が、それぞれ X_H レジスタおよび X_L レジスタに格納される。セレクタ ($SEL; 227$) が、 D レジスタの格納内容に従って、 X_H レジスタおよび X_L レジスタの一方および X レジスタおよび X_H レジスタの一方を選択する。

【0477】

選択反転器 (217) は、 F レジスタの格納値に従ってセレクタ (SEL) の出力ビットを選択的に反転して被加算ビット x_1 および x_2 を生成する。これらは、全加算器 210 および 225 において、ポインタレジスタ p_0 のポインタ値に従って読出された部分積からの 2 ビット (c_0, c_1) と加算 (2 ビット加算) される。この加算結果は、 N レジスタの格納ビットに従って選択的に元の位置へ格納される。

10

【0478】

このセレクタ (SEL) による選択動作により、 $2j$ ビットシフト時に、レジスタ X_H および X_L レジスタの格納値に従って ± 1 乗算を行なって、対応の部分積と加算して加算結果を元の部分積ビット位置に格納する。 $2j+1$ ビット加算シフト時には、 X レジスタおよび X_H レジスタの格納値を用いずに、前のサイクルで読出された被乗数ビットと対応の部分積との加算が行なわれ、結果として $2j+1$ ビットシフトが実現される。この場合、 D レジスタ、 F レジスタおよび N レジスタは、1 つの部分積全体の生成時において、その値は固定であるため、セレクタ (SEL) および選択反転器の選択内容が固定されるため、 $2j$ ビットシフトおよび $2j+1$ ビットシフトによる部分積の生成とそれまでの部分積との加算を正確に行なうことができる。

20

【0479】

ポインタレジスタ p_1 および p_0 のポインタは、2 ずつ増分され、エントリ ERY_e および ERY_o においては、等価的に 1 ビットずつその位置がシフトされ 2 ビット単位での部分積生成および前の部分積との加算が実行される。

【0480】

この演算の後、図 79 に示す行番号 8 および 9 の命令により、この生成された部分積の符号拡張が行なわれ、上位ビット位置に、符号ビットが順次格納される。

【0481】

この図 70 に示すように、 ALU ユニット 34 において、2 つの全加算器 210 および 211 を設けて 2 ビット加算を行なうことにより、2 ビット単位での部分積生成および前の部分積との加算を行なうことができる。

30

【0482】

なお、図 77 に示すように、ブース実行命令 (EXE 命令) は、 F レジスタの格納値に従って加算または減算を実行することができ、したがって、この実行命令は、加算および減算を包含する命令である。

【0483】

加算および減算も 2 ビット単位で実行することができ、また、1 ビット単位で演算することもできる。しかしながら、除算は、被除数のビット位置を 1 ビットずつ右シフトして減算を行う必要があり、1 ビット単位で演算を実行する。この 1 ビット演算を実現するために図 80 においてスイッチ回路 225 が設けられている。

40

【0484】

図 83 は、1 ビット加減算時における ALU ユニット 34 の接続の一例を概略的に示す図である。1 ビット演算の接続時においては、 X レジスタ 54 が、内部データ線 226 および 228 にスイッチ回路 SW_a および SW_b を介してそれぞれ接続され、この X レジスタ 54 出力がセレクタ 227 により選択される。スイッチ回路 SW_a および SW_b の接続はポインタ p_x により決定される。

【0485】

F レジスタ 205 の格納ビットに従って、選択反転器 217 により加算 / 減算が実行される。この反転選択器 217 の出力は、全加算器 211 の A 入力に与えられる。全加算器 210 の B 入力は、内部データ線 226 に接続される。この全加算器 210 のキャリ出力

50

C o が、スイッチ回路 2 2 5 により、全加算器 2 1 0 のキャリ入力 C i n と分離され、この全加算器 2 1 0 のサム出力 S がゲート 2 2 3 を介して内部データ線 2 2 6 に結合される。全加算器 2 1 0 は加算演算には用いられない。全加算器 2 1 1 のキャリ入力 C i n が C レジスタ 5 6 にスイッチ回路 2 2 5 を介して結合される。全加算器の B 入力は、ポインタ p x によりスイッチ回路 S W c および S W d を介して内部データ線 2 2 6 または 2 2 8 に選択的に結合される。また、全加算器 2 1 1 のサム出力 S がゲート 2 2 4 およびスイッチ S W e および S W f を介して選択的に内部データ線 2 2 6 および 2 2 8 に接続される。

【 0 4 8 6 】

減算演算を 2 の補数の加算演算により行なう場合には、C レジスタ 5 6 に、初期値として “ 1 ” が格納され、X レジスタ 5 4 からのビット値が、選択反転器 2 1 7 により反転される。加算演算を行う場合には、C レジスタ 5 6 は、初期状態として、“ 0 ” にクリアされる。

10

【 0 4 8 7 】

エントリにおいて内部データ線 2 2 6 および 2 2 8 に接続される領域には連続アドレスのデータビット A (2 i) および A (2 i + 1) が格納されて、内部データ線 2 2 6 および 2 2 8 を介して X レジスタ 5 4 にデータを転送する。

【 0 4 8 8 】

図 8 4 は、1 ビット構成の A L U ユニット 3 4 を用いて 2 項加算を行なうプログラムの一例を示す図である。図 8 4 に示す 2 項加算プログラムにおいて、命令 “ m e m . l d . C 0 ” は、メモリセルマツトの特定の領域に格納されるデータビット “ 0 ” を、C レジスタに格納する命令である。C レジスタに、セット/リセット機能を持たせる場合、回路構成が複雑となる。メモリセルマツトにおいて、リセット用のクリアビットを特定領域に格納し、このクリアビットを用いて C レジスタをクリア状態に設定する。

20

【 0 4 8 9 】

この 2 項加算演算処理は、演算 $a + b = a$ が行われる。F レジスタ 2 0 5 により、選択反転器 2 1 7 が、非反転状態に設定され、ポインタレジスタ p 1 が指定する加算数 b からのビットと、ポインタレジスタ p 0 が指定する被加算数 a の対応のビットの加算が行なわれる。加算命令においては、図 7 6 に示すように、このサムが、元の被加算数 a のビット位置へ格納され、加算 $(a + b) = a$ が実現される。ポインタレジスタ p x のポインタにしたがって X レジスタ 5 4 および全加算器の接続を切り換えることにより、偶数エントリおよび奇数エントリのデータビットについて逐次加算を行うことができる。

30

【 0 4 9 0 】

図 8 5 は、2 項減算のプログラムの一例を示す図である。この 2 項減算においては、 $a = (a - b)$ が実行される。図 8 5 に示すプログラムにおいて、命令 “ m e m . l d . C 1 ” は、C レジスタに 1 をセットする命令であり、減算数 b の 2 の補数を生成して補数と被減算数 a との加算を実行する。

【 0 4 9 1 】

選択反転器 2 1 7 は、F レジスタの格納値に従って反転器として設定される。加算結果が、被減算数 a の元の位置に格納される。スイッチ回路 S W a - S W f の切換は加算演算時と同様ポインタレジスタ p x のポインタに従って行われる。

40

【 0 4 9 2 】

図 8 6 は、1 ビット単位での符号なし乗算を行なう際の乗算プログラムの一例を示す図である。被乗数 a、乗数 b および乗算結果 c は、それぞれ最下位ビットアドレスは、a s、b s および c s である。

【 0 4 9 3 】

ポインタレジスタ p 2 および p 3 それぞれに最下位ビットアドレス b s および c s がセットされる。ついで、N レジスタ 2 0 7 に、ポインタレジスタ p 2 が指定する乗数 b の対応のビットを格納し、全加算器 2 1 1 のサム S u m 出力を受けるゲート 2 2 4 の処理を設定する。ポインタレジスタ p 0 にポインタレジスタ p 3 の乗算結果格納位置をコピーする。C レジスタがクリアされて、初期状態が設定される。ポインタレジスタ p 1 に被乗数 a

50

の先頭アドレスをセットして、被乗数 a のビットを Xレジスタ 54 にロードする。全加算器 211 を用いて、乗算結果 c の対応のビットと被乗数 a のビットの加算を行なう。

【0494】

この加算結果は、Nレジスタ 207 の格納値が “1” のときにのみ、ポインタレジスタ p_0 が指定するアドレス位置に格納される。これにより、ビット b_i とビット a_i との乗算および部分積との加算を行なうことができる。部分積生成後、Cレジスタに格納されたキャリをこの部分積の最上位ビット位置に格納する。

【0495】

この乗算時においては、乗数 b のビット b_i を固定して、1つの全体の部分積を生成する。1つの全体部分積生成後、この部分積の最下位ビット位置を指定するポインタ p_3 を1つ増分して、新たな部分積を指定する。ついで、乗数 b のビット位置を増分して次の乗算を行なう。これにより1ビットずつ逐次乗算を行うことができる。この乗算時においてもスイッチ回路 $SW_a - SW_f$ の接続が、各ポインタの偶数/奇数に従って制御される。

10

【0496】

図87は、除算を行なうプログラムを示す図である。この除算時においては、 $a/b = c \dots d$ が実行される。この図87に示す除算プログラムにおいて、for文が規定する関数文の演算命令 “ $alu_let(0b0011)$ ” により、Fレジスタ、Dレジスタ、NレジスタおよびCレジスタの初期設定が行なわれる（これらのレジスタに(0011)が設定される。

【0497】

命令 “ $mem_st_C_tp$ ” は、Cレジスタの格納値 tp を、メモリの特定の領域に格納する操作を指定する命令である。

20

【0498】

演算命令 “ alu_inv_tp ” は、この特定のビット値 tp を反転して再び元のメモリ位置に書込む操作を指定する命令である。

【0499】

命令 “ $mem_ld_N_tp$ ” は、この反転された特定ビット値 tp を、Nレジスタに格納する操作を指定する命令である。

【0500】

これらの一連の命令の実行により、セクタ SEL が、Xレジスタの出力を選択する状態に設定され、選択反転器 217 が、反転を行なう状態に設定され、減算操作 “ alu_sbcp_0 ” が実現される。

30

【0501】

この除算操作時においては、2ビットのデータがXHレジスタおよびXLレジスタに格納されてついでエントリの剰余格納領域に格納される。この被除数のコピー動作時に2ビット単位でコピーを実行することにより、剰余生成処理を高速化する。ALUの回路接続は、先の加減演算および乗算演算時と同様、1つの全加算器 211 を用いる状態に設定される。

【0502】

次いで、1ビットごとに、Xレジスタに除数 b を格納し、剰余領域の桁合わせされた被除数 a から減算し、減算結果を、Nレジスタの格納値に従って選択的に元の剰余格納領域に格納する。この処理が繰返し実行される。

40

【0503】

これにより、除数 b と被除数 a の大小関係が決定され（Cレジスタのキャリ tp の値が決定され）、この大小関係に基づいて、Nレジスタの格納値が設定される。次の減算処理が、Nレジスタの格納値に従って選択的に加算操作を用いて実行される。この加算操作により、剰余領域の元の値を選択的に復元する（商ビットが0のときには、ビット位置をずらせて減算処理を行う必要がある）。商のビットとしてNレジスタの格納値の反転値を設定する。ついで、商および剰余領域のビット位置を1ビット右シフトして、同様の動作を繰返す。

50

【0504】

このビットシリアルに除算を行なう場合においても、全加算器211のB入力を、スイッチ回路SWcおよびSWdを用いて選択的に、内部データ線226および228に接続し、Xレジスタ54をスイッチ回路SWaおよびSWbにより、交互に内部データ線226および228に接続する。

【0505】

したがって、先の加減算操作および乗算操作と同様にして、偶数エン트리および奇数エントリの格納領域のデータについて、ビットシリアル態様に除算を行なうことができる。

【0506】

なお、加算および減算は、全加算器210および211をともに用いて2ビット加算処理を行うことにより、2ビット単位で加算および減算を行うことができる。

【0507】

図88は、1エン트리ERYの偶数エン트리ERYeおよび奇数エン트리ERYoにデータを分散して書込む経路の構成の一例を概略的に示す図である。図88において、転置メモリ230は、外部からワードシリアルかつビットパラレル態様で与えられる外部データEWを、ビットシリアルかつワードパラレルなメモリデータMWに変換してメモリデータバスMDBに転送する。このメモリデータバスMDBには、列選択ゲートCSGoおよびCSGeを介して奇数エン트리ERYoおよび偶数エン트리ERYeを構成するビット線対が結合される。列選択ゲートCSGoおよびCSGeは、列選択信号CLoおよびCLeに应答して選択的に導通する。

【0508】

これらの列選択信号CLoおよびCLeを、ポインタレジスタpx(x=0-3)の最下位ビットpx[0]の偶数/奇数に従って選択状態へ駆動する。これにより、転置メモリ230から読出されたワードパラレルかつビットシリアルなメモリデータMWの偶数ビットおよび奇数ビットを、それぞれ、偶数エン트리ERYeおよび奇数エン트리ERYoに分散させることができる。

【0509】

この図88に示す構成において、偶数エン트리ERYeおよび奇数エン트리ERYoを、それぞれ別々のエン트리として利用する場合には、ポインタレジスタpxの最下位ビットpx[0]を、全エントリに対するデータ書込まで、0または1に固定し、全エントリ書込後、このポインタレジスタpxの最下位ビットpx[0]を変更する。これにより、偶数エン트리領域にデータワードが書込まれた後、奇数エン트리領域に別のデータワードを書込むことができ、エン트리単位でデータを格納することができる。

【0510】

以上のように、この発明の実施の形態13に従えば、偶数エン트리および奇数エントリを設け、また演算処理ユニット内に並列動作する全加算器を配置し、2ビット単位で、ALU処理を行っており、高速の演算処理を実現することができる。

【0511】

[実施の形態14]

図89は、この発明の実施の形態14に従う半導体信号処理装置の要部の構成を概略的に示す図である。この図89に示す構成においては、演算処理ユニット群32に含まれるALUユニット34に対し、コントローラ21からのALU制御信号が共通にALU制御線を介して与えられる。このALUユニット(演算処理ユニット)34は、メモリセルマツト30のエン트리ERYそれぞれに対応して配置される。

【0512】

この図89に示す構成においては、メモリセルマツト30に含まれるエン트리ERYに対し、同一の演算処理を並行して実行することができる。これにより、シングル・インストラクション・マルチ・データ(SIMD)構成を容易に実現することができる。

【0513】

なお、コントローラ21からのALU制御信号は、図1等において示すマイクロ命令メ

モリに格納されるプログラムのデコード結果に基づいて生成される。

【0514】

以上のように、この発明の実施の形態14に従えば、演算処理ユニット群の単位ALUユニットに共通にALU制御線を配設して共通の制御信号を伝達しており、容易に各エントリに対して同一のALU演算を実行することができる。

【0515】

[実施の形態15]

図90は、この実施の形態15に従う主演算回路の要部の構成を概略的に示す図である。図90に示す構成においては、メモリセルマット30が、エントリ方向に沿って2つのサブマット30aおよび30bに分割される。演算処理ユニット群32も、メモリサブマ 10
ット30aおよび30bに対応して、ALU群32aおよび32bに分割される。ALU群32aには、コントローラ21に含まれるALU制御回路240aからのALU制御信号が、ALU制御線232aを介して与えられる。ALU群32bのALUユニット34に対しては、コントローラ21に含まれるALU制御回路240bからのALU制御信号が、ALU制御線232bを介して与えられる。

【0516】

ALU制御回路240aおよび240bは、このコントローラ21において命令をデコードする命令デコードの出力信号に従って選択的に活性化され、それぞれ個々に制御信号を生成する。

【0517】

この図90に示す構成においては、演算処理ユニット群32において、ALU群32aおよび32bの演算内容を個々に設定することができ、より複雑な演算処理を実現することができる。

【0518】

この場合、メモリセルマット30において、特に同一アドレスのデータビットを、ALU群32aおよび32bにおいて演算処理することは要求されない。たとえば、サブメモリセルマット30aとALU群32aの間のデータの転送および演算と、サブメモリセル 30
マット30bとALU群32bのデータの転送と演算処理を、交互に実行する。たとえば、ALU群32aにおけるデータ転送時、ALU群32bで演算処理を実行する。ALU群32aの演算処理時、ALU群32bでデータ転送を行なう。演算処理サイクル数などの問題により、このサブメモリセルマット30aおよび30bにおけるデータビットのアクセス競合が生じた場合、コントローラ21において、アクセスの仲裁回路を設け、一方のサブメモリセルマットのデータアクセスを先に完了し、次のサイクルで、他方のメモリセルマットに対してデータのアクセスを行なう。これにより、異なるアドレスのデータビットを用いて演算処理を各ALU群32aおよび32bにおいて実行することができる。

【0519】

また、これに代えて、サブメモリマット30aおよび30bの一方にアクセスの優先権を与え、プログラム時に、この優先権の与えられるサブメモリマットのアクセスの有無をフラグでモニタするとともに、このモニタ結果に従って他方のサブメモリマットへアクセスを行なう処理を記述することにより、異なるメモリセルサブマット間での同一アドレス 40
位置へのデータアクセスの競合の問題は、回避することができる。

【0520】

以上のように、この発明の実施の形態15に従えば、ALU回路、複数のグループに分割し、各ALU群個々に、ALU制御信号線を配設しており、各ALU群で異なる演算処理を実行することができ、複雑な演算処理を高速に行なうことができる。

【0521】

[実施の形態16]

図91は、この発明の実施の形態16に従う半導体装置の要部の構成を概略的に示す図である。図91において、内部データバス12(グローバルデータバスGBS)に基本演算ブロックFB1-FBnが並列に結合される。このグローバルデータバスGBSに対し 50

、大容量メモリ250が接続される。グローバルデータバスGBSは、入出力回路10を介して外部に設けられたシステムバス5に結合される。

【0522】

大容量メモリ250は、たとえば、ダイナミック・ランダム・アクセス・メモリ(DRAM)であり、たとえば1枚の画像のデータを格納することのできる記憶容量を有し、数Mビットから数十Mビットの記憶容量を有する。

【0523】

この大容量メモリ250へは、入出力回路10を介して外部に設けられたホストCPUから演算処理データが格納される。この大容量メモリ250におけるデータの格納態様については後に詳細に説明する。基本演算ブロックFB1-FBnが、グローバルデータバスGBSを介して大容量メモリ250とデータを転送する。グローバルデータバスGBSのデータ線は、チップ上配線であり、多くのビット幅を有することができる。したがって、この大容量メモリ250と基本演算ブロックFB1-FBnのいずれかとの間でのデータ転送のバンド幅を大きくすることができ、このデータ転送に要する時間が演算処理に対するボトルネックとなるのを防止することができる。

【0524】

図92は、大容量メモリ250と1つの基本演算ブロックFBiとの間のデータ転送経路を概略的に示す図である。主演算回路20において、メモリセルマット30Aおよび30Bの間に、演算処理ユニット群(ALUユニット群)32が設けられる。これらのメモリセルマット30Aおよび30Bが、グローバルデータバスGBSを介して大容量メモリ250とデータ転送を行なうことができる。主演算回路20においては、メモリセルマット30Aおよび30BとグローバルデータバスGBSとのインタフェースとなる入出力回路は設けられているが、この入出力回路は図92においては示していない。

【0525】

グローバルデータバスGBSのバス幅が、メモリセルマット30Aおよび30Bのエントリ数に等しい場合、たとえば、これらのメモリセルマット30Aおよび30Bの1行のデータビットを大容量メモリ250との間で転送することができる。この場合、大容量メモリ250の入出力データビットが、メモリセルマット30Aおよび30Bの1つのエントリのビット幅と同じであってもよい。1つのエントリの内容を1回のデータ転送サイクルで転送することができる(この場合には、メモリセルマットにおいてデュアルポートメモリセルを利用する)。

【0526】

図93は、大容量メモリ250と1つのメモリセルマット30の間のデータ転送を行なう部分の構成の一例を示す図である。大容量メモリ250のデータアクセスの制御は、図1に示す集中制御ユニット内の制御CPU25により行なわれる。メモリセルマット30のデータの入出力は、対応の基本演算ブロック内に含まれるコントローラ21により行なわれる。制御CPU25およびコントローラ21の間で、データ転送要求REQおよびデータ転送了解ACKを転送して、データ転送が行なわれる。

【0527】

大容量メモリ250が、一例として2ポート構成であり、入出力回路10とポートEXPを介してデータ転送を行ない、また、大容量メモリ250が、内部ポートINPを介してメモリセルマット30とデータ転送を行なう。したがって、入出力回路10から外部ポートEXPを介してデータEDTが格納され、ポートINPを介してそれと直交する方向に整列するデータブロックTRDがメモリセルマット30に対して転送される。メモリセルマット30においては、エントリERY0-ERYmが設けられ、これらのエントリERY0-ERYmの同一ビット位置のデータのブロックXRDが大容量メモリ250との間で転送される。

【0528】

したがって、大容量メモリ250とメモリセルマット30の間でのデータ転送時、データブロックTRDおよびXRDがそれぞれ1つのワード線に接続するメモリセルデータの

10

20

30

40

50

場合、1つのワード線選択を行うだけで、データブロックTRDまたはXRDを転送することができる。

【0529】

大容量メモリ250は、外部からは、ポートEXPを介してワード単位でデータの格納が行なわれてもよい。データブロックEDTが、このポートEXPのワード線方向に対応する。従って、大容量メモリ250が、データの転置機能を備える。外部バスのインターフェイスの入出力回路が、転置機能を備えている場合には、この大容量メモリ250は、データの転置機能を持つ必要はない。デュアルポート構成で、入出力回路10と大容量メモリ250との間のデータ転送バスと大容量メモリと基本演算ブロックとの間のデータ転送バスとが別々のバスであれば、大容量メモリと外部とのデータ転送と機能ブロックとの間のデータ転送を並行して実行することができる。このデュアルポート構成の場合、ポートINPのビット幅は、メモリセルマット30のエントリ数(m+1)またはグローバルデータバスのビット幅となる。

10

【0530】

しかしながら、大容量メモリ250は、シングルポートメモリであっても良く、この場合には、大容量メモリ250への外部からのデータ転送完了後に、大容量メモリ250と基本演算ブロックとの間のデータ転送が行われる。また、大容量メモリ250と基本演算ブロックFB1 FBnとの間のデータ転送において、1つの基本演算ブロックの演算処理実行時に大容量メモリと別の基本演算ブロックとの間でデータ転送が行われ、データ転送と演算とがインターリーブ態様またはパイプライン的に実行されても良い。

20

【0531】

図94は、この大容量メモリ250とメモリセルマット30の間のデータ転送の別の態様を概略的に示す図である。図94において、大容量メモリ250は、シングルポートメモリであり、グローバルデータバスGBSに結合される。主演算回路20のメモリセルマット30は、デュアルポートメモリであり、ポートAを介してグローバルデータバスGBSに結合され、またポートBを介してグローバルデータバスGBSに結合される。ポートAを介して大容量メモリ250とエントリERY単位でのデータ転送を行なう。ポートBは、グローバルデータバスGBSの特定のバスを利用して、外部のホストCPUと入出力回路10を介してデータ転送を行なう。

【0532】

この図94に示す構成において、大容量メモリ250は、外部からのデータEDTを各ワード線ごとに格納する場合、このワード線上の複数ワードのデータEDTをグローバルデータバスGBSを介し、メモリセルネット30へポートAから転送することにより、エントリERYのデータを、一括してメモリセルマット30に転送することができる。

30

【0533】

ポートBは、入出力回路10と直接データの転送を行う場合に利用される。入出力回路10は、この場合、グローバルデータバスGBSと同一のビット幅を有することは特に要求されない。ポートBが、入出力回路10とメモリセルマットの入出力ビット幅の調整を行う。ポートBを利用する入出力回路とのデータ転送時には、入出力回路10においてはデータの位置を交換する転置回路が必要とされる。

40

【0534】

この図94に示す構成の場合には、主演算回路のメモリセルマットが2ポート構成であるものの、ポートAが大容量メモリ250および入出力回路10とのデータ転送に用いられ、メモリセルのポートBがALU群32とのデータ転送にのみ利用される場合には、特に、主演算回路20外部にデータの転置を行なうための構成を設ける必要がない。外部のCPUに対するデータは、ポートAを介して格納することができる。

【0535】

また、この図94に示す構成における大容量メモリ250と主演算回路20のメモリセルマット30の間のデータ転送は、図93に示す構成と同様、制御CPU25とコントローラ21とを用いて内部のアドレスポインタ(ポインタレジスタ)を参照して行なわれる

50

。

【0536】

以上のように、この発明の実施の形態16に従えば、複数の基本演算ブロックに対し共通に大容量メモリを設け、大きなビット幅の内部データバスを介して、選択された基本演算ブロックと大容量メモリの間でデータ転送を行なっており、データ転送に要する時間を短縮することができ、高速演算処理を実現することができる。

【0537】

[実施の形態17]

図95は、この発明の実施の形態17に従う半導体演算装置の要部の構成を概略的に示す図である。この図95に示す半導体演算装置においては、内部データバス(グローバルデータバス)GBSに結合される大容量メモリ250が、複数のバンクBK0 - BKkに分割される。これらのバンクBK0 - BKkの各々は、基本演算ブロックFB1 - FBnに含まれるメモリセルマットと同程度の記憶容量を有する。したがって、大容量メモリ250の記憶容量は、(バンク数)・(メモリマットの容量)となる。

10

【0538】

図96は、大容量メモリ250と1つの基本演算ブロックFBiの主演算回路20との接続関係を概略的に示す図である。主演算回路20において、メモリセルマット30に係数データを格納する。大容量メモリ250において、バンクBK0 - BKk各々に、画像データが格納され、グローバルデータバスGBSを介してALUユニット32とデータ転送を行なう。この場合には、グローバルデータバスGBSのビット幅は、メモリセルマッ

20

【0539】

画像処理においては、フィルタ処理などを行なう場合、係数と演算処理データとの乗算が実行される。この場合、処理対象のデータと演算処理に必要とされる係数データとでは、係数データよりも処理データの方が圧倒的に数が多い。このため、比較的小容量のメモリセルマット30に係数データを格納し、処理対象の画像データを、大容量メモリ250のバンクBK0 - BKkにそれぞれ分散して格納する。

【0540】

演算処理時においては、バンクBK0 - BKkをバンクセレクト信号(図示せず)に従って選択して、選択バンクのデータを演算処理群32のALU群にデータを伝達する。処理完了後の画像データは、外部へ転送し、また新たなデータが対応のバンクに格納される。この外部との間のデータ転送時、別のバンクが選択され、基本演算ブロックFBiにおいて並列演算処理が実行される。

30

【0541】

図97は、この発明の実施の形態17に従う半導体演算装置の要部の構成を概略的に示す図である。図97に示す構成においては、大容量メモリ250が、ポートA回路252aおよびポートB回路252bと、複数のバンクBK0 - BKkを含む。内部データバス(グローバルデータバス)は、入出力回路10に結合される内部データバスGBSaと、大容量メモリ250のポートB回路252bと主演算回路20の演算処理ユニット群32とに結合されるグローバルデータバスGBSbを含む。グローバルデータバスGBSbは、演算処理ユニット群32の各ALUユニットそれぞれに対して並列にデータビットを転送することのできるビット幅を有する。主演算回路の入出力回路(図示せず)は、内部データバスGBSaに結合される。この内部データバスGBSaは、基本演算ブロックのマикро命令メモリへのプログラムデータおよび他のコントローラ21に対する制御情報等を転送する。

40

【0542】

大容量メモリ250のアクセス制御が、メモリコントローラ255により行なわれ、主演算回路20の操作制御は、基本演算ブロック内のコントローラ21により行なわれる。コントローラ21は、メモリコントローラ255に対してロード/ストアの命令を転送する。メモリコントローラ255およびコントローラ21は、個々に、アドレスポインタを

50

生成する。

【0543】

図98は、図97に示すメモリ構成の動作を示すタイミング図である。この図98に示すように、まず外部のホストCPUからの指令が与えられ、コントローラ21の制御のもとに、メモリセルマット30に対し、データが格納される。次いで、外部のホストCPUの指示によりメモリコントローラ255が起動され、ホストCPUの制御の下に外部のメモリから入出力回路10を介してバンクBK0 - B K kに対し処理データのロードが行われる。この大容量メモリ250へのデータのロードは、DMAモードで図1に示すDMA4の制御のもとに実行されてもよい。

【0544】

メモリセルマット30およびバンクBK0 - B K kへのデータのロードが完了すると、コントローラ21が、演算処理を開始する。メモリセルマット30およびバンク0 (BK0)のデータについて演算処理が行われ、演算結果がバンクBK0に格納される。1つのバンクの処理が完了すると、バンクを切換えて次のバンク1、2、...のデータの処理が実行される。バンク0 (BK0)の処理後のデータは、ポートA回路252aを介してメモリコントローラ255からの起動を受けたDMA回路4により、DMAモードで外部メモリに対して転送され、また、新たな画像データが、このバンク0 (BK0)へ格納される。

【0545】

したがって、1つのバンクに対し、ポートA回路252aを介してデータをストアする処理に時間を要しても、他バンクの演算処理が終了し、次にこのバンクの処理が開始されるまでに、このバンク0への新たなデータのロードが完了していることが要求されるだけである。ポートA回路252aのビット幅が、内部データバスGBSaのビット幅により制限されるものの、内部データバスGBSaおよびGBSbは別々に設けられており、外部メモリと大容量メモリ250との間でのデータ転送は、何ら主演算回路におけるデータの演算処理に悪影響を及ぼさない。

【0546】

また、大容量メモリ250の各バンクBK0 - B K kは、グローバルデータバスGBSbを介して演算処理ユニット群32とデータを転送しており、各演算サイクルごとに、必要とされるデータを転送でき、高速演算処理を実現することができる。

【0547】

以上のように、この発明の実施の形態17に従えば、大容量メモリをマルチバンク構成とし、1つのバンクを主演算回路のメモリセルマットとみなして演算処理を実行しており、画像データの処理後の画像データおよび新たな画像データの転送をパイプライン的に実行でき、高速演算処理が実現される。

【0548】

なお、主演算回路20において、メモリセルマット30は、デュアルポート構成であってもよく、また、シングルポート構成であってもよい(ただしシングルポート構成の場合には、メモリセルマット30への書込データは、ビット位置変更処理を受ける)。

【0549】

[実施の形態18]

図99は、この発明の実施の形態18に従う半導体演算装置の要部の構成を概略的に示す図である。この図99においては、内部データバス(グローバルデータバス)GBSに複数の基本演算ブロックが並列に結合される。図99において、これらの基本演算ブロックに含まれる主演算回路(20)MPA0 - MPA3を代表的に示す。これらの主演算回路(20)MPA0 - MPA3の各々は、メモリセルマット30Aおよび30Bとこれらのメモリセルマット30Aおよび30Bの間に配設されるALU群を含む。このALU群は、図99においては示していない。ALU群に対しては、ALUユニットを相互接続するためのALU間相互接続用スイッチ回路(44)ECMが設けられる。

【0550】

10

20

30

40

50

これらのALU間相互接続用スイッチ回路(44)は、以下の説明においては、符号“ECM”を用いて参照する。

【0551】

メモリセルマツト30Aおよび30Bは、各々、複数のエントリERYに分割されており、これらのエントリERYそれぞれに対して、ALU間接続回路(65)が設けられる。

【0552】

図1において示すように、基本演算ブロック間においては、隣接ブロック間データバス16が設けられる。この隣接ブロック間データバス16は、隣接基本演算ブロックのALU間接続回路(図7の回路65)を相互接続する隣接ブロックエントリ相互接続線260を含む。この隣接ブロックエントリ相互接続線260は、隣接する基本演算ブロックの主演算回路MPAの同一位置のエントリを相互接続する。

10

【0553】

グローバルデータバスGBSは、入出力回路10を介して外部のシステムバス5に結合される。

【0554】

図100は、この隣接ブロックエントリ相互接続線260の具体的接続態様を示す図である。図100において、基本演算ブロックFBiおよびFB(i+1)において、ビット線方向(エントリの延びる方向)に平行に隣接ブロックエントリ接続線260が延在して配置され、同一列のエントリERYjに対して設けられるALUユニットALUjを相互接続する。この隣接ブロックエントリ相互接続線260は、このエントリの延在方向、すなわちビット線と同一方向にメモリセルマツト上を延在して配置され、最短距離で、隣接基本演算ブロックFBiおよびFB(i+1)の同一列のエントリの単位ALU回路ブロック(ALUユニット)ALUjを相互接続する。

20

【0555】

図99に示すグローバルデータバスGBSは、各基本演算ブロックの入出力回路(図15参照)を介して対応のセンスアンプ群およびライトドライバ群に結合される。主演算回路MPA0-MPA3それぞれにおいて、センスアンプ群およびライトドライバ群と入出力回路を接続する相互配線(メモリ内部配線)は、これらのセンスアンプ群およびライトドライバ群の上層配線またはメモリセルマツト上層配線により形成され、複数ビットのデータを並列に転送する。

30

【0556】

隣接ブロックエントリ相互接続線260は、図100においては、ALU間を接続している。しかしながら、この隣接ブロックエントリ間相互接続線260は対応のALUユニットALUjを介して対応のALU間接続回路65に結合される。したがって、この隣接ブロックエントリ接続線260は、またALU間接続回路65に直接結合されてもよい。このALU間接続回路65は、ALUユニット内のXレジスタまたはZレジスタに結合される。

【0557】

[変更例1]

図101は、この発明の実施の形態18の変更例1の隣接ブロック間データバスの配置を概略的に示す図である。図101において、グローバルデータバスGBSに並列に、基本演算ブロックに含まれる主演算回路MPA0-MPAkが結合される。これらの主演算回路MPA0-MPAk各々において、メモリセルマツト30Aおよび30Bの間にALU間接続用スイッチ回路ECMが配置される。隣接ブロックエントリ接続線260により、ALU間接続用スイッチ回路ECM内の隣接する主演算回路の同一位置のエントリに対するALU間接続回路(65)が接続される。

40

【0558】

この図101に示す構成において、さらに、最も遠く離れた基本演算ブロックの主演算回路MPA0およびMPAkの同一位置のエントリに対して設けられるALUユニットお

50

よび A L U 間接続回路が、フィードバック配線 2 6 2 により相互接続される。これにより、主演算回路 M P A 0 - M P A k の同一位置のエントリの A L U ユニットが、リング状に相互接続される。

【 0 5 5 9 】

このリング状に、各基本演算ブロックの同一位置のエントリに対する A L U ユニットおよび A L U 間接続回路を相互接続することにより、任意の位置の主演算回路間でデータ転送を行なうことができる。

【 0 5 6 0 】

なお、図 1 0 1 においては、このフィードバック配線 2 6 2 は、主演算回路 M P A 0 - M P A k のメモリセルマット上部を直線的に延在するように示される。しかしながら、このフィードバック配線 2 6 2 は、主演算回路（メモリセルマット）外部を迂回してフィードバックループを形成するように配置されてもよい。

【 0 5 6 1 】

図 1 0 2 は、このリング状隣接ブロック間データバスの構成の他の例を概略的に示す図である。図 1 0 2 において、グローバルデータバス G B S の一方側に主演算回路 M P A 0 および M P A 1 が配置され、このグローバルデータバス G B S の他方側に、主演算回路 M P A 2 および M P A 3 が配置される。グローバルデータバス G B S に関して同一側に配置される隣接主演算回路 M P A 0 および M P A 1 は、同一位置のエントリの A L U ユニットが隣接ブロックエントリ相互接続バス N B A a を介して相互接続される。この隣接ブロックエントリ相互接続バス N B A a は、隣接する主演算回路 M P A 0 および M P A 1 の同一位置のエントリ E R Y に対し設けられる A L U ユニットおよび A L U 間接続回路（ 6 5 ）を相互接続する隣接ブロックエントリ接続線 2 6 0 を含む。

【 0 5 6 2 】

また、グローバルデータバス G B S の他方側において配置される隣接主演算回路 M P A 2 および M P A 3 においても、隣接ブロックエントリ接続バス N B A b が配置される。この隣接ブロックエントリ相互接続バス N B A b は、主演算回路 M P A 2 および M P A 3 の同一位置のエントリ E R Y に対して設けられる A L U ユニットおよび A L U 間相互接続回路を接続する隣接ブロックエントリ相互接続線 2 6 0 を含む。

【 0 5 6 3 】

この隣接ブロック間相互接続バス（隣接ブロック間データバス 1 6 ）は、さらに、グローバルデータバス G B S に対して対向する位置の主演算回路 M P A 0 および M P A 2 の対応するエントリ E R Y に対して設けられる A L U および A L U 間相互接続回路を接続する隣接ブロックエントリ相互接続バス N B B a により相互接続される。この隣接ブロックエントリ相互接続バス N B B a は、主演算回路 M P A 0 および M P A 2 の対応の位置のエントリ E R Y に対して設けられる A L U ユニットおよび A L U 間接続回路を相互接続する配線 2 6 2 a を含む。

【 0 5 6 4 】

同様に、主演算回路 M P A 1 および M P A 3 の対応の位置のエントリ E R Y に対して設けられる A L U ユニットおよび A L U 間接続回路が、隣接ブロック相互接続バス N B B b により相互接続される。この隣接ブロックエントリ相互接続バス N B B b は、各 A L U ユニットおよび A L U 間接続回路に対して配設される配線 2 6 2 b を含む。

【 0 5 6 5 】

したがってこの図 1 0 2 に示すように、行列状に整列して基本演算ブロック（主演算回路 M P A 0 - M P A 3 ）が配設される場合においても、グローバルデータバスの一方側の両端の主演算回路およびグローバルデータバスの他方側の両端の基本演算ブロック（主演算回路）の A L U ユニットおよび A L U 間接続回路を相互接続することにより、これらの主演算回路 M P A 0 - M P A 3 の A L U ユニートをリング状に相互接続することができ、任意の主演算回路間でデータの転送を行なうことができる。

【 0 5 6 6 】

特に、この図 1 0 2 に示すように、各隣接ブロック相互接続バス N B B a および N B B

10

20

30

40

50

bにおいて、対向して配置される主演算回路の同一位置のエントリ E R Y に対して設けられる A L U ユニットおよび A L U 間相互接続回路を配線 2 6 2 a および 2 6 2 b により相互接続することにより、相互接続配線 2 6 2 a および 2 6 2 b は、それぞれのバス N B B a および N B B b において同じ長さとなり、信号伝搬遅延を同一とすることができ、信号のスキューを低減でき、高速転送を実現することができる。

【 0 5 6 7 】

また、この隣接ブロックエントリ相互接続バス N B B a および N B B b は、それぞれメモリセルマット 3 0 A および 3 0 B 上に延在される第 1 の配線部分と、グローバルデータバス G B S に関して対向する主演算回路のメモリセルマット上を第 1 の配線部分と直交する方向に延在する第 2 の配線部分とで構成し、これらの第 1 の配線部分および第 2 の配線部分

10

【 0 5 6 8 】

以上のように、この発明の実施の形態 1 8 に従えば、隣接する基本演算ブロックの主演算回路の各対応のエントリを内部配線で相互接続しており、特にリング状に相互接続することにより、グローバルデータバス G B S を介することなく、主演算回路間で高速でデータ転送を行なうことができる。

【 0 5 6 9 】

なお、図 1 0 2 においては、A L U 間相互接続用スイッチ回路 E C M の内部構成を示していない。この A L U 間相互接続用スイッチ回路 E C M においては、A L U ユニットおよび A L U 間接続回路が含まれており、各 A L U ユニットおよび A L U 間接続回路が、対応の配線 2 6 0 または 2 6 2 a , 2 6 2 b により接続される。

20

【 0 5 7 0 】

[実施の形態 1 9]

図 1 0 3 は、この発明の実施の形態 1 9 に従う A L U 間相互接続用スイッチ回路 (4 4) E C M の接続の態様を概略的に示す図である。図 1 0 3 においては、一例として、1 つの主演算回路において、8 個の単位 A L U 回路ブロック (3 4) A L U 0 - A L U 7 が設けられる。この単位 A L U 回路ブロックは、演算回路および各レジスタ回路を含み、内部構成は、実現する演算内容に応じて適宜決定される。この単位 A L U 回路ブロックは、先の実施の形態における A L U ユニット (演算処理ユニット) に対応する。以下では、説明の煩雑を避けるために、単に「A L U」で、この演算処理ユニット (A L U ユニット) を参照する。

30

【 0 5 7 1 】

これらの 8 個の A L U に対して、A L U 間相互接続用スイッチ回路 E C M においては、A L U 間を 1 ビットシフト (m o v e) するスイッチ回路および配線を配置する 1 ビットシフト領域 A R 0 と、2 ビットシフトするスイッチ回路および配線を配置する 2 ビットシフト領域 A R 1 と、4 ビットシフトするスイッチ回路および配線を配置する 4 ビットシフト領域 A R 2 とが設けられる。これらのシフト領域 A R 0 、 A R 1 、および A R 2 においては、1 つの基本演算ブロック内において、図の縦方向に 1 ビット、2 ビットまたは 4 ビットシフトする位置の A L U 間でデータを転送する。2 の乗数ビット、A L U 間のデータ転送 (シフト) を実現することにより、任意の A L U 間のデータ転送を 2 サイクルで行なうことができる。

40

【 0 5 7 2 】

ただし、各データシフトのために配線領域が必要となる。最大 2 の n 乗の A L U 間のデータシフトを行なう場合、1 ビットシフト領域から 2 の n 乗ビットシフト領域まで、合計 (n + 1) の配線領域が必要となる。

【 0 5 7 3 】

図 1 0 4 は、このシフト領域 A R 0 - A R 2 において設けられる A L U 間接続回路の構成の一例を示す図である。この図 1 0 4 に示す A L U 間接続回路が、各 A L U に対応して

50

設けられる。この図104に示すALU間接続回路は、図7に示すALU間接続回路65に対応する。

【0574】

図104において、ALU間接続回路(65)は、上方シフト指示信号UPおよび下方向シフト指示信号DWに従って選択的に活性化される送受信レジスタ270と、kビットシフト指示信号ENkに従って選択的に導通し、送受信レジスタ270をkビット先のALU間接続回路に接続するトランスファークゲート272および273を含む。kビット転送指示信号ENkの活性化により、2のk乗ビットのデータシフトが実現される(k=0、1、...)。

【0575】

送受信レジスタ270は、シフト指示信号UPおよびDWによりデータの送信および受信方向が決定される(送信レジスタおよび受信レジスタの接続が決定される)。この送受信レジスタ270は、対応のALU間接続回路内の全kビットシフトスイッチ(トランスファークゲート)272および273に共通に配置される。

【0576】

この図104に示すように、送受信レジスタ270を配置することにより、双方向に、ALU間でデータビットを転送することができる。この送受信レジスタ270が、対応のALUのXレジスタに接続される(図7に示す構成の場合)。ALU内にXレジスタおよびZレジスタが存在し、Xレジスタが受信レジスタとして用いられ、かつZレジスタが送信レジスタとして用いられる場合には(図49参照)、この送受信レジスタ270は、特に設けられなくても良い。

【0577】

また、図103に示す構成において、1ビットシフト領域AR0においては、ALU0およびALU7が相互接続される(スイッチ回路を介して)。これにより、リング状に、双方向に、データビットを同一主演算回路ブロック内において転送することができる。

【0578】

[変更例1]

図105は、この発明の実施の形態19の変更例1の構成を概略的に示す図である。図105において、ALU間相互接続用スイッチ回路ECMにおいて、ALU間を1ビットシフトする1ビットシフト領域AR0と、2ビットまたは4ビットシフトする配線/スイッチが配置される2/4ビットシフト領域AR3が設けられる。1ビットシフト領域AR0においては、先の図103に示すように、隣接ALU間でデータ転送を行なうことができる。

【0579】

一方、2/4ビットシフト領域AR3においては、プログラマブルスイッチ回路PSWにおいて、2ビットシフトまたは4ビットシフトが択一的に実現される。この図105に示す構成の場合、2ビットシフトおよび4ビットシフトを切換えるために、プログラマブルスイッチ回路PSWが必要となるものの、転送(move)バス配線数を低減でき、バスの占有面積を低減できる。

【0580】

この図105に示すプログラマブルスイッチ回路PSWは、図103に示す2ビットシフト領域AR1における各配線間に配置される。

【0581】

図106は、このプログラマブルスイッチ回路PSWの構成の一例を概略的に示す図である。図106において、プログラマブルスイッチ回路PSWは、イネーブル信号ENaに従って配線275aおよび275bを選択的に分離する転送ゲート280と、イネーブル信号ENbに従って選択的に配線275aを送受信レジスタ270の一方のノードに接続するトランスファークゲート281と、イネーブル信号ENCに従って配線275bを送受信レジスタ270の他方ノードに接続する転送ゲート282を含む。送受信レジスタおよびプログラマブルスイッチ回路PSWによりALU間接続回路(65)が構成される

10

20

30

40

50

。

【0582】

送受信レジスタ270は、送信レジスタおよび受信レジスタを含み、上向き矢印に従って上方向シフト、下向き矢印に従って下方向にデータを転送する。この送受信レジスタ270は、対応のALUに含まれるたとえばXレジスタに結合される。

【0583】

この図106に示すプログラマブルスイッチ回路PSWにおいて転送ゲート280 - 282を選択的に導通/非導通状態に設定することにより、2ビットシフトおよび4ビットシフトを選択的に実現することができ、また上方向および下方向の双方向にデータビットの転送を行なうことができる。

10

【0584】

切換制御信号ENa - ENcは、コントローラ(21)からのプログラムのデコード結果に基づいて生成されるALU制御信号に含まれる。

【0585】

図107は、このプログラマブルスイッチ回路PSWの接続状態の1つである分断状態の接続を概略的に示す図である。図107において、プログラマブルスイッチ回路PSWの分断状態ITPにおいては、転送ゲート281および282が導通状態となり、転送ゲート280が非導通状態となる。この場合、接続配線275aおよび275bは、転送ゲート280により分断され、対応のALU間接続回路(65)を介してデータの転送が行なわれる。データの転送方向は、送信および受信レジスタの接続状態により決定される。

20

【0586】

図108は、プログラマブルスイッチ回路PSWの接続状態のうちのスルー状態の接続を概略的に示す図である。このスルー状態THRにおいては、転送ゲート270が導通状態に設定され、転送ゲート281および282が非導通状態に設定される。したがって、接続配線275aおよび275bが相互接続され、対応のALUユニットから分離される。従って、このスルー状態THRにおいては、接続配線275aおよび275b上のデータビットは、対応のALUを通過して別のALUへ転送される。このスルー配線により、4ビット転送時、2ビット先のALUユニットを通過して、4ビット先のALUユニットへのデータ転送を実現する。

【0587】

図109は、プログラマブルスイッチ回路PSWの接続状態のうちの分断/ダミー状態IRDの接続を概略的に示す図である。この分断/ダミー状態IRDにおいては、転送ゲート280および282が非導通状態に設定され、転送ゲート282が導通状態に設定される。したがって、接続配線275bが対応のALUに接続され、接続配線275aは対応のALUから分離される。接続配線275aが、対応のALUとデータのビットの転送を行ない、接続配線275bは、データ転送に寄与せず、ダミー配線として配置される。

30

【0588】

図110は、2ビット/4ビットシフト領域AR3のプログラマブルスイッチ回路PSWの接続の一例を示す図である。図110において、スイッチ回路PSWaが分断状態ITPに設定され、スイッチ回路PSWbがスルー状態THRに設定される。したがって、ALU(ALUユニット)0、ALU2、ALU4、およびALU6の間でプログラマブルスイッチ回路PSWaおよびPSWcによりデータ転送が行なわれ、またALU1、ALU3、ALU5およびALU7の間でも、分断状態の。プログラマブルスイッチ回路PSWaによりデータ転送が行なわれる。同様、スルー状態のプログラマブルスイッチ回路PSWbにより、ALU6とALU0の間およびALU1とALU7の間でデータ転送が行なわれる。このスイッチの接続により、ALU0 - ALU7において2ビットシフト動作が実現される。

40

【0589】

ALU6において、スイッチ回路PSWcが、分断・ダミー状態に設定されている。ALU6は、ALU0とプログラマブルスイッチ回路PSWbを介して接続される。従って

50

、このALU6に対して配置されるプログラマブルスイッチ回路PSWcは、さらに下方方向に向けてデータを転送することは要求されず、片側の接続配線が、常時ダミー配線状態である。従って、このALU6に対して配置されるプログラマブルスイッチ回路PSWcは、図109に示す転送ゲート280および282が常時非導通状態に設定されても良い。また、これに代えて、ALU6に対するスイッチ回路PSWcが、図109に示す転送ゲート281のみで構成されても良い。

【0590】

図111は、4ビットシフト(move)動作時のプログラマブルスイッチ回路の接続の一例を示す図である。図111において、プログラマブルスイッチ回路PSWaが分断状態ITPに設定され、プログラマブルスイッチ回路PSWbがスルー状態THRに設定され、プログラマブルスイッチ回路PSWcが分断/ダミー状態IRDに設定される。

10

【0591】

この図111に示す接続状態においては、ALU0がALU4と結合され、ALU4がALU6と分離されてスルー状態THRのプログラマブルスイッチ回路PSWcによりALU2に接続される。ALU2は、分断/ダミー状態のプログラマブルスイッチ回路PSWcによりALU0と分離される。

【0592】

ALU6が、分断/ダミー状態のスイッチ回路PSWcを介してALU1に結合され、ALU7がALU3に結合される。ALU3は、ALU1とプログラマブルスイッチ回路PSWcにより分離される。

20

【0593】

したがって、このシフト領域AR3においてプログラマブルスイッチ回路PSWを、状態ITP、THRおよびIRDのいずれかに設定することにより、2ビットシフト(move)動作および4ビットシフト動作を実現することができる。これにより、2ビットシフト用の配線および4ビットシフト用の配線を別々に設ける必要がなく、配線占有面積を低減することができる。

【0594】

[変更例2]

シフト領域AR0 - AR2またはAR0およびAR3の配線のピッチ条件(スイッチ回路PSWの配置に対する制約条件)を緩和するために、ALUの配置を、図112に示すように設定する。

30

【0595】

図112において、4つの単位ALU回路ブロック(ALU)がエン트리延在方向に整列して配置される。一方側のメモリセルマトリのセンスアンプ/ライトドライバ(データレジスタ)DRG0a - DRG7aと、他方側のメモリセルマトリのセンスアンプ/ライトドライバDRG0b - DRG7bがそれぞれ各エン트리(図示せず)に対応して配置される。

【0596】

この図112に示すように、1つのメモリセルマトリについて4つのエン트리(センスアンプ/ライトドライバDRG)の配置ピッチに対し、単位ALU回路ブロック(以下、単にALUと称す)ALUのピッチを決定する。これにより、ALUに対するALU間シフト用の配線のピッチを緩和することができ、数多くのシフト用配線を余裕を持って各ALUに対して配置して接続することができる。

40

【0597】

図113は、図112に示すALUの配置に対するALU間接続用スイッチ回路の配線レイアウトを概略的に示す図である。図113においては、4行5列に配置されるALUを符号“X[0] - X[19]”で示す。通常、ALU間データビット転送時においては、Xレジスタを用いてデータビットの転送が行なわれるため、このALU間接続において各ALUに含まれるXレジスタに対する接続が行なわれる状態を一例として示す。

【0598】

50

図のY方向（エントリ延在方向）に隣接するALUの接続は、 $X[i]$ および $X[i+1]$ を接続する接続配線290aにより実現される。このY方向に整列するALUの最も右に位置するALU、すなわち $X[i+3]$ は、次の隣接行の左側に位置するALUユニット、すなわち $X[4i+1]$ に接続される。これらの配線290aおよび290bにより、4行5列に整列されるALUユニットを逐次接続して、1ビットシフト動作を実現することができる。

【0599】

X方向において隣接するALUが配線292により相互接続される（スイッチ回路は示さず）。この配線292により、ALU($X[i]$)が、4ビット離れたALU($X[i+4]$)に結合され、4ビットシフト動作を、この配線292により実現することができる。

10

【0600】

配線296は、さらに離れたALU間のシフトを行なう配線であり、この配線296により、たとえば32ビットシフトおよび64ビットシフトを実現することができる。

【0601】

1つの主演算回路において、256エントリが設けられている場合、隣接ブロック間データバスNBS（図1のバス16）を介して隣接する主演算回路の対応のALUに接続され、256ビットシフトが実現される。

【0602】

図114は、隣接ブロック間データバスNBS（図1のバス16）の配置の一例を概略的に示す図である。メモリセルマトリクス30においては、一例として、256エントリが配設される。この基本演算ブロック（主演算回路） FB_i のALUユニット群32Lにおいては、4つのALUが各行に整列して配置される。したがって、このALUユニット群32Lにおいて、ALU0 - ALU255 ($X[0]$ - $X[255]$)が配置される。

20

【0603】

基本演算ブロック $FB(i+1)$ においては、同様、256エントリに対応して、4つのALUが行方向に整列して配置される。基本演算ブロック FB_i および FB_{i+1} は、アドレス領域（外部CPUのアドレス領域）について連続しており、このALUユニット群32Rにおける256個のALUに対して連続番号が付され、ALU($X[256]$ - $X[511]$)が配設される。

30

【0604】

隣接ブロック間データバスNBSにおいて、このALUユニット群32Lおよび32Rの同一位置に配設されるALUが隣接ブロック間データ線290により相互接続される。たとえば、ALU($X[3]$)は、ALUユニット群32RのALU($X[259]$)に接続される。同様、ALUユニット群32LのALU($X[255]$)は、ALUユニット群32RのALU($X[511]$)に接続される。これにより、データビットを、この隣接ブロック間データバスNBSを介して転送することにより、256ビットシフト動作を実現することができる。

【0605】

この基本演算ブロック FB_i のALUユニット群32Lの各ALUは、また隣接ブロック間データバスNBSを介して別の隣接する基本演算ブロックの主演算回路内のALUに接続される。

40

【0606】

図113に示すALUの配置における8個のALUを単位として階層的に配置し、かつ各配線の接続に対し、スイッチ回路またはプログラマブルスイッチ回路（図105参照）を適用することにより、1ビットシフト動作から2のn乗のビットのシフト動作を実現することができる。

【0607】

[変更例3]

図115は、この発明の実施の形態19の変更例3の構成を概略的に示す図である。こ

50

の図115に示す構成において、ALU間接続用スイッチ回路ECMの接続を制御するためにALUシフト制御回路300が設けられる。このALUシフト制御回路300は、主演算回路MPA0 - MPA3に含まれるALU間接続用スイッチ回路ECM0 - ECM3それぞれの接続を個々に設定する。これにより、主演算回路MPA0 - MPA3それぞれにおいてALU間シフト量を互いに異ならせて演算処理を行なうことができる。

【0608】

なお、このALUシフト制御回路300におけるシフト制御は、図1に示す基本演算ブロックFB内に含まれるコントローラ21の制御のもとに実行されてもよい。また、ALUシフト制御回路300が、各基本演算ブロック内のコントローラに分散して配置され、対応のALU巻相互接続スイッチ回路の接続を制御しても良い。また、これに代えて、ALUシフト制御回路300は、システムバス5を介して外部のホストCPUの制御のもとに各ALU間相互接続スイッチ回路ECM0 - ECM3のシフト量を設定してもよい。

10

【0609】

[変更例4]

図116は、この発明の実施の形態19の変更例4の構成を概略的に示す図である。この図116に示す構成においては、主演算回路MPA0 - MPA3それぞれにおいて、ALU間接続用スイッチ回路ECMが、上側スイッチ回路ECMUおよび下側スイッチ回路ECMDに分割される。これらの上側スイッチ回路ECMUおよび下側スイッチ回路ECMDを、主演算回路MPA0 - MPA3それぞれで個々に制御するため、ALUシフト制御回路310が、主演算回路MPA0 - MPA3の上側スイッチ回路および下側スイッチ回路に対して個々に制御信号(符号UおよびD)に与える。符号Uで示す制御信号が上側スイッチ回路ECMの接続を制御し、符号Dで示される制御信号が、下側スイッチ回路ECMDの接続を制御する。

20

【0610】

この図116に示す他の構成は、図115に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

【0611】

この図116に示す構成の場合、主演算回路MPA0 - MPA3各々において、ALU間シフトビット量を上側スイッチ回路ECMUおよび下側スイッチ回路ECMDそれぞれ個々に設定することができる。したがって、たとえば上側スイッチ回路ECMUに対応するALUにおいて、8ビットシフト動作を行ない、下側スイッチ回路ECMDに対応するALUにおいて2ビットシフト動作を行なうことができ、異なる演算を並列に実行することができる。

30

【0612】

なお、このALUシフト制御回路310は、先の変更例3の構成と同様、主演算回路MPA0 - MPA3に含まれるコントローラ(21)がそのALUシフト制御動作を行なうように構成されてもよい。また、ALU間シフト動作を制御するために専用に、このALUシフト制御回路310が設けられてもよい。

【0613】

また、図116に示す構成においては、主演算回路MPA0 - MPA3それぞれにおいて、ALU間接続用スイッチ回路が2つのスイッチ回路に分割されている。しかしながら、このALU間接続用スイッチ回路の分割数は2に限定されず、さらに多くのブロックに分割されてもよい。各ブロックごとに、ALUシフト制御回路310により、そのシフト量を制御する。

40

【0614】

この図116に示す構成の場合、主演算回路それぞれにおいて、個々に複数のALU間シフト量を設定することができ、主演算回路それぞれにおいて異なる演算処理を行なうことができ、より複雑な演算処理を実現することができる。

【0615】

[変更例5]

50

図 1 1 7 は、この A L U 間接続回路の構成の変更例を示す図である。図 1 1 7 において、図 1 0 7 に示す配線 2 7 5 a および 2 7 5 b それぞれとして、+ 1 ビットシフト線 3 2 0 a u、+ 4 ビットシフト線 3 2 0 b u、+ 1 6 ビットシフト線 3 2 0 c u、および N バスシフト線 3 2 0 d u、- 1 ビットシフト線 3 2 0 a d、- 4 ビットシフト線 3 2 0 b d、- 1 6 ビットシフト線 3 2 0 c d、- N バスシフト線 3 2 0 d d が設けられる。N バスシフト線 3 2 0 d u および 3 2 0 d d は、隣接ブロック間データバス N B S の配線である。

【 0 6 1 6 】

この A U L 間接続回路は、さらに、シフトコマンド信号に従って信号線 3 2 0 a u - 3 2 0 d u の一方を選択するマルチプレクサ (M U X) 3 1 5 u と、同様、シフトコマンド信号に従って信号線 3 2 0 a d - 3 2 0 d d のいずれかを選択するマルチプレクサ (M U X) 3 1 5 d と、これらのマルチプレクサ 3 1 5 u および 3 1 5 d を介して選択された信号線と対応の A L U ユニット 3 1 9 との間でデータを双方向に送信および受信する送受信データレジスタ 3 1 7 を含む。

【 0 6 1 7 】

送受信データレジスタ 3 1 7 へは、+ シフト / - シフトを指定する転送方向指示信号 U / D が与えられる。

【 0 6 1 8 】

これらの転送方向指示信号を含むシフトコマンド信号は、対応の基本演算ブロックのコントローラからの A L U 制御信号として生成されても良く、また、先の変更例 3 または 4 のシフト制御回路 3 0 0 または 3 1 0 から生成されても良い。

【 0 6 1 9 】

また、送受信データレジスタ 3 1 7 は、図 1 0 4 および 1 0 6 に示す送受信レジスタ 2 7 0 に対応する。

【 0 6 2 0 】

これらのマルチプレクサ 3 1 5 u および 3 1 5 d が、先の図 1 0 5 に示すプログラマブルスイッチ回路 P S W として利用されてもよい。マルチプレクサ 3 1 5 u および 3 1 5 d の接続を制御することにより、先の図 1 0 5 から図 1 1 1 に示すプログラマブルスイッチ回路 P S W のスルー状態、分断状態およびダミー状態を実現することができる。

【 0 6 2 1 】

図 1 1 8 は、図 1 1 7 に示す送受信データレジスタ 3 1 7 の構成の一例を示す図である。対応の A L U ユニット 3 1 9 においては、この A L U 間データ転送を行なうレジスタ回路として、X レジスタ 3 2 0 を代表的に示す。この A L U ユニット 3 1 9 において、X H レジスタ、X L レジスタ、または Z レジスタなどの別のレジスタが、A L U 間データ転送に用いられてもよい。

【 0 6 2 2 】

送受信データレジスタ 3 1 7 は、X レジスタ 3 2 0 の出力 O U T からのデータビットを受け取る送信レジスタ 3 2 5 と、与えられたデータを取込んで、X レジスタ 3 2 0 の入力 I N へ伝達する受信レジスタ 3 2 6 と、転送方向指示信号 U / D に従って送信レジスタ 3 2 5 および受信レジスタ 3 2 6 を選択的にプラス (+) 方向シフト配線 3 2 0 u およびマイナス (-) 方向シフト配線 3 2 0 d に接続する経路設定回路 3 3 0 を含む。

【 0 6 2 3 】

プラス方向 3 2 0 u シフト配線は、図 1 1 7 に示すシフト配線 3 2 0 a u - 3 2 0 d u を含み、マイナス方向シフト配線 3 2 0 d は、図 1 1 7 に示すシフト配線 3 2 0 a d - 3 2 0 d d を含む。この図 1 1 8 に示す構成において、図 1 1 7 に示すマルチプレクサ 3 1 5 u および 3 1 5 d は示していない。

【 0 6 2 4 】

この図 1 1 8 に示す構成において、プラス (+) 方向にデータビットを転送する場合、経路設定回路 3 3 0 は、送信レジスタ 3 2 5 をプラス方向シフト配線 3 2 0 u に結合し、受信レジスタ 3 2 6 をマイナス方向シフト配線 3 2 0 d に結合する。送信レジスタ 3 2 5

10

20

30

40

50

のデータが上方向のALUに転送されて対応の接続先の受信レジスタに格納される。受信レジスタ326が、下側からのALUの送信レジスタから転送されたデータを格納する。

【0625】

マイナス方向にデータ転送を行なう場合には、この経路設定回路330は、送信レジスタ325を、マイナス方向シフト配線320dに接続し、受信レジスタ326をプラス方向シフト配線320uに接続する。送信レジスタ325が、下側の接続先のALUの受信レジスタにデータを転送し、受信レジスタ326が、上側のソースALUから送信されたデータを受信する。

【0626】

これにより、マイナス方向およびプラス方向いずれの方向においてもデータビットのシフト（転送）が行なわれる場合においても、データの送受信を行なうことができる。この図118に示す送信レジスタ325および受信レジスタ326は、図104に示すALU間接続回路の構成において、送受信レジスタ270として用いられる。

【0627】

また、経路設定回路330は、スイッチ回路で接続を切り換えるスイッチマトリクスで構成されても良い。また、また、経路設定回路330において、送信用トライステートバッファおよび受信用トライステートバッファの組をデータ転送方向に応じて2組設け、トライステートバッファの組を選択的に活性化してデータ転送方向が設定されても良い。

【0628】

[変更例6]

図119は、この発明の実施の形態19の変更例6の構成を概略的に示す図である。この図119に示す構成においては、ALU間の接続配線が、メモリセルマット30をY方向（エントリ延在方向）に延在する配線340と、X方向にメモリセルマット30を延在してそれぞれ所定ビット離れた配線340を相互接続する配線342とにより形成される。

【0629】

ALUユニット群32において、たとえば先の図112に示すように4つのALUが1列に整列して配置される場合（ALUのピッチがビット線ピッチの4倍の場合）、4ビット離れた配線340を相互接続することにより、64ビット転送の経路を形成することができる。ALUユニット群32内に長距離にわたる配線を配置する構成に代えて、メモリセルマット30上に長距離間データ転送配線を配置することにより、配線レイアウトが容易となる。

【0630】

なお、このメモリセルマット30上を延在して配置される配線340および342は、たとえば128ビット離れたALUを相互接続する配線であってもよい。

【0631】

また、このALU間相互接続用スイッチ回路の構成において、ビットシフト量は、 2^n （ $n = 0 \dots 8$ ）の構成が一例として示されている。しかしながら、実行される演算内容に応じて、シフトされるビット量およびそのシフトに必要なとされるクロックサイクル数に応じてまたメモリセルマット30に含まれるエントリの数に応じて、適当なシフト量を実現するシフト配線接続が用いられればよい。

【0632】

以上のように、この発明の実施の形態19に従えば、主演算回路におけるALU間の接続経路を各主演算回路個々に設定し、また接続経路をプログラマブルに設定することにより、ALU間相互接続用配線面積を増大させることなく、効率的に、ALU間接続を実現することができ、並列演算性能を、配線レイアウト面積と増大させることなく向上させることができる。

【0633】

[実施の形態20]

図120は、この発明の実施の形態20に従う入出力回路10の構成を概略的に示す図

である。この入出力回路10は、図1に示すように、システムバス5を介してホストCPUに結合される。内部データバス16（グローバルデータバスGBS）は、内部の複数の基本演算ブロックに共通に結合される。

【0634】

入出力回路10は、 j ビットのホストシステムバス5（バス線HBS[$(j-1):0$]）と内部の k ビットの第1の内部転送バスCBS[$(k-1):0$]との間でデータ転送を行ないかつデータビット配列の直交変換を行なう直交変換回路400と、 k ビットの第1の内部転送バスCBS[$(k-1):0$]と m ビットの第2の内部転送バスSBS[$(m-1):0$]の間で選択的にデータ転送経路を設定してデータビットの転送を行なうクロスバスイッチ402と、第2の内部転送バスSBS[$(m-1):0$]と n ビットの内部データバス16（グローバルデータバスGBS[$(n-1):0$]）の間でデータの転送を行なうセレクタ404を含む。

10

【0635】

ホストシステムバス5は、シングルエンドのバス線で構成され、第1および第2の転送バスCBSおよびSBS並びにグローバルデータバスGBS（内部データバス16）は、各々、ダブルエンドのバス線で構成され、相補信号を伝達する。以下の説明において、これらのバスについて各ビットを特に参照しない場合には、符号CBS、SBS、GBSおよびHBSを用いて、バスを参照する。

【0636】

入出力回路10において、 j ビットのワードシリアルかつビットパラレル態様で転送されるデータと n ビットのグローバルデータバスGBS上に伝達されるワードパラレルかつビットシリアルデータの間のデータ配列の変換および転送データビット幅の変換が行なわれる。

20

【0637】

図121は、図120に示す直交変換回路400の第1の転送バスCBSからホストシステムバスHBS（バス5）にデータを転送する出力部分の構成を概略的に示す図である。図121において、直交変換回路400のデータ出力部は、 k 行 j 列に配列される変換素子TXF00-TXF($k-1$)($j-1$)を含む。変換素子TXF00-TXF($k-1$)($j-1$)は同一構成を有するため、図121においては、変換素子TXF00の構成を代表的に示す。変換素子TXF00は、クロック入力に与えられる制御信号SDo i [0]に従って相補内部データバス線CBS[0]および/CBS[0]上の信号を取込みラッチするフリップフロップFFaと、出力制御信号SToo[0]に従ってフリップフロップFFaの出力信号をシングルエンドのシステムバス線HBS[0]へ伝達するトライステートバッファBFを含む。

30

【0638】

変換素子TXF（変換素子を総称的に示す）の各行に対応して第1の内部転送バス線CBS[u]、/CBS[u]が配設され、変換素子各列に対応してホストシステムバス線HBS[v]が配設される。ここで、 $u=0\sim(k-1)$ であり、 $v=0\sim(j-1)$ である。

【0639】

行方向に整列する変換素子TXFに対して共通に出力制御信号SToo[u]がそれぞれの出力バッファBFに与えられる。列方向に整列する変換素子のフリップフロップFFaのクロック入力に対し共通に、入力制御信号SDoi[v]が与えられる。

40

【0640】

これらの制御信号SDo[$(j-1):0$]およびSToo[$(k-1):0$]は、ホストCPUからの制御の下に、図1に示す制御用CPU(25)が生成してもよく、また各基本演算ブロック内に設けられるコントローラからのDMA転送要求に従って、CPU25が同様に生成してもよい。また、ホストCPUが直接生成しても良く、DMAモード転送のときには外部のDMAコントローラの制御の下に生成されても良い。

【0641】

50

図122は、この図121に示す直交変換回路400の出力部の動作を模式的に示す図である。第1の内部転送バスCBSから、ビットシリアルかつワードパラレルの態様でデータが転送される。今、データビットA[a]、B[a]・・・G[a]が並列に与えられる。この場合、入力制御信号SDoi(a)に従って、第a列の変換素子TXFが、与えられたデータビットを取込みラッチする。したがって、この直交変換回路400において、第1の内部転送バスCBSからのデータによりフル状態となった場合には、列方向において、ワードA、B、...Gの同一ビット位置のデータが配列され、行方向には、各ワードのビットが整列して配置される。

【0642】

データ出力時においては、出力制御信号SDoo[b]に従って行方向に整列する変換素子TXFが同時に出力状態に設定される。したがって、ホストシステムバスHBSには、1つのデータワードDの各ビット[0] - [j-1]が並列に出力される。これにより、第1の内部転送バスCBSからエントリの同一位置のビットが並列に転送されてきた場合、ホストシステムバスHBSに、各データワードがシリアルに出力される。

【0643】

図123は、変換素子TXFの構成の一例を示す図である。図123において、フリップフロップFFaは、入力制御信号SDoi[u]に従って転送バス線CBS[s]および/CBS[s]上の信号を伝達するトランスファークゲート421aおよび421bと、活性化時、トランスファークゲート421aおよび421bから転送されたデータを差動的に増幅する交差結合型差動増幅回路422と、入力制御信号SDoi[u]に従って交差結合型差動増幅回路422のPチャンネルMOSトランジスタへ電源電圧を供給するPチャンネルMOSトランジスタ423pと、この入力制御信号SDoi[u]の反転信号ZSDoi[u]に従って交差結合型差動増幅回路422のNチャンネルMOSトランジスタを接地ノードに結合するNチャンネルMOSトランジスタ423nを含む。

【0644】

このフリップフロップFFaは、入力制御信号SDoi[u]がHレベルのときに、対応の転送バス線CBS[s]および/CBS[s]上の信号を、交差結合型差動増幅器422に伝達する。入力制御信号SDoi[u]が非活性化状態となると、交差結合型差動増幅回路422が、MOSトランジスタ423pおよび423nにより活性化され、トランスファークゲート421aおよび421bにより転送されたデータを差動的に増幅してラッチする。

【0645】

トライステートバッファBFは、電源ノードに結合されかつフリップフロップFFaの出力Qをインバータを介してゲートに受けるPチャンネルMOSトランジスタPX1と、接地ノードに結合されかつフリップフロップFFaの出力/Qをゲートに受けるNチャンネルMOSトランジスタNX1と、出力制御信号SDoo[v]に従ってMOSトランジスタNX1を対応のホストシステムバス線HBS[t]に結合するNチャンネルMOSトランジスタNX2と、出力制御信号SDoo[v]のインバータを通した信号に回答してMOSトランジスタPX1を対応のホストシステムバス線HBS[t]に結合するPチャンネルMOSトランジスタPX2を含む。

【0646】

この図123に示すトライステートバッファBFは、出力制御信号SDoo[v]がLレベルのときには、MOSトランジスタPX2およびNX2がともにオフ状態であり、出力ハイインピーダンス状態である。

【0647】

出力制御信号SDoo[v]がHレベルとなると、MOSトランジスタPX2およびNX2がオン状態となり、MOSトランジスタPX1およびNX1が、対応のホストシステムバス線HBS[t]に結合され、フリップフロップFFの出力Q、/Qの信号に従ってホストシステムバス線HBS[t]を駆動する。

【0648】

10

20

30

40

50

この図123に示す変換回路T X Fの構成は単なる一例であり、別の構成が用いられてもよく、入力制御信号S D o i [u]に従って相補信号を取込みラッチし、出力制御信号S D o o [v]の活性化時、この取込んだ相補信号に従ってシングルエンドのシステムバス線を駆動する構成であれば任意の回路構成を利用することができる。

【0649】

図124は、図120に示す直交変換回路400のデータ入力部の構成を概略的に示す図である。図124においては、ホストシステムバスH B Sを介して伝達される1ワードのデータに対する入力部の構成を示す。ホストシステムバスH B Sのビット幅(jビット)に応じて、この図124に示す入力部の構成が拡張され、また第1の内部転送バスC B Sのビット幅(kビット)に従って、この図124に示す構成が列方向に繰返し配置される。

10

【0650】

図124において、直交変換回路400の入力部は、ホストシステムバスH B Sのバス線H B S [0] - H B S [7]それぞれに対して設けられる入力変換素子T X F I 0 - T X F I 7と、ワード単位でデータのマスクを指示するマスク信号線H B S m [0]に従って、これらの入力変換素子T X F I 0 - T X F I 7の出力にマスクをかけるワードマスク制御回路430を含む。

【0651】

入力変換素子T X F I 0 - T X F I 7は、各々、入力制御信号S D i i [x]に従って対応のホストシステムバス線H B S [0] - H B S [7]上の信号を取込むフリップフロップF F bと、活性化時、対応のフリップフロップF F bのラッチ信号に従って転送バス線C B S [x]および/C B S [x]に相補信号を伝達するトライステートバッファ432と、ワードマスク制御回路430からのマスク制御信号と対応の出力制御信号S D i o [a]とを受けて対応のトライステートバッファ432を活性化するAND回路431を含む。ここで、出力制御信号S D i o [a]において、a = 0 - 7である。

20

【0652】

ワードマスク制御回路430は、リセット信号S D i r [x]にตอบสนองしてリセットされ、対応の1ワード(8ビット)の入力変換素子T X F I 0 - T X F I 7の出力にマスクをかけるフリップフロップF F cと、フリップフロップF F cの出力信号とマスク信号線H B S m [0]上の信号とを受け取るNORゲート433を含む。フリップフロップF F cは、NORゲート433の出力信号を入力制御信号S D i i [x]に従って取込みラッチする。次に、この図124に示す直交変換回路400の入力部の動作について説明する。

30

【0653】

ホストシステムバスH B Sからデータが転送される時、まず、リセット信号S D i r [x]が活性化され、ワードマスク制御回路430のフリップフロップF F cがリセットされる。これにより、入力変換素子T X F I 0 - T X F I 7それぞれにおいて、ANDゲート431がディスエーブルされ、入力変換素子が、出力ハイインピーダンス状態に設定される。

【0654】

入力制御信号S D i i [x]とホストシステムバスのマスク信号線H B S m [0]とに従って、ホストシステムバス線H B S [0] - H B S [7]上のデータビットが、入力変換素子T X F I 0 - T X F I 7のそれぞれのフリップフロップF F b内に選択的に取込まれる。マスク信号線H B S m [0]上の信号がHレベルのときには、ワードマスク制御回路430のNORゲート433の出力信号が、Hレベルとなり、フリップフロップF F cが、入力制御信号S D i i [x]に従ってこのHレベルの信号を取込みラッチする。フリップフロップF F cのHレベルの出力信号に従って、入力変換素子T X F I 0 - T X F I 7それぞれのANDゲート431がイネーブルされる。このとき、また、入力制御信号S D i i [x]に従って入力変換素子T X F I 0 - T X F I 7それぞれにおいてフリップフロップF F bが、ホストシステムバス線H B S [0] - H B S [7]上の信号を取込みラッチする。

40

50

【0655】

マスク信号 $HBSm[0]$ が L レベルのときには、ワードマスク制御回路 430 のフリップフロップ FFc の出力信号は L レベルであり、入力変換素子 $TXFI0 - TXFI7$ それぞれにおいて、ANDゲート 431 はディスエーブル状態に維持される。このときにも、対応のホストシステムバス線上のデータ信号の取込はフリップフロップ FFb において実行される。ラッチデータビットの出力時においては、出力制御信号 $SDio[0] - SDio[7]$ が順次活性化される。ワードマスク制御回路 430 の出力信号が L レベルのときには、これらの ANDゲート 431 の出力信号が L レベルであるため、対応の出力制御信号 $SDio[0] - SDio[7]$ が H レベルに活性化されても、トライステートバッファ 432 は出力ハイインピーダンス状態である。したがって、この場合には、入力変換素子 $TXFI0 - TXFI7$ からデータビットの転送は行なわれず、CPUからのワードに対してマスクがかけられる。

10

【0656】

ワードマスク制御回路 430 の出力信号が H レベルのときには、ANDゲート 431 が、出力制御信号 $SDio[0] - SDio[7]$ に従ってそれぞれ活性化され、トライステートバッファ 432 が対応のフリップフロップ FFb のラッチ信号に従って相補転送バス線 / $CBS[x]$ および $CBS[x]$ を駆動する。

【0657】

図 125 は、この図 124 に示す直交変換回路 400 の入力部のデータ転送動作を模式的に示す図である。直交変換回路 400 においては、データ入力時、入力制御信号 $SDii[x]$ に従って、ホストシステムバス HBS 上のデータが取込まれてラッチされる。このホストシステムバス HBS 上のデータはワード単位でマスクデータ $m[0] - m[(j-8)/8]$ に従って選択的にマスクがかけられる。最終的に入力制御信号 $SDii[j-1]$ が活性化されると、この直交変換回路 400 の入力部において格納領域が一杯となる。

20

【0658】

データ出力時においては、出力制御信号 $SDio[v]$ に従って、図の斜線で示す縦方向に 1 列に整列するデータが第 1 の内部転送バス CBS 上に並列に転送される。今、マスク信号 $HBSM$ に従ってマスクが指定されたマスクデータ $MSDT$ が存在する場合、対応の転送バス線 $CBS[k-1]$ 上には、データは転送されず、このマスクデータ $MSDT$ にマスクがかけられる。

30

【0659】

この入力部の構成を用いることにより、ホスト CPUからのデータをワード単位でマスクをかけて、内部の基本演算ブロックの主演算回路のメモリセルマットへ格納することができる。

【0660】

なお、制御信号 $SDii[x]$ 、リセット信号 $SDir[x]$ および出力制御信号 $SDio[v]$ は、外部のホスト CPU または図 1 に示す集中制御ユニット 15 から、データ入力時に生成されてもよく、また、専用のカウンタ回路（シフトレジスタ）により、これらの制御信号が順次活性化されてもよい。

40

【0661】

この図 121 に示す出力部および図 124 に示す入力部を 2 セット設け、これらの入力 / 出力部を、インタリーブ態様で動作させることにより、外部のホスト CPU および内部データバスの間のデータ転送速度の差を吸収して、連続的に（ギャップレスで）データ転送を行なうことができる。

【0662】

なお、この直交変換回路 400 においては、変換素子を構成するためにフリップフロップとトライステートバッファ回路が用いられている。しかしながら、先の実施の形態において示したように、デュアルポートメモリを用いて、一方のポートをホストシステムバスに結合し、他方のポートを第 1 の内部転送バスに結合する構成を利用してもよい。このよ

50

うなデュアルポートメモリを利用する場合、面積利用効率を改善することができ、チップ面積を低減することができる。

【0663】

図126は、図120に示されるクロスバスイッチの構成を概略的に示す図である。図126においては、第2の内部転送バス $SBS[(m-1):0]$ のうち1ビットの転送バス $SBS[y]$ および $/SBS[y]$ に対するクロスバスイッチの構成を示す。この図126に示す構成が、第2の内部転送バス SBS の各バス線に対して設けられる。

【0664】

図126において、クロスバスイッチ402は、第1の内部転送バス線 $CBS[0]$ 、 $CBS[0]-CBS[m-1]$ 、 $/CBS[m-1]$ のそれぞれに対して設けられるデコーダ $DDD0-DDD(m-1)$ と、デコーダ $DDD0-DDD(m-1)$ の出力信号に従って、第1の内部転送バス線 $CBS[0]$ 、 $/CBS[0]-CBS[m-1]$ 、 $/CBS[m-1]$ を第2の内部転送バス線 $SBS[y]/SBS[y]$ に接続する選択スイッチ回路 $DSW0-DSW(m-1)$ を含む。

10

【0665】

デコーダ $DDD0-DDD(m-1)$ は、接続制御信号 $DEC[0]-DEC[4]$ をデコードするデコード回路440と、デコード回路440の出力するプリデコード信号に従ってスイッチ制御信号を対応のスイッチ回路 $DSW0-DSW(m-1)$ に出力するAND回路441を含む。

【0666】

接続制御信号 $DEC[0]-DEC[4]$ は、5ビットの接続制御信号であり、第1の内部転送バス CBS が32ビットの場合を想定する。この接続制御信号 DEC のビット幅は、第1の内部転送バス CBS のバス幅に応じて定められる。デコーダ $DDD0-DDD(m-1)$ の1つの出力信号が選択状態となり、対応の選択スイッチ回路 $DSW(DSW0-DSW(m-1))$ のいずれかが導通状態となり、選択された第1の内部転送バス線 $CBS[z]$ 、 $/CBS[z]$ が、第2の内部転送バス線 $SBS[y]$ 、 $/SBS[y]$ に接続される。

20

【0667】

第2の内部転送バス線 SBS のバス線それぞれにおいて、このデコード動作に基づいて接続を設定することにより、第1の内部転送バス CBS と第2の内部転送バス SBS とのバス幅を整合させて選択的な接続を形成することができる。

30

【0668】

図127は、図126に示す接続制御信号 $DEC[0]-DEC[4]$ を発生する部分の構成を概略的に示す図である。図127において、接続制御信号発生回路は、行列状に配列されるレジスタ回路 $XG00-XG34$ と、第2の内部転送バス線 $SBS[y]$ および $/SBS[y]$ 上の信号を増幅してシングルエンドの信号を生成するセンスアンプ回路 SAC と、レジスタ回路 $XG00-XG34$ のY方向に整列するレジスタ回路それぞれに対応して設けられ、それぞれ選択信号 $SCb[0]-SCb[4]$ に従って選択的に導通し、導通時、センスアンプ回路 SAC の出力信号を伝達する選択ゲート $SSG0-SSG4$ と、レジスタ回路 $XG00-XG34$ の各列に対応して設けられ、対応のレジスタ回路の出力信号を増幅して接続制御信号 $DEC[0]-DEC[4]$ をそれぞれ生成するドライバ $DRV0-DRV4$ を含む。

40

【0669】

レジスタ回路 $XG00-XG34$ においては、X方向に整列するレジスタ回路に共通に入力制御信号 $SCi[0]-SCi[3]$ および出力制御信号 $SCc[0]-SCc[3]$ がそれぞれ与えられる。

【0670】

レジスタ回路 $XG00-XG34$ の各々は、対応の入力制御信号 $SCi[z]$ に従って対応の選択ゲート $SSG(SSG0-SSG4)$ からのデータを転送するトランスファゲート452と、トランスファゲート452を介して与えられたデータをラ

50

ッチするラッチ回路453と、出力制御信号SCc[z]に従って対応のラッチ回路453にラッチされたデータを対応のドライバDRV(DRV0-DRV4)へ転送する転送ゲート454を含む。ラッチ回路453は、インバータで構成されるラッチを備え、与えられた信号をラッチする。

【0671】

センスアンプ回路SACは、センスアンプ活性化信号SCsに従って活性化され、基本演算ブロックから第2の内部転送バス線SBS[y]および/SBS[y]上に転送されたデータビットを増幅する。

【0672】

この図127に示す接続制御信号発生部の構成においては、センスアンプ回路SACが生成した1ビットコンテキスト情報が、選択ゲートSSG0-SSG4と入力制御信号SCi[0]-SCi[3]より選択されたレジスタ回路へ転送されてラッチされる。X方向に整列するレジスタ回路XGa0-XGa4に、クロスバースイッチの接続態様を決定する1つのコンテキスト情報が格納される。したがって、基本演算ブロックから内部転送バス線SBS[y], /SBS[y]へ5ビットシリアルに情報を転送し、このデータ転送と同期して選択信号SCb[0]-SCb[4]を活性化状態とすることにより、選択ゲートSSG0-SSG4を介してコンテキスト情報ビットが転送される。このときに、1つの入力制御信号SCiを選択状態に維持することにより、X方向に整列するレジスタ回路に転送されたコンテキスト情報ビットが順次ラッチされる。これにより、X方向に整列するレジスタ回路により、1つのクロスバースイッチの接続態様を決定するコンテキスト情報が格納される。

【0673】

したがって、入力制御信号SCi[0]-SCi[3]それぞれがコンテキスト情報を選択することができるため、4ウェイのコンテキスト情報(4面のコンテキスト情報)を格納することができる。必要な接続態様を決定するコンテキスト情報は、出力制御信号SCc[0]-SCc[3]のいずれかを活性化状態にすることにより読出されて、ドライバDRV0-DRV4を介して伝達される。これにより、図126に示すデコーダDDD0-DDD(a-1)により、32対の内部転送バス線CBS[0], /CBS[0]-CBS[m-1], /CBS[m-1]の1つが選択される。

【0674】

このクロスバースイッチの接続態様を決定するために4種類の情報を格納することにより、クロスバースイッチの接続態様をリアルタイムで切換えることができ、データ配列順序を、転送時に容易に変換して演算を行なうことができる。例えば、第1の内部転送バスCBSが8ビットであり、第2の内部転送バスSBSが32ビットの場合、この4面のコンテキスト情報により、クロスバースイッチ402において、8ビットデータの転送を行う経路を順次切り換えることにより、バス幅の調整を行ってデータの転送を行うことができる。

【0675】

図128は、クロスバースイッチ402の全体構成を概略的に示す図である。図128において、クロスバースイッチ402は、第2の内部転送バス線SBS[0]-SBS[k-1]それぞれに対応して配置されるスイッチ列460aを含むスイッチマトリクス464と、スイッチ列464aそれぞれに対応して配置されるデコーダ群462aを含み、スイッチマトリクス464の接続経路を設定するルート決定回路462と、デコーダ群462aそれぞれに対応して配置されるコンテキスト情報格納部460aを含み、ルート決定回路462の接続ルートを決定する情報を格納するルート情報格納回路460を含む。

【0676】

スイッチ列464aは、図126に示す選択スイッチ回路DSW0-DSW(m-1)を含み、第1の内部転送バス線CBS[0]-CBS[m-1]のいずれかを対応の第2の内部転送バス線SBS[0]-SBS[k-1]に接続する。

【0677】

10

20

30

40

50

デコーダ群 462a は、図 126 に示すデコーダ DDD0 - DDD(j-1) を含み、対応のスイッチ列 464a の選択スイッチ回路の導通 / 非導通を設定する。

【0678】

コンテキスト情報格納回路 460a は、図 127 に示す構成を備え、対応のデコーダ群 462a に対し、4 種類のコンテキスト情報を格納し、出力制御信号 SCc に従って、格納したコンテキスト情報のいずれかを対応のデコーダ群 462a に出力する。

【0679】

このルート情報格納回路 460へは、センスアンプ回路群 466 からの k ビットの経路指定情報が与えられる。センスアンプ回路群 466 は、図 127 に示すセンスアンプ回路 SAC を第 2 の内部転送バス線 SBS[0] - SBS[k-1] それぞれに対応して含み、活性化時、基本演算ブロックから与えられた k ビットのデータを増幅して、それぞれ対応のコンテキスト情報格納回路 460a に転送する。 10

【0680】

内第 2 の内部転送バス線 SBS[0] - SBS[k-1] へは、基本演算ブロック FBi の経路情報格納メモリ 460 からの情報が、内部のコントローラ 21 の制御の下に読出されて転送される。このコントローラ 21 は、集中制御ユニット 15 に含まれる制御用 CPU 25 の制御の下に動作し、メモリ 460 に格納された接続情報を順次出力する。この制御用 CPU 25 は、また経路情報格納回路 460 に対する制御信号 SCb、SCc、および SCi をそれぞれ出力する。選択制御信号 SCb が 5 回トグルされることにより、信号 SCb[4:0] が 1 回全て選択され、1 つのコンテキスト情報の格納が完了する。 20

【0681】

経路情報格納メモリ 460 については、主演算回路内のメモリセルマットの特定の領域が用いられてもよく、またメモリセルマットと別に専用で設けられても良い。

【0682】

制御用 CPU 25 はまた、センスアンプ回路群 466 に含まれるセンスアンプ回路 (SAC) に対するセンス活性化信号 (SCc) を生成する (この経路は示さず)。

【0683】

図 129 は、図 128 に示すデコーダ群 462a のデコーダ / スイッチ回路 (単位接続回路と以下称す) とデコード信号の対応関係を概略的に示す図である。図 129 において、単位接続回路 UCSW0 は、接続制御信号 DEC が 0 (十進) のときに、第 1 の転送バス線 CBS[i] を第 2 の転送バス線 SBS[i] に接続する。単位接続回路 UCSWx は、接続制御信号 DEC が (0+x) (十進) のとき、第 1 の内部転送バス線 CBS[(i+x) mod . m] を第 2 の内部転送バス線 SBS[i] に接続する。 30

【0684】

第 1 の内部転送バス CBS は m ビット幅であり、接続制御信号 DEC が “0” のときには、常に、第 1 の内部転送バス線 CBS[i] が第 2 の内部転送バス線 SBS[i] に接続される。従って、この接続経路がサイクリックに切替える場合においても、接続制御信号 DEC のモジュール m の演算値により、この第 1 の内部転送バス CBS の接続を容易に決定することができ、各デコーダ群 462a において、デコード信号 DEC が “0” のときには、それぞれ同一番号の転送バス線 CBS[j] および SBS[j] の接続を行なう 40

【0685】

図 130 は、図 120 に示すセレクタ 404 の構成を概略的に示す図である。図 130 においては、1 つの第 2 の内部転送バス線 SBS[z]、/ SBS[z] に対するセレクタの構成を示す。この図 130 に示す構成においては、グローバルデータバス GBS は、第 2 の内部転送バス SBS の 4 倍のビット幅を有する (n = 4 · m)。

【0686】

セレクタ 404 は、選択信号 SS[0] に従ってグローバルデータバス線 GBS[4z]、/ GBS[4z] を転送バス線 SBS[z]、/ SBS[z] に接続する接続ゲート TGW0 と、選択信号 SS[1] に従ってグローバルデータバス線 GBS[4z+1]、 50

\neg GBS[4z+1]を転送バス線SBS[z]、 \neg SBS[z]に接続する接続ゲートTGW1と、選択信号SS[2]に従ってグローバルデータバス線GBS[4z+2]、 \neg GBS[4z+2]を転送バス線SBS[z]、 \neg SBS[z]に接続する接続ゲートTGW2と、グローバルデータバス線GBS[4z+3]、 \neg GBS[4z+3]を選択信号SS[3]に従って転送バス線SBS[z]、 \neg SBS[z]に接続する接続ゲートTGW3を含む。

【0687】

これらのグローバルデータバス線GBS[4z]、 \neg GBS[4z]-GBS[4z+3]、 \neg GBS[4z+3]は、互いに隣接するデータバス線であることは特に要求されない。mビット離れたバス線であってもよい。

10

【0688】

選択信号SS[0]-SS[3]は、図1に示す集中制御ユニット15に含まれる制御用CPU25から生成され、データ転送時、順次活性化される。

【0689】

図131は、この図130に示すセレクタ404の選択動作を模式的に示す図である。第2の内部転送バスSBS上では、mビットのデータD0-D3が順次転送される。セレクタ404は、1/4選択を行っており、本実施の形態においては、選択信号SS[3:0]に従ってグローバルデータバスGBSのmビットのバス線を順次選択する。これにより、セレクタ404からのデータD0、D1、D2およびD3が、グローバルデータバスGBSのそれぞれmビットのデータバス線に分配される。

20

【0690】

このグローバルデータバスGBSにおいて、この図131に示す選択方式の場合、データD0-D3は、各々、互いに異なるデータワードのビットで構成され、データD0-D3は、各々異なるエントリに格納される。

【0691】

データD0-D3が、それぞれデータワードAD-DDの組の異なるビットで構成されるように、同一ワードの組の異なるデータビットで構成され、これらのデータD0-D3を、順次主演算回路内のメモリセルマットの共通のエントリに書込む必要がある場合には、セレクタ404の接続経路が固定され、たとえばグローバルデータバスGBSの特定のmビットのデータ線に連続的にデータD0-D3が出力される。この状態を図132に示す。

30

【0692】

図132において、グローバルデータバス線GBS[4z]にデータD0-D3が順次転送される場合を示す。ただし、4zは0から(m-1)であり、隣接データバス線で構成される。これにより、同一ワードのデータビットを順次同一のグローバルデータバス線を介して転送することができ、応じて、主演算回路内のメモリセルマットの共通のエントリに順次格納することができる。セレクタ404は双方向スイッチ回路であり、グローバルデータバスGBSから第2の内部転送バスSBSのデータ転送時にも、この図131または図132に示すデータの転送シーケンスに従ってデータ転送が行なわれる。

【0693】

なお、この図132に示すデータの分配においても、グローバルデータバスGBSにおいてデータD0-D3は、グローバルデータバスGBSのmビットの隣接バス線GBS[(j-1):0]に配置されている。しかしながら、隣接バス線ではなく、たとえばGBS[4z|z=0~(m-1)]のように、すなわち、GBS[0]、GBS[4]・・・のように互いにmビット離れたバス線に分散して配置されても良い。

40

【0694】

このデータバスの接続制御においては、主演算回路のメモリセルマットのエントリにワードの各ビットが格納されるという条件が満たされ、入出力回路でデータ配列の変換が行われるという条件が満たされる限り、このデータの分配経路の設定は任意に定めることができる。

50

【0695】

以上のように、この発明の実施の形態20に従えば、外部CPUに接続されるシステムバスと内部の基本演算ブロックが接続されるグローバルデータバスの間に、データの並べ替えおよびビット幅を調整する入出力回路を設けており、確実に、ホストCPUの処理するデータワードのビット幅にかかわらず、各基本演算ブロックの主演算回路内のエントリに、各ワードをビットシリアル態様で転送することができる。

【0696】

[実施の形態21]

図133は、この発明の実施の形態21に従う半導体集積回路装置の構成を示す回路ブロック図である。図133において、この半導体集積回路装置は、複数（ここでは4つとする）の機能ブロックFBA1～FBA4と、4つの機能ブロックFBB1～FBB4と、クロスバスイッチとを備える。機能ブロックFBA1～FBA4は図中X方向に配列され、機能ブロックFBB1～FBB4は図中X方向に配列され、機能ブロックFBB1～FBB4はそれぞれ機能ブロックFBA1～FBA4に対向して配置される。

【0697】

これらの機能ブロックFBA1～FBA4およびFBB1～FBB4は、これまでの実施の形態において説明した主演算回路に対応する回路ブロックであってもよく、また、別の各々所定の演算処理が割当てられる回路ブロックであってもよい。以下の実施の形態においては、機能ブロックは単に演算処理を行うことのできる構成であればよい。

【0698】

クロスバスイッチは、機能ブロックFBA1～FBA4と機能ブロックFBB1～FBB4との間に配置され、機能ブロックFBA1～FBA4と機能ブロックFBB1～FBB4とを1対1で任意の組合せで接続する。接続の組合せは、4!通りある。

【0699】

すなわち、クロスバスイッチは、セレクト信号線対LLP1～LLP8、データ信号線LL1～LL8、デコード回路501～516、およびワイヤードORスイッチ521～536を含む。データ信号線LL5～LL8の各々は、図中機能ブロックFBB1から機能ブロックFBB4にわたって、X方向に延在するように設けられる。データ信号線LL1～LL4の各々は図中X方向と直交する図中Y方向に延在し、データ信号線LL1～LL4の一方端はそれぞれ機能ブロックFBA1～FBA4のデータ信号端子に接続され、データ信号線LL1～LL4の他方端はビアホールを介してそれぞれデータ信号線LL5～LL8に接続される。

【0700】

ワイヤードORスイッチ521～524；525～528；529～532；533～536は、それぞれデータ信号線LL5～LL8に対応して配置される。ワイヤードORスイッチ521～524は、それぞれ対応のデータ信号線LL5と機能ブロックFBB1～FBB4のデータ信号端子との間に接続され、それぞれデコード回路501～504の出力信号によって制御される。ワイヤードORスイッチ525～528は、それぞれ対応のデータ信号線LL6と機能ブロックFBB1～FBB4のデータ信号端子との間に接続され、それぞれデコード回路505～508の出力信号によって制御される。

【0701】

ワイヤードORスイッチ529～532は、それぞれ対応のデータ信号線LL7と機能ブロックFBB1～FBB4のデータ信号端子との間に接続され、それぞれデコード回路509～512の出力信号によって制御される。ワイヤードORスイッチ533～536は、それぞれ対応のデータ信号線LL8と機能ブロックFBB1～FBB4のデータ信号端子との間に接続され、それぞれデコード回路513～516の出力信号によって制御される。

【0702】

セレクト信号線対LLP1～LLP4の各々は図中Y方向に延在し、セレクト信号線対LLP1～LLP4の一方端はそれぞれ機能ブロックFBA1～FBA4のセレクト信号

10

20

30

40

50

端子対に接続され、セレクト信号線対 L L P 1 ~ L L P 4 の他方端はそれぞれデコード回路 5 0 1 , 5 0 6 , 5 1 1 , 5 1 6 に接続される。

【 0 7 0 3 】

セレクト信号線対 L L P 5 ~ L L P 8 の各々は、図中 X 方向に延在し、機能ブロック F B B 1 から機能ブロック F B B 4 にわたって設けられる。セレクト信号対 L L P 5 は、ピアホールを介してセレクト信号対 L L P 1 に接続され、機能ブロック F B A 1 からのセレクト信号をデコード回路 5 0 2 , 5 0 3 , 5 0 4 の各々に伝達させる。セレクト信号対 L L P 6 は、ピアホールを介してセレクト信号対 L L P 2 に接続され、機能ブロック F B A 2 からのセレクト信号をデコード回路 5 0 5 , 5 0 7 , 5 0 8 の各々に伝達する。セレクト信号対 L L P 7 は、ピアホールを介してセレクト信号対 L L P 3 に接続され、機能ブロッ
10

【 0 7 0 4 】

機能ブロック F B A 1 ~ F B A 4 の各々からセレクト信号が出力されると、デコード回路 5 0 1 ~ 5 0 4 の出力信号のうちいずれか 1 つの出力信号と、デコード回路 5 0 5 ~ 5 0 8 の出力信号のうちいずれか 1 つの出力信号と、デコード回路 5 0 9 ~ 5 1 2 の出力信号のうちいずれか 1 つの出力信号と、デコード回路 5 1 3 ~ 5 1 6 の出力信号のうち
20

【 0 7 0 5 】

これにより、ワイヤードORスイッチ 5 2 1 ~ 5 2 4 のうちいずれか 1 つ（たとえばスイッチ 5 2 2 ）と、ワイヤードORスイッチ 5 2 5 ~ 5 2 8 のうちいずれか 1 つ（たとえばスイッチ 5 2 8 ）と、ワイヤードORスイッチ 5 2 9 ~ 5 3 2 のうちいずれか 1 つ（たとえばスイッチ 5 2 9 ）と、ワイヤードORスイッチ 5 3 3 ~ 5 3 6 のうちいずれか 1 つ（たとえばスイッチ 5 3 5 ）とが導通する。このようにして、機能ブロック F B A 1 ~ F B A 4 と機能ブロック F B B 1 ~ F B B 4 とが 1 対 1 で任意の組合せで接続される。

【 0 7 0 6 】

図 1 3 4 は、クロスパースイッチの構成をより詳細に示す回路ブロック図である。図 1
3 4 において、ワイヤードORスイッチ 5 2 1 ~ 5 2 4 は、それぞれ N チャンネル M O S ト
30

【 0 7 0 7 】

セレクト信号線対 L L P 1 ~ L L P 8 の各々は、2 本の信号線を含む。セレクト信号は、2 ビットのデータ信号を含む。デコード回路 5 0 1 ~ 5 0 4 の各々には、予め固有のセレクト信号が割り当てられている。たとえばデコード回路 5 0 1 ~ 5 0 4 には、それぞれ 0 0 , 0 1 , 1 0 , 1 1 のセレクト信号が割り当てられている。デコード回路 5 0 1 は、セレクト信号が 0 0 の場合、すなわちセレクト信号に含まれる 2 ビットの信号がともに「
40

【 0 7 0 8 】

デコード回路 5 0 2 は、セレクト信号が 0 1 の場合、すなわちセレクト信号に含まれる 2 ビットの信号がそれぞれ「L」レベルおよび「H」レベルになった場合に「H」レベルを出力し、他の場合は「L」レベルを出力する。デコード回路 5 0 3 は、セレクト信号が
50

10の場合、すなわちセレクト信号に含まれる2ビットの信号がそれぞれ「H」レベルおよび「L」レベルになった場合に「H」レベルを出力し、他の場合は「L」レベルを出力する。デコード回路504は、セレクト信号が11の場合、すなわちセレクト信号に含まれる2ビットの信号がともに「H」レベルになった場合に「H」レベルを出力し、他の場合は「L」レベルを出力する。他のデコード回路505～508；509～512；513～516も、デコード回路501～504と同様である。

【0709】

機能ブロックFBA1からセレクト信号が出力されると、デコード回路501～504のうちのいずれか1つ（たとえばデコード回路1）の出力信号が「H」レベルになり、そのデコード回路501に対応するNチャンネルMOSトランジスタ521aが導通し、機能ブロックFBA1のデータ信号端子と機能ブロックFBB1のデータ信号端子とが接続される。

10

【0710】

次に、この実施の形態21の効果について説明する。このクロスバースイッチでは、Y方向の配線はデータ信号線LL1～LL4とセレクト信号線対LLP1～LLP4の合計12本であり、X方向の配線はデータ信号線LL5～LL8とセレクト信号線対LLP5～LLP8の合計12本である。スイッチ521～536は16個であり、デコード回路501～516は16個である。

【0711】

図133のクロスバースイッチと同じ構成で、 $N = 2^m$ 個の機能ブロックFBA1～FBA N とN個の機能ブロックFBB1～FBB N とを接続するクロスバースイッチを構成することを考える。記号 \wedge は、べき乗を示し、 N は2の m 乗に等しい。この場合、Y方向の配線は $(m+1)N$ 本となり、X方向の配線は $(m+1)N$ 本となり、スイッチは $N \times N$ 個となり、 m 入力のデコード回路は $N \times N$ 個となる。

20

【0712】

ここで、従来のスイッチマトリクスのように信号線の交差部に対応してスイッチを配置する場合、たとえば $N = 128$ ($m = 7$)の場合、一方側の機能ブロックに対して 128×128 、他方側の機能ブロックに対して 128×128 および制御信号線が、 128×128 のY方向の信号線がX方向に延在する128本の信号線を介して結合され、合計Y方向の配線が $3 \times 128 \times 128 = 49152$ 本となり、X方向の配線が128本となり、スイッチが 32768 個となる（ $= 2 \times 128 \times 128$ ；一方および他方側の機能ブロックに対してスイッチが配置される）。一方、本発明では、Y方向の配線が $8 \times 128 = 1024$ 本となり、X方向の配線が $8 \times 128 = 1024$ 本となり、スイッチが 16384 となり、デコード回路が 16384 個となる。したがって、本発明は、配線数が少なくなる。また、上述のような単純なスイッチマトリクス構成では、Y方向の配線が密集するとともに、Y方向の配線と機能ブロックとの間のスイッチが密集するのに対し、本発明では配線およびスイッチがX方向とY方向に均等に配分される。よって、本発明は、従来例よりもレイアウト面積が小さくなる。

30

【0713】

また、本発明では、機能ブロックFBA1～FBA4と機能ブロックFBB1～FBB4との間で双方向のデータ転送を行う場合でも、基本的には図133と同じ構成で実現できる。つまり、接続先情報を含むセレクト信号を機能ブロックFBB1～FBB4から発信すればよい。したがって、双方向のデータ転送を行う場合は、本発明と単純スイッチマトリクス構成とのレイアウト面積の差は一層大きくなる。

40

【0714】

次に、本発明の用途について説明する。図133で示した機能ブロックFBA1～FBA4，FBB1～FBB4の各々をALU（Arithmetic and Logic Unit）のユニットセルで構成する。ALUユニットセルは、各種演算ユニットセルで構成されている。複数の基本演算ユニットセル（Add，Mul，Div，Sub，Shift等）を有機的に結合することにより、機能エレメントを構成できる。図133に示したように、複数のAL

50

Uユニットセルを上下に配置し、クロスバースイッチの動作をプログラミングすることにより、機能エレメントを構成することができる。この場合、結合の方向を双方向にすることにより、大きな機能エレメントを構成できる。また、クロスバースイッチのプログラミングすなわちP & R (Place and router)を再構築することにより、リコンフィギュラブルなロジックを構成することができる。

【0715】

[実施の形態22]

図135は、この発明の実施の形態22に従う半導体集積回路装置の要部を示す回路ブロック図であって、図134と対比される図である。図135を参照して、この半導体集積回路装置が実施の形態21の半導体集積回路装置と異なる点は、デコード回路501～516の各々の出力ノードにラッチ回路537が追加されている点である。たとえばデコード回路501に対応するラッチ回路537は、ラッチ信号Lに応答して対応のデコード回路1の出力信号をラッチして対応のワイヤードORスイッチ521に含まれるNチャネルMOSトランジスタ521aのゲートに与える。

10

【0716】

この実施の形態22では、ラッチ回路537群によってデコード回路501～516の出力信号をラッチした後は、セレクト信号線対LLP1～LLP8を開放して他の用途に用いることができる。

【0717】

[実施の形態23]

図136は、この発明の実施の形態23に従う半導体集積回路装置の構成を示すブロック図である。図136を参照して、この半導体集積回路装置が図133に示す半導体集積回路装置と異なる点は、デコード回路501～516がデコード回路部DDで置換され、冗長機能ブロックFRBA、冗長デコード回路部RDD、冗長ワイヤードORスイッチ部RSS、および冗長機能ブロックFRBBが追加されている点である。ワイヤードORスイッチ部SSは、図133のワイヤードORスイッチ521～536を含む。

20

【0718】

デコード回路部DDは、図133のデコード回路501～516に加えて、機能ブロックFBB1のうちの不良な機能ブロックを指定するセレクト信号を記憶するためのプログラム回路を含む。たとえば機能ブロックFBB4が不良な場合は、機能ブロックFBB4を指定するセレクト信号がデコード回路DDのプログラム回路に格納される。

30

【0719】

たとえば機能ブロックFRBA1から正常な機能ブロックFBB2を指定するセレクト信号が与えられた場合は、デコード回路部DDおよびワイヤードORスイッチ部SSは、図133のデコード回路501～516およびワイヤードORスイッチ521～536と同様に動作し、機能ブロックFRBA1と機能ブロックFBB2を接続する。

【0720】

たとえば機能ブロックFRBA1から不良な機能ブロックFBB4を指定するセレクト信号が与えられた場合は、デコード回路部DDおよびワイヤードORスイッチ部SSのうちの不良な機能ブロックFBB4に対応する部分が非活性化されるとともに、冗長デコード回路部RDDおよび冗長ワイヤードORスイッチ部RSSが活性化される。冗長デコード回路部RDDおよび冗長ワイヤードORスイッチ部RSSは、機能ブロックFRBA1と冗長機能ブロックFRBBを接続する。このようにして、不良な機能ブロックFBB4が冗長機能ブロックFRBBで置換される。なお、双方向のデータ転送を行う場合は、同様に、機能ブロックFRBA1～FRBA4のうちの不良な機能ブロックが冗長機能ブロックFRBAで置換される。

40

【0721】

この実施の形態3では、機能ブロックおよびクロスバースイッチに冗長機能を設けたので、通常は冗長機能を持たすことができないランダムロジックにも冗長機能を持たすことができ、歩留の向上を図ることができる。

50

【0722】

[実施の形態24]

図137は、この発明の実施の形態24に従う半導体集積回路装置の構成を示すブロック図である。図137において、この半導体集積回路装置は、多数の機能ブロックFBA1～FBA n （ただし、 n は2以上の整数である）と、多数の機能ブロックFBB1～FBB n と、クロスバースイッチとを備え、クロスバースイッチは、グローバルデコード回路部GDD、ローカルデコード回路部LDDおよびワイヤードORスイッチ部SSを含む。

【0723】

ワイヤードORスイッチ部SSは、図133で説明したように、機能ブロックFBA1～FBA n の各々に対応して n 個のワイヤードORスイッチを含む。 n 個のワイヤードORスイッチは、それぞれ機能ブロックFBB1～FBB n に対応している。

【0724】

n 個のワイヤードORスイッチは、各々がA個のワイヤードORスイッチを含むB個のスイッチグループに分割されている。グローバルデコード回路部GDDは、各機能ブロックFBAからのグローバルセレクト信号に従ってその機能ブロックFBAに対応するB個のスイッチグループのうちいずれかのスイッチグループを選択する。ローカルデコード回路部LDDは、各機能ブロックFBAからのローカルセレクト信号に従って、その機能ブロックFBAに対応し、かつグローバルデコード回路部GDDによって選択されたスイッチグループに属するA個のワイヤードORスイッチのうちいずれかのワイヤードOR

【0725】

たとえば $n=16$ の場合は、ワイヤードORスイッチ部SSは、機能ブロックFBA1～FBA16の各々に対応して16個のワイヤードORスイッチを含む。16個のワイヤードORスイッチは、それぞれ機能ブロックFBB1～FBB16に対応している。

【0726】

16個のワイヤードORスイッチは、4個ずつ4個のスイッチグループに分割されている。グローバルデコード回路部GDDは、図138に示すように、それぞれ4個のスイッチグループに対応する4個のグローバルデコード回路540を含む。ローカルデコード回路LDDは、それぞれ16個のワイヤードORスイッチに対応する16個のローカルデ

【0727】

対応の機能ブロックFBAからグローバルセレクト信号GGS1, GGS2が出力されると、4個のグローバルデコード回路540のうちいずれか1つのグローバルデコード回路540の出力信号が「H」レベルになり、そのグローバルデコード回路540に対応する4個のローカルデコード回路541が活性化される。対応の機能ブロックFBAからローカルセレクト信号LLS1～LLS4が出力されると、活性化された4個のローカルデコード回路541のうちいずれか1つのローカルデコード回路541の出力信号が「H」レベルになり、そのローカルデコード回路541に対応するワイヤードORスイッチが導通する。このようにして、機能ブロックFBA1～FBA16と機能ブロックFBB

【0728】

この実施の形態24では、デコード回路部を階層化したので、セレクト信号用の配線数を低減化することができ、デコード回路部のコンパクト化を図ることができる。

【0729】

[実施の形態25]

図139は、この発明の実施の形態25に従う半導体集積回路装置の構成を示すブロック図である。図139において、この半導体集積回路は、複数（図139では5つ）の機能ブロックFBA1～FBA5と、5つの機能ブロックFBB1～FBB5と、クロスバースイッチとを備える。機能ブロックFBA1～FBA5は、複数のグループに分割され

ており、図 139 では、機能ブロック FBA1 ~ FBA3 が属する第 1 のグループと、機能ブロック FBA4 , FBA5 が属する第 2 のグループに分割される。

【0730】

クロスバースイッチのデコード回路部は、第 1 のグループに対応するデコード回路部 DD1 と、第 2 のグループに対応するデコード回路部 DD2 に分割される。クロスバースイッチのワイヤードORスイッチ部は、第 1 のグループに対応するワイヤードORスイッチ部 SS1 と、第 2 のグループに対応するワイヤードORスイッチ部 SS2 に分割される。機能ブロック FBB1 ~ FBB5 は、第 1 のグループに対応する機能ブロック FBB1 ~ FBB3 と、第 2 のグループに対応する機能ブロック FBB4 , FBB5 に分割される。

【0731】

この半導体集積回路装置では、機能ブロック FBA1 ~ FBA3、デコード回路部 DD1、ワイヤードORスイッチ部 SS1 および機能ブロック FBB1 ~ FBB3 に電源電圧 VCC1 を供給する電源供給線 PPL1 と、機能ブロック FBA4、FBA5、デコード回路部 DD2、ワイヤードORスイッチ部 SS2 および機能ブロック FBB4、FBB5 に電源電圧 VCC2 を供給する電源供給線 PPL2 とが別々に設けられている。したがって、たとえば機能ブロック FBA1 ~ FBA3 およびそれに関連する部分のみを活性化させる場合は、電源供給線 PPL1 に電源電圧 VCC1 を供給し、電源供給線 PPL2 への電源電圧 VCC2 の供給を停止することにより、不要な電力消費を削減することができ、消費電力の低減化を図ることができる。

【0732】

また、この半導体集積回路装置では、2つの機能エレメントを同時に構成できるので、2つの同じ機能のエレメントを構成することにより、演算の平行処理を行うことができ、高性能なプロセッシング機能を実現することができる。

【産業上の利用可能性】

【0733】

この発明は、一般に、データ処理システムに対して適用可能である。特に、画像または音声データなどの大量のデータを処理することが要求される処理システムに対して適用することにより、高速演算処理システムを実現することができる。

【0734】

なお、チップ構成としては、1つの主演算回路部分が1チップ(半導体チップ)で構成されてもよく、また1つの基本演算ブロックが1チップ(半導体チップ)で構成されてもよい。また、1つの半導体演算装置が、システムLSIのように、1チップ(半導体チップ)で構成されてもよい。

【図面の簡単な説明】

【0735】

【図1】この発明に従う半導体装置の全体の構成を概略的に示す図である。

【図2】図1に示す主演算回路の構成を概略的に示す図である。

【図3】図2に示すメモリセルの構成の一例を示す図である。

【図4】この発明の実施の形態1における半導体装置の演算操作シーケンスを概略的に示す図である。

【図5】この発明の実施の形態1における半導体装置の演算処理動作時の内部タイミングを示す図である。

【図6】この発明の実施の形態1に従う半導体装置の要部の構成をより具体的に示す図である。

【図7】図6に示すALU群に含まれるALUの構成を概略的に示す図である。

【図8】この発明の実施の形態1における半導体装置の主演算回路における演算処理動作の内部タイミングを示す図である。

【図9】この発明の実施の形態1における半導体演算装置のアドレス領域を指定するポイントを概略的に示す図である。

【図10】この発明の実施の形態2に従う半導体演算装置で利用されるメモリセルの構成

10

20

30

40

50

の一例を示す図である。

【図 1 1】この発明の実施の形態 2 における半導体演算装置の演算処理動作時の内部タイミングを示す図である。

【図 1 2】この発明の実施の形態 2 における半導体演算装置の主演算回路の構成をより具体的に示す図である。

【図 1 3】この発明の実施の形態 3 に従う半導体演算装置の主演算回路の構成を概略的に示す図である。

【図 1 4】図 1 3 に示す主演算回路の演算処理動作時の内部タイミングを示す図である。

【図 1 5】この発明の実施の形態 3 に従う主演算回路の構成をより具体的に示す図である

。 【図 1 6】この発明の実施の形態 4 に従う主演算回路の構成を概略的に示す図である。

【図 1 7】図 1 6 に示すメモリセルの構成の一例を示す図である。

【図 1 8】この発明の実施の形態 5 におけるメモリマットにおける演算対象データの分布を概略的に示す図である。

【図 1 9】この発明の実施の形態 5 における半導体演算装置のメモリマット内の演算対象データの分布を概略的に示す図である。

【図 2 0】この発明の実施の形態 5 に従う半導体演算装置の主演算回路の要部の構成を概略的に示す図である。

【図 2 1】この発明の実施の形態 5 に従う主演算回路の構成をより具体的に示す図である

。 【図 2 2】この発明の実施の形態 6 に従う主演算回路の要部の構成を概略的に示す図である。

【図 2 3】この発明の実施の形態 7 に従う主演算回路の要部の構成を概略的に示す図である。

【図 2 4】この発明の実施の形態 8 に従う主演算回路の要部の構成を概略的に示す図である。

【図 2 5】図 2 4 に示す A L U の可変構成の一例を概略的に示す図である。

【図 2 6】この発明の実施の形態 9 における処理システムの構成の一例を示す図である。

【図 2 7】この発明の実施の形態 9 に従う処理システムの構成の一例を概略的に示す図である。

【図 2 8】この発明の実施の形態 9 における半導体演算装置内の主演算回路に含まれる A L U の構成の一例を概略的に示す図である。

【図 2 9】この発明の実施の形態 9 に従う半導体演算装置を利用する処理システムの構成の一例を示す図である。

【図 3 0】この発明の実施の形態 1 0 に従う主演算回路の要部の構成を概略的に示す図である。

【図 3 1】図 3 0 に示すワード線冗長救済回路の構成を概略的に示す図である。

【図 3 2】図 3 0 に示すビット線冗長救済回路の構成を概略的に示す図である。

【図 3 3】この発明の実施の形態 1 1 に従う基本演算ブロックの要部の構成を概略的に示す図である。

【図 3 4】図 3 3 に示す単位 A L U 回路ブロックの構成を概略的に示す図である。

【図 3 5】この発明の実施の形態 1 1 におけるレジスタ命令を一覧にして示す図である。

【図 3 6】この発明の実施の形態 1 1 における A L U 命令を一覧にして示す図である。

【図 3 7】この発明の実施の形態 1 1 における A L U ロード / ストア命令を一覧にして示す図である。

【図 3 8】この発明の実施の形態 1 1 におけるエントリ間データ移動命令を一覧にして示す図である。

【図 3 9】この発明の実施の形態 1 1 における A L U 算術演算命令を一覧にして示す図である。

【図 4 0】この発明の実施の形態 1 1 における A L U 論理演算命令を一覧にして示す図で

10

20

30

40

50

ある。

【図 4 1】この発明の実施の形態 1 1 におけるプログラムの一例を示す図である。

【図 4 2】図 4 1 における加算プログラムのデータの流れを概略的に示す図である。

【図 4 3】この発明の実施の形態 1 1 における減算プログラムを示す図である。

【図 4 4】この発明の実施の形態 1 1 における乗算プログラムを示す図である。

【図 4 5】図 4 4 に示す乗算プログラムのデータの流れを模式的に示す図である。

【図 4 6】この発明の実施の形態 1 1 における除算時のエントリのアドレスの割当を示す図である。

【図 4 7】この発明の実施の形態 1 1 における除算プログラムを示す図である。

【図 4 8】(A) - (F) は、図 4 7 に示す除算プログラムのデータの流れを模式的に示す図である。 10

【図 4 9】この発明の実施の形態 1 2 における単位 A L U 回路ブロックの構成を概略的に示す図である。

【図 5 0】2 次のブースアルゴリズムの部分積生成手順を一覧にして示す図である。

【図 5 1】2 次のブースアルゴリズムにおける部分積生成処理を模式的に示す図である。

【図 5 2】2 次のブースアルゴリズムに従う乗算の一例を示す図である。

【図 5 3】この発明の実施の形態 1 2 におけるレジスタ命令を一覧にして示す図である。

【図 5 4】この発明の実施の形態 1 2 における A L U 命令を一覧にして示す図である。

【図 5 5】この発明の実施の形態 1 2 における A L U セット / クリア命令を一覧にして示す図である。 20

【図 5 6】この発明の実施の形態 1 2 における A L U ロード / ストア命令を一覧にして示す図である。

【図 5 7】この発明の実施の形態 1 2 におけるエントリ間データ移動命令を一覧にして示す図である。

【図 5 8】この発明の実施の形態 1 2 における A L U 算術演算命令を一覧にして示す図である。

【図 5 9】この発明の実施の形態 1 2 における A L U 算術演算命令を一覧にして示す図である。

【図 6 0】この発明の実施の形態 1 2 におけるレジスタ格納値とデータ処理との対応を一覧にして示す図である。 30

【図 6 1】この発明の実施の形態 1 2 における A L U 論理演算命令を一覧にして示す図である。

【図 6 2】この発明の実施の形態 1 2 における符号付き乗算プログラムを示す図である。

【図 6 3】この発明の実施の形態 1 2 における乗算時のエントリのアドレスポインタを示す図である。

【図 6 4】この発明の実施の形態 1 2 における乗算時のデータビットの流れを模式的に示す図である。

【図 6 5】この発明の実施の形態 1 2 における乗算処理を模式的に示す図である。

【図 6 6】(A) は、この発明の実施の形態 1 2 における加算処理時のエントリのポインタを示し、(B) は、加算プログラムを示す図である。 40

【図 6 7】(A) は、この発明の実施の形態 1 2 における減算処理時のアドレスポインタを示し、(B) は、減算プログラムを示す図である。

【図 6 8】この発明の実施の形態 1 2 における符号なし乗算プログラムを示す図である。

【図 6 9】この発明の実施の形態 1 2 における除算プログラムを示す図である。

【図 7 0】この発明の実施の形態 1 3 における単位 A L U 回路ブロックの構成を概略的に示す図である。

【図 7 1】この発明の実施の形態 1 3 におけるポインタレジスタ命令を一覧にして示す図である。

【図 7 2】この発明の実施の形態 1 3 における A L U の 1 ビット動作時の命令を一覧にして示す図である。 50

【図 7 3】この発明の実施の形態 1 3 における 2 ビット動作時の A L U ロード / ストア命令を一覧にして示す図である。

【図 7 4】この発明の実施の形態 1 3 における 1 ビット動作時のエントリ間データ移動命令を一覧にして示す図である。

【図 7 5】この発明の実施の形態 1 3 における 2 ビット動作時のエントリ間データ移動命令を一覧にして示す図である。

【図 7 6】この発明の実施の形態 1 3 における 1 ビット動作時の A L U 算術演算命令を一覧にして示す図である。

【図 7 7】この発明の実施の形態 1 3 における 2 ビット動作時の A L U 算術演算命令を一覧にして示す図である。

10

【図 7 8】この発明の実施の形態 1 3 における 2 次のブースアルゴリズム実行時の各レジスタのビット値と対応の処理を一覧にして示す図である。

【図 7 9】この発明の実施の形態 1 3 における乗算プログラムを示す図である。

【図 8 0】この発明の実施の形態 1 3 における単位 A L U 回路ブロックの接続を概略的に示す図である。

【図 8 1】この発明の実施の形態 1 3 における乗算プログラム実行時のデータの流れを模式的に示す図である。

【図 8 2】この発明の実施の形態 1 3 における乗算実行時のデータの流れを模式的に示す図である。

【図 8 3】この発明の実施の形態 1 3 における単位 A L U 回路ブロックの 1 ビット演算処理時の接続を概略的に示す図である。

20

【図 8 4】この発明の実施の形態 1 3 における加算プログラムを示す図である。

【図 8 5】この発明の実施の形態 1 3 における減算プログラムを示す図である。

【図 8 6】この発明の実施の形態 1 3 における符号なし乗算プログラムを示す図である。

【図 8 7】この発明の実施の形態 1 3 における除算プログラムを示す図である。

【図 8 8】この発明の実施の形態 1 3 におけるエントリへのデータ書込経路を概略的に示す図である。

【図 8 9】この発明の実施の形態 1 4 における A L U 制御の構成を概略的に示す図である。

【図 9 0】この発明の実施の形態 1 5 に従う A L U 制御の構成を概略的に示す図である。

30

【図 9 1】この発明の実施の形態 1 6 に従う半導体演算装置の構成を概略的に示す図である。

【図 9 2】この発明の実施の形態 1 6 におけるメモリ間のデータ転送経路を概略的に示す図である。

【図 9 3】この発明の実施の形態 1 6 におけるデータ転送の制御の構成を概略的に示す図である。

【図 9 4】この発明の実施の形態 1 6 における大容量メモリと主演算回路とのデータ転送経路を概略的に示す図である。

【図 9 5】この発明の実施の形態 1 7 に従う半導体演算装置の構成を概略的に示す図である。

40

【図 9 6】この発明の実施の形態 1 7 のメモリ構成を概略的に示す図である。

【図 9 7】この発明の実施の形態 1 7 における大容量メモリの構成を概略的に示す図である。

【図 9 8】図 9 7 に示すメモリ構成のデータ転送動作を示す図である。

【図 9 9】この発明の実施の形態 1 8 における A L U 間接続の構成を概略的に示す図である。

【図 1 0 0】図 9 9 に示す隣接ブロック間接続バスの 1 つのバス線の関連する部分の構成を概略的に示す図である。

【図 1 0 1】この発明の実施の形態 1 8 の変更例 1 の構成を概略的に示す図である。

【図 1 0 2】この発明の実施の形態 1 8 の変更例 2 の構成を概略的に示す図である。

50

- 【図103】この発明の実施の形態19に従うALU間相互接続用スイッチ回路の構成を概略的に示す図である。
- 【図104】図103に示すALU間相互接続用スイッチ回路の構成を概略的に示す図である。
- 【図105】この発明の実施の形態19の変更例1の構成を概略的に示す図である。
- 【図106】図105に示すプログラマブルスイッチ回路の構成の一例を概略的に示す図である。
- 【図107】図106に示すプログラマブルスイッチ回路の第1の接続状態を示す図である。
- 【図108】図106に示すプログラマブルスイッチ回路の第2の接続状態を示す図である。 10
- 【図109】図106に示すプログラマブルスイッチ回路の第3の接続状態を示す図である。
- 【図110】この発明の実施の形態19の変更例1におけるALU間接続用スイッチ回路の接続の一例を示す図である。
- 【図111】この発明の実施の形態19の変更例1におけるプログラマブルスイッチ回路の他の接続の態様を示す図である。
- 【図112】この発明の実施の形態19の変更例2のALUの配置を模式的に示す図である。
- 【図113】図112におけるALU配置におけるALU接続用スイッチ回路の配線を概略的に示す図である。 20
- 【図114】図113に示す隣接ブロック間データバスの接続の一例を概略的に示す図である。
- 【図115】この発明の実施の形態19の変更例3の構成を概略的に示す図である。
- 【図116】この発明の実施の形態19の変更例4の構成を概略的に示す図である。
- 【図117】この発明の実施の形態19の変更例5におけるプログラマブルスイッチ回路の構成を概略的に示す図である。
- 【図118】図117に示す送受信データレジスタの構成の一例を概略的に示す図である。
- 【図119】この発明の実施の形態19の変更例6のALU間接続バスの構成を概略的に示す図である。 30
- 【図120】この発明の実施の形態20の入出力回路の構成を概略的に示す図である。
- 【図121】図120に示す直交変換回路のデータ出力部の構成を概略的に示す図である。
- 【図122】図121に示す直交変換回路のデータ変換操作を概略的に示す図である。
- 【図123】図121に示す変換素子の構成の一例を概略的に示す図である。
- 【図124】図120に示す直交変換回路のデータ入力部の構成を概略的に示す図である。
- 【図125】図124に示す直交変換回路のデータ入力部のデータ変換操作を模式的に示す図である。 40
- 【図126】図120に示すクロスバースイッチの要部の構成を概略的に示す図である。
- 【図127】図120に示すクロスバースイッチの接続制御信号発生部の構成を概略的に示す図である。
- 【図128】図124に示すクロスバースイッチの全体の構成を概略的に示す図である。
- 【図129】図126に示すデコーダのデコード信号と接続バスの対応関係を示す図である。
- 【図130】図120に示すセレクタの構成の一例を示す図である。
- 【図131】図130に示すセレクタのデータ転送経路の一例を示す図である。
- 【図132】図130に示すセレクタのデータ転送経路の他の例を示す図である。
- 【図133】この発明の実施の形態21による半導体集積回路装置の構成を示すブロック 50

図である。

【図134】図133に示したデコード回路およびワイヤードORスイッチの構成を示す回路図である。

【図135】この発明の実施の形態22による半導体集積回路装置の要部を示すブロック図である。

【図136】この発明の実施の形態23による半導体集積回路装置の構成を示すブロック図である。

【図137】この発明の実施の形態24による半導体集積回路装置の構成を示すブロック図である。

【図138】図137に示したグローバルデコード回路部およびローカルデコード回路の構成を示す回路図である。 10


【図139】この発明の実施の形態25による半導体集積回路装置の構成を示すブロック図である。

【符号の説明】


【0736】

1 半導体演算装置、FB1 - FBm 基本演算ブロック、2 ホストCPU、3 メモリ、5 システムバス、10 入出力回路、12 内部データバス、14 内部バス、15 集中制御ユニット、6 隣接ブロック間データバス、20 主演算回路、21 コントローラ、22 レジスタ群、23 マイクロプログラム格納メモリ、24 ヒューズ、30 メモリマツ、40 センスアンプ群、42 ライトドライバ群、44 ALU 相互接続用スイッチ回路、46 ロウデコーダ、48 入出力回路、32 演算処理ユニット群 (ALU群)、50 算術演算論理回路、52 Aレジスタ、54 Xレジスタ、56 Cレジスタ、58 Mレジスタ、60 ライトドライバ、62 センスアンプ、65 ALU間接続回路、NQ1 - NQ8 NチャンネルMOSトランジスタ、PQ1, PQ2 PチャンネルMOSトランジスタ、36r リード用ロウデコーダ、36w ライト用ロウデコーダ、40A, 40B センスアンプ群、42A, 42B ライトドライバ群、200 ALU内内部データ線、210, 211 全加算器、220 XHレジスタ、221 XLレジスタ、222 セレクタ、217 選択反転回路、208 Vレジスタ、207 Nレジスタ、205 Fレジスタ、222 Dレジスタ、SWa - SWf スイッチ回路、225 スイッチ回路、250 大容量メモリ、GBS グローバルデータバス、BK0 - BKq バンク、260 隣接ブロックエントリ間接続配線、262 隣接ブロックエントリフィードバック接続配線、262a, 262b 隣接ブロックエントリ間接続配線、PSW プログラマブルスイッチ回路、NBAa, NBAb 隣接ブロック間データバス、PSW プログラマブルスイッチ回路、315u, 315d マルチプレクサ (MUX)、320au, 320du, 320ad - 320dd シフト信号線、317 送受信データレジスタ、319 ALUユニット、320 Xレジスタ、325 送信レジスタ、326 受信レジスタ、340, 342 メモリセルマツ上配線、400 直交変換回路、402 クロスバースイッチ、404 セレクタ、TXF00 - TXF(k-1), (j-1) 変換素子、TXFI0 - TXFI7 入力変換素子、430 ワードマスク制御回路、DDD - DDD(a-1) デコーダ、DSW0 - DSW(m-1) 選択スイッチ回路、SAC センスアンプ回路、XG00 - XG34 レジスタ回路、SSG0 - SSG4 選択ゲート、DRV0 - DRV4 ドライバ、460 接続情報保持回路、460a コンテキスト情報格納回路、462 接続ルート決定回路、464 スイッチマトリクス回路、464a スイッチ列、462a デコーダ群、TGW0 - TGW3 選択ゲート、FBA, FBB 機能ブロック、FRBA, FRBB 冗長機能ブロック、LL, LLX, LLY データ信号線、LLP セレクト信号線対、501 ~ 516 デコード回路、521 ~ 536, 551, 552, 553 スイッチ、521a ~ 524a, 551a, 552a NチャンネルMOSトランジスタ、537 ラッチ回路、DD デコード回路部、GDD グローバルデコード回路部、LDD ローカルデコード回路部、SS ワイヤードORスイッチ部。 30 40 50


【図 1】




【図 2】




【図3】




【図4】




【図5】



【図6】



【図7】




44


【図8】

サイクル	イベント	レジスタ値	M	C	A	X
k-1	Mレジスタに1をセット、Cレジスタを0にクリア。		1	0	0	0
k	a[i]の読み出し。		1	0	0	0
k+1	b[i]の読み出し。		1	0	0	a[i]
k+2	ALU部で演算実行		1	0	0	a[i]
k+3	c[i]に加算結果を書き込み。		1	0	0	a[i]+b[i]
k+4	a[i+1]の読み出し。		1	0	0	a[i]+b[i]
k+5	b[i+1]の読み出し。		1	0	0	a[i+1]
k+6	ALU部で演算実行		1	0	0	a[i+1]
k+7	c[i+1]に加算結果を書き込み。		1	0	0	a[i+1]+b[i+1]


【図9】




【図10】




【図11】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 5】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【 図 1 9 】




【図 20】




【図 22】




【図 21】




【図 23】




【図 2 4】




【図 2 5】




【図 2 6】




【図 2 8】




【図 2 7】



【図 2 9】



【図34】



44

【図35】

レジスタ命令

命令	動作
reg.set n,rx	rx ← #n (0 < n < MAX_BIT, x=0..3) : 任意の値をレジスタrxにセット。
reg.cpy rx,ry	ry ← rx (x,y=0..3) : 2種のレジスタ間のコピー。
reg.inc rx	rx ← rx+1 (x=0..3) : rxの値をインクリメント。
reg.dec rx	rx ← rx-1 (x=0..3) : rxの値をデクリメント。
reg.sft rx	rx ← rx << 1 (x=0..3) : rxの値のビットシフト。

【図39】

ALU命令(算術演算)

ALU命令	動作
alu.op.adc@rx	$X_j = A_j[rx] \oplus X_j \oplus C_j$ $C_j = A_j[rx] \& X_j + A_j[rx] \& C_j + X_j \& C_j$ if Mj (j=0..MAX_ENTRY) : 加算命令 ポインタレジスタrxに指されているメモリアドレスのデータとXレジスタの値を加算し、結果をXレジスタに格納する。 : Xレジスタの加算後の値が、Cレジスタにはキャリーが格納される。
alu.op.sbb@rx	$X_j = A_j[rx] \oplus X_j \oplus C_j$ $C_j = A_j[rx] \& X_j + A_j[rx] \& C_j + X_j \& C_j$ if Mj (j=0..MAX_ENTRY) : 減算命令 ポインタレジスタrxに指されているメモリアドレスのデータとXレジスタの値を減算し、結果をXレジスタに格納する。 : Xレジスタの減算後の値が、Cレジスタにはポローが格納される。

【図36】

ALU命令(セット・クリア)

ALU命令	動作
alu.set.X	$X_j \leftarrow 1$ (j=0..MAX_ENTRY)
alu.set.C	$C_j \leftarrow 1$ (j=0..MAX_ENTRY)
alu.set.M	$M_j \leftarrow 1$ (j=0..MAX_ENTRY)
	: エントリjのレジスタに1をセット。
alu.clr.X	$X_j \leftarrow 0$ (j=0..MAX_ENTRY)
alu.clr.C	$C_j \leftarrow 0$ (j=0..MAX_ENTRY)
alu.clr.M	$M_j \leftarrow 0$ (j=0..MAX_ENTRY)
	: エントリjのレジスタを0にクリア。
alu.cpy.XM	$M_j \leftarrow X_j$ (j=0..MAX_ENTRY)
alu.cpy.CX	$X_j \leftarrow C_j$ (j=0..MAX_ENTRY)
alu.cpy.CM	$M_j \leftarrow C_j$ (j=0..MAX_ENTRY)
	: レジスタ間のデータのMove/ Copy

【図37】

ALU命令(ロード・ストア)

ALU命令	動作
mem.ld@rx	$X_j \leftarrow A_j(rx)$ (j=0..MAX_ENTRY, x=0..3) : ビットポインタrxの示すメモリ位置からロード
mem.st@rx	$A_j(rx) \leftarrow X_j$ if Mj (j=0..MAX_ENTRY, x=0..3) : ビットポインタrxの示すメモリ位置へストア マスクレジスタが0の場合は実行されない。

【図38】

ALU命令(エントリ間データ移動)

ALU命令	動作
ecm.mv.n#n	$X_j \leftarrow X_{j+n}$ (0 < n < 128) : 移動量を数値で指定したmove : エントリj+nのXレジスタの値がエントリjのXレジスタに移動。
ecm.mv.r rx	$X_j \leftarrow X_j + rx$ (0 < x < 3) : レジスタrxに格納されている値に応じて移動

【図40】

ALU命令	動作
alu.op.and@rx AND命令 (論理積命令)	$X_j = A_j[rx] \& X_j$ if Mj (j=0..MAX_ENTRY) : ポインタレジスタrxに指されているメモリアドレスのデータとXレジスタの値をANDし、結果をXレジスタに格納する。マスクレジスタの値が0の場合は実行されない。
alu.op.or@rx OR命令 (論理和命令)	$X_j = A_j[rx] X_j$ if Mj (j=0..MAX_ENTRY) : ポインタレジスタrxに指されているメモリアドレスのデータとXレジスタの値をORし、結果をXレジスタに格納する。マスクレジスタの値が0の場合は実行されない。
alu.op.eq@rx EX-OR命令 (排他的論理和命令)	$X_j = A_j[rx] \oplus X_j$ if Mj (j=0..MAX_ENTRY) : ポインタレジスタrxに指されているメモリアドレスのデータとXレジスタの値をEX-ORし、結果をXレジスタに格納する。マスクレジスタの値が0の場合は実行されない。
alu.op.not NOT命令 (反転命令)	$X_j = \neg X_j$ if Mj (j=0..MAX_ENTRY) : Xレジスタの値を反転し、結果をXレジスタに格納する。 マスクレジスタの値が0の場合は実行されない。


【 図 4 1 】

```

行番号  命令          コメント
↓       ↓           ↓
0:  alu.set.M; alu.clr.C;           //set mask & clear carry
1:  reg.set#as,r0;reg.set#bs,r1;reg.set#cs,r2; //set address register
2:  for(i=0;i<bit_count;i++) { //bit loop
    mem.ld@r0+;alu.op.adc@r1+; mem.st@r2+;
3:  }
4:  alu.cpy.CX; mem.st@r2;           //copy back carry

```

【 図 4 2 】



【 図 4 3 】

a-b=c:

```

0:  alu.set.M; alu.clr.C;           //set mask & clear carry
1:  reg.set#as,r0;reg.set#bs,r1;reg.set#cs,r2; //set address register
2:  for(i=0;i<bit_count;i++) { //bit loop
    mem.ld@r0+;alu.op.sbb@r1+; mem.st@r2+;
3:  }
4:  alu.cpy.CX; mem.st@r2;           //copy back carry

```

【 図 4 7 】

```

0:  alu.set.M;reg.set#as,r0;reg.set#ds,r1;
1:  for(i=0;i<bit_count;i++) { mem.ld@r0+;mem.st@r1+}
2:  reg.set#(cs+bit_count-1),r3;reg.set#(ds+bit_count-1),r2;
3:  for(j=0;j<bit_count;j++) {
4:  alu.set.M;alu.clr.X;mem.st@r3; //clear result
5:  reg.cpy r2,r0;reg.set#bs,r1;alu.clr.C;
6:  for(i=0;i<bit_count;i++) { //compare loop
7:  mem.ld@r0+;alu.op.sbb@r1+;
8:  }
9:  alu.cpy.CX;alu.op.not;alu.cpy.XM;
10: reg.cpy r2,r0;reg.set#bs,r1;alu.clr.C;
11: for(i=0;i<bit_count;i++) { //substruction loop
12: mem.ld@r0;alu.op.sbb@r1+; mem.st@r0+;
13: }
14: reg.dec r2;
15: alu.set.X;mem.st@r3-           //store result
16: }

```

【 図 4 4 】


a*b=c

```


0:  reg.set#as,r2;reg.set#cs,r3;
1:  for(j=0;j<a_bit_count;j++) { //multiplicand loop
2:  mem.ld@r2+; alu.cpy.XM; //get multiplicand bit
3:  reg.cpy r3,r0;reg.set#bs,r1; //set load/store address
4:  alu.clr.C;
5:  for(i=0;i<b_bit_count;i++) { //multiplying loop
6:  mem.ld@r0,alu.op.adc@r1+; mem.st@r0+;
7:  }
8:  alu.cpy.CX; mem.st@r0; //copy back carry bit
9:  reg.inc r3;
10: }

```


【 図 4 5 】




【 図 4 6 】




【 図 4 8 】



【 図 4 9 】



【 図 5 1 】




【 図 5 0 】

$X \cdot (y_{2j-1} + y_{2j} - 2 \cdot y_{2j+1}) \cdot 2^{2j}$

y_{2j+1}	y_{2j}	y_{2j-1}	部分積生成の手順
0	0	0	シフトアップ不要
0	0	1	2ビット分だけシフトアップ
0	1	0	2ビット分だけシフトアップ
0	1	1	(2j+1)ビット分だけシフトアップ
1	0	0	(2j+1)ビット分だけシフトアップ 結果の2の補数を求める。
1	0	1	2ビット分だけシフトアップ 結果の2の補数を求める。
1	1	0	2ビット分だけシフトアップ 結果の2の補数を求める。
1	1	1	シフトアップ不要

【 図 5 2 】



【 図 5 3 】

レジスタ命令

命令	操作
reg.set n,rx	$rx \leftarrow \#n$ ($0 < n < \text{MAX_BIT}, x=0..3$) :任意の値をレジスタrxにセット。
reg.cpy rx,ry	$ry \leftarrow rx$ ($x,y=0..3$) :2種のレジスタ間のコピー。
reg.inc rx	$rx \leftarrow rx+1$ ($x=0..3$) :rxの値をインクリメント。
reg.inc2 rx	$rx \leftarrow rx+2$ ($x=0..3$) :rxの値を2インクリメント。
reg.dec rx	$rx \leftarrow rx-1$ ($x=0..3$) :rxの値をデクリメント。
reg.sft rx	$rx \leftarrow rx << 1$ ($x=0..3$) :rxの値のビットシフト。

【 図 5 5 】

ALU命令(セット・クリア)

命令	操作
alu.cpy.XV	$V_j \leftarrow X_j$ ($j=0..MAX_ENTRY$)
alu.cpy.XN	$N_j \leftarrow X_j$ ($j=0..MAX_ENTRY$)
alu.cpy.XZ	$Z_j \leftarrow X_j$ ($j=0..MAX_ENTRY$)
alu.cpy.YZ	$Z_j \leftarrow Y_j$ ($j=0..MAX_ENTRY$)
alu.cpy.CZ	$Z_j \leftarrow C_j$ ($j=0..MAX_ENTRY$)
alu.cpy.NZ	$Z_j \leftarrow N_j$ ($j=0..MAX_ENTRY$) :レジスタ間のデータのCopy

【 図 5 4 】

ALU命令(セット・クリア)

命令	操作
alu.set.X	$X_j \leftarrow 1$ ($j=0..MAX_ENTRY$)
alu.set.V	$V_j \leftarrow 1$ ($j=0..MAX_ENTRY$)
alu.set.N	$N_j \leftarrow 1$ ($j=0..MAX_ENTRY$) エントリjのレジスタに1をセット。
alu.clr.X	$X_j \leftarrow 0$ ($j=0..MAX_ENTRY$)
alu.clr.C	$C_j \leftarrow 0$ ($j=0..MAX_ENTRY$)
alu.clr.F	$F_j \leftarrow 0$ ($j=0..MAX_ENTRY$) エントリjのレジスタを0にクリア。

【 図 5 6 】

ALU命令(ロード・ストア)

命令	操作
mem.ld.X@rx	$X_j \leftarrow A_j[rx]$ ($j=0..MAX_ENTRY, x=0..3$)
mem.ld.Y@rx	$Y_j \leftarrow A_j[rx]$ ($j=0..MAX_ENTRY, x=0..3$) :ビットポインタrxの示すメモリ位置からロード
mem.st@rx	$A_j[rx] \leftarrow Z_j$ if V_j ($j=0..MAX_ENTRY, x=0..3$) :ビットポインタrxの示すメモリ位置へストア マスクレジスタが0の場合は実行されない。

【 図 5 7 】

ALU命令(エントリ間データ移動)

命令	操作
ecm.mov.n#n	$X_j \leftarrow Z_{j+n}$ ($0 < n < \text{MAX_ENTRY}$) :エントリj+nのZレジスタの値がエントリjのXレジスタに移動。
ecm.mov.r rn	$X_j \leftarrow Z_{j+rn}$ ($0 < n < 4$) :レジスタrxの格納値rn離れたエントリj+rnのZレジスタの内容をエントリjのXレジスタに移動。

【 図 5 8 】

ALU命令(算術演算)	
命令	操作
alu.op.adc	$Z_j = X_j \wedge Y_j \wedge C_j$ if Nj & Vj $C_j = Y_j \& X_j + Y_j \& C_j + X_j \& C_i$ if Nj & Vj (j=0...MAX_ENTRY) :加算命令 ポインタレジスタrxに 指されているメモリアドレスの データとXレジスタの値を加算し、 結果をXレジスタに格納する。 :Zレジスタの加算後の値が、Cレジスタにはキャリー が格納される。
alu.op.sbb	$Z_j = X_j \wedge Y_j \wedge C_j$ if Nj & Vj $C_j = Y_j \& !X_j + Y_j \& C_j + !X_j \& C_i$ if Nj & Vj (j=0...MAX_ENTRY) :減算命令 ポインタレジスタrxに 指されているメモリアドレスの データとXレジスタの値を減算し、 結果をXレジスタに格納する。 :Zレジスタの減算後の値が、Cレジスタにはボロ が格納される。

【 図 5 9 】

ALU命令(算術演算)	
命令	操作
alu.op.booth	$N_j = (Y_j \& !(X_j + F_j)) + (!Y_j \& (X_j + F_j))$ if Vj $D_j = (Y_j \& !X_j + !Y_j \& X_j) + F_j$ if Vj $F_j = Y_j$ if Vj (j=0...MAX_ENTRY) :ブース命令 X,Y,Fのレジスタ値から N,D,F(次の演算用)を決める。
alu.op.exe	$Z_j = X_j \wedge (D_j ? Y_{aj} : Y_j) \wedge C_j$ if Nj & Vj $C_j = (D_j ? Y_{aj} : Y_j) \& (F_j ? !X_j : X_j) + (D_j ? Y_{aj} : Y_j) \& C_j$ if Nj & Vj $Y_{aj} = Y_j$ if Nj & Vj (j=0...MAX_ENTRY) :EXE命令 Dレジスタ、Fレジスタの値によって 条件分岐する演算命令 Dレジスタが1の場合はYaレジスタ側を参照する。 (1ビットシフトするかどうかの分岐) Fレジスタが0の場合、加算命令、1の場合、減算命令となる。

【 図 6 0 】

Y(y2j+1)	X(y2j)	F(y2j-1)	D	N	部分積生成の手順
0	0	0	0	0	シフトアップ不要
0	0	1	0	1	2ビット分だけシフトアップ
0	1	0	0	1	2ビット分だけシフトアップ
0	1	1	1	1	(2j+1)ビット分だけシフトアップ
1	0	0	1	1	(2j+1)ビット分だけシフトアップ 結果の2の補数を求める。
1	0	1	0	1	2ビット分だけシフトアップ 結果の2の補数を求める。
1	1	0	0	1	2ビット分だけシフトアップ 結果の2の補数を求める。
1	1	1	0	0	シフトアップ不要

【 図 6 1 】

ALU命令(論理演算)	
命令	操作
alu.op.and	$Z_j = Y_j \& X_j$ if Vj (j=0...MAX_ENTRY)
alu.op.or	$Z_j = Y_j X_j$ if Vj (j=0...MAX_ENTRY)
alu.op.exor	$Z_j = Y_j \wedge X_j$ if Vj (j=0...MAX_ENTRY)
alu.op.not	$Z_j = !X_j$ if Vj (j=0...MAX_ENTRY)
alu.op.LT	$N_j = (C_j ? 0 : 1)$; (j=0...MAX_ENTRY)


【 図 6 2 】

```


//a-b=c(符号付)

0: alu.set.V;
1: reg.set#bs,r2;reg.set#cs,r3;alu.clr.F;
2: for(j=0;j<a_bit_count;j+=2) { //multiplicand loop
3: mem.ld.X@r2+; mem.ld.Y@r2+; //get multiplicand bit
4: alu.op.booth;
5: reg.cpy r3,r0;reg.set#as,r1; //set load/store address
6: for(i=0;i<b_bit_count;i++) { //multiplier loop
7: mem.ld.X@r0; mem.ld.Y@r1+;alu.op.exe; mem.st@r0+;
8: }
9: for(i=0;i<b_bit_count-j;i++) { //sign extention
10: mem.ld.X@r0;alu.op.exe; mem.st@r0+;
11: }
12: reg.inc2 r3;
13: }
  
```


【 図 6 3 】




【 図 6 4 】



【 図 6 5 】



【 図 6 6 】




(B)

```

alu.set.V; alu.clr.C; //set mask & clear carry
reg.set#as,r0;reg.set#bs,r1;reg.set#cs,r2; //set address register
for(i=0;i<bit_count;i++) { //bit loop
  mem.ld.X@r0+; mem.ld.Y@r1+;alu.op.adc; mem.st@r2+;
}

```

【 図 6 7 】



(B)

```

alu.set.V; alu.clr.C; //set mask & clear carry
reg.set#as,r0;reg.set#bs,r1;reg.set#cs,r2; //set address register
for(i=0;i<bit_count;i++) { //bit loop
  mem.ld.X@r0+; mem.ld.Y@r1+;alu.op.sbb; mem.st@r2+;
}

```

【 図 6 8 】

```

//a*b=c(符号なし)

alu.set.V;
reg.set#as,r2;reg.set#cs,r3;
for(j=0;j<a_bit_count;j++) { //multiplicand loop
  mem.ld.X@r2+; alu.cpy.XN; //get multiplicand bit
  reg.cpy.r3,r0;reg.set#bs,r1; //set load/store address
  alu.clr.C;
  for(i=0;i<b_bit_count;i++) { //multiplying loop
    mem.ld.X@r0; mem.ld.Y@r1+;alu.op.adc; mem.st@r0+;
  }
  alu.cpy.CZ; mem.st@r0;
  reg.inc.r3;
}

```

【 図 6 9 】


```

//a/b=c...d

alu.set.V;alu.set.N;reg.set#as,r0;reg.set#ds,r1;
for(i=0;i<bit_count;i++) { mem.ld.X@r0+;alu.cpy.XZ; mem.st@r1+;
  reg.set#(cs+bit_count-1),r3;reg.set#(ds+bit_count-1),r2;
  for(j=0;j<bit_count;j++) {
    alu.clr.Z; mem.st@r3; //clear result
    reg.cpy.r2,r0;reg.set#bs,r1;alu.clr.C;alu.set.N;
    for(i=0;i<bit_count;i++) { //compare loop
      mem.ld.X@r0+; mem.ld.Y@r1+;alu.op.sbb;
    }
    alu.op.LT;alu.clr.C;
    reg.cpy.r2,r0;reg.set#bs,r1;
    for(i=0;i<bit_count;i++) { //substruction loop
      mem.ld.X@r0; mem.ld.Y@r1+;alu.op.sbb; mem.st@r0+;
    }
  }
  reg.dec.r2;
  alu.cpy.NZ; mem.st@r3- //store result
}

```

【 図 7 0 】



【 図 7 1 】

ポインタレジスタ命令

命令	操作
ptr.set n,px	px ← #n (0<n<MAX_BIT,x=0...3) :任意の値をレジスタpxにセット。
ptr.cpy px,py	py ← px (x,y=0...3) :2種のレジスタ間のコピー。
ptr.inc px	px ← px+1 (x=0...3) :pxの値をインクリメント。
ptr.inc2 px	px ← px+2 (x=0...3) :pxの値を2インクリメント。
ptr.dec px	px ← px-1 (x=0...3) :pxの値をデクリメント。
ptr.dec2 px	px ← px-2 (x=0...3) :pxの値の2ビットシフト。
ptr.sft px	px ← px << 1 (x=0...3) :pxの値の1ビットシフト。

【 図 7 2 】

ALU命令1ビット動作時(ロード・ストア)

命令	操作
mem.ld.X@px	Xj ← Aj[px] (j=0...MAX_ENTRY,x=0...3)
mem.ld.N@px	Nj ← Aj[px] (j=0...MAX_ENTRY,x=0...3)
mem.ld.V@px	Vj ← Aj[px] (j=0...MAX_ENTRY,x=0...3)
mem.ld.F@px	Fj ← Aj[px] (j=0...MAX_ENTRY,x=0...3)
mem.ld.D@px	Dj ← Aj[px] (j=0...MAX_ENTRY,x=0...3)
mem.ld.O@px	Cj ← Aj[px] (j=0...MAX_ENTRY,x=0...3) :PXの示すメモリセル位置からロード
mem.st.X@px	Aj[px] ← Xj if Vj (j=0...MAX_ENTRY,x=0...3)
mem.st.N@px	Aj[px] ← Nj if Vj (j=0...MAX_ENTRY,x=0...3)
mem.st.V@px	Aj[px] ← Vj if Vj (j=0...MAX_ENTRY,x=0...3)
mem.st.F@px	Aj[px] ← Fj if Vj (j=0...MAX_ENTRY,x=0...3)
mem.st.D@px	Aj[px] ← Dj if Vj (j=0...MAX_ENTRY,x=0...3)
mem.st.C@px	Aj[px] ← Cj if Vj (j=0...MAX_ENTRY,x=0...3)
	:pxの示すメモリセル位置へストア マスクレジスタ(V)のクリア時実行されない
mem.swp X@px	Aj[px] ↔ Xj if Vj & Nj (j=0...MAX_ENTRY,x=0...3) :pxの示すメモリセル位置のデータとXレジスタデータ入替

【 図 7 3 】

ALU命令2ビット動作時(ロード・ストア)	
命令	操作
mem2.ld.X@px	$Xj \leftarrow A[j@px]$ $XHj \leftarrow A[j@px+1]$:ビットポイントpxの示すメモリ位置からロード。 メモリ上の連続する2ビットは同時にロードされ、XH/XLレジスタに格納される。
mem2.st.X@px	$A[j@px] \leftarrow Xj$ if Vj $A[j@px+1] \leftarrow XHj$ if Vj :ビットポイントpxの示すメモリ位置へストア。 メモリ上の連続する2ビットは同時にXH/XLレジスタからストアされる。 マスクレジスタ(V)が0の場合は実行されない。
mem2.swp.X@px	$A[j@px] \leftrightarrow Xj$ if Vj & Nj $A[j@px+1] \leftrightarrow XHj$ if Vj & Nj :ビットポイントpxの示すメモリ位置とXH/XLレジスタのデータの入れ替え。 メモリ上の連続する2ビットは同時にXH/XLレジスタとデータを入れ替えられる。 マスクレジスタ(V)またはNレジスタが0の場合は実行されない。

【 図 7 4 】

ALU命令1ビット動作時(エン트리間データ移動)

命令	操作
ecm.mv.n#n	$Xj \leftarrow Xj+n$ ($0 < n < MAX_ENTRY$) : エントリj+nのXLレジスタの値がエントリjのXLレジスタに移動。
ecm.mv.r rn	$Xj \leftarrow Xj+rn$ ($0 < n < 4$) : レジスタrnの格納値離れたエントリj+rnのXLレジスタがエントリjのXLレジスタに移動。
ecm.swp	$Xj \leftrightarrow Xj+1$: 隣接エントリXLレジスタの値を入れ替える。

【 図 7 5 】

ALU命令2ビット動作時(エン트리間データ移動)

命令	操作
ecm2.mv.n#n	$XLj \leftarrow XLj+n$ ($0 < n < MAX_ENTRY$) $XHj \leftarrow XHj+n$ ($0 < n < MAX_ENTRY$) : エントリj+nのXH/XLレジスタの値がエントリjのXH/XLレジスタに移動。
ecm2.mv.r rn	$XLj \leftarrow XLj+rn$ ($0 < n < 4$) $XHj \leftarrow XHj+rn$ ($0 < n < 4$) : エントリj+rnのXL/XHレジスタの値がエントリjのXL/XHレジスタに移動。
ecm2.swp	$XLj \leftrightarrow XLj+1$ $XHj \leftrightarrow XHj+1$: 隣接エントリのXH/XLレジスタの値を入れ替える。

【 図 7 6 】

ALU命令1ビット動作時(算術演算命令)

命令	操作
alu.adc@px	$z = A[j@px] \wedge Xj \wedge Cj$ $Cj = A[j@px] \& Xj + Xj \& Cj + Cj \& A[j@px]$ $A[j@px] = z;$ if Nj & Vj ($j=0..MAX_ENTRY$) : 加算命令 ポインタレジスタpxに指されているメモリアドレスのデータとXレジスタの値を加算し、結果をメモリに返す。 メモリセルA[j]に加算後の値が、Cレジスタにはキャリーが格納される。
alu.sbc@px	$z = A[j@px] \wedge !Xj \wedge Cj$ $Cj = A[j@px] \& !Xj + !Xj \& Cj + Cj \& A[j@px]$ $A[j@px] = z;$ if Nj & Vj ($j=0..MAX_ENTRY$) : 減算命令 ポインタレジスタpxに指されているメモリアドレスのデータとXレジスタの値を減算し、結果をメモリに返す。 メモリセルA[j]に減算後の値が、Cレジスタにはポローが格納される。
alu.inv@px	$A[j@px] = !A[j@px];$ if Nj & Vj ($j=0..MAX_ENTRY$) : 反転命令 ポインタレジスタpxに指されているメモリアドレスのデータを反転してメモリに返す。
alu.let f	$f = (F * 8 + D * 4 + N * 2 + C);$ 与えられた数値に応じてF,D,N,Cのレジスタを設定する。

【 図 7 7 】

ALU命令2ビット動作時(算術演算命令)

命令	操作
alu2.booth	$Nj = (Xj \& !(Xj + Fj)) + (!Xj \& (Xj + Fj))$ if Vj $Dj = (Xj \& !Xj \& !Fj) + (!Xj \& Xj \& Fj)$ if Vj $Fj = Cj + Xj;$ if Vj ($j=0..MAX_ENTRY$) : ブース命令 XH,XL,Fのレジスタ値からN,D,F(次の演算用)を決める。
alu2.exe@px	$x1 = (Dj ? Xj : Xj); x1 = (F ? !x1 : x1);$ $x2 = (Dj ? Xj : Xj); x2 = (F ? !x2 : x2);$ $zz = A[j@px] \wedge x1 \wedge Cj$ $cc = A[j@px] \& x1 + x1 \& Cj + Cj \& A[j@px]$ $A[j@px] = zz;$ if Nj & Vj $zz = A[j@px+1] \wedge x2 \wedge cc$ $Cj = A[j@px+1] \& x2 + x2 \& cc + cc \& A[j@px+1]$ if Nj & Vj $A[j@px+1] = zz$ if Nj & Vj $Xj = (Dj ? Xj : Xj)$ ($j=0..MAX_ENTRY$) : EXE命令 Dレジスタ、Fレジスタの値によって条件分岐する演算命令

【 図 7 8 】

ブース命令実行時のレジスタ値

XH _(y2j+1)	XL _(y2j)	F _(y2j-1)	D	N	部分積生成の手順
0	0	0	0	0	シフトアップ不要
0	0	1	0	1	2jビット分だけシフトアップ
0	1	0	0	1	2jビット分だけシフトアップ
0	1	1	1	1	(2j+1)ビット分だけシフトアップ
1	0	0	1	1	(2j+1)ビット分だけシフトアップ 結果の2の補数を求める。
1	0	1	0	1	2jビット分だけシフトアップ 結果の2の補数を求める。
1	1	0	0	1	2jビット分だけシフトアップ 結果の2の補数を求める。
1	1	1	0	0	シフトアップ不要

【 図 7 9 】


//a*b(c(符号付))

```


0: ptr.set#bs.p2; ptr.set#cs.p3;
1: for(i=0;i<bit_count;i+=2) {
2:   mem2.ld.X@p2++; alu2.booth;
3:   ptr.cpy p3.p0; ptr.set#as.p1;
4:   for(j=0j<bit_count;j+=2) {
5:     mem2.ld.X@p1++; alu2.exe@p0++;
6:   }
7:   for(j=0j<bit_count-ij+=2) {
8:     alu2.exe@p0++;
9:   }
10:  ptr.inc2 p3;
11: }

```


【 図 8 0 】




【 図 8 1 】



【 図 8 2 】



【 図 8 3 】



【 図 8 4 】

```

//a+b=a
mem.ld.C 0; //clear carry
ptr.set#as,p0; ptr.set#bs,p1; //set address register
for(i=0;i<bit_count;i++){ //bit loop
  mem.ld.X@p1+.alu.adc@p0+;
}

```

【 図 8 5 】

```

//a-b=a
mem.ld.C 1; //set carry
ptr.set#as,p0; ptr.set#b,p1; //set address register
for(i=0;i<bit_count;i++){ //bit loop
  mem.ld.X@p1+.alu.sbc@p0+;
}

```


【 図 8 6 】

```


//a*b=c(符号なし)
ptr.set#bs,p2; ptr.set#cs,p3;
for(i=0;i<bit_count;i++){
  mem.ld.N@p2+;
  ptr.cpy p3,p0; mem.ld.C 0;
  ptr.set#as,p1;
  for(j=0;j<bit_count;j++){
    mem.ld.X@p1+; alu.adc@p0+;
  }
  mem.st.C@p0;
  ptr.inc p3;
}

```

【 図 8 9 】



【 図 9 0 】




【 図 8 7 】

```


//a/b=c..d
ptr.set#as,p0; ptr.set#ds,p1;
for(i=0;i<nj+i=2) { mem2.ld.X@p0++; mem.st.X@p1++;}
ptr.set#(pc+bit_count-1),p3; ptr.set#(pd+bit_count-1),p2;
for(j=0;j<nj+i++){
  ptr.set#bs,p1; ptr.cpy p2,p0; alu.let(0b0011);
  for(i=0;i<nj+i++){
    mem.ld.X@p1+; alu.sbc@p0+;
  }
  ptr.cpy p2,p0; mem.st.C to; alu.inv tp; mem.ld.N tp;
  ptr.set#bs,p1; mem.ld.C 0;
  for(i=0;i<nj+i++){
    mem.ld.X@p1+; alu.adc@p0+;
  }
  mem.st.N@p3; alu.inv@p3;
  ptr.dec p2; ptr.dec p3;
}

```


【 図 8 8 】




【 図 9 1 】




【 図 9 2 】




【図93】




【図95】




【図94】




【図96】




【図97】




【図99】




【図98】




【図100】




【図101】




【図102】



【図103】




【図104】




65 (図7)


【図105】



【図106】




【図107】




:分断状態:ITP

【図108】




:スルー状態:THR

【図109】




:分断/ダミー状態:IRD


【図110】




【図111】




【図112】




【図114】




【図113】




【図115】




【図116】




【図117】




【図118】




【図119】




【図121】




【図120】




【図122】




【図123】




【図126】




【図124】




【図125】




【図127】




【図128】




【図129】




【図130】




【図131】




【図132】




【図133】




【図134】




【図135】




【図136】




【図137】



【 図 1 3 8 】



【 図 1 3 9 】



フロントページの続き

- (72)発明者 野田 英行
東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
- (72)発明者 齊藤 和則
東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
- (72)発明者 有本 和民
東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
- (72)発明者 堂阪 勝己
東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
- Fターム(参考) 5B056 AA05 BB42 BB71 HH03