



(12)发明专利

(10)授权公告号 CN 105204299 B

(45)授权公告日 2018.06.26

(21)申请号 201510662782.X

(56)对比文件

(22)申请日 2015.10.14

CN 1786821 A, 2006.06.14,

(65)同一申请的已公布的文献号

CN 104898383 A, 2015.09.09,

申请公布号 CN 105204299 A

审查员 周勇

(43)申请公布日 2015.12.30

(73)专利权人 上海华力微电子有限公司

地址 201203 上海市浦东新区张江开发区
高斯路568号

(72)发明人 王艳云 毛智彪 杨正凯

(74)专利代理机构 上海思微知识产权代理事务
所(普通合伙) 31237

代理人 智云

(51)Int.Cl.

G03F 7/20(2006.01)


权利要求书1页 说明书5页 附图2页

(54)发明名称

对准精度测量的图形结构

(57)摘要

本发明公开了一种对准精度测量的图形结构，所述对准精度测量的图形结构至少包括被对准图形的外框及对准图形的内框，其中，所述被对准图形的外框及对准图形的内框为八角形结构；应用了前述的对准精度测量的图形结构的多层次间对准测量方法，其至少包括以下步骤：形成第一层外部被对准记号；旋转一定角度后形成第二层外部被对准记号；形成第三层八角形内部对准记号。采用本发明的对准精度测量的图形结构通过收集更多矢量值，优化对准模型，计算出高阶系数，提高补偿值的准确性、稳定性、可靠性，去除了对准过程中的冗余，提高了对准精度；同时，可进行多层次之间对准精度量测，节省切割道占用空间；以及减小先进技术Double Patterning光刻层对准误差的效果。



1. 一种多层间对准测量方法，所述多层间对准测量方法用于测试对准精度测量的图形结构，所述对准精度测量的图形结构至少包括被对准图形的外框及对准图形的内框，所述被对准图形的外框及对准图形的内框为八角形结构，其特征在于，所述的多层间对准测量方法至少包括以下步骤：

形成第一层外部被对准记号；

旋转一定角度后形成第二层外部被对准记号；

形成第三层八角形内部对准记号。

2. 根据权利要求1所述的多层间对准测量方法，其特征在于，旋转角度为45°。

3. 根据权利要求1所述的多层间对准测量方法，其特征在于，所述被对准图形的外框及对准图形的内框为中心轴对称的八角形结构。

4. 根据权利要求1所述的多层间对准测量方法，其特征在于，所述的对准精度测量的图形结构适用于不同光源曝光机台，包括I线光刻机、KrF光刻机、ArF光刻机和EUV光刻机台。

5. 根据权利要求1所述的多层间对准测量方法，其特征在于，所述的对准精度测量的图形结构包括通孔形、线型及沟道状层次。

6. 根据权利要求1所述的多层间对准测量方法，其特征在于，所述的对准精度测量的图形结构还包括所述被对准图形的外框与对准图形的内框之间的间隔区的沟道及光刻胶部分。

7. 根据权利要求1所述的多层间对准测量方法，其特征在于，所述的对准精度测量的图形结构的尺寸可根据实际应用情况进行调整。

对准精度测量的图形结构

技术领域

[0001] 本发明涉及半导体制造,特别是涉及一种对准精度测量的图形结构、多层间对准测量方法以及补偿模型的计算方法。

背景技术

[0002] 光刻技术伴随集成电路制造工艺的不断进步,线宽的不断缩小,半导体器件的面积正变得越来越小,半导体的布局已经从普通的单一功能分离器件,演变成整合高密度多功能的集成电路;由最初的集成电路,随后到大规模集成电路、超大规模集成电路,直至今天的特大规模集成电路,器件的面积进一步缩小,功能更为全面强大。考虑到工艺研发的复杂性、长期性和高昂的成本等等不利因素的制约,如何在现有技术水平的基础上进一步提高器件的集成密度,缩小芯片的面积,在同一枚硅片上尽可能多地得到有效的芯片数,从而提高整体利益,将越来越受到芯片设计者以及芯片制造商的重视。其中,光刻工艺就担负着关键的作用,对于光刻技术而言,分辨率和对准精度是其中的重中之重。

[0003] 另一方面,随着晶圆的尺寸增加,对制造工艺的要求也越发增加,光刻的层与层对准精度遂成为制造业界一项巨大的挑战,从原本的8寸晶圆增加到现在的12寸晶圆,在整片晶圆对准稳定性的要求保持不变甚至更高的情况下,还要减小对准偏移值,设计难度可想而知,所以业界急需一种新的方法来减小偏移值误差,保证测量的精度、稳定性、可靠性等。

[0004] 多层图形技术(Double Patterning)能够有效地降低制作小尺寸图形的难度,并藉此获得了广泛认同,其典型的工艺包括但不限于光刻-光刻-蚀刻(litho-litho-etch,简称LLE)、光刻-蚀刻-光刻-蚀刻(litho-etch-litho-etch,简称LELE)等。其中,LLE是指两次曝光不同的光刻胶,一次显影完成两层的叠加,而后研发出了LELE,其类似于表面成像转移技术,即先在薄的光刻胶上形成图形,再通过刻蚀将预先淀积好的薄的硬掩膜刻蚀掉,将第一次图形转移至硬掩膜上,再与第二次的光刻胶共同作为掩膜层形成目标图形,避免了LLE中两次光刻胶的相互作用。

[0005] 对准精度测量通常是在上下两个光刻层的图形中各放置一个对准精度测量图形,通过测量两个对准图形的相对位置的偏差,来保证两层光刻图形之间的对准。常用的对准精度测量图形包括内外框型(box-in-box)和内外条型(bar-in-bar、frame-in-frame),如图1所示即为内外框型对准精度测量图形,如图2所示为内外条形对准精度测量图形。

[0006] 目前如前所述的对准精度测量图形被广泛应用于业界,但是随着半导体技术的大跃进式发展,现有技术的此种固有图形存在诸多弊端:

[0007] 首先,现有技术的对准精度测量图形无法在实际生产过程中通过在线测量的方式获得更高阶的补偿值,补偿精确度有待提高,且如需进行高阶补正则需要线下进行整片晶圆的测量收集数据后经曝光机厂商计算后导入相关程式,操作复杂度较高;

[0008] 其次,现有技术的对精度准测量图形的摆放占据比较多的版图设计空间,在2合1、4合1、N合1的掩模版上,切割道的空间会越来越小,但是所需测试图形却无法减少,进而使得掩模版在出版前不得不舍弃一些测试图形,小客户的版图设计与出版也会受限于此;

[0009] 然后,现有技术的对准精度测量图形在不增加额外前层对准图形数量的情况下,无法进行跨层次之间的对准精度量测,比如当第二层次对第一层次对准有偏差的情况下,那么无法再使用第三层次直接对一层次的方式进行校准,而只能继续对准已经存在偏差的第二层次;

[0010] 最后,现有技术的对准精度测量图形在运用到先进制程(例如多层图形技术,Double Patterning)时对准误差及残留问题难以改善,此外,受限于现有技术的对准精度测量图形的单一层次对准,当进行第二次曝光式,需要选择不同的前层记号进行对准测量,无法固定同一前层记号进行测量。

[0011] 此外,现有技术中也有相关多层对准方式的结构设计,但是此种结构同样存在着无法涵盖的部分,这对于发展到28纳米以下芯片结构来说也会存在对准不良的风险,其主要原因是此种结构虽然能同时进行三层的对准,但是设计中无法同时涵盖到X、Y两个方向的偏差收集,矢量拟合度有待质疑。

[0012] 针对现有技术的前述弊端,如何设计了一个新的对准精度的图形结构,以提高对准精度,拟合高阶系数,提升补偿稳定性,可靠性;同时可用于多层间、多重曝光间的相互对准,节省切割道的空间,遂成为业界亟待解决的技术问题。

发明内容

[0013] 本发明要解决的技术问题在于提供一种对准精度测量的图形结构,其能够提高对准精度,拟合高阶系数,提升补偿稳定性,可靠性,同时可用于多层间、多重曝光间的相互对准,节省切割道的空间。

[0014] 本发明提供一种对准精度测量的图形结构,所述对准精度测量的图形结构至少包括被对准图形的外框及对准图形的内框,其中,所述被对准图形的外框及对准图形的内框为八角形结构。

[0015] 更佳地,所述被对准图形的外框及对准图形的内框为中心轴对称的八角形结构。

[0016] 更佳地,所述的对准精度测量的图形结构适用于不同光源曝光机台,包括但不限于I线光刻机、KrF光刻机、ArF光刻机和EUV光刻机台。

[0017] 更佳地,所述的对准精度测量的图形结构包括但不仅限于通孔形、线型及沟道状层次。

[0018] 更佳地,所述的对准精度测量的图形结构还包括所述被对准图形的外框与对准图形的内框之间的间隔区的沟道及光刻胶部分。

[0019] 更佳地,所述的对准精度测量的图形结构的尺寸可根据实际应用情况进行调整;例如,所述被对准图形的外框的尺寸为 $1\mu\text{m}$,所述对准图形的内框的尺寸为 $2\mu\text{m}$ 。

[0020] 本发明还提供一种应用了前述的对准精度测量的图形结构的多层间对准测量方法,其至少包括以下步骤:形成第一层外部被对准记号;旋转一定角度后形成第二层外部被对准记号;形成第三层八角形内部对准记号。

[0021] 更佳地,所述旋转角度为 45° 。

[0022] 本发明还提供一种应用了前述的对准精度测量的图形结构以进行补偿模型的计算方法,其至少包括如下步骤:测量对准图形,以得到X,Y方向的值;通过对准计算模型和晶圆级模型、曝光单元级模型进行计算拟合,解得一阶方程系数;通过所述一阶方程系数获得

对准十项线性补植。

[0023] 本发明还提供一种形成前述的对准精度测量的图形结构的方法,其至少采用以下工艺制程:使用传统光学微影制程;以光罩形成所需图案;光阻显影制程;以化学蚀刻的方式得到所需的电路图形。

[0024] 以下结合附图和具体实施例对本发明的技术方案进行详细的说明,以使本发明的特性和优点更为明显。

附图说明

[0025] 图1所示为现有技术的一种内外框型对准精度测量图形;

[0026] 图2所示为现有技术的一种内外条形对准精度测量图形;

[0027] 图3所示为本发明一个实施例的对准精度测量的图形结构;

[0028] 图4所示为本发明一个实施例的晶圆对准示意图;

[0029] 结合图5了解在一个实施例中应用了本发明的对准精度测量的图形结构以进行多层间的对准精度测量的方法;

[0030] 请结合图6了解在另一个实施例中应用了本发明的对准精度测量的图形结构以进行多层间的对准精度测量的方法。

具体实施方式

[0031] 以下将对本发明的实施例给出详细的说明。尽管本发明将结合一些具体实施方式进行阐述和说明,但需要注意的是本发明并不仅仅只局限于这些实施方式。相反,对本发明进行的修改或者等同替换,均应涵盖在本发明的权利要求范围当中。

[0032] 另外,为了更好的说明本发明,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员将理解,没有这些具体细节,本发明同样可以实施。在另外一些实例中,对于大家熟知的方法、流程、元件和电路未作详细描述,以便于凸显本发明的主旨。

[0033] 图3为本发明一个实施例的对准精度测量的图形结构。如图所示,本实施例的对准精度测量的图形结构包括有被对准图形的外框及对准图形的内框,通过光学显微镜进行测量对准精度。具体而言,所述的对准精度测量的图形结构的尺寸可根据实际应用情况进行调整;例如,所述被对准图形的外框的尺寸为 $1\mu m$,所述对准图形的内框的尺寸为 $2\mu m$ 。更具体地,在本示例中该对准精度测量的图形结构为中心轴对称的八角形。与现有技术的对准记号不同的是,本发明的对准精度测量的图形结构能提供额外的偏移量进行补偿模型的计算,以求达到更高的精确度,剔除冗余。

[0034] 图4所示为晶圆对准示意图。如图所示,其中包含了晶圆级别的偏移量以及曝光单元级别的偏移量。通过对现有技术的对准图形的测量以得到X,Y方向的值,并通过对准计算模型和晶圆级模型、曝光单元级模型进行计算拟合,解得一阶方程系数。

[0035] 更详细地,n代表对准标记量测的数量。 (X_1, Y_1) 表示晶圆级的量测位置1, (X_2, Y_2) 表示晶圆级的量测位置2, \dots , (X_n, Y_n) 表示晶圆级的量测位置n, (x_1, y_1) 表示曝光单元级的量测位置1, (x_2, y_2) 表示曝光单元级的量测位置2, \dots , (x_n, y_n) 表示曝光单元级的量测位置n,则 $\Delta X_1 x_1$, $\Delta Y_1 y_1$ 表示在量测位置1的对准偏差, $\Delta X_2 x_2$, $\Delta Y_2 y_2$ 表示在量测位置2的对准偏差 \dots , $\Delta X_n x_n$, $\Delta Y_n y_n$ 表示在量测位置n的对准偏差。

[0036] 进一步地,根据图4,对准计算模型由如下公式(1)得到:

[0037] $\Delta X, x = \text{Translation}_x * X + \text{Expansion}_x * X - \text{Rotation}_x * Y + \text{Magnification}_x * x - \text{Shot}_x * \text{Rotation}_x * y$

[0038] $\Delta Y, y = \text{Translation}_y * Y + \text{Expansion}_y * Y + \text{Rotation}_y * X + \text{Magnification}_y * y + \text{Shot}_y * \text{Rotation}_y * x$ 公式(1)

[0039] 晶圆级模型由如下公式(2)得到:

[0040] $\Delta X = C_{xw_00} + C_{xw_10} * X - C_{xw_01} * Y$

[0041] $\Delta Y = C_{yw_00} + C_{yw_10} * X + C_{yw_01} * Y$ 公式(2)

[0042] 曝光单元级模型由如下公式(3)得到:

[0043] $\Delta x = C_{xs_00} + C_{xs_10} * x - C_{xs_01} * y$

[0044] $\Delta y = C_{ys_00} + C_{ys_10} * x + C_{ys_01} * y$ 公式(3)

[0045] 二阶晶圆级模型由如下公式(4)得到:

[0046] $\Delta X = C_{xw_20} * X^2 + C_{xw_11} * X * Y + C_{xw_02} * Y^2 + C_{xw_10} * X - C_{xw_01} * Y + C_{xw_00}$

[0047] $\Delta Y = C_{yw_20} * X^2 + C_{yw_11} * X * Y + C_{yw_02} * Y^2 + C_{yw_10} * X - C_{yw_01} * Y + C_{yw_00}$ 公式(4)

[0048] 最后通过这些以上系数经如下公式(5)获得对准十项线性补植:

[0049] wafer TX = C_{xw_00}

[0050] wafer TY = C_{yw_00}

$$[0051] \text{wafer scal } X \approx (C_{xw_10} * 1) + \frac{C_{xw_00}}{2 * C_{xw_01}}$$

$$[0052] \text{wafer scal } Y \approx (C_{yw_10} * 1) + \left(\frac{C_{yw_00}}{2 * C_{yw_01}} + \frac{2 * C_{yw_11} * C_{yw_01} * C_{yw_00}}{2 * C_{yw_01} * C_{yw_01}^2 + C_{yw_00}^2} \right)$$

$$[0053] \text{wafer rot } X \approx \frac{C_{xw_01}}{C_{xw_00}}$$

$$[0054] \text{wafer rot } Y \approx \frac{C_{yw_01}}{C_{yw_00}} + \frac{2 * C_{yw_11} * C_{yw_01}}{2 * C_{yw_01} * C_{yw_01}^2 + C_{yw_00}^2}$$

$$[0055] \text{shot scal } X \approx (C_{xw_10} * 1) + \frac{C_{xw_00}}{2 * C_{xw_01}}$$

$$[0056] \text{shot scal } Y \approx (C_{yw_10} * 1) + \left(\frac{C_{yw_00}}{2 * C_{yw_01}} + \frac{2 * C_{yw_11} * C_{yw_01} * C_{yw_00}}{2 * C_{yw_01} * C_{yw_01}^2 + C_{yw_00}^2} \right)$$

$$[0057] \text{shot rot } X \approx \frac{C_{xw_01}}{C_{xw_00}}$$

$$[0058] \text{shot rot } Y \approx \frac{C_{yw_01}}{C_{yw_00}} + \frac{2 * C_{yw_11} * C_{yw_01}}{2 * C_{yw_01} * C_{yw_01}^2 + C_{yw_00}^2} \quad \text{公式(5)}$$

[0059] 综上所述,本发明通过八角形对准图形以获得更多方向的偏移量,首先可使得在线测量过程中不仅提供X,Y两个方向的值,还可获得45度方向上的偏移值,有助于提高测量精度和晶圆对准情况更全面的涵盖。此外,这些偏移值可通过二阶公式进行计算,以获得更高精确度的系数,再借由前述高精度的系数进一步来计算十项线性补植,使得补偿更为稳定、准确,对准系统更为完善。

[0060] 请结合图5了解在一个实施例中应用了本发明的对准精度测量的图形结构以进行多层间的对准精度测量的方法。如图5所示,首先,在步骤1,形成第一层外部被对准记号;然后,在步骤2,旋转45度后形成第二层外部被对准记号;最后,在步骤3形成第三层八角形内部对准记号,进行多层次间的对准精度测量。

[0061] 请结合图6了解在另一个实施例中应用了本发明的对准精度测量的图形结构以进行多层次间的对准精度测量的方法。如图6所示,首先,在步骤1,经过光刻以及蚀刻工艺定义第一层八角形被对准图形;而后,在步骤2,进行第二层double patterning LELE方式时,分别依次进行当前层对准图形的二次光刻工艺。与现有技术不同的是,二次光刻的前层被对准记号是固定的唯一不变的,这样的方式剔除了前层被对准记号改变带来的不可预知性,减小了对准精度的误差与高阶部分,保证了光刻工艺对准精度的准确性、唯一性,并且减少了占用空间。

[0062] 综上所述,本发明的对准精度图形结构,在传统对准图形上进行了升华,使其不仅提供了X,Y两个方向上的偏移,更是在其余方向上进行偏移量的采集,提高了对准的精度,并且在后续对准工艺模型建立时提供额外的向量,使建模更为精确,补偿更为多元化,大大提高了对准精度。其次,本发明的对准精度图形结构可运用于多种光刻工艺制程之中,根据不同需求,随意匹配,以达到不变应万变的对准要求。首先可有效地减少芯片生产过程中检测图形所占用的面积,节省的面积可用于增加额外的芯片面积,也可用于放置其它测试图形。最后,本发明亦可用于先进制程Double Patterning光刻层对准精度量测,并可减小其对准误差和高阶补偿部分。

[0063] 本发明的对准精度测量的图形结构适用于不同光源曝光机台,包括但不限于I线光刻机、KrF光刻机、ArF光刻机和EUV光刻机台。

[0064] 以上仅为本发明的优选实施案例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。例如,本发明的对准精度测量的图形结构包括但不仅限于通孔形、线型及沟道状层次;本发明的对准精度测量的图形结构还包括所述被对准图形的外框与对准图形的内框之间的间隔区的沟道及光刻胶部分。

[0065] 本发明还提供一种形成前述的对准精度测量的图形结构的方法,其至少采用以下工艺制程:使用传统光学微影制程;以光罩形成所需图案;光阻显影制程;以化学蚀刻的方式得到所需的电路图形。

[0066] 最后,上文具体实施方式和附图仅为本发明之常用实施例。显然,在不脱离权利要求书所界定的本发明精神和发明范围的前提下可以有各种增补、修改和替换。本领域技术人员应该理解,本发明在实际应用中可根据具体的环境和工作要求在不背离发明准则的前提下在形式、结构、布局、比例、材料、元素、组件及其它方面有所变化。因此,在此披露之实施例仅用于说明而非限制,本发明之范围由后附权利要求及其合法等同物界定,而不限于此前之描述。




图1




图2




图3




图4




图5




图6