## (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2009-71290

(P2009-71290A)

(43) 公開日 平成21年4月2日 (2009. 4. 2)

(51) Int.Cl.			FΙ		テーマコード (参考)	
H01L	21/336	(2006.01)	HO1L 29/	78 618A	5 F 1 1 O	
HO1L	29/786	(2006.01)	HO1L 29/	′78 618Z		
			HO1L 29/	78 618E		

審査請求 未請求 請求項の数 10 OL (全 49 頁)

(21) 出願番号 (22) 出願日 (31) 優先権主張番号	特願2008-204651 (P2008-204651) 平成20年8月7日 (2008.8.7) 特願2007-213057 (P2007-213057)	(71) 出願人	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地	Î
(32) 優先日 (22) 優先梅主碼国	平成19年8月17日 (2007.8.17) 日本国 (IP)	(72)発明者	山崎 舜平 油奈川県原太市長公208番地	株式会社
(33) 復元推工承国	口		神宗川県厚小市長6390番地 半導体エネルギー研究所内	体式工社
		(72)発明者	手塚 祐朗	
			神奈川県厚木市長谷398番地	株式会社
			半導体エネルギー研究所内	
		(72)発明者	鳥海 聡志	
			神奈川県厚木市長谷398番地	株式会社
			半導体エネルギー研究所内	
		(72)発明者	古野 誠	
			神奈川県厚木市長谷398番地	株式会社
			半導体エネルギー研究所内	
			最終真	〔に続く

(54) 【発明の名称】半導体装置の作製方法

(57)【要約】

(19) 日本国特許**庁(JP)** 

【課題】良好な品質を有する微結晶半導体膜の作製方法 を提供することを課題とする。

【解決手段】ゲート電極上にゲート絶縁膜を形成した後 、成膜初期に形成される微結晶半導体膜の品質を向上す るため、成膜速度は低いが品質のよい第1の成膜条件で ゲート絶縁膜界面付近の膜を形成し、その後、高い成膜 速度の第2の成膜条件に変えて膜を堆積する。さらに微 結晶半導体膜上に接してバッファ層を積層する。また、 第1の成膜条件の前に、基板上の吸着水を除去するため

、アルゴンプラズマ処理などの希ガスプラズマ処理及び 水素プラズマ処理を行う。

【選択図】図1



【特許請求の範囲】 【請求項1】 絶縁表面を有する基板上にゲート電極を形成し、 前記ゲート電極上に絶縁膜を成膜し、 前記絶縁膜上に微結晶半導体膜を成膜し、 前記微結晶半導体膜上にバッファ層を成膜し、 前記微結晶半導体膜の成膜は、前記バッファ層との界面付近の第1領域を前記絶縁膜との 界 面 付 近 の 第 2 領 域 よ り も 成 膜 速 度 が 速 く な る よ う に 成 膜 条 件 を 段 階 的 ま た は 連 続 的 に 変 化させる半導体装置の作製方法。 10 【請求項2】 絶縁表面を有する基板上にゲート電極を形成し、 前記ゲート電極上に絶縁膜を成膜し、 前記基板を真空チャンバー内に導入し、 真空チャンバー内に材料ガスを導入して基板温度が100 以上300 未満の第1の成 膜条件により微結晶半導体膜を成膜し、 前記第1の成膜条件での成膜直後に、前記第1の成膜条件とは基板温度、電力、材料ガス 流量、または真空度の少なくとも1つの条件が異なる第2の成膜条件で前記真空チャンバ ーと同一チャンバー内で微結晶半導体膜を堆積し、 前記微結晶半導体膜上にバッファ層を成膜する半導体装置の作製方法。 20 【請求項3】 請 求 項 1 ま た は 請 求 項 2 に お い て 、 前 記 バ ッ フ ァ 層 は 非 晶 質 半 導 体 膜 で あ り 、 前 記 真 空 チ ャンバーと異なる真空チャンバーで成膜を行い、基板温度が300 以上400 未満の 成膜条件により成膜する半導体装置の作製方法。 【請求項4】 請求項2または請求項3において、前記基板を真空チャンバー内に導入する前に、真空チ ャンバー内の雰囲気中を1×10<sup>-8</sup> Paを超え1×10<sup>-5</sup> Pa以下の真空度に真空排 気した後、材料ガスを導入して真空チャンバー内壁に成膜を行う半導体装置の作製方法。 【請求項5】 請求項2または請求項3において、前記基板を真空チャンバー内に導入する前に、真空チ ャンバー内の雰囲気中を1×10<sup>-8</sup> Paを超え1×10<sup>-5</sup> Pa以下の真空度に真空排 30 気 し た 後 、 水 素 ガ ス ま た は 希 ガ ス を 導 入 し て プ ラ ズ マ を 発 生 さ せ る 半 導 体 装 置 の 作 製 方 法 【請求項6】 請 求 項 2 ま た は 請 求 項 3 に お い て 、 前 記 基 板 を 真 空 チ ャ ン バ ー 内 に 導 入 し た 後 、 水 素 ガ ス または希ガスを導入してプラズマを発生させる半導体装置の作製方法。 【請求項7】 請求項1乃至6のいずれかーにおいて、さらに、前記バッファ層上にn型不純物元素を含 む半導体膜を成膜し、 前 記 n 型 不 純 物 元 素 を 含 む 半 導 体 膜 上 に ソ ー ス 電 極 ま た は ド レ イ ン 電 極 を 形 成 し 、 40 前 記 n 型 不 純 物 元 素 を 含 む 半 導 体 膜 を エ ッ チ ン グ し て 、 ソ ー ス 領 域 及 び ド レ イ ン 領 域 を 形 成し、 前記ソース領域及び前記ドレイン領域と重なる領域を残存させて前記バッファ層の一部を エッチングして除去する半導体装置の作製方法。 【請求項8】 請求項1乃至7のいずれかーにおいて、前記第2の成膜条件は、基板1枚当たりの成膜期 間内に高周波電力をオフ状態として放電を停止する期間を複数有する半導体装置の作製方 法。 【請求項9】 請 求 項 1 乃 至 8 の い ず れ か 一 に お い て 、 前 記 微 結 晶 半 導 体 膜 を 成 膜 す る 材 料 ガ ス は 、 シ ラ ンガス、水素ガス、及びトリメチルボロンガスを含む半導体装置の作製方法。

【請求項10】

請求項1乃至9のいずれかーにおいて、前記微結晶半導体膜を成膜する真空チャンバーの 内壁を基板温度よりも高い温度に加熱し、微結晶半導体膜を成膜する半導体装置の作製方 法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

【0002】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。 【背景技術】

[0003]

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百nm程度)を用 いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ ング素子として開発が急がれている。

[0004]

画像表示装置のスイッチング素子として、非晶質半導体膜を用いた薄膜トランジスタ、または多結晶半導体膜を用いた薄膜トランジスタ等が用いられている。

[0005]

非晶質半導体膜を用いた薄膜トランジスタは、水素化アモルファスシリコン膜などの非晶 質半導体膜を用いるため、プロセス温度に制限があり、水素が膜中から脱離する400 以上の加熱や、膜中の水素により表面荒れが生じる強度のレーザ光照射などは行わない。 水素化アモルファスシリコン膜は、水素を未結合手に結合させ、結果的に未結合手を消失 させて膜の電気的特性を向上させた非晶質シリコン膜である。

【 0 0 0 6 】

また、ポリシリコン膜などの多結晶半導体膜の形成方法としては、表面荒れが生じないよ うに予め、アモルファスシリコン膜中の水素濃度を低減させる脱水素化処理を行った後、 パルス発振のエキシマレーザビームを光学系により線状に加工して、脱水素化させたアモ ルファスシリコン膜に対し線状ビームを走査させながら照射して結晶化する技術が知られ ている。

【 0 0 0 7 】

多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いた薄膜トランジスタ に比べて移動度が2桁以上高く、表示装置の画素部とその周辺の駆動回路を同一基板上に 一体形成できるという利点を有している。しかしながら、非晶質半導体膜を用いた場合に 比べて、半導体膜の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コ ストが高まるという問題がある。

本出願人は、チャネル形成領域が結晶構造と非結晶構造の混合からなる半導体であるFE T(Field effect transistor)を特許文献1で開示している。 【0009】

また、 画像表示装置のスイッチング素子として、 微結晶半導体膜を用いた薄膜トランジス タが用いられている(特許文献 2 及び 3 )。

また、従来の薄膜トランジスタの作製方法として、ゲート絶縁膜上にアモルファスシリコン膜を成膜した後、その上面に金属膜を形成し、当該金属膜にダイオードレーザを照射して、アモルファスシリコン膜をマイクロクリスタルシリコン膜に改質する技術(非特許文

20

10

献1)が知られている。この方法によれば、アモルファスシリコン膜上に形成した金属膜 は、ダイオードレーザの光エネルギーを熱エネルギーに変換するためのものであり、薄膜 トランジスタの完成のためにはその後除去されるべきものであった。すなわち、金属膜か らの伝導加熱によってのみアモルファスシリコン膜が加熱され、マイクロクリスタルシリ コン膜を形成する方法である。 【特許文献1】米国特許第5591987 【特許文献2】特開平4-242724号公報 【特許文献3】特開2005-49832号公報 【非特許文献1】トシアキ・アライ(Toshiaki Arai)他、エス・アイ・デ 10 ィー 07 ダイジェスト(SID 07 DIGEST)、2007、p.1370-1 3 7 3 【発明の開示】 【発明が解決しようとする課題】 [0011]アモルファスシリコンにレーザ光を照射して微結晶半導体膜を形成する方法の他に、微結 晶 半 導 体 膜 を プ ラ ズ マ C V D 法 に よ り 成 膜 す る 方 法 が あ る 。 こ の 方 法 は 、 シ ラ ン ガ ス を 水 素希釈することにより微結晶シリコン膜の成膜をすることができる。しかし、水素希釈す る、即ち水素ガス流量の増大により成膜速度が低下してしまう。 20 成膜速度が遅いと、成膜時間が長くなるため、成膜時に膜中に含まれる不純物が多くなる 恐れがあり、その不純物がTFTの電気特性を低下させてしまう。 [0013]ゲート 電 極 上 に ゲ ー ト 絶 縁 膜 を 介 し て 半 導 体 層 を 有 す る 逆 ス タ ガ 型 の T F T 構 造 に お い て 成膜初期に形成される半導体領域がチャネル形成領域となる。従って、成膜初期に形成 される半導体領域の品質が良好であればあるほど、高い電界効果移動度などの優れた電気 特性を有するTFTが得られる。 [0014]また、成膜速度を上げるために、膜中の水素濃度が低減された微結晶半導体膜を形成しよ うとすると、チャネル形成領域となる領域がほとんどアモルファス領域となる恐れがある 30 [0015]また、 微結晶シリコン膜を用いる逆スタガ型のTFTは、アモルファスシリコン膜を用い るTFTより電界効果移動度を高くすることができるが、オフ電流も高くなる傾向がある [0016]本発明は、良好な品質を有する微結晶半導体膜の作製方法を提供する。また、所望の膜厚 を得るために成膜に要する時間を短縮する微結晶半導体膜の作製方法を提供する。さらに アモルファスシリコン膜を用いるTFTより電界効果移動度を高め、且つ、オフ電流値を 下げる半導体装置の作製方法を提供する。また、アモルファスシリコン膜を用いるTFT 40 よりも信頼性の高い半導体装置の作製方法を提供する。 【課題を解決するための手段】 成膜初期に形成される半導体領域の品質を向上するため、ゲート電極上にゲート絶縁膜を 形成した後、成膜速度は低いが品質のよい第1の成膜条件でゲート絶縁膜界面付近の膜を 形成し、その後、高い成膜速度の第2の成膜条件に変えて膜を堆積する。 [0018]本明細書で開示する発明の構成は、絶縁表面を有する基板上にゲート電極を形成し、該ゲ ー ト 電 極 上 に 絶 縁 膜 を 成 膜 し 、 該 絶 縁 膜 上 に 微 結 晶 半 導 体 膜 を 成 膜 し 、 該 微 結 晶 半 導 体 膜

上に接してバッファ層を成膜し、 微結晶半導体膜の成膜は、バッファ層との界面付近の第 1 領域を絶縁膜との界面付近の第 2 領域よりも成膜速度が速くなるように成膜条件を段階

的または連続的に変化させる半導体装置の作製方法である。成膜条件を連続的に変化させるとは、単位時間あたりのレベル変化を連続的に生じさせることであり、例えば、チャンバー内に導入する材料ガス(シランガス等)の平均流量を時間経過に伴って増加させ、ガス流量と時間との関係をグラフ(縦軸をガス流量、横軸を時間とするグラフ)で示した時に右上がりの直線または右上がりの曲線を描くことを指している。或いはチャンバー内に導入するシランガスなどの流量を一定または増加させ、その他のガス(水素、希ガスなど)の平均流量を時間経過に伴って減少させて、その他のガス流量と時間との関係をグラフで示した時に右下がりの直線または右下がりの曲線を描くことを指している。また、成膜条件を段階的に変化させるとは、不連続に異なるレベル変化を生じさせることであり、チャンバー内へのガスの導入と停止とを繰り返し、時間の間隔を空けて導入するガスの流量を増加、或いは減少させることを指している。段階的に変化させることと、連続的に変化させることは、両方ともに、少なくとも大気に触れることなく成膜条件を変えて1枚の基板に成膜を行うことを指している。

【0019】

成膜速度は低いが品質のよい第1の成膜条件としては、予め成膜前に真空チャンバー(反応容器)内の酸素やH₂Oなどのガスの残留を極力低減するため、到達最低圧力を~1× 10<sup>−10</sup>~1×10<sup>−7</sup>Torr(約1×10<sup>−8</sup>Paを超え1×10<sup>−5</sup>Pa以下) の超高真空(UHV)領域に下げ、高い純度の材料ガスを流し、成膜時の基板温度を10 0 以上300 未満の範囲とする。

[0020]

また、本明細書で開示する他の発明の構成は、絶縁表面を有する基板上にゲート電極を形 成し、該ゲート電極上に絶縁膜を成膜し、基板を真空チャンバー内に導入し、真空チャン バー内に材料ガスを導入して基板温度が100 以上300 未満の第1の成膜条件によ り第1の微結晶半導体膜を成膜し、第1の成膜条件と、基板温度、電力、電力印加のタイ ミング、材料ガス流量、または真空度の少なくとも1つの条件が異なる第2の成膜条件で 真空チャンバーと同一チャンバー内で第2の微結晶半導体膜を堆積し、該第2の微結晶半 導体膜上にバッファ層を成膜する半導体装置の作製方法である。

上記第1の成膜条件で得られる第1の微結晶半導体膜は、膜中の酸素濃度が1×10<sup>17</sup> / cm以下である。微結晶半導体膜の成膜の際、酸素は結晶化を阻害し、シリコン膜中に 取り込まれた場合にはドナーとして作用する恐れがあるため、特に低減すべき不純物であ る。この第1の成膜条件で得られる微結晶半導体膜の品質が、後に形成されるTFTのオ ン電流増大および電界効果移動度の向上に寄与する。

[0022]

また、微結晶半導体膜の成膜前に予め、真空チャンバーをベーキング(200 以上30 0 以下)して真空チャンバー内に存在する水分を主成分とする残留ガスを取り除き、真 空チャンバー内を超高真空領域の真空度の圧力環境にすることが好ましい。また、微結晶 半導体膜の成膜中も真空チャンバー内壁を加熱(50 以上300 以下)して成膜反応 を促進させてもよい。

[0023]

また、第2の成膜条件としては、少なくとも第1の成膜条件の成膜速度よりも速い成膜速 度が得られる条件とすればよく、例えば、シランガスと水素ガスの流量比を第1の成膜条 件とは変えて微結晶シリコン膜が形成される範囲内でチャンバー内の水素濃度を下げれば よい。また、第2の成膜条件としては、第1の成膜条件の基板温度よりも高い温度、例え ば300 以上400 未満の基板温度にして成膜速度を速くしてもよい。第1の成膜条 件と第2の成膜条件とで基板温度を異ならせる場合は、第1の成膜条件での成膜直後、第 1の成膜条件の基板温度から温度を上昇させて第2の成膜条件の基板温度とするため、基 板温度上昇途中も成膜が引き続き行われることとなる。また、第2の成膜条件として、第 1の成膜条件よりもプラズマ形成時の電力を増大させることにより、成膜速度を速くして もよい。また、真空チャンバーのコンダクタンスバルブなどの排気バルブを調節して第2 10

の成 膜 条 件 を 第 1 の 成 膜 条 件 と 異 な る 真 空 度 と し て 成 膜 速 度 を 速 く し て も よ い 。 【 0 0 2 4 】

また、第1の成膜条件よりも成膜速度を速くする第2の成膜条件として、一定時間高周波 電力を投入し、シランガスをプラズマ分解し、次にある時間の間は高周波電力を切り、プ ラズマの発生を止めるようなシーケンスを繰り返す成膜条件としてもよい。第1の成膜条 件は第1の成膜期間内において連続放電を行い、第2の成膜条件として、電力印加のタイ ミングを変える、具体的には基板1枚当たりの第2の成膜期間内に高周波電力をオフ状態 として放電を停止する期間を複数有する方法で成膜速度を第1の成膜条件よりも速くする 。なお、微結晶半導体膜の成膜時間は、第1の成膜条件で成膜が行われる第1の成膜期間 と第2の成膜条件で成膜が行われる第2の成膜期間とを有し、第2の成膜期間における成 膜速度は、第1の成膜期間における成膜速度よりも速い。放電時間と放電停止時間とを適 宜に選択する成膜は、間欠放電のプラズマCVD法とも呼ばれる。この場合、微結晶シリ コン膜の第1の成膜条件として材料ガスに高周波電力による放電を連続的に作用させる連 続放電のプラズマCVD法で行い、同じチャンパー内で微結晶シリコン膜の第2の成膜条件 として材料ガスに高周波電力による放電を間欠的に作用させる間欠放電(パルス発振と も言える)のプラズマCVD法で行う。ここで連続放電とは、時間的に連続な波形の高周 波電力を用いて発生させた放電を指している。

(6)

【0025】

また、第1の成膜条件よりも成膜速度を速くする第2の成膜条件として、微結晶半導体膜 を成膜する真空チャンバーの内壁を基板温度よりも高い温度に加熱し、微結晶半導体膜を 成膜してもよい。第1の成膜条件における基板温度が100 であれば、真空チャンバー の内壁を150 とすることで、チャンバー内壁と比べて低温である基板表面に微結晶半 導体膜を効率よく形成する。

【0026】

また、真空チャンバー内の雰囲気中を1×10<sup>8</sup> Paを超え1×10<sup>5</sup> Pa以下の真 空度に真空排気した後、基板導入前に予め、真空チャンバー内に水素ガスまたは希ガスを 導入してプラズマを発生させ、真空チャンバー内に存在する水分を主成分とする残留ガス を取り除き、真空チャンバー内の残留酸素濃度を低減させた環境にすることが好ましい。 【0027】

また、真空チャンバー内の雰囲気中を1×10<sup>-8</sup> Раを超え1×10<sup>-5</sup> Ра以下の真 30 空度に真空排気した後、基板導入前に予め、シランガスを真空チャンバー内に流し、真空 チャンバー内の残留酸素と反応させ酸化珪素に変えることで、さらに真空チャンバー内の 酸素を低減してもよい。また、微結晶半導体膜の成膜中に混入するアルミニウムなどの金 属元素の混入を防止するため、基板導入前に予め、シランガスを真空チャンバー内に流し 、プラズマを発生させて内壁に成膜する処理(プレコート処理とも呼ぶ)を行ってもよい

【0028】

第1の成膜条件は、成膜速度が遅いため、特に膜厚を厚くすると成膜時間が長くなり、その結果、膜中に酸素などの不純物が混入しやすい。従って、このように、基板導入前に真空チャンバー内の酸素及び水分を十分に低減することによって、成膜時間が長くなっても膜中の酸素などの不純物がほとんど混入されず、後に成膜する微結晶シリコン膜の品質を向上させる上で重要である。

【 0 0 2 9 】

さらに、基板導入後、微結晶シリコン膜の成膜前に予め、基板上の吸着水を除去するため 、アルゴンプラズマ処理などの希ガスプラズマ処理及び水素プラズマ処理を行って、微結 晶シリコン膜中の酸素濃度を1×10<sup>1 7</sup>/cm以下に低減してもよい。

【 0 0 3 0 】

このように、基板導入後に基板が有する酸素及び水分を十分に低減することも、後に成膜 する微結晶シリコン膜の品質を向上させる上で重要である。 -

[0031]

10

また、成膜初期(第1の成膜期間)の第1の成膜条件から成膜後期(第2の成膜期間)の 高い成膜速度の第2の成膜条件に変えることによって、成膜初期に微結晶が形成されてい るため、成膜後期では、成膜初期で得られた微結晶を核として品質の高い微結晶シリコン 膜を堆積することができる。また、成膜初期に予め、微結晶を形成しておくことにより成 膜後期の成膜速度を速くすることができる。

(7)

【0032】

成膜条件を途中で変えずに第1の成膜条件のみで所望の膜厚を得る時間に比べて、第1の 成膜条件での成膜の後に引き続き同じチャンバーで第2の成膜条件での成膜を行うことで 、所望の膜厚を得る時間を短縮することができる。所望の膜厚を得る時間を短縮すること ができれば、微結晶シリコン膜中に酸素などの不純物がほとんど混入されずに成膜を行う ことができる。また、成膜条件を途中で変えずに第1の成膜条件のみで微結晶シリコン膜 の膜厚を薄くすると、後に積層するバッファ層の影響が大きくなり、薄膜トランジスタの 電界効果移動度が低下する恐れがある。

[0033]

また、上記第1の成膜条件で得られる微結晶シリコン膜は、酸素に反応しやすいため、高い成膜速度の第2の成膜条件に成膜途中で変えて成膜することによってゲート絶縁膜界面 付近の膜を保護することができる。この第2の成膜条件で得られる微結晶シリコン膜の品 質が、後に形成されるTFTのオフ電流低減にも寄与する。

【0034】

こうして成膜条件を 2 段階に変化させて得られる微結晶シリコン膜は、少なくとも柱状の <sup>20</sup> 結晶を含んでおり、膜中の酸素濃度が 1 × 1 0 <sup>1 7</sup> / c m以下である。また、 2 段階に変 化させて得られる微結晶シリコン膜の合計膜厚は、 5 n m ~ 1 0 0 n m、好ましくは 1 0 n m ~ 3 0 n mの範囲とする。

[0035]

初期の成膜条件が品質の高い微結晶シリコン膜を形成する条件であれば、成膜条件を2段 階に変化させて微結晶シリコン膜を形成することに限定されず、3段階以上に変化させて 成膜することもできる。さらに成膜条件を連続的に変化させることもできる。 【0036】

また、上記微結晶シリコン膜は、非晶質シリコン膜に比べて酸素に反応しやすいため、さらに大気にさらすことなく、結晶粒を含まないバッファ層を積層して保護することが好ましい。バッファ層は、微結晶シリコン膜を成膜する真空チャンバーと異なる真空チャンバーで上記第1の成膜条件及び上記第2の成膜条件よりも高い基板温度、例えば300 以上400 未満とする。バッファ層の成膜時の基板温度を上記第1の成膜条件及び上記第2の成膜条件よりも高い基板温度とすることは有用である。なぜなら、工程を増やすことなく、バッファ層の成膜時に微結晶シリコン膜をアニールすることができ、微結晶シリコン膜をアニールすることができるからである。バッファ層の成膜時に微結晶シリコン膜をアニールすることにより、電圧印加を繰り返し行う信頼性試験におけるTFT特性の変動(閾値の変動など)も抑え、TFTの信頼性も向上させることができる。バッファ層は、代表的には、100nm以上400nm以下、好ましくは200nm以上300nm 以下の厚さで形成する。また、バッファ層に欠陥密度の高い非晶質シリコン膜を用いる。バッファ層に欠陥密度の高い非晶質シリコン膜を用いることで、後に形成されるTFTのオフ電流低減に寄与する。

【 0 0 3 7 】

また、上記微結晶シリコン膜は、不純物が混入して n 型の導電性を示しやすいため、材料 ガスにトリメチルボロンガスなどを微量に加えて、 i 型となるように成膜条件を調節する ことが好ましい。シランガス及び水素ガスが主の材料ガスにトリメチルボロンガスなどを 微量に加えることによって、薄膜トランジスタのしきい値制御が可能となる。 【 0 0 3 8 】

なお、本明細書において、微結晶半導体膜とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な

10

第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、粒径が0.5~20nmの柱状または針状結晶が基板表面に対して法線方向に成長している。また、微結晶半導体と非単結晶半導体とが混在している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520.5cm<sup>-1</sup>よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520.5cm<sup>-1</sup>とアモルファスシリコンを示す480cm<sup>-1</sup>の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリングボンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませてれる。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。このような微結晶半導体膜に関する記述は、例えば、米国特許4,409,134号で開示されている。

(8)

【 0 0 3 9 】

また、基板の処理を複数枚行うスループット上で不利となるが、微結晶シリコン膜を成膜 する真空チャンバーと同じ真空チャンバーでバッファ層を形成してもよい。同じ真空チャ ンバーでバッファ層を連続的に形成すれば、基板搬送中、浮遊する汚染不純物元素に汚染 されることなく積層界面を形成することができるので、薄膜トランジスタ特性のばらつき を低減することができる。

[0040]

また、バッファ層上にはソース電極またはドレイン電極を形成し、それらソース電極及び ドレイン電極の間のリーク電流を下げるために、バッファ層に溝を形成している。 【 0 0 4 1 】

また、バッファ層とソース電極またはドレイン電極の間には、 n 型不純物元素を含む半導 体膜(n+層)を有している。また、バッファ層は、 n + 層と微結晶シリコン膜とが接し ないように、これらの間に設けられている。従って、ソース電極の下方には、 n + 層、バ ッファ層、微結晶シリコン膜が重なっている。同様にドレイン電極の下方には、 n + 層、 バッファ層、微結晶シリコン膜が重なっている。このような積層構造とし、バッファ層の 膜厚を厚くすることで、耐圧向上を図っている。また、バッファ層の膜厚を厚く成膜して おけば、酸化しやすい微結晶シリコン膜を露出させることなくバッファ層の一部に溝を形 成することができる。

【0042】

上記作製工程に引き続き、さらに、バッファ層上にn型不純物元素を含む半導体膜を成膜し、該n型不純物元素を含む半導体膜上にソース電極またはドレイン電極を形成し、n型 不純物元素を含む半導体膜をエッチングして、ソース領域及びドレイン領域を形成し、前 記ソース領域及び前記ドレイン領域と重なる領域を残存させて前記バッファ層の一部をエ ッチングして除去して薄膜トランジスタを作製する。

【0043】

こうして得られた薄膜トランジスタは、オン動作時に第1の成膜条件で成膜した品質の高 い微結晶シリコン膜におけるゲート絶縁膜界面付近の領域がチャネル形成領域として機能 し、オフ時には、バッファ層が一部エッチングされた溝の部分がごく微量のリーク電流が 流れる経路となる。従って、従来のアモルファスシリコン単層を有する薄膜トランジスタ や微結晶シリコン単層を有する薄膜トランジスタに比べて、オフ電流とオン電流の比を大 きくすることができ、スイッチング特性に優れていると言え、表示パネルのコントラスト 向上につながる。

【発明の効果】

[0044]

本発明の作製方法により、得られる薄膜トランジスタの電界効果移動度を1より大きく5 0以下とすることができる。このため、本発明の作製方法により得られる微結晶半導体膜 を用いた薄膜トランジスタは、電流電圧特性を示す曲線の立ち上がり部分の傾きが急峻と なり、スイッチング素子としての応答性が優れ、高速動作が可能となる。 【0045】

20

10

本 発 明 の 作 製 方 法 に よ り 得 ら れ る 薄 膜 ト ラ ン ジ ス タ を 用 い た 発 光 装 置 は 、 薄 膜 ト ラ ン ジ ス タ の 閾 値 の 変 動 を 抑 制 す る こ と が 可 能 で あ り 、 信 頼 性 の 向 上 に 繋 が る 。 【 0 0 4 6 】

(9)

また、本発明の作製方法により得られる薄膜トランジスタを用いた液晶表示装置は、電界 効果移動度を大きくできるため、駆動回路の駆動周波数を高くすることが可能となる。駆 動回路を高速に動作させることが出来るため、フレーム周波数を4倍とすること、または 、黒画面挿入することなども実現することができる。

【発明を実施するための最良の形態】

【0047】

本発明の実施形態について、以下に説明する。但し、本発明は多くの異なる態様で実施 <sup>10</sup> することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳 細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の 記載内容に限定して解釈されるものではない。

【0048】

(実施の形態1)

本実施の形態では、液晶表示装置に用いられる薄膜トランジスタの作製工程について、図 1乃至図5を用いて説明する。図1乃至図3は、薄膜トランジスタの作製工程を示す断面 図であり、図4は、一画素における薄膜トランジスタ及び画素電極の接続領域の上面図で ある。また、図5は、微結晶シリコン膜の成膜方法を示すタイミングチャートである。 【0049】

微結晶半導体膜を有する薄膜トランジスタはp型よりもn型の方が、移動度が高いので駆動回路に用いるのにより適している。同一の基板上に形成する薄膜トランジスタを全て同 じ極性にそろえておくことが、工程数を抑えるためにも望ましい。ここでは、nチャネル 型の薄膜トランジスタを用いて説明する。

【 0 0 5 0 】

図1(A)に示すように、基板50上にゲート電極51を形成する。基板50は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板等を用いることができる。基板50がマザーガラスの場合、基板の大きさは、第1世代(320mm×400mm)、第2世代(400mm×5000mm)、第3世代(550mm×6500mm)、第4世代(680mm×8800mm、または730mm×920mm)、第5世代(1 000mm×1200mmまたは1100mm×12500mm)、第6世代(1500mm×6500mm)、第4世代(680mm)、第7世代(1900mm×2200mm)、第6世代(2160mm×2800mm)、第8世代(2160mm×2460mm)、第9世代(2400mm×2800mm)、第8世代(2160mm)、第10世代(2950mm×3400mm)等を用いることができる。

ゲート電極51は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウ ムなどの金属材料またはその合金材料を用いて形成する。ゲート電極51は、スパッタリ ング法や真空蒸着法で基板50上に導電膜を形成し、当該導電膜上にフォトリソグラフィ 技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチ ングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを 用いてインクジェット法により吐出し焼成して、ゲート電極51を形成することもできる 。なお、ゲート電極51の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金 属材料の窒化物膜を、基板50及びゲート電極51の間に設けてもよい。ここでは、第1 のフォトマスクを用いて形成したレジストマスクを用いて基板50上に形成された導電膜 をエッチングしてゲート電極を形成する。

【 0 0 5 2 】

具体的なゲート電極構造の例としては、アルミニウム膜上にモリブデン膜を積層させ、ア ルミニウム特有のヒロックやエレクトロマイグレーションを防ぐ構造にしてもよい。また 、アルミニウム膜をモリブデン膜で挟んだ3層構造としてもよい。また、他のゲート電極 20

構 造 の 例 と し て 、 銅 膜 上 に モ リ ブ デ ン 膜 の 積 層 、 銅 膜 上 に 窒 化 チ タン 膜 の 積 層 、 銅 膜 上 に 窒 化 タン タ ル 膜 の 積 層 が 挙 げ ら れ る 。

【0053】

なお、ゲート電極51上には半導体膜や配線を形成するので、段切れ防止のため端部が テーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲート 電極に接続する配線も同時に形成することができる。

【0054】

次に、ゲート電極51上に、ゲート絶縁膜52a、52b、52cを順に形成する。ここまでの工程を終えた断面図が図1(A)に相当する。

ゲート絶縁膜52a、52b、52cはそれぞれ、CVD法やスパッタリング法等を用い て、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することが できる。ゲート絶縁膜に形成されるピンホール等による層間ショートを防ぐため、異なる 絶縁層を用いて多層とすることが好ましい。ここでは、ゲート絶縁膜52a、52b、5 2cとして、窒化珪素膜、酸化窒化珪素膜、窒化珪素膜の順に積層して形成する形態を示 す。

【0056】

ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いもので あって、濃度範囲として酸素が55~65原子%、窒素が1~20原子%、Siが25~ 35原子%、水素が0.1~10原子%の範囲で含まれるものをいう。また、窒化酸化珪 素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲とし て酸素が15~30原子%、窒素が20~35原子%、Siが25~35原子%、水素が 15~25原子%の範囲で含まれるものをいう。

【0057】

ゲート絶縁膜の1層目及び2層目の膜厚はともに50nmよりも厚くする。ゲート絶縁膜の1層目は、基板からの不純物(例えばアルカリ金属など)の拡散を防ぐために、窒化珪素膜または窒化酸化珪素膜が好ましい。また、ゲート絶縁膜の1層目は、ゲート電極の酸化防止の他、ゲート電極にアルミニウムを用いる場合にヒロック防止ができる。また、微結晶半導体膜と接するゲート絶縁膜の3層目は、0nmより厚く5nm以下、望ましくは約1nmとする。ゲート絶縁膜の3層目は、微結晶半導体膜との密着性を向上させるために設けるものである。また、ゲート絶縁膜の3層目を窒化珪素膜とすることで後に行われる熱処理やレーザ照射によって、微結晶半導体膜の酸化防止を図ることができる。例えば、酸素の含有量が多い絶縁膜と微結晶半導体膜とを接した状態で熱処理を行うと、微結晶 半導体膜が酸化する恐れがある。

[0058]

更には、周波数が1GHz以上のマイクロ波プラズマCVD装置を用いてゲート絶縁膜を 形成することが好ましい。マイクロ波プラズマCVD装置で形成した酸化窒化珪素膜、窒 化酸化珪素膜は、耐圧が高く、薄膜トランジスタの信頼性を高めることができる。

【0059】

ここでは、ゲート絶縁膜を3層構造としたが、液晶表示装置のスイッチング素子に用いる <sup>40</sup> 場合、交流駆動させるため、窒化珪素膜の単層のみでもよい。

【 0 0 6 0 】

次いで、ゲート絶縁膜の成膜後、大気に触れさせることなく基板を搬送し、ゲート絶縁膜 を成膜する真空チャンバーとは異なる真空チャンバーで微結晶半導体膜 5 3 を成膜するこ とが好ましい。

[0061]

以下に、図5も参照しながら微結晶半導体膜53を形成する手順について説明する。図5 の説明は反応室を大気圧から真空排気200する段階から示されており、その後に行われ るプレコート201、基板搬入202、下地前処理203、成膜処理204、基板搬出2 05、クリーニング206の各処理が時系列的に示されている。ただし、大気圧から真空 10

20

排気することに限定されず、常時ある程度の真空度に反応室を保っておくことが、量産を 行う上好ましい、または短時間で到達真空度を下げる上で好ましい。 【 0 0 6 2 】

(11)

本実施の形態では、基板搬入前の真空チャンバー内の真空度を10<sup>-5</sup> Paよりもさらに 真空排気するための超高真空排気を行う。この段階が図5の真空排気200に対応する。 このような超高真空排気を行う場合、ターボ分子ポンプとクライオポンプを併用し、ター ボ分子ポンプによる排気を行い、さらにクライオポンプを使って真空排気することが好ま しい。ターボ分子ポンプを2台直列に連結して真空排気することも有効である。また、反 応室にベーキング用のヒータを設けて加熱処理して反応室内壁からの脱ガス処理を行うこ とが好ましい。また、基板を加熱するヒータも動作させて温度を安定化させる。基板の加 熱温度は100 以上300 以下、好ましくは120 以上220 以下で行う。 【0063】

次いで、基板搬入前にプレコート201を行い、内壁被覆膜としてシリコン膜を形成する 。プレコート201として、水素または希ガスを導入してプラズマを発生させて反応室の 内壁に付着した気体(酸素及び窒素などの大気成分、若しくは反応室のクリーニングに使 用したエッチングガス)を除去した後、シランガスを導入して、プラズマを生成する。シ ランガスは酸素、水分等と反応するので、シランガスを流し、さらにシランプラズマを生 成することで反応室内の酸素、水分を除去することができる。また、プレコート201の 処理をしておくことで、微結晶シリコン膜中に反応室を構成する部材の金属元素を不純物 として取り込んでしまうのを防ぐことができる。すなわち、反応室内をシリコンで被覆し ておくことで、反応室内がプラズマにより食刻されるのを防ぐことができ、後に成膜する 微結晶シリコン膜中に含まれる不純物濃度を低減することができる。プレコート201は 、反応室の内壁を基板上に堆積されるべき膜と同種の膜で被覆する処理が含まれている。

プレコート 2 0 1 の後、 基板 搬入 2 0 2 が行われる。 微 結晶 シリコン 膜が堆積されるべき 基板は、真空排気されたロード室に保管されているので、 基板を搬入したとしても反応室 内の真空度が著しく悪化することはない。

【 0 0 6 5 】

次いで、下地前処理203を行う。下地前処理203は、微結晶シリコン膜を形成する場合において、特に有効な処理であり行うことが好ましい。すなわち、ガラス基板表面、絶縁膜の表面若しくは非晶質シリコンの表面上に微結晶シリコン膜をプラズマCVD法で成膜する場合には、不純物や格子不整合などの要因により堆積初期段階において非晶質層が形成されてしまう恐れがある。この非晶質層の厚さを極力低減し、可能であれば無くすために下地前処理203を行うことが好ましい。下地前処理としては希ガスプラズマ処理、水素プラズマ処理若しくはこの両者の併用により行うことが好ましい。希ガスプラズマ処理、しては、アルゴン、クリプトン、キセノンなど質量数の大きい希ガス元素を用いることが好ましい。表面に付着した酸素、水分、有機物、金属元素などの不純物をスパッタリングの効果で除去するためである。水素プラズマ処理は、水素ラジカルにより、表面に吸着した上記不純物の除去と、絶縁膜若しくは非晶質シリコン膜に対するエッチング作用により清浄な膜表面を形成するのに有効である。また、希ガスプラズマ処理と水素プラズマ処理を併用することにより微結晶核生成を促進する作用も期待される。

【0066】

微結晶核の生成を促進させるという意味においては、 図 5 中の破線 2 0 7 で示すように、 微結晶シリコン膜の成膜初期においてアルゴンなどの希ガスを供給し続けることは有効で ある。

【0067】

次いで、下地前処理203に続いて微結晶シリコン膜を形成する成膜処理204を行う。 本実施の形態では、成膜速度は低いが品質のよい第1の成膜条件でゲート絶縁膜界面付近 の膜を形成し、その後、高い成膜速度の第2の成膜条件に変えて膜を堆積する。 【0068】 10

30

20

第 1 の 成 膜 条 件 で の 成 膜 速 度 よ り も 第 2 の 成 膜 条 件 の 成 膜 速 度 が 速 け れ ば 特 に 限 定 さ れ な い。 従って、 周 波 数 が 数 十 M H z ~ 数 百 M H z の 高 周 波 プラズマ C V D 法、 また は 周 波 数 が1GHz以上のマイクロ波プラズマCVD装置により形成し、代表的には、SiH╻、 Si,H,などの水素化珪素を水素で希釈してプラズマ生成することで成膜することがで きる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから 選 ば れ た 一 種 ま た は 複 数 種 の 希 ガ ス 元 素 で 希 釈 し て 微 結 晶 半 導 体 膜 を 形 成 す る こ と が で き る。これらのときの水素化珪素に対して水素の流量比を12倍以上1000倍以下、好ま しくは50倍以上200倍以下、更に好ましくは100倍とする。なお、水素化珪素の代 わりに、SiH<sub>2</sub>Cl<sub>2</sub>、SiHCl<sub>3</sub>、SiCl<sub>4</sub>、SiF<sub>4</sub>等を用いることができる

(12)

[0069]

また、材料ガスにヘリウムを加えた場合、ヘリウムは24.5eVとすべての気体中で最 も高いイオン化エネルギーを持ち、そのイオン化エネルギーよりも少し低い、約20eV の準位に準安定状態があるので、放電持続中においては、イオン化にはその差約4 e V し か必要としない。そのため放電開始電圧も全ての気体中最も低い値を示す。このような特 性から、ヘリウムはプラズマを安定的に維持することができる。また、均一なプラズマを 形成することができるので、 微結晶シリコン膜を堆積する基板の面積が大きくなってもプ ラズマ密度の均一化を図る効果を奏する。

また、シラン等のガス中にCH₄、C₂H<sub>6</sub>などの炭素の水素化物、GeH₄、GeF₄ などの水素化ゲルマニウム、フッ化ゲルマニウムを混合して、エネルギーバンド幅を1 5~2.4eV、若しくは0.9~1.1eVに調節しても良い。シリコンに炭素又はゲ ルマニウムを加えるとTFTの温度特性を変えることができる。

ここでは、第1の成膜条件は、シランは水素及び/又は希ガスで100倍を超え2000 倍以下に希釈し、基板の加熱温度は100 以上300 未満、好ましくは120 以上 2.2.0 以下とする。微結晶シリコンの成長を促進するためには1.2.0 以上2.2.0 い 下で成膜を行うことが好ましい。

[0072]

30 第1の成 膜条件を終えた段階での断面図を図1(B)に示す。ゲート絶縁膜52c上には 、成膜速度は低いが品質のよい微結晶シリコン膜23が成膜されている。この第1の成膜 条件で得られる微結晶半導体膜23の品質が、後に形成されるTFTのオン電流増大およ び電界効果移動度の向上に寄与するため、膜中の酸素濃度が1×10<sup>17</sup>/cm以下とな るように十分酸素濃度を低減させることが重要である。また、上記手順により、酸素だけ でなく、窒素、及び炭素が微結晶半導体膜の膜中に混入する濃度を低減することができる ため、微結晶半導体膜がn型化になることを防止することができる。

次いで、上記第1の成膜条件から第2の成膜条件に変えて成膜速度を上げて微結晶半導体 膜 5 3 を成 膜 す る 。 こ の 段 階 で の 断 面 図 が 図 1 ( C ) に 相 当 す る 。 微 結 晶 半 導 体 膜 5 3 の 膜厚は、50nm~500nm(好ましくは100nm~250nm)の厚さとすれば良 い。なお、本実施の形態では、微結晶半導体膜53の成膜時間は、第1の成膜条件で成膜 が 行 わ れ る 第 1 の 成 膜 期 間 と 第 2 の 成 膜 条 件 で 成 膜 が 行 わ れ る 第 2 の 成 膜 期 間 と を 有 す る 。 な お 、 第 1 の 成 膜 条 件 で 得 ら れ る 膜 を 第 1 の 微 結 晶 半 導 体 膜 と 呼 び 、 第 2 の 成 膜 条 件 で 得られる膜を第2の微結晶半導体膜と呼ぶこともできるが、成膜後に第1の微結晶半導体 膜と第2の微結晶半導体膜の明確な界面を確認することは困難であるため、ここでは成膜 途中で条件を変えて得られた積層膜を微結晶半導体膜として表記している。 

ここでは、 第 2 の 成 膜 条 件 は 、 シ ラ ン は 水 素 及 び / 又 は 希 ガ ス で 1 2 倍 以 上 1 0 0 倍 以 下 に希釈し、基板の加熱温度は、100 以上400 未満、さらに好ましくは120 以 上220 以下とする。なお、容量結合型(平行平板型)のCVD装置を用い、ギャップ 10

(電極面と基板表面の間隔)を20mmとし、反応室内の真空度100Paとし、基板温 度300 とし、60MHzの高周波電力を20W加え、シランガス(流量8sccm) を水素(流量400sccm)で50倍に希釈して微結晶シリコン膜を成膜した成膜速度 は3.05nm/minであった。また、この成膜条件で得られた微結晶シリコン膜のラ マン強度比(Ic/Ia)は、3.52であった。また、上記成膜条件でシランガスの流 量のみを4sccmに変更して100倍に希釈して微結晶シリコン膜を成膜した成膜速度 は1.53nm/minであった。このように、実験結果からは、水素流量を固定し、シ ラン流量を増やすことで成膜速度が増大する傾向が確認できている。また、100倍に希 釈して成膜した微結晶シリコン膜のラマン強度比(Ic/Ia)は、6.19であった。 また、実験結果からは、速い成膜速度の成膜条件に比べ、遅い成膜速度の成膜条件のほう が、微結晶シリコン膜の結晶性が高い傾向が確認できている。

【0075】

また、1.53nm/minの成膜速度が得られた上記条件の基板温度のみを変えて20 0 として成膜した場合、1.286nm/minの成膜速度が得られた。即ち、基板温 度を下げると微結晶シリコン膜の成膜速度が若干下がっている。微結晶シリコン膜の成膜 は、非晶質シリコン膜の成膜と大きく異なっており、例えば非晶質シリコン膜の成膜にお いては、基板温度を下げると成膜速度が上がる傾向がある。また、微結晶シリコン膜の成 膜条件を基板温度200 とした場合においては、水素流量を一定とし、シラン流量を増 やすことで成膜速度が速くなる傾向が確認できている。

【0076】

本実施の形態では、容量結合型(平行平板型)のCVD装置を用い、ギャップ(電極面と 基板表面の間隔)を20mmとし、第1の成膜条件を反応室内の真空度100Paとし、 基板温度100 とし、60MHzの高周波電力を30W加え、シランガス(流量2sc cm)を水素(流量400sccm)で200倍に希釈する条件とし、ガス流量を変えて 成膜速度を速めるための第2の成膜条件として4sccmのシランガスを水素(流量40 0sccm)で100倍に希釈する条件(その他の条件は第1の成膜条件と同じ)で成膜 を行う。

[0077]

第2の成膜条件での微結晶シリコンの成膜が終了した後、次いで、シラン、水素などの材料ガス及び高周波電力の供給を止めて基板搬出205を行う。引き続き次の基板に対して 成膜処理を行う場合には、基板搬入202の段階に戻り同じ処理が行われる。反応室内に 付着した被膜や粉末を除去するには、クリーニング206を行う。

【 0 0 7 8 】

クリーニング206はNF3、SF6に代表されるエッチングガスを導入してプラズマエ ッチングを行う。また、C1F3のようにプラズマを利用しなくてもエッチングが可能な ガスを導入して行う。クリーニング206においては基板加熱用のヒータを切って、チャ ンバー内壁温度を下げて行うことが好ましい。エッチングによる反応副生成物の生成を抑 えるためである。クリーニング206の終了後はプレコート201に戻り、次の基板に対 して上述した同様の処理を行えば良い。

【0079】

次いで、 微結晶半導体膜 5 3 の成膜後、大気に触れさせることなく基板を搬送し、 微結晶 半導体膜 5 3 を成膜する真空チャンバーとは異なる真空チャンバーでバッファ層 5 4 を成 膜することが好ましい。バッファ層 5 4 の真空チャンバーと別にすることで、 微結晶半導 体膜 5 3 を成膜する真空チャンバーは基板導入前に超高真空にする専用チャンバーとする ことができ、 不純物汚染を極力抑え、 且つ、 超高真空に到達する時間を短縮することがで きる。 超高真空に到達するためにベークを行う場合、 チャンバー内壁温度が下がって安定 になるまで時間がかかるため、特に有効である。また、 真空チャンバーを別々とすること で、 得ようとする膜質に合わせてそれぞれ高周波電力の周波数を異ならせることができる 。 例えば、 第 1 のチャンバーで周波数 6 0 MHz の高周波電力を用いて微結晶半導体膜を 形成した後、 第 2 のチャンバーで周波数 1 3 . 5 6 MHの高周波電力を用いてバッファ層

20

10

50

を形成することができる。

【0080】

バッファ層54は、水素、窒素、若しくはハロゲンを含む非晶質半導体膜を用いて形成す る。水素化珪素の流量の1倍以上10倍以下、更に好ましくは1倍以上5倍以下の流量の 水素を用いて、水素を含む非晶質半導体膜を形成することができる。また、上記水素化珪 素と窒素またはアンモニアとを用いることで、窒素を含む非晶質半導体膜を形成すること ができる。また、上記水素化珪素と、フッ素、塩素、臭素、またはヨウ素を含む気体(F 2、Cl2、Br2、I2、HF、HCl、HBr、HI等)を用いることで、フッ素、 塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。なお、水素化 珪素の代わりに、SiH2Cl2、SiHCl3、SiCl4、SiF4等を用いること ができる。

【0081】

また、バッファ層54は、ターゲットに非晶質半導体を用いて水素、または希ガスでスパッタリングして非晶質半導体膜を形成することができる。このとき、アンモニア、窒素、またはN2Oを雰囲気中に含ませることにより、窒素を含む非晶質半導体膜を形成することができる。また、雰囲気中にフッ素、塩素、臭素、またはヨウ素を含む気体(F2、C12、Br2、I2、HF、HC1、HBr、HI等)を含ませることにより、フッ素、塩素、臭素、またはヨウ素を含む非晶質半導体膜を形成することができる。

【 0 0 8 2 】

バッファ層 54は、結晶粒を含まない非晶質半導体膜で形成することが好ましい。このた 20 め、周波数が数十MHz~数百MHzの高周波プラズマCVD法、またはマイクロ波プラ ズマCVD法で形成する場合は、結晶粒を含まない非晶質半導体膜となるように、成膜条 件を制御することが好ましい。

【 0 0 8 3 】

バッファ層54は、後のソース領域及びドレイン領域の形成プロセスにおいて、一部エッ チングする。そのときに、微結晶半導体膜53が露呈しないようにバッファ層54の一部 が残存する厚さで形成することが好ましい。代表的には、100nm以上400nm以下 、好ましくは200nm以上300nm以下の厚さで形成することが好ましい。薄膜トラ ンジスタの印加電圧の高い(例えば15V程度)表示装置、代表的には液晶表示装置にお いて、バッファ層54の膜厚を上記範囲に示すように厚く形成すると、耐圧が高くなり、 薄膜トランジスタに高い電圧が印加されても、薄膜トランジスタが劣化することを回避す ることができる。

[0084]

なお、バッファ層54には、リンやボロン等の一導電型を付与する不純物元素が意図的に 添加されていない。一導電型を付与する不純物元素が添加された半導体膜55膜中の不純 物元素が微結晶半導体膜53へ拡散しないように、バッファ層54がバリア層として機能 している。バッファ層を設けない場合、微結晶半導体膜53と一導電型を付与する不純物 が添加された半導体膜55とが接してしまうと、後のエッチング工程や加熱処理により不 純物元素が移動し、しきい値制御が困難になる恐れがある。

【0085】

さらにバッファ層54を微結晶半導体膜53の表面上に形成することで、微結晶半導体膜53に含まれる結晶粒の表面の自然酸化を防止することが可能である。特に、非晶質半導体と結晶粒が接する領域では、局部応力により亀裂が入りやすい。この亀裂が酸素に触れると結晶粒は酸化され、酸化珪素が形成されてしまう。

[0086]

非晶質半導体膜であるバッファ層54のエネルギーギャップが微結晶半導体膜53に比べ て大きく(非晶質半導体膜のエネルギーギャップは1.6~1.8eV、微結晶半導体膜 53のエネルギーギャップは1.1~1.5eV)、また抵抗が高く、電子移動度が低く 、微結晶半導体膜53の1/5~1/10である。このため、後に形成される薄膜トラン ジスタにおいて、ソース領域及びドレイン領域と、微結晶半導体膜53との間に形成され

るバッファ層は高抵抗領域として機能し、微結晶半導体膜53がチャネル形成領域として 機能する。このため、薄膜トランジスタのオフ電流を低減することができる。当該薄膜ト ランジスタを表示装置のスイッチング素子として用いた場合、表示装置のコントラストを 向上させることができる。

【0087】

なお、 微結晶半導体膜53上に、プラズマCVD法によりバッファ層54を300 以上 400 未満の基板温度にて成膜することが好ましい。この成膜処理により水素が微結晶 半導体膜53に供給され、 微結晶半導体膜53を水素化したのと同等の効果が得られる。 すなわち、 微結晶半導体膜53上にバッファ層54を堆積することにより、 微結晶半導体 膜53に水素を拡散させて、 ダングリングボンドの終端を行うことができる。また、 成膜 時に微結晶半導体膜53のアニールを行うこともでき、 膜質を向上させることができる。 特に第2の成膜条件で得られる膜は、 第1の成膜条件に比べ成膜速度が速い一方、 第1の 成膜条件で得られる結晶性よりも低下する傾向にあるが、 バッファ層の成膜時におけるア ニールによって結晶性などの膜質を向上させることができる。

[0088]

次いで、バッファ層54の成膜後、大気に触れさせることなく基板を搬送し、バッファ層 54を成膜する真空チャンバーとは異なる真空チャンバーで一導電型を付与する不純物が 添加された半導体膜55を成膜することが好ましい。この段階での断面図が図1(D)に 相当する。バッファ層54を成膜する真空チャンバーとは異なる真空チャンバーで一導電 型を付与する不純物が添加された半導体膜55を成膜することでバッファ層の成膜時に一 導電型を付与する不純物が混入しないようにすることができる。

【 0 0 8 9 】

ー導電型を付与する不純物が添加された半導体膜55は、nチャネル型の薄膜トランジス タを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化珪素に PH3などの不純物気体を加えれば良い。また、pチャネル型の薄膜トランジスタを形成 する場合には、代表的な不純物元素としてボロンを添加すれば良く、水素化珪素にB2H 6などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜5 5は、微結晶半導体、または非晶質半導体で形成することができる。一導電型を付与する 不純物が添加された半導体膜55は2nm以上50nm以下の厚さで形成する。一導電型 を付与する不純物が添加された半導体膜の膜厚を、薄くすることでスループットを向上さ せることができる。

【 0 0 9 0 】

次いで、図2(A)に示すように、一導電型を付与する不純物が添加された半導体膜55 上にレジストマスク56を形成する。レジストマスク56は、フォトリソグラフィ技術ま たはインクジェット法により形成する。ここでは、第2のフォトマスクを用いて、一導電 型を付与する不純物が添加された半導体膜55上に塗布されたレジストを露光現像して、 レジストマスク56を形成する。

[0091]

次いで、レジストマスク56を用いて微結晶半導体膜53、バッファ層54、及び導電型 を付与する不純物が添加された半導体膜55をエッチングし分離して、図2(B)に示す ように、微結晶半導体膜61、バッファ層62、及び一導電型を付与する不純物が添加さ れた半導体膜63を形成する。この後、レジストマスク56を除去する。 【0092】

微結晶半導体膜61、バッファ層62の端部側面が傾斜していることにより、バッファ層 62上に形成されるソース領域及びドレイン領域と微結晶半導体膜61との間にリーク電 流が生じること防止することが可能である。また、ソース電極及びドレイン電極と、微結 晶半導体膜61との間にリーク電流が生じるのを防止することが可能である。微結晶半導 体膜61及びバッファ層62の端部側面の傾斜角度は、30°~90°、好ましくは45 °~80°である。このような角度とすることで、段差形状によるソース電極またはドレ イン電極の段切れを防ぐことができる。 10

【0093】

次に、図2(C)に示すように、一導電型を付与する不純物が添加された半導体膜63及 びゲート絶縁膜52cを覆うように導電膜65a~65cを形成する。導電膜65a~6 5cは、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリ ブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の 単層または積層で形成することが好ましい。また、一導電型を付与する不純物が添加され た半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこ れらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した 積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を 、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ 積層構造としてもよい。ここでは、導電膜としては、導電膜65a~65c3層が積層し た構造の導電膜を示し、導電膜65a、65cにチタン膜、導電膜65bにアルミニ ウム膜を用いた積層導電膜を示す。導電膜65a~65cは、スパッタリング法や真空 蒸着法で形成する。

(16)

【0094】

次に、図2(D)に示すように、導電膜65a~65c上に第3のフォトマスクを用いて レジストマスク66を形成し、導電膜65a~65cの一部をエッチングして一対のソー ス電極及びドレイン電極71a~71cを形成する。導電膜65a~65cをウエットエ ッチングすると、導電膜65a~65cが選択的にエッチングされる。この結果、導電膜 を等方的にエッチングするため、レジストマスク66より面積の小さいソース電極及びド レイン電極71a~71cを形成することができる。

【 0 0 9 5 】

次に、図3(A)に示すように、レジストマスク66を用いて一導電型を付与する不純物 が添加された半導体膜63をエッチングして、一対のソース領域及びドレイン領域72を 形成する。さらに、当該エッチング工程において、バッファ層62の一部もエッチングす る。一部エッチングされた、窪み(溝)が形成されたバッファ層をバッファ層73と示す 。ソース領域及びドレイン領域の形成工程と、バッファ層の窪み(溝)とを同一工程で形 成することができる。バッファ層の窪み(溝)の深さをバッファ層の一番膜厚の厚い領域 の1/2~1/3とすることで、ソース領域及びドレイン領域の距離を離すことが可能で あるため、ソース領域及びドレイン領域の間でのリーク電流を低減することができる。こ の後、レジストマスク66を除去する。

[0096]

特にドライエッチングなどで用いるプラズマに曝されるとレジストマスクは変質し、レジスト除去工程で完全には除去されず、残渣が残ることを防ぐためにバッファ層を50 nm 程度エッチングする。レジストマスク66は、導電膜65a~65cの一部のエッチング 処理と、ソース領域及びドレイン領域72の形成時のエッチング処理の2回に用いられて おり、どちらもドライエッチングを用いる場合には、残渣が残りやすいため、残渣を完全 に除去する際にエッチングされてもよいバッファ層の膜厚を厚く形成することは有効であ る。また、バッファ層73は、ドライエッチングの際にプラズマダメージが微結晶半導体 膜61に与えられることを防止することもできる。

【 0 0 9 7 】

次に、図3(B)に示すように、ソース電極及びドレイン電極71a~71c、ソース領 域及びドレイン領域72、バッファ層73、微結晶半導体膜61、及びゲート絶縁膜52 cを覆う絶縁膜76を形成する。絶縁膜76は、ゲート絶縁膜52a、52b、52cと 同じ成膜方法を用いて形成することができる。なお、絶縁膜76は、大気中に浮遊する有 機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ま しい。また、絶縁膜76に窒化珪素膜を用いることで、バッファ層73中の酸素濃度を5 ×10<sup>19</sup>atoms/cm<sup>3</sup>以下、好ましくは1×10<sup>19</sup>atoms/cm<sup>3</sup>以下と することができる。 【0098】

図3(B)に示すように、ソース電極及びドレイン電極71a~71cの端部と、ソース 領域及びドレイン領域72の端部は一致せずずれた形状となることで、ソース電極及びド レイン電極71a~71cの端部の距離が離れるため、ソース電極及びドレイン電極間の リーク電流やショートを防止することができる。また、ソース電極及びドレイン電極71 a~71cの端部と、ソース領域及びドレイン領域72の端部は一致せずずれた形状であ るため、ソース電極及びドレイン電極71a~71c及びソース領域及びドレイン領域7 2の端部に電界が集中せず、ゲート電極51と、ソース電極及びドレイン電極71a~7 1cとの間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐圧 の高い薄膜トランジスタを作製することができる。

(17)

【 0 0 9 9】

以上の工程により、薄膜トランジスタ74を形成することができる。

【 0 1 0 0 】

本実施の形態で示す薄膜トランジスタは、ゲート電極上にゲート絶縁膜、微結晶半導体膜、バッファ層、ソース領域及びドレイン領域、ソース電極及びドレイン電極が積層され、 チャネル形成領域として機能する微結晶半導体膜の表面をバッファ層が覆う。また、バッ ファ層の一部には窪み(溝)が形成されており、当該窪み以外の領域がソース領域及びド レイン領域で覆われる。即ち、バッファ層に形成される窪みにより、ソース領域及びドレ イン領域の距離が離れているため、ソース領域及びドレイン領域の間でのリーク電流を低 減することができる。また、バッファ層の一部をエッチングすることにより窪みを形成す るため、ソース領域及びドレイン領域の形成工程において発生するエッチング残渣を除去 することができるため、残渣を介してソース領域及びドレイン領域にリーク電流(寄生チ ャネル)が発生することを回避することができる。

また、チャネル形成領域として機能する微結晶半導体膜とソース領域及びドレイン領域との間に、バッファ層が形成されている。また、微結晶半導体膜の表面がバッファ層で覆われている。高抵抗のバッファ層は、微結晶半導体膜と、ソース領域及びドレイン領域との間にまで延在しているため、薄膜トランジスタにリーク電流が発生することを低減することができると共に、高い電圧の印加による劣化を低減することができる。また、バッファ層と、微結晶半導体膜と、ソース領域及びドレイン領域は、全てゲート電極と重なる領域上に形成される。従って、ゲート電極の端部形状に影響されない構造と言える。ゲート電を積層構造とした場合、下層としてアルミニウムを用いると、ゲート電極側面にアルミニウムが露出し、ヒロックが発生する恐れがあるが、さらにソース領域及びドレイン領域をゲート電極端部とも重ならない構成とすることで、ゲート電極側面と重なる領域でショートが発生することを防ぐことができる。また、微結晶半導体膜の設化を防止することを防ぐことができる。また、微結晶半導体膜の酸化を防止することが可能であると共に、ソース領域及びドレイン領域の形成工程に発生するエッチング残渣が微結晶半導体膜に混入することを防ぐことができる。このため、電気特性が優れ、且つ耐圧に優れた薄膜トランジスタである。

[0102]

また、 薄膜トランジスタのチャネル長を短くすることができ、 薄膜トランジスタの平面面 積を縮小することができる。

【0103】

次に、絶縁膜76に第4のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜76の一部をエッチングしてコンタクトホールを形成し、当該コンタクトホールにおいて ソース電極またはドレイン電極71cに接する画素電極77を形成する。なお、図3(C) )は、図4の鎖線A-Bの断面図に相当する。

[0104]

図 4 に示すように、ソース領域及びドレイン領域 7 2 の端部は、ソース電極及びドレイン 電極 7 1 c の端部の外側に位置することが分かる。また、バッファ層 7 3 の端部はソース 10

電極及びドレイン電極71c及びソース領域及びドレイン領域72の端部の外側に位置す る。また、ソース電極及びドレイン電極の一方はソース電極及びドレイン電極の他方を囲 む形状(具体的には、U字型、C字型)である。このため、キャリアが移動する領域の面 積を増加させることが可能であるため、電流量を増やすことが可能であり、薄膜トランジ スタの面積を縮小することができる。また、ゲート電極上において、微結晶半導体膜、ソ ース電極及びドレイン電極が重畳されているため、ゲート電極の凹凸の影響が少なく、被 覆率の低減及びリーク電流の発生を抑制することができる。なお、ソース電極またはドレ イン電極の一方は、ソース配線またはドレイン配線としても機能する。

[0105]

また、画素電極77は、酸化タングステンを含むインジウム酸化物、酸化タングステンを <sup>10</sup> 含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン ジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したイ ンジウム錫酸化物などの透光性を有する導電性材料を用いることができる。 【0106】

また、 画素電極 7 7 として、 導電性高分子( 導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。 導電性組成物を用いて形成した画素電極は、シート抵抗が 1 0 0 0 0 / 以下、 波長 5 5 0 n m における透光率が 7 0 % 以上であることが好ましい。また、 導電性組成物に含まれる導電性高分子の抵抗率が 0 . 1 ・ c m 以下であ

ることが好ましい。 【0107】

導電性高分子としては、いわゆる 電子共役系導電性高分子が用いることができる。例え ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま たはその誘導体、若しくはこれらの 2 種以上の共重合体などがあげられる。

【0108】

ここでは、画素電極77としては、スパッタリング法によりインジウム錫酸化物膜を成膜 した後、インジウム錫酸化物膜上にレジストを塗布する。次に、第5のフォトマスクを用 いてレジストを露光及び現像し、レジストマスクを形成する。次に、レジストマスクを用 いてインジウム錫酸化物膜をエッチングして画素電極77を形成する。

【0109】

以上により表示装置に用いることが可能な素子基板を形成することができる。

【 0 1 1 0 】

(実施の形態2)

本 形 態 は 実 施 の 形 態 1 で 示 さ れ る T F T を 構 成 す る ゲ ー ト 絶 縁 膜 、 微 結 晶 半 導 体 膜 、 n + 層 の 成 膜 に 適 し た マ ル チ チ ャ ン バ 方 式 の プ ラ ズ マ C V D 装 置 の 一 例 を 示 す 。

[0111]

図6は複数の反応室を備えたマルチチャンバ方式のプラズマCVD装置の一例を示す。この装置は共通室123と、ロード / アンロード室122、第1反応室100a、第2反応 室100b、第3反応室100cを備えた構成となっている。ロード / アンロード室12 2のカセット124に装填される基板は、共通室123の搬送機構126によって各反応 室に搬出入される枚葉式の構成である。共通室123と各室の間にはゲートバルブ125 が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。 【0112】

各反応室は形成する薄膜の種類によって区分されている。例えば、第1反応室100aは ゲート絶縁膜などの絶縁膜を成膜し、第2反応室100bはチャネルを形成する微結晶半 導体層を成膜し、第3反応室100cはバッファ層と、ソース及びドレインを形成する一 導電型の不純物半導体層とを積層成膜する反応室として充当される。勿論、反応室の数は これに限定されるわけではなく、必要に応じて任意に増減することができる。また、一の 反応室で一の膜を成膜するようにしても良いし、一の反応室で複数の膜を成膜するように 構成しても良い。

【0113】

また、他の区分の例として、例えば、第1反応室100aはゲート絶縁膜などの絶縁膜を 成膜し、第2反応室100bはチャネルを形成する微結晶半導体層と、バッファ層とを積 層成膜し、第3反応室100cはソース及びドレインを形成する一導電型の不純物半導体 層を成膜する反応室として充当してもよい。

[0114]

各反応室には排気手段としてターボ分子ポンプ119とドライポンプ120が接続されて いる。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略10 <sup>-5</sup> Paから10<sup>-1</sup> Paの真空度にまで排気できるものであれば他の真空ポンプを適用 することができる。また、微結晶半導体膜を形成する第2反応室100bは超高真空まで 真空排気するものとして、クライオポンプ121が連結されている。排気手段と各反応室 との間にはバタフライバルブ117が設けられており、これによって真空排気を遮断させ ることができ、コンダクタンスバルブ118によって排気速度を制御して、それぞれの反 応室の圧力を調節することができる。また、図6に示す排気手段の組み合わせは一例であ って特に限定されない。

[0115]

ガス供給手段108は半導体材料ガス若しくは希ガスなどプロセスに用いるガスが充填さ れるシリンダ110、ストップバルブ112、マスフローコントローラ113などで構成 されている。ガス供給手段108gは第1反応室100aに接続され、ゲート絶縁膜を成 膜するためのガスを供給する。ガス供給手段108iは第2反応室100bに接続され、 微結晶半導体膜用のガスを供給する。ガス供給手段108nは第3反応室100cに接続 され、例えばn型半導体膜用のガスを供給する。ガス供給手段108aはアルゴンを供給 し、ガス供給手段108fは反応室内のクリーニングに用いるエッチングガスを供給する 系統であり、これらは各反応室共通のラインとして構成されている。

[0116]

各反応室にはプラズマを形成するための高周波電力供給手段が連結されている。高周波電 力供給手段は高周波電源104と整合器106が含まれる。高周波電源104の周波数は 数十MHz~数百MHz、例えば13.56MHz、27MHz、60MHzなどを用い ることができる。

**[**0 1 1 7 **]** 

本形態で示すように、図6で示す反応室を複数個用い、共通室で連結することにより複数 <sup>30</sup> の異なる層を大気に触れさせることなく連続して積層することが可能となる。

【0118】

本実施の形態は実施の形態1と自由に組み合わせることができる。

【0119】

(実施の形態3)

本実施の形態では、実施の形態2に示した図6と異なるマルチチャンバ方式のプラズマC VD装置を用いる薄膜トランジスタの作製工程について、図7を用いて説明する。図6は 、3つの反応室を備えた装置であるのに対し、図7は、4つの反応室を備えたマルチチャ ンバ方式のプラズマCVD装置の上面図である。

[0120]

40

図 7 は、図 6 のマルチチャンバ方式のプラズマ C V D 装置の構成に、第 4 反応室 1 0 0 d を追加した構成である。図 7 において図 6 と同一の部分は同じ符号とし、詳細な説明をこ こでは省略する。また、図 7 に示す排気手段の組み合わせは一例であって特に限定されない。

**[**0 1 2 1 **]** 

第4反応室100dには、ガス供給手段108bが連結されている。その他、高周波電力 供給手段、排気手段の構成は図6と同様である。反応室は形成する薄膜の種類によって使 い分けることが可能である。例えば、第1反応室100aはゲート絶縁膜などの絶縁膜を 成膜し、第2反応室100bはチャネルを形成する微結晶半導体層を成膜し、第4反応室 100dではチャネル形成用の半導体層を保護するバッファ層を形成し、第3反応室10

(19)

0 c はソース及びドレインを形成する一導電型の不純物半導体層を成膜する反応室として 用いることができる。それぞれの薄膜は最適な成膜温度(基板温度とも呼ぶ)があるので 、反応室を個別に分けておくことで成膜温度を管理することが容易となる。さらに、同じ 膜種を繰り返し成膜することができるので、前に形成された膜に起因する残留不純物の影 響を排除することができる。

**[**0122**]** 

また、図7において第2反応室100bには、高周波電力の投入を制御するスイッチ12 7が設けられている。第1の成膜条件において、スイッチ127をオン状態とした状態を 保って材料ガスに高周波電力による放電を連続的に作用させる連続放電のプラズマCVD 法で行い、第2の成膜条件において、スイッチ127をオン状態とオフ状態を制御し、材 料ガスに高周波電力による放電を間欠的に作用させる間欠放電のプラズマCVD法で行う 。即ち、第1の成膜条件は第1の成膜期間内において放電を連続的に行い、第2の成膜条 件として、基板1枚当たりの第2の成膜期間内に高周波電力をオフ状態として放電を停止 する期間を複数有する方法で成膜速度を第1の成膜条件よりも速くできるため、他の条 件を変えるよりも簡便である。

【0123】

本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。

【0124】

(実施の形態4)

実施の形態1とは異なる薄膜トランジスタの作製方法について、図8乃至図12を用いて 説明する。ここでは、上記実施の形態1よりフォトマスク数を削減することが可能なプロ セスを用いて薄膜トランジスタを作製する工程について示す。

【0125】

実施の形態1に示した図1(A)と同様に、基板50上に導電膜を形成し、導電膜上にレジストを塗布し、第1のフォトマスクを用いたフォトリソグラフィエ程により形成したレジストマスクを用いて導電膜の一部をエッチングして、ゲート電極51を形成する。 、ゲート電極51上に、ゲート絶縁膜52a、52b、52cを順に形成する。

【0126】

次に、実施の形態1に示した図1(B)と同様に、第1の成膜条件で微結晶半導体膜23 30 を形成する。引き続き、同じチャンバーで第2の成膜条件で成膜を行って、実施の形態1 に示した図1(C)と同様に、微結晶半導体膜53を形成する。次に、実施の形態1に示 した図1(D)と同様に、微結晶半導体膜53上に、バッファ層54、一導電型を付与す る不純物が添加された半導体膜55を順に形成する。

**[**0127**]** 

- 次に、 一 導 電 型 を 付 与 す る 不 純 物 が 添 加 さ れ た 半 導 体 膜 5 5 上 に 導 電 膜 6 5 a ~ 6 5 c を 形 成 す る 。 次 に 、 図 9 ( A ) に 示 す よ う に 、 導 電 膜 6 5 a 上 に レ ジ ス ト 8 0 を 塗 布 す る 。 【 0 1 2 8 】
- レジスト80は、ポジ型レジストまたはネガ型レジストを用いることができる。ここでは 、ポジ型レジストを用いて示す。

【0129】

次に、第2のフォトマスクとして多階調マスク59を用いて、レジスト80に光を照射して、レジスト80を露光する。

【0130】

ここで、多階調マスク59を用いた露光について、図8を用いて説明する。

【0131】

多階調マスクとは、露光部分、中間露光部分、及び未露光部分に3つの露光レベルを行うことが可能なマスクであり、一度の露光及び現像工程により、複数(代表的には二種類)の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、フォトマスクの枚数を削減することが可能である。

10

【0132】

多階調マスクの代表例としては、図8(A)に示すようなグレートーンマスク59a、図 8(C)に示すようなハーフトーンマスク59bがある。

(21)

【0133】

図8(A)に示すように、グレートーンマスク59aは、透光性を有する基板163及び その上に形成される遮光部164並びに回折格子165で構成される。遮光部164にお いては、光の透過率が0%である。一方、回折格子165はスリット、ドット、メッシュ 等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の 透過率を制御することができる。なお、回折格子165は、周期的なスリット、ドット、 メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。 【0134】

透光性を有する基板163は、石英等の透光性を有する基板を用いることができる。 遮光 部164及び回折格子165は、クロムや酸化クロム等の光を吸収する遮光材料を用いて 形成することができる。

【 0 1 3 5 】

グレートーンマスク59aに露光光を照射した場合、図8(B)に示すように、遮光部1 64においては、光透過率166は0%であり、遮光部164及び回折格子165が設け られていない領域では光透過率166は100%である。また、回折格子165において は、10~70%の範囲で調整可能である。回折格子165における光の透過率の調整は 、回折格子のスリット、ドット、またはメッシュの間隔及びピッチの調整可能である。 【0136】

図 8 (C) に示すように、ハーフトーンマスク 5 9 b は、透光性を有する基板 1 6 3 及び その上に形成される半透過部 1 6 7 並びに遮光部 1 6 8 で構成される。半透過部 1 6 7 は 、 M o S i N、 M o S i 、 M o S i O、 M o S i O N、 C r S i などを用いることができ る。遮光部 1 6 8 は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成するこ とができる。

**[**0137**]** 

ハーフトーンマスク59bに露光光を照射した場合、図8(D)に示すように、遮光部1 68においては、光透過率169は0%であり、遮光部168及び半透過部167が設け られていない領域では光透過率169は100%である。また、半透過部167において は、10~70%の範囲で調整可能である。半透過部167に於ける光の透過率の調整は 、半透過部167の材料により調整により可能である。

多階調マスクを用いて露光した後、現像することで、図9(B)に示すように、膜厚の異 なる領域を有するレジストマスク81を形成することができる。

【0139】

次に、レジストマスク81により、微結晶半導体膜53、バッファ層54、一導電型を付与する不純物が添加された半導体膜55、及び導電膜65a~65cをエッチングし分離する。この結果、図10(A)に示すような、微結晶半導体膜61、バッファ層62、一導電型を付与する不純物が添加された半導体膜63、及び導電膜85a~85cを形成することができる。なお、図10(A)は図12(A)のA-Bにおける断面図に相当する(但しレジストマスク86を除く)。

[0140]

次に、レジストマスク81をアッシングする。この結果、レジストの面積が縮小し、厚 さが薄くなる。このとき、膜厚の薄い領域のレジスト(ゲート電極51の一部と重畳する 領域)は除去され、図10(A)に示すように、分離されたレジストマスク86を形成す ることができる。

次に、レジストマスク86を用いて、導電膜85a~85cをエッチングし分離する。この結果、図10(B)に示すような、一対のソース電極及びドレイン電極92a~92c 50

10

を形成することができる。レジストマスク86を用いて導電膜85a~85cをウエット エッチングすると、導電膜85a~85cが選択的にエッチングされる。この結果、導電 膜を等方的にエッチングするため、レジストマスク86より面積の小さいソース電極及び ドレイン電極92a~92cを形成することができる。 【0142】

(22)

次に、レジストマスク86を用いて、一導電型を付与する不純物が添加された半導体膜 63をエッチングして、一対のソース領域及びドレイン領域88を形成する。なお、当該 エッチング工程において、バッファ層62の一部もエッチングする。一部エッチングされ たバッファ層をバッファ層87と示す。なお、バッファ層87には凹部が形成される。ソ ース領域及びドレイン領域の形成工程と、バッファ層の窪み(溝)とを同一工程で形成す ることができる。ここでは、バッファ層87の一部が、レジストマスク81と比較して面 積が縮小したレジストマスク86で一部エッチングされたため、ソース領域及びドレイン 領域88の外側にバッファ層87が突出した形状となる。この後、レジストマスク86を 除去する。また、ソース電極及びドレイン電極92a~92cの端部と、ソース領域及び ドレイン領域88の端部は一致せずずれており、ソース電極及びドレイン電極92a~9 2cの端部の外側に、ソース領域及びドレイン領域88の端部が形成される。 【0143】

なお、図10(C)は、図12(B)のA-Bの断面図に相当する。図12(B)に示す ように、ソース領域及びドレイン領域88の端部は、ソース電極及びドレイン電極92c の端部の外側に位置することが分かる。また、バッファ層87の端部はソース電極及びド レイン電極92c及びソース領域及びドレイン領域88の端部の外側に位置する。また、 ソース電極及びドレイン電極の一方はソース電極及びドレイン電極の他方を囲む形状(具 体的には、U字型、C字型)である。このため、キャリアが移動する領域の面積を増加さ せることが可能であるため、電流量を増やすことが可能であり、薄膜トランジスタの面積 を縮小することができる。また、ゲート電極上において、微結晶半導体膜、ソース電極及 びドレイン電極が重畳されているため、ゲート電極の凹凸の影響が少なく、被覆率の低減 及びリーク電流の発生を抑制することができる。なお、ソース電極またはドレイン電極の ー方は、ソース配線またはドレイン配線としても機能する。

[0144]

図10(C)に示すように、ソース電極及びドレイン電極92a~92cの端部と、ソー ス領域及びドレイン領域88の端部は一致せずずれた形状となることで、ソース電極及び ドレイン電極92a~92cの端部の距離が離れるため、ソース電極及びドレイン電極間 のリーク電流やショートを防止することができる。また、ソース電極及びドレイン電極9 2a~92cの端部と、ソース領域及びドレイン領域88の端部は一致せずずれた形状で あるため、ソース電極及びドレイン電極92a~92c及びソース領域及びドレイン領域 88の端部に電界が集中せず、ゲート電極51と、ソース電極及びドレイン電極92a~ 92cとの間でのリーク電流を防止することができる。このため、信頼性が高く、且つ耐 圧の高い薄膜トランジスタを作製することができる。

【0145】

以上の工程により、薄膜トランジスタ83を形成することができる。また、2枚のフォ <sup>40</sup> トマスクを用いて薄膜トランジスタを形成することができる。

【0146】

次に、図11(A)に示すように、ソース電極及びドレイン電極92a~92c、ソース 領域及びドレイン領域88、バッファ層87、微結晶半導体膜90、及びゲート絶縁膜5 2c上に絶縁膜76を形成する。絶縁膜76は、ゲート絶縁膜52a、52b、52cと 同じ作製方法で形成することができる。

【0147】

次に、第3のフォトマスクを用いて形成したレジストマスクを用いて絶縁膜76の一部を エッチングしてコンタクトホールを形成する。次に、当該コンタクトホールにおいてソー ス電極またはドレイン電極92cに接する画素電極77を形成する。ここでは、画素電極 10

20

50

77としては、スパッタリング法によりインジウム錫酸化物膜を成膜した後、インジウム 錫酸化物膜上にレジストを塗布する。次に、第4のフォトマスクを用いてレジストを露光 及び現像し、レジストマスクを形成する。次に、レジストマスクを用いてインジウム錫酸 化物膜をエッチングして画素電極77を形成する。なお、図11(B)は、図12(C) のA-Bの断面図に相当する。

[0148]

以上により、多階調マスクを用いてマスク数を減らし、表示装置に用いることが可能な素 子基板を形成することができる。

【0149】

また、本実施の形態は、実施の形態1乃至3のいずれか一と自由に組み合わせることがで <sup>10</sup> きる。

【0150】

(実施の形態5)

本実施の形態では、表示装置の一形態として、実施の形態1で示す薄膜トランジスタを 有する液晶表示装置について、以下に示す。

【0151】

はじめにVA(Vertical Alignment)型の液晶表示装置について示す 。VA型の液晶表示装置とは、液晶パネルの液晶分子の配列を制御する方式の一種である 。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が 垂直方向を向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの領域 (サブピクセル)に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これ をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ ン設計が考慮された液晶表示装置について説明する。

【0152】

図14及び図15は、それぞれ画素電極及び対向電極を示している。なお、図14は画 素電極が形成される基板側の平面図であり、図中に示す切断線A-Bに対応する断面構造 を図13に表している。また、図15は対向電極が形成される基板側の平面図である。以 下の説明ではこれらの図を参照して説明する。

【0153】

図13は、TFT628とそれに接続する画素電極624、及び保持容量部630が形 <sup>30</sup> 成された基板600と、対向電極640等が形成される対向基板601とが重ね合わせら れ、液晶が注入された状態を示している。

【0154】

対向基板 6 0 1 においてスペーサ 6 4 2 が形成される位置には、遮光膜 6 3 2 、第 1 の着 色膜 6 3 4 、第 2 の着色膜 6 3 6 、第 3 着色膜 6 3 8 、対向電極 6 4 0 が形成されている 。この構造により、液晶の配向を制御するための突起 6 4 4 とスペーサ 6 4 2 の高さを異 ならせている。画素電極 6 2 4 上には配向膜 6 4 8 が形成され、同様に対向電極 6 4 0 上 にも配向膜 6 4 6 が形成されている。この間に液晶層 6 5 0 が形成されている。

【 0 1 5 5 】

スペーサ642はここでは柱状スペーサを用いて示したがビーズスペーサを散布してもよ <sup>40</sup> い。さらには、スペーサ642を基板600上に形成される画素電極624上に形成して もよい。

[0156]

基板 6 0 0 上には、TFT 6 2 8 とそれに接続する画素電極 6 2 4、及び保持容量部 6 3 0 が形成される。画素電極 6 2 4 は、TFT 6 2 8、配線 6 1 8、及び保持容量部 6 3 0 を覆う絶縁膜 6 2 0、絶縁膜 6 2 0を覆う第 3 絶縁膜 6 2 2 をそれぞれ貫通するコンタク トホール 6 2 3 で、配線 6 1 8 と接続する。TFT 6 2 8 は実施の形態 1 で示す薄膜トラ ンジスタを適宜用いることができる。また、保持容量部 6 3 0 は、TFT 6 2 8 のゲート 配線 6 0 2 と同様に形成した第 1 の容量配線 6 0 4 と、ゲート絶縁膜 6 0 6 と、配線 6 1 6、 6 1 8 と同様に形成した第 2 の容量配線 6 1 7 で構成される。 **[**0157**]** 

画素電極 6 2 4 と液晶層 6 5 0 と対向電極 6 4 0 が重なり合うことで、液晶素子が形成されている。

(24)

【0158】

図14に基板600上の構造を示す。画素電極624は実施の形態1で示した材料を用い て形成する。画素電極624にはスリット625を設ける。スリット625は液晶の配向 を制御するためのものである。

【0159】

図14に示すTFT629とそれに接続する画素電極626及び保持容量部631は、 それぞれTFT628、画素電極624及び保持容量部630と同様に形成することがで きる。TFT628とTFT629は共に配線616と接続している。この液晶パネルの 画素(ピクセル)は、画素電極624と画素電極626により構成されている。画素電極 624と画素電極626はサブピクセルである。

【0160】

図15に対向基板側の構造を示す。遮光膜632上に対向電極640が形成されている。対向電極640は、画素電極624と同様の材料を用いて形成することが好ましい。対向電極640上には液晶の配向を制御する突起644が形成されている。また、遮光膜6 32の位置に合わせてスペーサ642が形成されている。

【0161】

この画素構造の等価回路を図16に示す。TFT628とTFT629は、共にゲート 20 配線602、配線616と接続している。この場合、容量配線604と容量配線605の 電位を異ならせることで、液層素子651と液晶素子652の動作を異ならせることがで きる。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液 晶の配向を精密に制御して視野角を広げている。

【0162】

スリット625を設けた画素電極624に電圧を印加すると、スリット625の近傍に は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起 644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の 配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、 マルチドメイン化して液晶パネルの視野角を広げている。

【0163】

次に、上記とは異なる VA型の液晶表示装置について、図 17乃至図 20を用いて説明する。

[0164]

図17と図18は、VA型液晶パネルの画素構造を示している。図18は基板600の 平面図であり、図中に示す切断線Y-Zに対応する断面構造を図17に表している。以下 の説明ではこの両図を参照して説明する。

[0165]

この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが 接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。す なわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独 立して制御する構成を有している。

【0166】

画素電極624はコンタクトホール623において、配線618でTFT628と接続 している。また、画素電極626はコンタクトホール627において、配線619でTF T629と接続している。TFT628のゲート配線602と、TFT629のゲート配 線603には、異なるゲート信号を与えることができるように分離されている。一方、デ ータ線として機能する配線616は、TFT628とTFT629で共通に用いられてい る。TFT628とTFT629は実施の形態1で示す薄膜トランジスタを適宜用いるこ とができる。

30

10

[0167]

画素電極624と画素電極626の形状は異なっており、スリット625によって分離 されている。 V字型に広がる画素電極624の外側を囲むように画素電極626が形成さ れている。画素電極624と画素電極626に印加する電圧のタイミングを、TFT62 8及びTFT629により異ならせることで、液晶の配向を制御している。この画素構造 の等価回路を図20に示す。TFT628はゲート配線602と接続し、TFT629は ゲート配線603と接続している。ゲート配線602とゲート配線603は異なるゲート 信号を与えることで、TFT628とTFT629の動作タイミングを異ならせることが できる。

【0168】

対向基板601には、遮光膜632、着色膜636、対向電極640が形成されている。また、着色膜636と対向電極640の間には平坦化膜637が形成され、液晶の配向乱れを防いでいる。図19に対向基板側の構造を示す。対向電極640は異なる画素間で 共通化されている電極であるが、スリット641が形成されている。このスリット641 と、画素電極624及び画素電極626側のスリット625とを交互に咬み合うように配 置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これ により、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている

【0169】

画素電極624と液晶層650と対向電極640が重なり合うことで、第1の液晶素子が <sup>20</sup> 形成されている。また、画素電極626と液晶層650と対向電極640が重なり合うこ とで、第2の液晶素子が形成されている。また、一画素に第1の液晶素子と第2の液晶素 子が設けられたマルチドメイン構造である。

【 0 1 7 0 】

次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採 用する液晶表示装置について説明する。

【 0 1 7 1 】

図21は、TFT628とそれに接続する第1の画素電極624が形成された基板60 0と、対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601 には遮光膜632、着色膜636、平坦化膜637などが形成されている。画素電極は基 板600側に有るので、対向基板601側には設けられていない。基板600と対向基板 601の間に液晶層650が形成されている。

【0172】

基板 6 0 0 上には、第 2 の画素電極 6 0 7 及び第 2 の画素電極 6 0 7 に接続する容量配線 6 0 4、並びに及び実施の形態 1 で示す T F T 6 2 8 が形成される。第 2 の画素電極 6 0 7 は、実施の形態 1 で示す画素電極 7 7 と同様の材料を用いることができる。また、第 2 の画素電極 6 0 7 は略画素の形状に区画化した形状で形成する。なお、第 2 の画素電極 6 0 7 及び容量配線 6 0 4 上にはゲート絶縁膜 6 0 6 が形成される。

【0173】

TFT628の配線616、配線618がゲート絶縁膜606上に形成される。配線61 6は液晶パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると 同時に、ソース領域と接続し、ソース及びドレインの一方の電極となる。配線618はソ ース及びドレインの他方の電極となり、第2の画素電極624と接続する配線である。 【0174】

配線616、配線618上に絶縁膜620が形成される。また、絶縁膜620上には、 絶縁膜620に形成されるコンタクトホールにおいて、配線618に接続する第1の画素 電極624が形成される。第1の画素電極624は実施の形態1で示した画素電極77と 同様の材料を用いて形成する。

**[**0 1 7 5 **]** 

このようにして、基板600上にTFT628とそれに接続する第1の画素電極624 が形成される。なお、保持容量は第1の画素電極624と第2の画素電極607の間で形 成している。

(26)

【0176】

図22は、画素電極の構成を示す平面図である。第1の画素電極624にはスリット625が設けられる。スリット625は液晶の配向を制御するためのものである。この場合、電界は第1の画素電極624と第2の画素電極607の間で発生する。第1の画素電極624と第2の画素電極607の間にはゲート絶縁膜606が形成されているが、ゲート絶縁膜606の厚さは50~200nmであり、2~10µmである液晶層の厚さと比較して十分薄いので、基板600と平行な方向(水平方向)に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がることとなる。また、第1の画素電極624と第2の画素電極607は共に透光性の電極であるので、開口率を向上させることができる。

**[**0177**]** 

次に、横電界方式の液晶表示装置の他の一例について示す。

【0178】

図23と図24は、IPS型の液晶表示装置の画素構造を示している。図24は平面図 <sup>20</sup> であり、図中に示す切断線A-Bに対応する断面構造を図23に表している。以下の説明 ではこの両図を参照して説明する。

【 0 1 7 9 】

図23は、TFT628とそれに接続する画素電極624が形成された基板600と、 対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601には遮 光膜632、第2の着色膜636、平坦化膜637などが形成されている。画素電極62 4は基板600側にあるので、対向基板601側には設けられていない。基板600と対 向基板601の間に液晶層650が形成されている。

**[**0 1 8 0 **]** 

基板 6 0 0 上には、共通電位線 6 0 9、及び実施の形態 1 で示す T F T 6 2 8 が形成され <sup>30</sup> る。共通電位線 6 0 9 は薄膜 トランジスタ 6 2 8 のゲート配線 6 0 2 と同時に形成するこ とができる。また、画素電極 6 2 4 は略画素の形状に区画化した形状で形成する。 【 0 1 8 1 】

TFT628の配線616、配線618がゲート絶縁膜606上に形成される。配線61 6は液晶パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であると 同時に、ソース領域と接続し、ソース及びドレインの一方の電極となる。配線618はソ ース及びドレインの他方の電極となり、画素電極624と接続する配線である。 【0182】

配線616、配線618上に絶縁膜620が形成される。また、絶縁膜620上には、
絶縁膜620に形成されるコンタクトホール623において、配線618に接続する画素
電極624が形成される。画素電極624は実施の形態1で示した画素電極77と同様の
材料を用いて形成する。なお、図24に示すように、画素電極624は、共通電位線60
9と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素電極624の櫛歯の部分が共通電位線609と同時に形成した櫛形の電極と交互に咬み合うように形成される。

【0183】

画素電極624に印加される電位と共通電位線609の電位との間に電界が生じると、 この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶 分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度 によるコントラストなどの影響は少なく、視野角が広がることとなる。 10

【0184】

このようにして、基板600上にTFT628とそれに接続する画素電極624が形成 される。保持容量は共通電位線609と容量電極615の間にゲート絶縁膜606を設け 、それにより形成している。容量電極615と画素電極624はコンタクトホール633 を介して接続されている。

【0185】

次 に 、 T N 型 の 液 晶 表 示 装 置 の 形 態 に つ い て 示 す 。

【0186】

図25と図26は、TN型の液晶表示装置の画素構造を示している。図26は平面図で あり、図中に示す切断線A-Bに対応する断面構造を図25に表している。以下の説明で <sup>10</sup> はこの両図を参照して説明する。

【0187】

画素電極624はコンタクトホール623により、配線618でTFT628と接続している。データ線として機能する配線616は、TFT628と接続している。TFT6 28は実施の形態1に示すTFTのいずれかを適用することができる。

【0188】

画素電極624は、実施の形態1で示す画素電極77を用いて形成されている。

【0189】

対向基板 6 0 1 には、遮光膜 6 3 2 、着色膜 6 3 6 、対向電極 6 4 0 が形成されている。また、着色膜 6 3 6 と対向電極 6 4 0 の間には平坦化膜 6 3 7 が形成され、液晶の配向 20 乱れを防いでいる。液晶層 6 5 0 は画素電極 6 2 4 と対向電極 6 4 0 の間に形成されている。

[0190]

画素電極 6 2 4 と液晶層 6 5 0 と対向電極 6 4 0 が重なり合うことで、液晶素子が形成されている。

【0191】

また、基板600または対向基板601にカラーフィルタや、ディスクリネーションを 防ぐための遮蔽膜(ブラックマトリクス)などが形成されていても良い。また、基板60 0の薄膜トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基 板601の対向電極640が形成されている面とは逆の面に、偏光板を貼り合わせておく

30

40

【0192】

対向電極640は、画素電極624と同様の材料を適宜用いることができる。画素電極624と液晶650と対向電極640が重なり合うことで、液晶素子が形成されている。 【0193】

以上の工程により、液晶表示装置を作製することができる。本実施の形態の液晶表示装置 は、オフ電流が少なく、電気特性が優れ、信頼性の高い薄膜トランジスタを用いているた め、コントラストが高く、視認性の高い液晶表示装置である。

[0194]

(実施の形態6)

本実施の形態では、表示装置の一形態である発光装置について、図9乃至図11、図27 、及び図28を用いて説明する。発光装置としては、ここではエレクトロルミネッセンス を利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発 光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は 有機EL素子、後者は無機EL素子と呼ばれている。

【0195】

有機 EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正 孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ

うな発光素子は、電流励起型の発光素子と呼ばれる。 【 0 1 9 6 】

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分 類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有 するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー - ア クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、 さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利 用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す る。また、発光素子の駆動を制御する薄膜トランジスタとして、実施の形態1の薄膜トラ ンジスタを用いて示す。実施の形態1により得られる薄膜トランジスタを用いた発光装置 は、薄膜トランジスタの閾値の変動を抑制することが可能であり、信頼性の向上に繋がる 。特に、発光装置で用いる薄膜トランジスタは直流駆動させるため、ゲート絶縁膜を3層 構造とし、1層目を窒化珪素膜、2層目を酸化窒化珪素膜で閾値のドリフトを抑制 することができる。

**[**0197**]** 

図9乃至図11の工程を経て、図27に示すように基板50上に薄膜トランジスタ83を 形成し、薄膜トランジスタ83上に保護膜として機能する絶縁膜87を形成する。また、 駆動回路12にも薄膜トランジスタ84を形成する。薄膜トランジスタ84は、画素部1 1の薄膜トランジスタ83と同じ工程で作製することができる。次に、絶縁膜87上に平 坦化膜93を形成し、平坦化膜93上に薄膜トランジスタ83のソース電極またはドレイ ン電極に接続する画素電極94を形成する。

20

30

10

[0198]

平坦化膜93は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。

[0199]

図27(A)では画素部11の薄膜トランジスタがn型であるので、画素電極94として、陰極を用いるのが望ましいが、逆にp型の場合は陽極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい公知の材料、例えば、カルシウム、アルミニウム、フッ化カルシウム、マグネシウム銀合金、リチウムアルミニウム合金等を用いることができる。

次に図27(B)に示すように、平坦化膜93及び画素電極94の端部上に、隔壁91 を形成する。隔壁91は開口部を有しており、該開口部において画素電極94が露出して いる。隔壁91は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する 。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が連続した 曲率を持って形成される傾斜面となるように形成することが好ましい。

 $\begin{bmatrix} 0 & 2 & 0 & 1 \end{bmatrix}$ 

次に、隔壁91の開口部において画素電極94と接するように、発光層95を形成する。 発光層95は、単数の層で構成されていても、複数の層が積層されるように構成されてい <sup>40</sup> てもどちらでも良い。

【0202】

そして発光層95を覆うように、陽極として機能する共通電極96を形成する。共通電 極96は、実施の形態1に画素電極77として列挙した透光性を有する導電性材料を用い た透光性導電膜で形成することができる。共通電極96として上記透光性導電膜の他に、 窒化チタン膜またはチタン膜を用いても良い。図27(B)では、共通電極96としイン ジウム錫酸化物を用いている。隔壁91の開口部において、画素電極94と発光層95と 共通電極96が重なり合うことで、発光素子98が形成されている。この後、発光素子9 8に酸素、水素、水分、二酸化炭素等が侵入しないように、共通電極96及び隔壁91上 に保護膜97を形成することが好ましい。保護膜97としては、窒化珪素膜、窒化酸化珪 素膜、DLC膜等を形成することができる。

【 0 2 0 3 】

さらに、実際には、図27(B)まで完成したら、さらに外気に曝されないように気密 性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム 等)やカバー材でパッケージング(封入)することが好ましい。

【0204】

次に、発光素子の構成について、図28を用いて説明する。ここでは、駆動用TFTが n型の場合を例に挙げて、画素の断面構造について説明する。

【 0 2 0 5 】

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。 そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を 取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反 対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射 出構造の発光素子にも適用することができる。

[0206]

上面射出構造の発光素子について図28(A)を用いて説明する。

[0207]

図28(A)に、駆動用TFT70001がn型で、発光素子70002から発せられる光 が陽極7005側に抜ける場合の、画素の断面図を示す。図28(A)では、発光素子7 002の陰極7003と駆動用TFT70001が電気的に接続されており、陰極7003 上に発光層7004、陽極70005が順に積層されている。陰極7003は仕事関数が小 さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、 カルシウム、アルミニウム、フッ化カルシウム、マグネシウム銀合金、リチウムアルミニ ウム合金等が望ましい。そして発光層7004は、単数の層で構成されていても、複数の 層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合 、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順 に積層する。なおこれらの層を全て設ける必要はない。陽極7005は光を透過する透光 性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、 酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸 化チタンを含むインジウム3酸化物、そいジウム3等を添加したインジウム3酸化物などの透光性を有する導電膜を用いても良い。 【0208】

陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002 に相当する。図28(A)に示した画素の場合、発光素子7002から発せられる光は、 白抜きの矢印で示すように陽極7005側に射出する。 【0209】

次に、下面射出構造の発光素子について図28(B)を用いて説明する。駆動用TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の、画素の断面図を示す。図28(B)では、駆動用TFT7011と電気的に接続された透光性を有する導電性材料7017上に、発光素子7012の陰極7013が成膜されている。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜が成膜されていてもよい。陰極7013は、図28(A)の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度(好ましくは、5nm~30nm程度)とする。例えば20nmの膜厚を有するA1を、陰極7013として用いることができる。そして発光層7014は、図28(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7015は光を透過する必要はないが、図28(A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜は、例えば

10

20



50

添加した樹脂等を用いることもできる。

【0210】

陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子701 2に相当する。図28(B)に示した画素の場合、発光素子7012から発せられる光は 、白抜きの矢印で示すように陰極7013側に射出する。

【0211】

次に、両面射出構造の発光素子について、図28(C)を用いて説明する。図28(C )では、駆動用TFT7021と電気的に接続された透光性を有する導電性材料7027 上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層70 24、陽極7025が順に積層されている。陰極7023は、図28(A)の場合と同様 に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚 は、光を透過する程度とする。例えば20nmの膜厚を有するA1を、陰極7023とし て用いることができる。そして発光層7024は、図28(A)と同様に、単数の層で構 成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7 025は、図28(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成 することができる。

【0212】

陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子7022に相当する。図28(C)に示した画素の場合、発光素子7022から発せられる 光は、白抜きの矢印で示すように陽極7025側と陰極7023側の両方に射出する。 【0213】

20

30

40

10

なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機E L素子を設けることも可能である。

【0214】

なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ(駆動用TFT) と発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電 流制御用TFTが接続されている構成であってもよい。

[0215]

なお本実施の形態で示す発光装置は、図28に示した構成に限定されるものではなく、 本発明の技術的思想に基づく各種の変形が可能である。

【0216】

以上の工程により、発光装置を作製することができる。本実施の形態の発光装置は、オフ 電流が少なく、電気特性が優れ、信頼性の高い薄膜トランジスタを用いているため、コン トラストが高く、視認性の高い発光装置である。

[0217]

(実施の形態7)

本発明の表示装置の一形態である表示パネルの構成について、以下に示す。

【0218】

図29(A)に、信号線駆動回路6013のみを別途形成し、基板6011上に形成さ れた画素部6012と接続している表示パネルの形態を示す。画素部6012及び走査線 駆動回路6014は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。微結 晶半導体膜を用いた薄膜トランジスタよりも高い移動度が得られるトランジスタで信号線 駆動回路を形成することで、走査線駆動回路よりも高い駆動周波数が要求される信号線駆 動回路の動作を安定させることができる。なお、信号線駆動回路6013は、単結晶の半 導体を用いたトランジスタ、多結晶の半導体を用いた薄膜トランジスタ、またはSOIを 用いたトランジスタであっても良い。画素部6012と、信号線駆動回路6013と、走 査線駆動回路6014とに、それぞれ電源の電位、各種信号等が、FPC6015を介し て供給される。

【 0 2 1 9 】

なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良 50

11.

[0220]

また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が 形成された基板上に貼り合わせる必要はなく、例えばFPC上に貼り合わせるようにして も良い。図29(B)に、信号線駆動回路6023のみを別途形成し、基板6021上に 形成された画素部6022及び走査線駆動回路6024と接続している液晶表示装置パネ ルの形態を示す。画素部6022及び走査線駆動回路6024は、微結晶半導体膜を用い た薄膜トランジスタを用いて形成する。信号線駆動回路6023は、FPC6025を介 して画素部6022と接続されている。画素部6022と、信号線駆動回路6023と、 走査線駆動回路6024とに、それぞれ電源の電位、各種信号等が、FPC6025を介 して供給される。

【0221】

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、微結晶半導体膜を用いた薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図29(C)に、信号線駆動回路の一部であるアナログスイッチ6033aを、画素部6032、走査線駆動回路6034と同じ基板6031上に形成し、信号線駆動回路の一部であるシフトレジスタ6033bを別途異なる基板に形成して貼り合わせる液晶表示装置パネルの形態を示す。画素部6032及び走査線駆動回路6034は、微結晶半導体膜を用いた薄膜トランジスタを用いて形成する。信号線駆動回路の一部であるシフトレジスタ6033bは、FPC6035を介して画素部6032と接続されている。画素部6032と、信号線駆動回路と、走査線駆動回路6034とに、それぞれ電源の電位、各種信号等が、FPC6035を介して供給される。

20

30

10

図29に示すように、本発明の液晶表示装置は、駆動回路の一部または全部を、画素部 と同じ基板上に、微結晶半導体膜を用いた薄膜トランジスタを用いて形成することができ る。

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のCOG方 法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。また接続す る位置は、電気的な接続が可能であるならば、図29に示した位置に限定されない。また 、コントローラ、CPU、メモリ等を別途形成し、接続するようにしても良い。 【0224】

なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有す る形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシ フタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナロ グスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路 のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりに ラッチ等を用いても良い。

 $\begin{bmatrix} 0 & 2 & 2 & 5 \end{bmatrix}$ 

図32に本発明の液晶表示装置のブロック図を示す。図32に示す表示装置は、表示素 40 子を備えた画素を複数有する画素部701と、各画素を選択する走査線駆動回路702と 、選択された画素へのビデオ信号の入力を制御する信号線駆動回路703とを有する。 【0226】

図32において信号線駆動回路703は、シフトレジスタ704、アナログスイッチ7 05を有している。シフトレジスタ704には、クロック信号(CLK)、スタートパル ス信号(SP)が入力されている。クロック信号(CLK)とスタートパルス信号(SP )が入力されると、シフトレジスタ704においてタイミング信号が生成され、アナログ スイッチ705に入力される。

【0227】

またアナログスイッチ705には、ビデオ信号(video signal)が与えら <sup>50</sup>

(32)

【 0 2 2 8 】

次に、走査線駆動回路702の構成について説明する。走査線駆動回路702は、シフトレジスタ706、バッファ707を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路702において、シフトレジスタ706にクロック信号(CLK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生成される。生成された選択信号はバッファ707において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ707は大きな電流を流すことが可能なものが用いられる。

フルカラーの液晶表示装置で、 R (赤)、 G (緑)、 B (青)に対応するビデオ信号を 、順にサンプリングして対応する信号線に供給している場合、シフトレジスタ704とア ナログスイッチ705とを接続するための端子数が、アナログスイッチ705と画素部7 01の信号線を接続するための端子数の1/3程度に相当する。よって、アナログスイッ チ705を画素部701と同じ基板上に形成することで、アナログスイッチ705を画素 部701と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子 の数を抑えることができ、接続不良の発生確率を抑え、歩留まりを高めることができる。 【0230】

なお、 図 3 2 の走査線駆動回路702は、シフトレジスタ706、及びバッファ707を 有するが、シフトレジスタ706で走査線駆動回路702を構成してもよい。 【0231】

なお、図32に示す構成は、本発明の表示装置の一形態を示したに過ぎず、信号線駆動 回路と走査線駆動回路の構成はこれに限定されない。図32に示したような回路を、微結 晶半導体を用いたトランジスタで構成した液晶表示装置は、回路を高速に動作させること が出来る。例えば、非晶質半導体膜を用いた場合と微結晶半導体膜を用いた場合とを比較 すると、微結晶半導体膜を用いた場合の方が、トランジスタの移動度が大きいため、駆動 回路(例えば走査線駆動回路702のシフトレジスタ706)の駆動周波数を高くするこ とが可能となる。走査線駆動回路702を高速に動作させることが出来るため、フレーム 周波数を高くすること、または、黒画面挿入を実現することなども実現することが出来る

。 【0232】

フレーム周波数を上げる場合は、画像の動きの方向に応じて、画面のデータを生成するこ とが望ましい。つまり、動き補償を行って、データを補間することが望ましい。このよう に、フレーム周波数を上げ、画像データを補間することにより、動画の表示特性が改善さ れ、滑らかな表示を行うことが出来る。例えば、2倍(例えば120ヘルツ、100ヘル ツ)以上、より好ましくは4倍(例えば480ヘルツ、400ヘルツ)以上にすることに より、動画における画像のぼけや残像を低減することが出来る。その場合、走査線駆動回 路702も、駆動周波数を高くして、動作させることにより、フレーム周波数を上げるこ とが出来る。

【0233】

黒画面挿入を行う場合は、画像データもしくは黒表示となるデータを画素部701に供給 できるようにする。その結果、インパルス駆動に近い形となり、残像を低減することが出 来る。その場合、走査線駆動回路702も、駆動周波数を高くして、動作させることによ り、黒画面挿入を行うことが出来る。

【0234】

さらに、走査線駆動回路702のトランジスタのチャネル幅を大きくすることや、複数の 走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現すること が出来る。例えば8倍(例えば960ヘルツ、800ヘルツ)以上のフレーム周波数とす 10

20

ることが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る

(33)

【0235】

なお、図32に示したような回路を、微結晶半導体を用いたトランジスタで構成すること により、レイアウト面積を小さくすることが出来る。そのため、表示装置の一例である液 晶表示装置の額縁を小さくすることができる。例えば、非晶質半導体膜を用いた場合と微 結晶半導体膜を用いた場合とを比較すると、微結晶半導体膜を用いた場合の方が、トラン ジスタの移動度が大きいため、トランジスタのチャネル幅を小さくすることが出来る。そ の結果、液晶表示装置を狭額縁化させることが可能となる。

【0236】

しかしながら、非晶質半導体膜を用いた場合と微結晶半導体膜を用いた場合とを比較する と、微結晶半導体膜を用いた場合の方が、劣化しにくい。したがって、微結晶半導体膜を 用いた場合は、トランジスタのチャネル幅を小さくすることが出来る。または、劣化に対 する補償用の回路を配置しなくても正常に動作させることが出来る。これらにより、画素 1つ当たりのトランジスタの平面面積を小さくすることが出来る。

【0237】

(実施の形態8)

本発明の表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図33を <sup>20</sup> 用いて説明する。図33(A)は、第1の基板4001上に形成された微結晶半導体膜を 有する薄膜トランジスタ4010及び液晶素子4013を、第2の基板4006との間に シール材4005によって封止した、パネルの上面図であり、図33(B)は、図33( A)のA-A'における断面図相当する。

【0238】

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲 むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動 回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走 査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板400 6とによって、液晶4008と共に封止されている。また第1の基板4001上のシール 材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶 半導体膜で形成された信号線駆動回路4003が実装されている。なお本実施の形態では 、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第1の基板40 01に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線 駆動回路を形成し、貼り合わせるようにしても良い。図33では、信号線駆動回路400 3に含まれる、多結晶半導体膜で形成された薄膜トランジスタ4009を例示する。 【0239】

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、薄膜トランジスタを複数有しており、図33(B)では、画素部4002に含まれる薄膜トランジスタ4010とを例示している。薄膜トランジスタ4010は微結晶半導体膜を用いた薄膜トランジスタに相当する。

【0240】

また4013は液晶素子に相当し、液晶素子4013が有する画素電極4030は、薄膜トランジスタ4010と配線4040を介して電気的に接続されている。そして液晶素子4013の対向電極4031は第2の基板4006上に形成されている。画素電極4030と対向電極4031と液晶4008とが重なっている部分が、液晶素子4013に相当する。

【0241】

なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的には ステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとして

10

は、 F R P (Fiberglass - R einforced Plastics)板、 P V F (ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フ ィルムを用いることができる。また、アルミニウムホイルを P V F フィルムやポリエステ ルフィルムで挟んだ構造のシートを用いることもできる。 【 0 2 4 2 】

(34)

また4035は球状のスペーサであり、画素電極4030と対向電極4031との間の 距離(セルギャップ)を制御するために設けられている。なお絶縁膜を選択的にエッチン グすることで得られるスペーサを用いていても良い。

[0243]

また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部 <sup>10</sup> 4002に与えられる各種信号及び電位は、引き回し配線4014、4015を介して、 FPC4018から供給されている。

【0244】

本実施の形態では、接続端子4016が、液晶素子4013が有する画素電極4030 と同じ導電膜から形成されている。また、引き回し配線4014、4015は、配線40 40と同じ導電膜で形成されている。

【0245】

接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して 電気的に接続されている。

[0246]

なお図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、 更にカラーフィルタや遮蔽膜を有していても良い。

【0247】

また図33では、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを 別途形成して実装しても良い。

【0248】

本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。

【0249】

(実施の形態9)

次に、本発明の表示装置の一形態に相当する発光表示パネルの外観及び断面について、 図34を用いて説明する。図34(A)は、第1の基板上に形成された微結晶半導体膜を 用いた薄膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した 、パネルの上面図であり、図34(B)は、図34(A)のA-A'における断面図に相 当する。

[0250]

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲 むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動 回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走 査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板400 6とによって、充填材4007と共に密封されている。また第1の基板4001上のシー ル材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に多結 晶半導体膜で形成された信号線駆動回路4003が実装されている。なお本実施の形態で は、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第1の基板4 001に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号 線駆動回路を形成し、貼り合わせるようにしても良い。図34(B)では、信号線駆動回 路4003に含まれる、多結晶半導体膜で形成された薄膜トランジスタ4009を例示す る。

50

40

20

[0251]

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、薄膜トランジスタを複数有しており、図34(B)では、画素部4002に含まれる薄膜トランジスタ4010とを例示している。なお本実施の形態では、薄膜トランジスタ401010は電流制御用TFTであっても良いし、消去用TFTであっても良い。薄膜トランジスタ4010は微結晶半導体膜を用いた薄膜トランジスタに相当する。

【0252】

また4011は発光素子に相当し、発光素子4011が有する画素電極4017は、薄膜トランジスタ4010のソース電極またはドレイン電極と、配線4020を介して電気的に接続されている。そして本実施の形態では、発光素子4011の共通電極と透光性を有する導電性膜4012が電気的に接続されている。なお発光素子4011の構成は、本実施の形態に示した構成に限定されない。発光素子4011から取り出す光の方向や、薄膜トランジスタ4010の極性などに合わせて、発光素子4011の構成は適宜変えることができる。

[0253]

また、別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素 部4002に与えられる各種信号及び電位は、図34(B)に示す断面図では図示されて いないが、引き回し配線4014及び4015を介して、FPC4018から供給されて いる。

[0254]

本実施の形態では、接続端子4016が、発光素子4011が有する画素電極4017 と同じ導電膜から形成されている。また、引き回し配線4014、4015は、配線40 20と同じ導電膜から形成されている。

【0255】

接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して 電気的に接続されている。

[0256]

発光素子4011からの光の取り出し方向に位置する第2の基板は透明でなければなら ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル フィルムのような透光性を有する材料を用いる。

【 0 2 5 7 】

また、充填材4007としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化 樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル 、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEV A(エチレンビニルアセテート)を用いることができる。本実施の形態では充填材として 窒素を用いた。

[0258]

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む) 、位相差板( /4板、 /2板)、カラーフィルタなどの光学フィルムを適宜設けても よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。 【0259】

なお、図34では、信号線駆動回路4003を別途形成し、第1の基板4001に実装 している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を 別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみ を別途形成して実装しても良い。

【0260】

本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。

10

50

10

20

30

40

【0261】

(実施の形態10)

本発明により得られる表示装置等によって、アクティブマトリクス型表示装置モジュー ルに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実 施できる。

【0262】

その様な電子機器としては、ビデオカメラ、デジタルカメラなどのカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図30に示す。 【0263】

図30(A)はテレビジョン装置である。表示モジュールを、図30(A)に示すよう に、筐体に組みこんで、テレビジョン装置を完成させることができる。FPCまで取り付 けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面20 03が形成され、その他付属設備としてスピーカー部2009、操作スイッチなどが備え られている。このように、テレビジョン装置を完成させることができる。 【0264】

図30(A)に示すように、筐体2001に表示素子を利用した表示用パネル2002 が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004 を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から 受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもで きる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作 機2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する 表示部2007が設けられていても良い。

【0265】

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用 パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成 において、主画面2003を視野角の優れた液晶表示パネルで形成し、サブ画面を低消費 電力で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先させるた めには、主画面2003を発光表示パネルで形成し、サブ画面を発光表示パネルで形成し 、サブ画面は点滅可能とする構成としても良い。

[0266]

図31はテレビ装置の主要な構成を示すブロック図を示している。表示パネルには、画素 部921が形成されている。信号線駆動回路922と走査線駆動回路923は、表示パネ ルにCOG方式により実装されていても良い。

【0267】

その他の外部回路の構成として、映像信号の入力側では、チューナ924で受信した信号のうち、映像信号を増幅する映像信号増幅回路925と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路926と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路927などを有している。コントロール回路927は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路928を設け、入力デジタル信号をm個に分割して供給する構成としても良い。

[0268]

チューナ924で受信した信号のうち、音声信号は、音声信号増幅回路929に送られ 、その出力は音声信号処理回路930を経てスピーカ933に供給される。制御回路93 1は受信局(受信周波数)や音量の制御情報を入力部932から受け、チューナ924や 音声信号処理回路930に信号を送出する。

【 0 2 6 9 】

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをは 50

じめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の 表示媒体としても様々な用途に適用することができる。 図30(B)は携帯電話機2301の一例を示している。この携帯電話機2301は、表 示部2302、操作部2303などを含んで構成されている。表示部2302においては 、上記実施の形態で説明した表示装置を適用することで、量産性を高めることができる。 また、図30(C)に示す携帯型のコンピュータは、本体2401、表示部2402等 を含んでいる。表示部2402に、上記実施の形態に示す表示装置を適用することにより 、量産性を高めることができる。  $\begin{bmatrix} 0 2 7 2 \end{bmatrix}$ 図30(D)は卓上照明器具であり、照明部2501、傘2502、可変アーム2503 、支柱2504、台2505、電源2506を含む。上記実施の形態6で説明した発光装 置を照明部2501に用いることにより作製される。なお、照明器具には天井固定型の照 明器具または壁掛け型の照明器具なども含まれる。上記実施の形態6に示す表示装置を適 用することにより、量産性を高めることができ、安価な卓上照明器具を提供することがで きる。 【図面の簡単な説明】 [0273]【図1】本発明の作製方法を説明する断面図である。 【図2】本発明の作製方法を説明する断面図である。 【図3】本発明の作製方法を説明する断面図である。 【図4】本発明の作製方法を説明する上面図である。 【図5】微結晶シリコン膜を形成する工程を説明するタイムチャートの一例を示す図であ る。 【図6】3つの処理室を備えたマルチチャンバ方式のプラズマCVD装置の構成を示す上 面図である。 【図7】4つの処理室を備えたマルチチャンバ方式のプラズマCVD装置の構成を示す上 面図である。 【図8】本発明に適用可能な多階調マスクを説明する図である。 【図9】本発明の作製工程の断面図を示す図。 【図10】本発明の作製工程の断面図を示す図。 【図11】本発明の作製工程の断面図を示す図。 【図12】本発明の作製工程の上面図を示す図。 【図13】液晶表示装置の一例を説明する図である。 【図14】液晶表示装置の一例を説明する図である。 【図15】液晶表示装置の一例を説明する図である。 【図16】液晶表示装置の一例を説明する図である。 【図17】液晶表示装置の一例を説明する図である。 【図18】液晶表示装置の一例を説明する図である。 【図19】液晶表示装置の一例を説明する図である。 【図20】液晶表示装置の一例を説明する図である。 【図21】液晶表示装置の一例を説明する図である。 【図22】液晶表示装置の一例を説明する図である。 【図23】本発明の液晶表示装置を説明する図である。 【図24】本発明の液晶表示装置を説明する図である。 【図25】液晶表示装置の一例を説明する図である。 【図26】液晶表示装置の一例を説明する図である。 【図27】発光装置の作製方法の一例を説明する断面図である。 【図28】発光装置に適用可能な画素を説明する断面図である。

50

40

10

20

【図29】表示パネルを説明する斜視図である。 【図30】発光装置を用いた電子機器を説明する斜視図である。 【図31】発光装置を用いた電子機器を説明する図である。 【図32】発光装置の構成を説明するブロック図である。 【図33】表示パネルを説明する上面図及び断面図である。 【図34】表示パネルを説明する上面図及び断面図である。 【符号の説明】 [0274] 11:画素部 12: 駆動回路部 2 3 : 微結晶半導体膜 50:基板 51:ゲート電極 5 2 a 、 5 2 b 、 5 2 c : ゲート絶縁膜 5 3 : 微結晶半導体膜 54:バッファ層 5 5 : 一 導 電 型 を 付 与 す る 不 純 物 が 添 加 さ れ た 半 導 体 膜 56:レジストマスク 59:多階調マスク 6 1 : 微結晶半導体膜 62:バッファ層 63: 一導電型を付与する不純物が添加された半導体膜 65a、65b、65c:導電膜 66:レジストマスク 71a、71b、71c:ソース電極及びドレイン電極 72: ソース領域及びドレイン領域 73:バッファ層 74:薄膜トランジスタ 76: 絶縁膜 77:画素電極 80:レジストマスク 81: レジストマスク 83:薄膜トランジスタ 84:薄膜トランジスタ 85a~85c導電膜 87:バッファ層 86:レジストマスク 88: ソース領域及びドレイン領域 90:微結晶半導体膜 91:隔壁 92a、92b、92c:ソース電極及びドレイン電極 93:平坦化膜 94:画素電極 95: 発光層 96:共通電極 97:保護膜 98: 発光素子 100a 第1反応室 100b 第2反応室 100c 第3反応室

50

10

20

30

(39)

100d 第4反応室 104 高周波電源 106 整合器 1 0 8 ガス供給手段 108g ガス供給手段 108i ガス供給手段 108n ガス供給手段 108a ガス供給手段 108f ガス供給手段 118 コンダクタンスバルブ 119 ターボ分子ポンプ 120 ドライポンプ 121 クライオポンプ 122 ロード / アンロード室 123 共通室 124 カセット 125 ゲートバルブ 126 搬送機構 127 スイッチ 2 0 0 真空排気 201 プレコート 202 基板搬入 203 下地前処理 2 0 4 成膜処理 205 基 板 搬 出 クリーニング 206 207 破線











10<mark>8</mark>n

108f 108

108a





【図7】



【図8】











【図15】



632











【図20】







602

604

628

623

à

625 624

618

616

(45)

【図22】

【図21】







615

633



















(B)











【図32】





フロントページの続き

(72)発明者 神保 安弘 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

(72)発明者 大力 浩二神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

## (72)発明者 桑原 秀明神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

F ターム(参考) 5F110AA01BB01BB02BB04CC07DD01DD02EE01EE03EE04EE14EE15EE23EE42EE43EE44FF02FF03FF04FF10FF28FF29FF30GG02GG14GG15GG19GG22GG45GG57HK02HK03HK04HK06HK09HK16HK22HK25HK32HK33HL01HL07HL23HM04HM12NN02NN24NN27QQ02QQ09