### (19) 日本国特許庁(JP)

# (12) 特許公報(B2)

(11) 特許番号

#### 特許第5153922号

(P5153922)

(45) 発行日 平成25年2月27日(2013.2.27)

(24) 登録日 平成24年12月14日 (2012.12.14)

(51) Int.Cl.			FΙ		
GO2F	1/1368	(2006.01)	GO2F	1/1368	
GO2F	1/1343	(2006.01)	GO2F	1/1343	
GO2F	1/1333	(2006.01)	GO2F	1/1333	505
G02F	1/1337	(2006.01)	GO2F	1/1337	505

譜求項の数	3	(全)	32	百)
10/11/25/25/2004	0		02	27/

<ul> <li>(21) 出願番号</li> <li>(22) 出願日</li> <li>(62) 分割の表示</li> <li>原出願日</li> <li>(65) 公開番号</li> </ul>	特願2011-144691 (P2011-144691) 平成23年6月29日 (2011.6.29) 特願2001-272362 (P2001-272362) の分割 平成13年9月7日 (2001.9.7) 特開2011-186504 (P2011-186504A)	(73)特許權者 (72)発明者	<ul> <li>6 000153878</li> <li>株式会社半導体エネルギー研究所</li> <li>神奈川県厚木市長谷398番地</li> <li>平形 吉晴</li> <li>神奈川県厚木市長谷398番地</li> <li>株式会社</li> <li>半導体エネルギー研究所内</li> </ul>
<ul> <li>(43) 公開日 審査請求日</li> <li>(31) 優先権主張番号</li> <li>(32) 優先日</li> <li>(33) 優先権主張国</li> </ul>	平成23年9月22日 (2011.9.22) 平成23年7月21日 (2011.7.21) 特願2000-273807 (P2000-273807) 平成12年9月8日 (2000.9.8) 日本国 (JP)	(72)発明者 (72)発明者	<ul> <li>辻 百合子</li> <li>神奈川県厚木市長谷398番地 株式会社</li> <li>半導体エネルギー研究所内</li> <li>佐竹 瑠茂</li> <li>神奈川県厚木市長谷398番地 株式会社</li> <li>半導体エネルギー研究所内</li> </ul>
		審査官	右田 昌士 最終頁に続く

(54) 【発明の名称】液晶表示装置

(57)【特許請求の範囲】

【請求項1】

第1のトランジスタと、

第2のトランジスタと、

前記第1のトランジスタのソース又はドレインの一方と電気的に接続された第1の画素 電極と、

前記第2のトランジスタのソース又はドレインの一方と電気的に接続された第2の画素 電極と、

前記第1の画素電極の上方と前記第2の画素電極の上方とに設けられた液晶と、

前記液晶を挟んで前記第1の画素電極と前記第2の画素電極とに対向する部分を有する <sup>10</sup> 電極と、

前記第1の画素電極の下方と前記第2の画素電極の下方とに設けられた凸部と、を有し

前記第1の画素電極は、前記凸部と重なる第1の部分と、前記凸部と重ならない第2の 部分と、を有し、

前記第2の画素電極は、前記凸部と重なる第3の部分と、前記凸部と重ならない第4の 部分と、を有し、

前記凸部は、前記第1の部分が設けられた平面から前記第2の部分が設けられた平面ま での高さと同じ高さを有する第5の部分と、前記第3の部分が設けられた平面から前記第 4の部分が設けられた平面までの高さと同じ高さを有する第6の部分と、を有し、 前記第5の部分の高さは、セルギャップに対して4.4%以上<u>15.6</u>%以下であり、 前記第6の部分の高さは、セルギャップに対して4.4%以上<u>15.6</u>%以下であり、 前記第1の部分は、幅が0.5µm以上である部分を有し、 前記第3の部分は、幅が0.5µm以上である部分を有すること特徴とする液晶表示装

前記弟3の部方は、幅かり、5µm以上でのる部方を有すること特徴とする液晶表示表置。

【請求項2】

トランジスタと、

前記トランジスタのソース又はドレインの一方と電気的に接続された画素電極と、

前記画素電極の上方に設けられた液晶と、

前記液晶を挟んで前記画素電極と対向する部分を有する電極と、

前記画素電極の下方に設けられた凸部と、を有し、

前記画素電極は、前記凸部と重なる第1の部分と、前記凸部と重ならない第2の部分と 、を有し、

前記凸部は、前記第1の部分が設けられた平面から前記第2の部分が設けられた平面ま での高さと同じ高さを有する第3の部分を有し、

前記第3の部分の高さは、セルギャップに対して4.4%以上<u>15.6%</u>以下であり、 前記第1の部分は、幅が0.5µm以上である部分を有すること特徴とする液晶表示装 置。

\_\_\_。 【請求項 3 】

請求項1又は請求項2に記載の液晶表示装置と、操作スイッチとを有することを特徴と <sup>20</sup> する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本願発明は電界効果型トランジスタ(FET)、例えば、薄膜トランジスタ(TFT) で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パ ネルに代表される半導体装置およびその様な半導体装置を部品として搭載した電子機器に 関する。

[0002]

なお、本明細書中において電気光学装置とは、電気的な信号の変化により明暗の表示を <sup>30</sup> 行う装置全般を指し、液晶表示装置、 ELを用いた表示装置は全て電気光学装置である。 【0003】

なお、本明細書中において素子基板とは、TFT、MIMのような能動素子を形成した 基板全般を指す。

【背景技術】

[0004]

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百nm程度)を用 いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタはICや半導 体装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子とし て開発が急がれている。

40

10

【 0 0 0 5 】

液晶表示装置には大きく分けてアクティブマトリクス型とパッシブマトリクス型の二種 類のタイプが知られている。

【0006】

アクティブマトリクス型の液晶表示装置はスイッチング素子としてTFTを用いており、高品位な画像を得ることができる。アクティブマトリクス型の用途としてはノート型の パーソナルコンピュータが一般的であるが、家庭用のテレビ、携帯端末用途としても期待 されている。

ところで、アクティブマトリクス型の液晶表示装置はライン反転駆動をするのが一般的 <sup>50</sup>

である。ライン反転駆動とは、例えばソースライン反転駆動では、図37のように隣接す るソースラインに印加される電圧の極性が異なり、フレーム毎に各ソースラインに印加さ れる電圧の極性を変えていくものである。図37はソースライン反転駆動をするときの画 素に印加される電圧の極性を示す。隣接するソースライン毎に電圧の極性が異なる駆動を ソースライン反転駆動という。隣接するゲートライン毎に電圧の極性が異なるものをゲー トライン反転駆動という。

[0008]

図10に液晶表示装置の画素部の断面を模式的に示す。本明細書では、図10のように 基板101に形成された画素電極102a~102bと対向基板104に形成された対向 電極103の間にできる電界を「縦方向電界」105という。また、隣接する画素電極1 02a及び102bの間にできる電界を「横方向電界」106という。 【0009】

ライン反転駆動をすると、画素電極の近傍で液晶が横方向電界にならって配向するため 、画素電極の端部で液晶の配向が不均一になりディスクリネーションが出る。良質な黒レ ベルを得るためには、ディスクリネーションを隠す遮光膜が必要である。しかし、遮光膜 によりディスクリネーションを隠すと、遮光膜により開口率が低下する。良質の黒レベル を得て、かつ、開口率の高い明るい表示をするには、できるだけ、ディスクリネーション が生じないような工夫が必要である。なお、本明細書では、液晶の配向膜界面でのプレチ ルトの方向の違い、ツイストの向きの違いにより生じる液晶の配向不良を「ディスクリネ ーション」と称する。また、液晶が正規の配向状態ではないために生じる偏光板を設けた ときの明度の異なる領域を「光漏れ」と称する。

【0010】

特に、投影型の液晶表示装置のような微細なピッチで画素が形成されている液晶表示装置においては、横方向電界によりできるディスクリネーション及び光漏れが画素に占める 割合が無視できないくらいに大きい。また、投影型の液晶表示装置ではこのようなディス クリネーション及び光漏れがスクリーンに拡大して投影されるため、これら光漏れやディ スクリネーションをいかに抑えるかがコントラストを確保する上で大切である。

【発明の概要】

【発明が解決しようとする課題】

[0011]

30

40

10

20

本発明において、アクティブマトリクス型の液晶表示装置で、液晶のディスクリネーション及び光漏れを防止できるような素子構造を提供することが課題である。

【課題を解決するための手段】

【 0 0 1 2 】

上述した従来技術の課題を解決するために以下の手段を講じた。

【0013】

[画素電極の端部を所定の高さの凸部に重ねる] 図2はシミュレーションのモデルの断面 図を示す。本発明は、図2に示すように第1の基板(図示しない)上の画素電極203a ~203bの端部を、平坦面上に形成された凸部204上に重なるようにして形成するこ とにより、液晶202に電圧をかけたときのディスクリネーション及び光漏れが画素電極 の端部に移動することを利用するものである。図2においては対向電極201が対向基板 207に形成されている。

[0014]

なお、本明細書では、画素電極下に選択的に凸部が設けられている。画素電極と凸部の 上端部が重なる領域を、画素電極の第1の領域(a)と称する。画素電極が凸部の側部に 形成された領域を画素電極の第2の領域(b)と称する。画素電極が平坦面に形成された 領域であり、画素電極の第2の領域に接する領域を画素電極の第3の領域(c)と称する

【0015】

また、凸部の高さ(h)とは、凸部の上端部から凸部が形成された平坦面に垂線をおろ 50

したときの、その垂線の長さの最大値をいう。

[0016]

また、セルギャップ(d)とは、対向基板(第2の基板)上に形成された対向電極と画 素電極の第3の領域までの距離をいう。

【 0 0 1 7 】

また、画素電極間の距離(s)とは、互いに隣り合う前記画素電極の第1の領域の間の 距離をいう。

[0018]

従来は、液晶の配向面に凸部があると、その凸部で液晶の配向が乱れて光漏れが生じる ため、液晶の配向面はできるだけ平坦な方が良いといわれていた。しかし、発明者らが、 液晶の配向をシミュレーションした結果、所定の高さを有する凸部に形成された画素電極 の第1の領域、及び、所定の高さを有する凸部の側部に形成された画素電極の第2の領域 を有するときには、液晶表示装置を駆動したときの横方向電界に起因する液晶の配向不良 が低減することがわかった。具体的には、黒表示をしているときのディスクリネーション 及び光漏れが現れる位置が、画素電極の端の方になることがわかった。

【0019】

この現象を本発明の原理を示す図1の模式図により説明する。液晶の配向方式はTN方 式とする。図1においてはライン反転駆動で+5V若しくは-5Vのビデオ電圧で液晶表 示装置を駆動したときの液晶の配向を示す。配向膜は図示していない。 【0020】

まず、図1(a)のように第1の基板(図示せず)に形成された画素電極203a及び 203bの端部が、凸部204上に形成されていると、凸部がないときに比べ、ディスク リネーションがでにくい。それでも、凸部の高さが低いと、第2の基板(図示せず)に形 成された対向電極201と画素電極203a~203bの間にできる縦方向電界に対し、 画素電極203aと画素電極203bの間にできる横方向電界の影響が強くでて、凸部近 傍の液晶分子208は基板面に対し、斜め方向の傾きを持って配向する。そこで、クロス ニコルの偏光板の下で光漏れとなって見える。また、ラビング方向205~206により 配向膜の界面近傍の液晶分子209のプレチルト角が決まるので、界面近傍の横方向電界 の向きと、ラビングにより決まる界面近傍の液晶分子の向きが異なるところで光の強度の 高いディスクリネーション210ができる。

【0021】

しかし、凸部の高さが高くなるにつれて、図1(a)で見られたディスクリネーション 210の出る位置が画素電極の端へと変わる。さらに、画素電極203a及び203bの 端部と重なる凸部204を高くしていくと、図1(b)のように画素電極の第1の領域2 15と対向電極201の間にできる縦方向電界が凸部の高さが高くなるにつれて強くなり 、横方向電界の影響が弱まる。かつ、画素電極203a~203bのうち凸部の側部に形 成された画素電極の第2の領域212と、対向電極201の間にできる電界で、ほぼ基板 面に垂直な方向の電界が多く出来る。TN方式の液晶はポジ型の液晶の為、電界に対し液 晶分子211の長軸が平行に配向する。ポジ型の液晶とは、正の誘電率異方性を有する液 晶をいう。これにより、凸部近傍のディスクリネーション及び光漏れが減少する。 【0022】

次に、図1(c)のように、凸部204の高さを高くしていくと、画素電極203b上 の液晶は対向電極と画素の第2の領域の間に基板面に対し斜め方向の電界が、プレチルト と同じ向きにできるため、液晶分子213が電界にならって、基板面に対し斜めに配向し 、凸部近傍で、無視できないほど幅の広い光漏れができる。画素電極203a上では、画 素電極の第2の領域216と対向電極の間にできる基板面に対し、斜め方向の電界が液晶 のプレチルトの向きと逆のため、液晶217が電界に従いにくく、光漏れが比較的できに くい。とはいっても、対向電極と画素電極203bの第2の領域212の間にできる電界 により光漏れの幅が広くなったことによって、全体としてみると開口率が低下する。 【0023】

20

10

30

以上により、画素電極の端部を凸部上に形成したときに、黒表示のディスクリネーション及び光漏れの幅の両方を低減するためには、凸部の高さに最適値が存在することがわかる。凸部が高すぎると、全体的に、光漏れの幅が広くなる(図1(c))。開口率を高く出来るのは、図1(a)及び図1(b)の構造である。後述のシミュレーションの結果は、この原理を裏付けるものである。

【0024】

ここで、凸部の高さの最適値はセルギャップ(つまり縦方向電界の強さを決める要素) をパラメーターとして決まると考えられる。

【0025】

そこで、発明者らはシミュレーションを行って、凸部の高さの最適値を確認した。 【0026】

横方向電界に起因するディスクリネーション及び光漏れが特に問題になるのは、画素の 面積が小さく、ディスクリネーション及び光漏れが出たときに、それが画素に占める割合 が無視できないくらいに大きいときである。つまり、主に投影型の液晶表示装置として使 われる場合である。投影型の液晶表示装置は画素のピッチが小さく、必然的に画素電極間 の距離が4.0μm以下と小さいときが多い。そこで、発明者らは、投影型の液晶表示装 置においてディスクリネーション及び光漏れの低減を図るために、画素電極間の距離が4. 0μm以下のときに注目してシミュレーションを行った。

[0027]

シミュレーションモデルを図2に示す。図2において対向電極201、液晶202、凸 <sup>20</sup> 部204、画素電極203a~203bがシミュレーションモデルの構成要素となってい る。図2のシミュレーションモデルを一単位として、それが周期的に繰り返される。 【0028】

シミュレーションのパラメーターを以下にまとめる。セルギャップd:4.5µm、3 .0µm画素電極間の距離s:2µm、4µm凸部の高さh:0µm、0.2µm、0. 3µm、0.4µm、0.5µm、0.7µm、1.0µm、1.5µm画素のピッチp :18µm、43µm

[0029]

シミュレーションにおいて固定された条件を以下にまとめる。

画素電極の第1の領域の幅 o :1.0μm画素電極203aの電位:+5V画素電極20 30 3bの電位:-5V対向電極201の電位:0V

【 0 0 3 0 】

画素電極間の距離(s)、セルギャップ(d)及び画素電極の端部が形成される凸部の 高さ(h)の関係を一般化するために、4.5µmと3.0µmのセルギャップでシミュ レーションを行った。シミュレーションにおいては、セルギャップ4.5µm及び3.0 µmのときとも、液晶にZLI4792を用いて、配向を計算により求めた。

【0031】

液晶のプレチルト角は6.0°、カイラルピッチは左巻きで70µmとした。 図2にラビング方向205~206を示す。ツイスト角が90°である。液晶の配向はT N方式である。

【0032】

また、評価数を増やして傾向をつかむため、上述のように画素のピッチを2通りにして シミュレーションを行った。

【 0 0 3 3 】

シンテック社製の液晶配向シミュレーションソフトであるLCD Masterの2S BENCHを用いて、液晶の配向をシミュレーションした。2SBENCHは液晶の配向 をセルギャップ方向と、基板面方向からなる二次元平坦面で示したものである。 【0034】

シミュレーション結果を以下に示す。図3~図8はシミュレーションの結果を示す部分 拡大図である。 40

【0035】

図3~8においてはセルギャップ(d)が4.5µm、画素電極間の距離(s)が2. 0µm、画素のピッチ(p)が18µmの条件で凸部の高さを変えてシミュレーションし ている。シミュレーションの結果には、等電位線、液晶のダイレクタ-及び屈折率異方性 から計算される各座標における透過率が示されている。横軸の18µmの座標が画素の端 (隣接する画素と画素の境界)を示す。画素電極203aは1~17µmの座標にあり、 画素電極203bは19~35µmの座標にあるが、図3~8は、凸部近傍の光漏れ及び ディスクリネーションがあるところを拡大して示したものである。液晶がポジ型のため、 電気力線は、液晶のダイレクタ-の向きとほぼ等しいと考えられる。

[0036]

- 5 Vの電位を有する画素電極上での液晶の配向を以下に説明する。

【0037】

図3のように凸部がないときは、横方向電界が画素電極の内側に入った領域まで形成される。また、横方向電界の向きと液晶のプレチルトの向きが逆になった領域でディスクリ ネーションが出ている。

[0038]

図4のように凸部の高さが、0.3µmのときは、凸部の上端部に形成された画素電極の第1の領域により、縦方向電界が強くなるため、ディスクリネーションの位置が、図3 の凸部がないときに比べ、画素電極の外側寄りに移動する。

【0039】

図5のように凸部の高さが0.7µmと高くなったときは、縦方向電界が強まった効果 と、凸部の側部に形成された画素電極の第2の領域と対向電極によりできる電気力線が基 板面に対し、ほぼ垂直の成分を持つ効果により、液晶も電気力線にならって基板面に垂直 に配向するものが多くなり、凸部近傍のディスクリネーションが少なくなる。

[0040]

図 6 のように凸部の高さが1.0µmと高くなったときは、凸部近傍のディスクリネー ションの幅は凸部の高さが0.7µmのときに比べ0.2µmしか減っていない。

【0041】

図7のように凸部の高さが1.5µmと高くなったときは、凸部近傍で、凸部の側部に 形成された画素電極の第2の領域と対向電極によりできる電気力線が基板面に対し60° 程度の角度を持つ。液晶が電気力線にならって配向し、凸部近傍で光漏れができる。 【0042】

なお、電気力線の基板面に対する角度は等電位線の分布から推測したものである。 【0043】

図8においては、凸部の高さが3.0µmと高くなり、縦方向電界が強まったため凸部 上端部の画素電極の第3の領域上方の液晶はほぼ基板面に垂直に配向する。しかし、凸部 の側部に形成された画素電極の第2の領域と対向電極の間にできる電界が基板面に対し、 30。程度の角度を持ち、液晶が電気力線にならって配向するため、凸部近傍で幅の広い 光漏れができる。

[0044]

図4の液晶の配向は図1(a)の模式図に対応する。図5及び図6の液晶の配向は図1 (b)の模式図に対応する。図7及び図8の液晶の配向は図1(c)の模式図に対応する 。つまり、凸部の高さが、上限を超えると液晶の光漏れが多くなることが確認された。

【0045】

そこで、表示品位の改善を図るために、体系的なシミュレーションデータをとった。開 口率に影響するディスクリネーション及び光漏れの端部と端部の間の距離に注目した。 【0046】

かつ、 - 5 Vの電位を有する画素電極上での光漏れ及びディスクリネーションの幅についてもデータを取った。 - 5 Vの電位を有する画素電極上での光漏れ及びディスクリネーションは、その光強度が高く、表示品位に大きく影響するからである。

10

20



[0047]

図9及び図36にシミュレーション結果を示す。図9は、図2のシミュレーションモデ ルにおいて、セルギャップ(d)に対する凸部の高さ(h)と光漏れ及びディスクリネー ションの幅(×)をグラフにしたものである。ここで、光漏れ及びディスクリネーション の幅(x)とは、凸部の両側にできるディスクリネーション及び光漏れに起因する明度の 高い領域の幅を示す。

(7)

[0048]

図36は、図2のシミュレーションモデルにおいて、セルギャップ(d)に対する凸部 の高さ(h)と光漏れ及びディスクリネーションの幅(y)をグラフにしたものである。 ここで、光漏れ及びディスクリネーションの幅(y)とは、凸部の片側つまり、 - 5 Vの 電位を有する電極側にできるディスクリネーション及び光漏れに起因する明度の高い領域 の幅を示す。

[0049]

セルギャップが4.5µmのときは、画素のピッチ(p)が18µmのときと43µm のときとでシミュレーションをした。また、隣接する画素電極の間の距離(s)は2.0 µm若しくは4.0µmとした。

[0050]

また、セルギャップが3.0µmのときは、隣接する画素電極の間の距離(s)は2. 0µm若しくは4.0µmとした。画素のピッチ(p)は18µmとした。

[0051]

図9及び図36とも、凸部の高さと光漏れ及びディスクリネーションの幅の関係は同様 の傾向を示した。

[0052]

まず、画素のピッチによらず、凸部の高さと光漏れ及びディスクリネーションの幅の関 係がほとんど変わらなかった。光漏れ及びディスクリネーションが出るのは、画素電極端 部の横方向電界及び縦方向電界に起因する現象だからである。

[0053]

また、隣接する画素電極の距離が狭い方が、光漏れ及びディスクリネーションが比較的 少なかった。

[0054]

図9及び図36とも、画素のピッチ(p)とセルギャップ(d)によらず、凸部の高さ を増やすにつれて光漏れ及びディスクリネーションに代表される液晶の配向不良の領域が 低減した。そして、凸部の高さが高くなりすぎると、逆に液晶の配向不良の領域が多くな った。最適な凸部の高さは、セルギャップ、画素電極間の距離により決まる。

[0055]

グラフの変曲点から考えて、液晶の配向不良の領域が減少する効果が顕著に現れる凸部 の高さは、セルギャップが4.5µmのときは、セルギャップの4.4%以上22.5% 以下が望ましい。

[0056]

セルギャップが3.0µmのときも、画素電極間の距離(s)が2.0µm以下のとき は、凸部の高さをセルギャップの4.4%以上、22.5%以下とすることで、凸部がな いときに比べ、良好な配向不良の領域の低減効果が得られる。

[0057]

セルギャップに対する凸部の高さが4.4%未満のときは、凸部の高さを増やしても、 それほど光漏れおよびディスクリネーションの幅は変わらない。セルギャップに対する凸 部の高さが22.5%を超えると光漏れおよびディスクリネーションの幅が増える。 [0058]

また、凸部が高いとラビングのむらによる液晶の配向不良が生じやすいため、凸部を低 くして光漏れおよびディスクリネーションの幅が減らせる方が、良好な表示品位を確保す る上で好ましい。このため、セルギャップが4.5μmの場合はセルギャップに対する凸

20

10

部の高さをセルギャップの4.4%以上15.6%以下に抑える方がよい。この凸部の高 さの範囲でも凸部の高さをセルギャップの4.4%以上22.5%以下としたときとほぼ 同じ光漏れ及びディスクリネーションの低減効果が得られる。

(8)

[0059]

また、セルギャップが3.0µmで画素電極間の距離(s)が2.0µm以下のときに も凸部の高さが4.4%以上15.6%以下の範囲で、凸部の高さをセルギャップの4. 4%以上22.5%以下としたときと同じに、良好な光漏れ及びディスクリネーションの 低減効果が得られる。

[0060]

10 また、画素電極間の距離( s )が4.0 μ m のときは、凸部の高さが22.5 % のとき には、逆に光漏れが多くなってしまっている。そこで、画素電極間の距離(s)が4.0 umのときまで含めても、セルギャップに対する凸部の高さは4.4%以上、15.6% 以下が望ましい。

[0061]

つまり、画素電極間の距離が4.0um以下の条件において、セルギャップが3.0u m以上4.5µm以下のときは凸部の高さをセルギャップの4.4%以上22.5%以下 、望ましくは4.4%以上15.6%以下にすると良い。

[0062]

セルギャップが小さくなるほど、光漏れ及びディスクリネーションの幅を減らすのに必 20 要な凸部の高さは小さくなる。セルギャップが3.0μm以上4.5μm以下の場合に、 凸部の高さが15.6%以下で良好な液晶の配向が得られるのだから、セルギャップが3 .0µm以下の場合に、光漏れ及びディスクリネーションの幅を減らすのに必要な凸部の 高さはセルギャップの15.6%以下で充分と考えられる。

[0063]

セルギャップが3.0µm以下のときは、凸部の高さはセルギャップの15.6%以下 とすると良い。もちろん、グラフの変曲点から考えて、凸部の高さをセルギャップの6. 7%以下としても、良好な効果が得られると予測される。

[0064]

セルギャップが3.0µmのときにセルギャップに対する凸部の高さが6.7%以下で あれば、凸部が高くなるにつれて単調に光漏れ及びディスクリネーションの幅が減少する 。そこで、セルギャップを3.0um以下と小さくしたときに、凸部が高くなるにつれて 単調に光漏れ及びディスクリネーションの幅が減少するのは、セルギャップに対する凸部 の高さが6.7%を超えない範囲と考えられる。

[0065]

このようにして、凸部の高さの上限あるいは、上限と下限を定めた。凸部により、ラビ ングの布の毛先が乱れてラビング不良が起こる恐れがあるので凸部の高さの上限を定める ことは液晶表示パネルを作製するために必要である。また、セルギャップに対する凸部の 高さの最適値は、セルギャップが小さくなるにつれて小さくなる傾向があった。

[0066]

このように定めた、凸部の高さの最適値はTN方式だけでなくノーマリーホワイトモー ドの配向方式において液晶のディスクリネーションを隠す手段として広く用いることがで きる。

[0067]

凸部の高さの最適値はアクティブマトリクス型の液晶表示装置の横方向電界及び縦方向 電界によりできる電気力線を、適切に調節し、図1(b)のように基板面に垂直な成分持 つ電気力線が発生する領域を画素電極の端部において増やすものである。

 $\begin{bmatrix} 0 & 0 & 6 & 8 \end{bmatrix}$ 

このため、シミュレーションは透過型の液晶表示装置で行っているが、本発明は、反射 型の液晶表示装置にも適用可能と考えられる。反射型の液晶表示装置でも画素電極に電圧 を印可し、縦方向電界で液晶を配向させるときに、不要な、基板面に対し斜め方向の電界

30

を低減し、画素電極の端部の光漏れ及びディスクリネーションを減らすことができるから である。

【0069】

また、TN方式を用いてシミュレーションをしたが、液晶の配向方式はTN方式に限定 されない。アクティブマトリクス型の液晶表示装置において、縦方向電界で液晶を配向さ せるときに、凸部の高さを最適化して、不要な、基板面に対し斜め方向の電界を低減する ものだからである。例えば、OCB(Optically Controlled Birefringence)方式、S TN方式、ホモジニアス配向セルを用いたECB方式等に本発明が適用可能と考えられる

[0070]

また、凸部が、液晶の配向欠陥を誘起しないのであれば、スメクチック液晶を用いた配 向方式に適用することが可能であると考えられる。例えば、強誘電性液晶、反強誘電性液 晶を用いた液晶表示装置に適用可能であると考えられる。また、これらの液晶に液晶性高 分子を添加して光(例えば紫外線)照射により硬化した材料を用いた液晶表示装置にも適 用可能であると考えられる。

[0071]

シミュレーションは凸部の側面に形成された画素電極の第2の領域に接する面と、平坦 面に形成された画素電極の第3の領域の成す角度(以降、凸部のテーパー角と称す)が9 0°である。しかし、本発明は凸部のテーパー角が90°以下のものにも適用可能である 。図35の凸部がテーパーを有するときの電気力線を示す断面図のように凸部204のテ ーパー角が90°未満の場合、電気力線は導電体に対して垂直方向に発生するため、凸 部にテーパーがついている方が、対向電極201と画素電極203a~203bの第2の 領域219の間にできる電気力線218の屈曲がなだらかになり、より液晶220が基板 面に垂直に配向しやすい。このため、凸部にテーパーがついているときは、本発明で示し た凸部の高さ221とセルギャップの関係を用いることで、テーパー角が90°のときに 比べ、より大きな光漏れ及びディスクリネーションの低減効果があると考えられる。

【0072】

[凸部の上端部の画素電極の第1の領域の幅] 次に、凸部の上端部に重なって形成されて いる画素電極の第1の領域の幅を変えたときの液晶の配向の変化を調べた。

【 0 0 7 3 】

シミュレーションモデルを図2に示す。図2において対向電極201、液晶202、凸部204、画素電極203a~203bがシミュレーションモデルの構成要素となっている。

【0074】

シミュレーションのパラメーターを以下にまとめる。セルギャップd:4.5µm画素 電極間の距離s:2µm、4µm凸部の高さh:0µm、0.5µm画素電極の第1の領 域の幅o:-1.0µm、-0.5µm、0µm、0.5µm、1.0µm 画素電極の 第1の領域の幅oで、-1.0µmのような-の符号は、凸部に画素電極が形成されてお らず、凸部から、1.0µm離れた位置に画素電極の端部があることを示す。

【0075】

シミュレーションにおいて固定された条件を以下にまとめる。

画素電極203aの電位: + 5 V 画素電極203bの電位: - 5 V 対向電極201の電位 : 0 V 画素のピッチp: 18 µ m

【0076】

シミュレーション結果を図11~図15の断面図に示す。画素電極間の距離(s)は2. .0µmである。

【 0 0 7 7 】

図11は、凸部がない。図12は、凸部と画素電極が重なり合っておらず、凸部の端から0.5µmのところに画素電極の端がある。つまり、図11~図12において画素電極の第2の領域および画素電極の第1の領域が存在していない。

10

20

このとき、画素の端からの光漏れ及びディスクリネーションの幅(X)は図11と図12 で全く変わらなかった。

【0078】

図13は凸部の側部に画素電極が形成されている。つまり、画素電極の第2の領域がある。図11~図12に比べ、-5Vの電位を有する画素電極上方のディスクリネーションの位置が0.4µm画素端に移動している。画素電極の第2の領域により、縦方向電界が強まり、横方向電界が、若干弱まっている。

【0079】

図14は凸部の上端部に形成された画素電極の第1の領域及び、凸部の側部に形成され た画素電極の第2の領域がある。画素電極の第1の領域の幅は0.5µmである。画素電 <sup>10</sup> 極の第2の領域により、縦方向電界が強くなり、-5Vの電位を有する画素電極上方のデ ィスクリネーションが画素電極の端に移動している。

[0080]

図15は、図14に対し、画素電極の第1の領域の幅を1.0µmにしている。これに より、さらに、縦方向電界が、横方向電界に対し強くなり、-5Vの電位を有する画素電 極上方のディスクリネーションが画素電極の端に移動している。

**[**0081**]** 

以上により、画素電極の第1の領域及び画素電極の第2の領域があることによる、ディ スクリネーションの低減効果がわかる。

[0082]

次に、画素電極間の距離(s)が4.0µmのときのデータを追加して、体系的なデー タをとった。図16にシミュレーション結果を示す。図16(a)は、図2のシミュレー ションモデルにおいて、セルギャップ(d)に対する画素電極の第1の領域の幅(o)と 光漏れ及びディスクリネーションの幅(x)をグラフにしたものである。ここで、光漏れ 及びディスクリネーションの幅(x)とは、凸部の両側にできるディスクリネーション及 び光漏れに起因する明度の高い領域の幅を示す。

[0083]

図16(b)は、図2のシミュレーションモデルにおいて、セルギャップ(d)に対す る画素電極の第1の領域の幅(o)と光漏れ及びディスクリネーションの幅(y)をグラ フにしたものである。ここで、光漏れ及びディスクリネーションの幅(y)とは、凸部の 片側つまり、-5Vの電位を有する電極側にできるディスクリネーション及び光漏れに起 因する明度の高い領域の幅を示す。

[0084]

図16(a)~図16(b)から、画素電極間の距離(s)によらず、画素電極の第1 の領域の幅(o)が0.5µm以上、望ましくは1.0µm以上あると、ディスクリネー ション及び光漏れが低減する効果があることがわかる。

【0085】

図16(a)~図16(b)において画素電極の第1の領域の幅が0µmのときの光漏 れ及びディスクリネーションの幅は、画素電極が凸部の側面にのみ形成された状態の光漏 れ及びディスクリネーションの幅を示している。画素電極の第1の領域の幅が0.5µm 以上、あるいは1.0µm以上ある場合に比べると光漏れ及びディスクリネーションの幅 が低減する効果が低い。しかし、画素電極が凸部に全くかかっていない画素電極の第1の 領域の幅が-0.5µmの場合に比べて、光漏れ及びディスクリネーションの幅が減って いる。

[0086]

実際に凸部と画素電極の重なる幅を変えて実験をした。図33(a)は凸部を有する基 板の上面図、図33(b)~図33(c)は凸部を有する基板の断面図である。 【0087】

図33(a)の上面図において、斜線部で示される画素電極301aがすべて同電位になる。また、縦線部で示される画素電極301bが全て同電位になる。

20

40

これは、隣接する画素電極が3µmの幅の透明導電膜300により接続されているためで ある。ライン反転駆動を仮定して、画素電極301aに+5Vの電位を与えている。かつ 、画素電極301bに-5Vの電位を与えている。凸構造を有する基板のラビング方向3 02を図中に示す。凸構造を有する基板と対向する基板のラビング方向は、ラビング方向 302と直交する。

(11)

【0088】

図33(a)の上面図を鎖線G-G'で切断した断面を図33(b)に示す。

図33(a)の上面図を鎖線H-H'で切断した断面を図33(c)に示す。図33(a)と同じ部位は同一の符号を用いる。基板303上に形成された画素電極301a、30 1 bの端部が凸部304にかかる。隣接する画素電極301a、301bの距離は2.0 μmと一定にして、凸部上に重なる画素電極の幅つまり、画素電極の第1の領域の幅30 5を変えて、液晶の配向を確認した。画素電極の第1の領域の幅は-1.0μm、0μm 、0.5μm、1.0μmである。

セルギャップは4 . 5 μm、凸部の高さは0 . 5 μm、画素のピッチは1 8 μmである。 【 0 0 8 9 】

図33の画素電極構造を用いたときの液晶の配向の写真を図34に示す。紙面の水平方向に隣接する画素電極は同電位である。ラビングは紙面の垂直方向にされている。実験においても、画素電極の第1の領域の幅(o)が0.5µm以上、望ましくは1.0µm以上あると、ディスクリネーションの幅が低減する効果があった。紙面の水平方向に伸びるディスクリネーション及び光漏れの幅が画素電極の第1の領域の幅(o)が大きくなるにつれて減っていることがわかる。

【発明の効果】

[0090]

本発明によれば、黒レベルを表示するときの液晶表示装置のディスクリネーション及び 光漏れといった液晶の配向不良を低減でき、コントラストが高く、視認性の良い液晶表示 装置を提供することができる。

【図面の簡単な説明】

[0091]

【図1】本発明の原理を示す断面図。

- 【図2】本発明のシミュレーションのモデルを示す断面図。
- 【図3】凸部がないときのシミュレーション結果を示す断面図。

【図4】凸部の高さが0.3µmでのシミュレーション結果を示す断面図。

【図5】凸部の高さが0.7µmでのシミュレーション結果を示す断面図。

【図6】凸部の高さが1.0µmでのシミュレーション結果を示す断面図。

【図7】凸部の高さが1.5µmでのシミュレーション結果を示す断面図。

【図8】凸部の高さが3.0µmでのシミュレーション結果を示す断面図。

【図9】セルギャップに対する凸部の高さと、光漏れ及びディスクリネーションの幅の関 係を示す図。

【図10】横方向電界と縦方向電界の定義を示す断面図。

- 【図11】凸部がないときのシミュレーション結果を示す断面図。
- 【図12】凸部に画素電極が重ならないときのシミュレーション結果を示す断面図。
- 【図13】凸部の側部に画素電極があるときのシミュレーション結果を示す断面図。
- 【図14】凸部の側部及び上端部に画素電極があるときのシミュレーション結果を示す断 面図。
- 【図15】凸部の側部及び上端部に画素電極があるときのシミュレーション結果を示す断 面図。
- 【図16】画素電極の第1の領域の幅と光漏れ及びディスクリネーションの幅の関係を示 す図。
- 【図17】本発明の実施形態の一例を示す上面図。

【図18】本発明の実施形態の一例を示す上面図。

20

30

【図19】本発明の実施形態の一例を示す上面図。 【図20】本発明の実施形態の一例を示す上面図。 【図21】アクティブマトリクス基板の作製工程を示す断面図(実施例1)。 【図22】アクティブマトリクス基板の作製工程を示す断面図(実施例1)。 【図23】アクティブマトリクス基板の作製工程を示す断面図(実施例1)。 【図24】アクティブマトリクス基板の作製工程を示す断面図(実施例1)。 【図25】アクティブマトリクス基板の画素部を示す上面図(実施例1)。 【図26】液晶表示装置を示す断面図(実施例3)。 【図27】アクティブマトリクス基板の作製工程を示す断面図(実施例2)。 10 【図28】アクティブマトリクス基板の作製工程を示す断面図(実施例2)。 【図29】アクティブマトリクス基板の画素部を示す上面図(実施例2)。 【図30】電子機器の一例を示す図(実施例4)。 【図31】電子機器の一例を示す図(実施例4)。 【図32】電子機器の一例を示す図(実施例4)。 【図33】実験基板の電極及び凸部を示す図。 【図34】画素電極の第1の幅による液晶配向の変化を示す図。 【図35】凸部がテーパーを有するときの電気力線を示す断面図。 【図36】セルギャップに対する凸部の高さと、光漏れ及びディスクリネーションの幅の 関係を示す図。 20 【図37】ソースライン反転駆動をするときの画素に印加される電圧の極性を示す図。 【発明を実施するための形態】 [0092]本発明の実施の形態を図17~図20に示す。なお、図17~図20において同一の機 能を有する部位は同じ符号を付す。 [0093]図17に示す画素の上面図は、半導体層306と、半導体層のゲート電極となるゲート 配線301、半導体層のソース領域と電気的に接続するソース配線302、半導体層のド レイン領域とコンタクトホール305を介して電気的に接続する画素電極303が図示さ れている。図17はソース配線302上方にソース配線と平行に本発明の凸部304を設 けたものである。ソースライン反転駆動をしたときに画素電極端部において、ソース配線 30 と平行にできるディスクリネーション及び光漏れを低減するのに効果がある。本発明の効 果を発揮するのは、凸部の上端部に重なり合って形成された画素電極の第1の領域及び凸 部の側部に形成された画素電極の第2の領域である。このため、凸部は画素電極と重なり 合う領域に設ける。 [0094]

ゲートライン反転駆動をするときには、ゲート配線と平行に本発明の凸部を設ければ良い。

【0095】

図18に示す画素の上面図はソース配線302及びゲート配線301と平行に本発明の 凸部304を設けたものである。例えば、ソースライン反転駆動をしたときに横方向電界 はソース配線を挟んで隣接する画素電極の間だけでなく、ゲート配線を挟んで隣接する画 素電極の間にも生じる。そこで、図18はゲート配線を挟んで隣接する画素電極間の横方 向電界によりできるディスクリネーション及び光漏れを低減する効果も合わせ持つ。凸部 は図17と同じで、画素電極と重なり合う領域に設ける。

[0096]

図19に示す画素の上面図はソース配線302及びゲート配線301と平行に本発明の 凸部304を設けたものである。図18においては、凸部が高く、ラビングの布の毛先が 、図18の凸部304の間隙の凹部にとどかず、ラビングむらがでることがある。図19 ではラビングを均一にするために、ソース配線及びゲート配線上において、凸部と画素電 極303が重ならない部分にも、ダミーパターンとして凸部を設けている。

[0097]

図17~図19において、セルギャップが3.0µm以上、4.5µm以下のときは凸 部の高さをセルギャップの4.4%以上、22.5%以下、望ましくは4.4%以上、1 5.6%以下にすると良い。また、セルギャップが3.0µm以下のときは、凸部の高さ はセルギャップの15.6%以下望ましくは、6.7%以下とすることが望ましい。セル ギャップが4.5µm以上のときは、凸部の高さはセルギャップの15.6%以下とする ことが望ましい。

(13)

[0098]

図20に示す画素の上面図はソース配線302及びゲート配線301と平行に本発明の 凸部を設け、凸部の高さを場所によって変えたものである。例えば、ソースライン反転駆 動をしたときに横方向電界はソース配線302を挟んで隣接する画素電極間だけでなく、 ゲート配線301を挟んで隣接する画素電極間にも生じる。もちろん、ソース配線を挟ん で隣接する画素電極間の横方向電界の方が大きい。そこで、隣接する画素間にできる電気 力線のでき方を考慮して、凸部の高さを変えると良い。図20においては、第1の高さを 有する凸部307及び第2の高さを有する凸部308を図示している。電界の出来かたに よって、さらに、凸部の高さを場所によって変えても良い。例えば、電気力線の出来方に よっては、第1の高さを有する凸部を第2の高さを有する凸部に対し相対的に高くするこ とが可能である。

【0099】

第1の高さを有する凸部及び第2の高さを有する凸部はそれらの高さをセルギャップが 20
 3.0µm以上4.5µm以下のときはセルギャップの4.4%以上22.5%以下望ましくは、4.4%以上15.6%以下にすると良い。また、セルギャップが3.0µm以下のときは、第1の高さを有する凸部及び第2の高さを有する凸部はセルギャップの15.6%以下望ましくは、6.7%以下とすることが望ましい。セルギャップが4.5µm以上のときは、第1の高さを有する凸部及び第2の高さを有する凸部はセルギャップの1

[0100]

凸部は、感光性有機樹脂膜や有機樹脂膜をフォトリソ工程によりパターニングして形成 すると良い。もちろん、酸化珪素膜、酸化窒素膜、酸化窒素珪素膜のような無機膜をパタ ーニングして形成することも可能である。

【0101】

凸部の高さを場所によって変えるには、感光性樹脂膜を二回に分けて形成すると良い。 また、素子基板の、半導体層、ゲート配線、ソース配線等を凸部を高くしたい場所におい ても形成し、画素電極を形成する前に、選択的に凸状になったところを形成しておいても 良い。

【0102】

また、図17~図20において、凸部の上端部に形成された画素電極の第1の領域の幅は0.5µm以上、望ましくは1.0µmとすると良い。

【0103】

本発明は上記の実施形態に限定されず、上記実施形態の特徴を組み合わせることも可能 <sup>40</sup> である。

【実施例1】

【0104】

本発明の実施例を図21~図25を用いて説明する。

[0105]

本実施例では、画素部のスイッチング素子である画素TFTと、画素部の周辺に設けられる駆動回路(信号線駆動回路、走査線駆動回路等)のTFTを同一基板上に作製する方法について工程に従って説明する。但し、説明を簡単にするために、駆動回路部にはその 基本構成回路であるCMOS回路を、画素部の画素TFTにはnチャネル型TFTとを、 ある経路に沿った断面により図示することにする。

[0106]

まず、図21(A)に示すように、コーニング社の#7059ガラスや#1737ガラ スなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどの ガラスから成る基板400上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン 膜などの絶縁膜から成る下地膜401を形成する。例えば、プラズマCVD法でSiH<sub>4</sub> 、NH<sub>3</sub>、N<sub>2</sub>Oから作製される酸化窒化シリコン膜401aを10~200nm(好ましく は50~100nm)形成し、同様にSiH<sub>4</sub>、N<sub>2</sub>Oから作製される酸化窒化水素化シリコ ン膜401bを50~200nm(好ましくは100~150nm)の厚さに積層形成する 。本実施例では下地膜401を2層構造として示したが、前記絶縁膜の単層膜または2層 以上積層させた構造として形成しても良い。

【 0 1 0 7 】

島状半導体膜402~406は、非晶質構造を有する半導体膜をレーザー結晶化法や公 知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体膜402~ 406の厚さは25~80nm(好ましくは30~60nm)

の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシ リコンゲルマニウム(SiGe)合金などで形成すると良い。

【0108】

体膜に照射する方法を用いると良い。

レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型の エキシマレーザー、Arレーザ、KrレーザやYAGレーザー、YVO<sub>4</sub>レーザー、YL Fレーザ、YA1O<sub>3</sub>レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ 、Ti:サファイアレーザ等を用いる。これらのレーザーを用いる場合には、レーザー発 振器から放射されたレーザー光を光学系で線状または矩形状または楕円形状に集光し半導

20

30

10

0.5~2000 cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて 照射すると良い。結晶化の条件は実施者が適宣選択するものであるが、非晶質半導体膜の 結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本 波の第2高調波~第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザ ー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用す る。なお、基本波に対する高調波は、非線形光学素子を用いることで得ることができる。 例えば、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネ ルギー密度を100~400mJ/cm<sup>2</sup>(代表的には200~300mJ/cm<sup>2</sup>)とする。また、Y AGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1~10kHzと し、レーザーエネルギー密度を300~600mJ/cm<sup>2</sup>(代表的には350~500mJ/cm<sup>2</sup>) とすると良い。そして幅100~1000µm、例えば400µmで線状に集光したレー ザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラ ップ率)を80~98%として行う。

[0109]

次いで、島状半導体膜402~406を覆うゲート絶縁膜407を形成する。 ゲート絶縁膜407はプラズマCVD法またはスパッタ法を用い、厚さを40~150n mとしてシリコンを含む絶縁膜で形成する。本実施例では、120nmの厚さの酸化窒化 ジリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定され るものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例 えば、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Ort ho Silicate)とO<sub>2</sub>とを混合し、反応圧力40Pa、基板温度300~400 とし、高周 波(13.56MHz)電力密度0.5~0.8W/cm<sup>2</sup>で放電させて形成することができる。 このようにして作製される酸化シリコン膜は、その後400~500 の熱アニールによ リゲート絶縁膜として良好な特性を得ることができる。

[0110]

そして、ゲート絶縁膜407上にゲート電極を形成するための第1の導電膜408と第 2の導電膜409とを形成する。本実施例では、第1の導電膜408をTaNで50~1 00nmの厚さに形成し、第2の導電膜409をWで100~300nmの厚さに形成する。

【0111】

W膜を形成する場合には、Wをターゲットとしたスパッタ法で形成する。その他に6フ ッ化タングステン(WF<sub>6</sub>)を用いる熱CVD法で形成することもできる。いずれにして もゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20µ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図るこ とができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化す る。このことより、スパッタ法による場合、純度99.99990のWターゲットを用い 、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成するこ とにより、抵抗率9~20µ cmを実現することができる。 【0112】

なお、本実施例では、第1の導電膜408をTaN、第2の導電膜409をWとしたが 、いずれもTa、W、Ti、Mo、A1、Cuから選ばれた元素、または前記元素を主成 分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をド ーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の組 み合わせとしては、第1の導電膜をタンタル(TaN)で形成し、第2の導電膜をWとする 組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をA1とす る組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をCuと する組み合わせなどがある。

【0113】

次に、レジストによるマスク410~415を形成し、電極及び配線を形成するための 第1のエッチング処理を行う。本実施例ではICP(Inductively Coupled Plasma:誘導 結合型プラズマ)エッチング法を用い、エッチング用ガスを混合し、1Paの圧力でコイル 型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行う。基板側 (試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己バイ アス電圧を印加する。エッチングガスを適宜選択することによりW膜及びTaN膜とも同 程度にエッチングされる。

【0114】

上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより 、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテ ーパー部の角度が15~45°のテーパー形状となる。ゲート絶縁膜上に残渣を残すこと なくエッチングするためには、10~20%程度の割合でエッチング時間を増加させると 良い。W膜に対する酸化窒化シリコン膜の選択比は2~4(代表的には3)であるので、 オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50nm程度エ ッチングされることになる。こうして、第1のエッチング処理により第1の導電層と第2 の導電層から成る第1の形状の導電層417~422(第1の導電層417a~422a と第2の導電層417b~422b)を形成する。416はゲート絶縁膜であり、第1の 形状の導電層417~422で覆われない領域は20~50nm程度エッチングされ薄くな った領域が形成される。

【0115】

o

そして、第1のドーピング処理を行い、n型を付与する不純物元素を添加する。(図2 1(B))ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオ ンドープ法の条件はドーズ量を1×10<sup>13</sup>~5×10<sup>14</sup>atoms/cm<sup>2</sup>とし、加速電圧を60 ~100keVとして行う。n型を付与する不純物元素として15族に属する元素、典型 的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場 合、導電層417~420がn型を付与する不純物元素に対するマスクとなり、自己整合 的に第1の不純物領域423~426が形成される。第1の不純物領域423~426に は1×10<sup>20</sup>~1×10<sup>21</sup>atomic/cm<sup>3</sup>の濃度範囲でn型を付与する不純物元素を添加する 20

10

[0116]

次に、図21(C)に示すように第2のエッチング処理を行う。ICPエッチング法を 用い、反応性ガスをチャンバーに導入して、コイル型の電極に所定のRF電力(13.56MHz) を供給し、プラズマを生成して行う。基板側(試料ステージ)

には低めのRF(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイア ス電圧を印加する。W膜を異方性エッチングして第2の形状の導電層427~432を得 る。

【0117】

さらに、図21(C)に示すように第2のドーピング処理を行う。この場合、第1のド ーピング処理よりもドーズ量を下げて高い加速電圧の条件としてn型を付与する不純物元 素をドーピングする。例えば、加速電圧を70~120keVとし、1×10<sup>13</sup>/cm<sup>2</sup>のド ーズ量で行い、図21(B)で島状半導体膜に形成された第1の不純物領域の内側に新た な不純物領域を形成する。ドーピングは、第2の形状の導電層427~430を不純物元 素に対するマスクとして用い、第1の導電層427a~430aの下側の領域にも不純物 元素が添加されるようにドーピングする。こうして、第1の導電層427a~430aと 重なる第2の不純物領域433~437を形成する。n型を付与する不純物元素は、第2

【0118】

図22(A)のように、ゲート絶縁膜416をエッチングすることで同時に第1の導電 層であるTaNがエッチングされて後退するので第3の形状の導電層438~443(第 20 1の導電層438a~443aと第2の導電層438b~443b)を形成する。444 はゲート絶縁膜であり第3の形状の導電層438~443で覆われない領域はさらに20 ~50nm程度エッチングされ薄くなった領域が形成される。

【0119】

図22(A)において、第1の導電層438a~441aと重なる第3の不純物領域4 45~449と、第3の不純物領域の外側にある第4の不純物領域450~454が形成 される。これにより第3の不純物領域及び第4の不純物領域におけるn型を付与する不純 物元素の濃度は第2の不純物領域におけるn型を付与する不純物元素の濃度とほぼ等しく なる。

[0120]

そして、図22(B)に示すように、pチャネル型TFTを形成する島状半導体膜40 3、pチャネル型TFTを形成する島状半導体膜406に一導電型とは逆の導電型の第4 の不純物領域458~461を形成する。第3の形状の導電層439、第3の形状の導電 層441を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。 このとき、nチャネル型TFTを形成する島状半導体膜402、島状半導体膜404、島 状半導体膜405はレジストマスク455~457で全面を被覆しておく。不純物領域4 58~461にはそれぞれ異なる濃度でリンが添加されているが、ジボラン(B<sub>2</sub>H<sub>6</sub>)を 用いたイオンドープ法により、そのいずれの領域においても不純物濃度を2×10<sup>20</sup>~2 ×10<sup>21</sup>atoms/cm<sup>3</sup>となるようにする。

【0121】

以上の工程により、それぞれの島状半導体膜に不純物領域が形成される。島状半導体膜 と重なる導電層(ゲート電極を形成する導電層)438~441がTFTのゲート電極と して機能する。また、442はソース配線、443は駆動回路内の配線として機能する。 【0122】

こうして導電型の制御を目的として図22(C)に示すように、それぞれの島状半導体 膜に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を 用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルア ニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以 下、好ましくは0.1ppm以下の窒素雰囲気中で400~700、代表的には500 ~600 で行うものであり、本実施例では500 で4時間の熱処理を行う。ただし、

30

10

4 3 8 ~ 4 4 3 に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜 (シリコンを主成分とする)を形成した後で活性化を行うことが好ましい。 【 0 1 2 3 】

さらに、3~100%の水素を含む雰囲気中で、300~450 で1~12時間の熱 処理を行い、島状半導体膜を水素化する工程を行う。この工程は熱的に励起された水素に より半導体膜のダングリングボンドを終端する工程である。水素化の他の手段として、プ ラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0124】

そして、図23のように、第1の層間絶縁膜472を酸化窒化シリコン膜で100~2 00nmの厚さで形成する。その上に有機絶縁物材料から成る第2の層間絶縁膜473と 10 してアクリル樹脂膜又はポリイミド樹脂膜を1.8µmの厚さで形成する。次いで、コン タクトホールを形成するためのエッチング工程を行う。

【0125】

次に、導電性の金属膜をスパッタ法や真空蒸着法で形成する。これは、Ti膜を50~ 150nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜 とコンタクトを形成し、そのTi膜上に重ねてアルミニウム(A1)を300~400nm の厚さで形成し、さらにTi膜または窒化チタン(TiN)膜を100~200nmの厚さ で形成して3層構造とした。

【0126】

そして、駆動回路部において島状半導体膜のソース領域とコンタクトを形成するソース <sup>20</sup> 配線474~476、ドレイン領域とコンタクトを形成するドレイン配線477~479 を形成する。

[0127]

また、 画素部においては、 接続電極 4 8 0 、 ゲート配線 4 8 1 、 ドレイン電極 4 8 2 、 電極 4 9 2 を形成する。

[0128]

[0129]

接続電極480は、ソース配線483と第1の半導体膜484と電気的に接続する。図示してはいないが、ゲート配線481はゲート電極を形成する導電層485とコンタクトホールにより電気的に接続する。ドレイン電極482は第1の半導体膜484のドレイン領域と電気的に接続する。電極492は第2の半導体膜493と電気的に接続し、第2の半導体膜493を保持容量505の電極として機能させる。

30

次に、図24に示すように感光性樹脂膜を用いて、フォトリソ工程を行い、0.32µ mの厚さで、ソース配線483の上方に凸部600を形成する。感光性樹脂膜は、JSR 社製のBPR-107VLをPGMEA(プロピレングリコールモノメチルエーテルアセ テート)で希釈して、粘度を下げた材料を用いる。画素部の上面図では、凸部は細長い長 方形のパターンであり、その短軸の幅は4.0µmとする。

[0130]

その後、図23及び図24に示すように透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極491を形成する。画素電極491は、第2の層間絶縁膜473上に形成され、画素TFTのドレイン電極482、電極492と重なる部分を設け、接続構造を形成している。ここで、凸部の上端部に形成された画素電極491の第1の領域601の幅が1.0µmとなるようにする。 【0131】

透明導電膜の材料は、酸化インジウム(In<sub>2</sub>O<sub>3</sub>)や酸化インジウム酸化スズ合金(I n<sub>2</sub>O<sub>3</sub> SnO<sub>2</sub>; ITO)などをスパッタ法や真空蒸着法などを用いて形成して用いる ことができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特 にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸 化インジウム酸化亜鉛合金(In<sub>2</sub>O<sub>3</sub> ZnO)を用いても良い。酸化インジウム酸化亜 鉛合金は表面平滑性に優れ、ITOに対して熱安定性にも優れているので、ドレイン電極

(17)

482の端面で接触するA1との腐蝕反応を防止できる。同様に、酸化亜鉛(ZnO)も 適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添 加した酸化亜鉛(ZnO:Ga)などを用いることができる。

[0132]

このようにして、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成さ せることができる。

【0133】

以上のようにして、 n チャネル型 T F T 5 0 1、 p チャネル型 T F T 5 0 2、 n チャネ ル型 T F T 5 0 3を有する駆動回路部と、画素 T F T 5 0 4、保持容量 5 0 5 とを有する 画素部を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上ア クティブマトリクス基板と呼ぶ(図 2 3)。

【0134】

駆動回路部のn チャネル型TFT501はチャネル形成領域462、ゲート電極を形成 する導電層438と重なる第3の不純物領域445(GOLD領域)、ゲート電極の外側 に形成される第4の不純物領域450(LDD領域)とソース領域またはドレイン領域と して機能する第1の不純物領域423を有している。

p チャネル型TFT502にはチャネル形成領域463、ゲート電極を形成する導電層4 39と重なる第5の不純物領域446、ソース領域またはドレイン領域として機能する第 6の不純物領域451を有している。n チャネル型TFT503にはチャネル形成領域4 64、ゲート電極を形成する導電層440と重なる第3の不純物領域447(GOLD領 域)、ゲート電極の外側に形成される第4の不純物領域452(LDD領域)とソース領 域またはドレイン領域として機能する第1の不純物領域425を有している。

【0135】

画素部の画素TFT504にはチャネル形成領域465、ゲート電極を形成する導電層 485と重なる第3の不純物領域448(GOLD領域)、ゲート電極の外側に形成され る第4の不純物領域453(LDD領域)とソース領域またはドレイン領域として機能す る第1の不純物領域426を有している。また、保持容量505の一方の電極として機能 する半導体膜493にはp型を付与する不純物元素が添加されている。ゲート電極を形成 する導電層485とその間の絶縁層(ゲート絶縁膜と同じ層)とで保持容量を形成してい る。

[0136]

図25の上面図を鎖線A A'、鎖線B B'で切断した断面が、図23の鎖線A A '、鎖線B B'で切断された断面に対応する。図25の上面図を鎖線C C'で切断し た断面が、図24の鎖線C C'で切断された断面に対応する。図25の801~80 5はコンタクトホールである。

【0137】

図25の上面図において、ソース配線の上方に形成された凸部は島状の矩形の形をして いる。しかし、互いに隣接する画素の凸部を接続したストライプ状にすることも可能であ る。

【実施例2】

[0138]

実施例1で作製したアクティブマトリクス基板の作製方法の一部を反射型の液晶表示装置に適用することができる。

【0139】

まず、実施例1の図21~図22にしたがって工程を進め、図22(C)の構造を得る

【0140】

そして、図27のように、第1の層間絶縁膜472を酸化窒化シリコン膜で100~2 00nmの厚さで形成する。その上に有機絶縁物材料から成る第2の層間絶縁膜473と してアクリル樹脂膜又はポリイミド膜を1.8µmの厚さで形成する。次いで、コンタク 10

30

20

[0141]

次に、図28のように、感光性樹脂膜を用いて、フォトリソ工程を行い、0.32µm の厚さで、ソース配線483の上方に凸部600を形成する。感光性樹脂膜は、JSR社 製のBPR-107VLをPGMEA(プロピレングリコールモノメチルエーテルアセテ ート)で希釈して、粘度を下げた材料を用いる。

(19)

【0142】

次に、図27及び図28のように、導電性の金属膜をスパッタ法や真空蒸着法で形成す る。これは、Ti膜を50~150nmの厚さで形成し、島状半導体膜のソースまたはドレ イン領域を形成する半導体膜とコンタクトを形成し、そのTi膜上に重ねてアルミニウム (A1)を300~400nmの厚さで形成し、さらにTi膜または窒化チタン(TiN) 膜を100~200nmの厚さで形成して3層構造とした。 【0143】

10

そして、駆動回路部において島状半導体膜のソース領域とコンタクトを形成するソース 配線474~476、ドレイン領域とコンタクトを形成するドレイン配線477~479 を形成する。

【0144】

また、画素部においては、接続電極480、ゲート配線481、ドレイン電極482を 形成する。本実施例においては、ドレイン電極482が反射型液晶表示装置の画素電極と しての機能を有している。なお、図28に示すように凸部の上端部と、ドレイン電極48 2が重なり合う。ドレイン電極の第1の領域602の幅は1.5µmとする。

【 0 1 4 5 】

接続電極480は、ソース配線483と第1の半導体膜484と電気的に接続する。図示してはいないが、ゲート配線481はゲート電極を形成する導電層485とコンタクトホールにより電気的に接続する。ドレイン電極482は第1の半導体膜484のドレイン領域と電気的に接続する。かつ、ドレイン電極482は第2の半導体膜493と電気的に接続し、第2の半導体膜493を保持容量505の電極として機能させる。

[0146]

保持容量については、画素毎に設けられた第2の半導体膜493とゲート電極を形成す る導電層485を電極とする。ゲート絶縁膜444は保持容量の誘電体膜として機能する 。第2の半導体膜493はドレイン電極482と同電位になる。ゲート電極を形成する導 電層485はゲート配線と同電位になる。

[0147]

このようにして、反射型の液晶表示装置に対応したアクティブマトリクス基板を完成さ せることができる。

【0148】

以上のようにして、 n チャネル型 T F T 5 0 1、 p チャネル型 T F T 5 0 2、 n チャネ ル型 T F T 5 0 3を有する駆動回路部と、画素 T F T 5 0 4、保持容量 5 0 5 とを有する 画素部を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上ア クティブマトリクス基板と呼ぶ。

【0149】

駆動回路部のn チャネル型TFT501はチャネル形成領域462、ゲート電極を形成 する導電層438と重なる第3の不純物領域445(GOLD領域)、ゲート電極の外側 に形成される第4の不純物領域450(LDD領域)とソース領域またはドレイン領域と して機能する第1の不純物領域423を有している。

p チャネル型TFT502にはチャネル形成領域463、ゲート電極を形成する導電層4 39と重なる第5の不純物領域446、ソース領域またはドレイン領域として機能する第 6の不純物領域451を有している。nチャネル型TFT503にはチャネル形成領域4 64、ゲート電極を形成する導電層440と重なる第3の不純物領域447(GOLD領 域)、ゲート電極の外側に形成される第4の不純物領域452(LDD領域)とソース領 30

20

域またはドレイン領域として機能する第1の不純物領域425を有している。 【0150】

画素部の画素TFT504にはチャネル形成領域465、ゲート電極を形成する導電層 485と重なる第3の不純物領域448(GOLD領域)、ゲート電極の外側に形成され る第4の不純物領域453(LDD領域)とソース領域またはドレイン領域として機能す る第1の不純物領域426を有している。また、保持容量505の一方の電極として機能 する半導体膜493にはp型を付与する不純物元素が添加されている。ゲート電極を形成 する導電層485とその間の絶縁層(ゲート絶縁膜と同じ層)とで保持容量を形成してい る。

[0151]

10

30

40

図29の上面図を鎖線D D'、鎖線E E'で切断した断面が、図27の鎖線D D'、鎖線E E'で切断された断面に対応する。図29の上面図を鎖線F F'で切断した断面が、図28の鎖線F F'で切断された断面に対応する。

【実施例3】

【0152】

本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図26を用いる。

【0153】

まず、実施例1に従い、アクティブマトリクス基板を得る。図26は、図25に示すア クティブマトリクス基板の画素部の上面図を鎖線A-A'、鎖線C-C'で切断した断面 <sup>20</sup> を図示している。アクティブマトリクス基板には駆動回路部506及び画素部507が形 成されている。

【0154】

まず、アクティブマトリクス基板上に配向膜512を形成しラビング処理を行う。なお、 本実施例では配向膜512を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニン グすることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位 置に形成した。本実施例では、4.0µmの高さを有する柱状のスペーサを用いた。また 、柱状のスペーサに代えて、球状のスペーサ(図示しない)を基板全面に散布してもよい

【0155】

次いで、対向基板508を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極510を画素部に形成し、対向基板の全面に配向膜511を形成し、ラビング処理を施した。

【0156】

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー ル材513で貼り合わせる。シール材513にはフィラーが混入されていて、このフィラ ーと柱状のスペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後 、両基板の間に液晶材料514を注入し、封止剤(図示せず)によって完全に封止する。 液晶材料514には公知の液晶材料を用いれば良い。このようにして図26に示すアクテ ィブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリク ス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を 適宜設けた。そして、公知の技術を用いてFPCを貼りつけた。

**[**0157**]** 

以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いること ができる。

【0158】

本実施例は、実施例2と組み合わせることも可能である。

【0159】

本実施例では、画素電極491の端部が0.32µmの高さの凸部600に重なって形成されている。セルギャップが4.0µmであることから、凸部の高さはセルギャップの8%となる。図9及び図36のグラフからこの凸部の高さでディスクリネーションおよび 光漏れを低減する効果があることがわかる。

【実施例4】

【0160】

上記各実施例1乃至3のいずれかーを実施して形成された液晶表示装置は様々な電気光 学装置に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器 全てに本発明を適用できる。

[0161]

10

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッド マウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ 、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子 書籍等)などが挙げられる。それらの一例を図30、図31及び図32に示す。

【0162】

図30(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、 表示部2003、キーボード2004等を含む。本発明を表示部2003に適用すること ができる。

【0163】

図30(B)はビデオカメラであり、本体2101、表示部2102、音声入力部21 <sup>20</sup> 03、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を 表示部2102に適用することができる。

【0164】

図30(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201 、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む 。本発明を表示部2205に適用できる。

【0165】

図 3 0 (D) はゴーグル型ディスプレイであり、本体 2 3 0 1 、表示部 2 3 0 2 、アーム部 2 3 0 3 等を含む。本発明を表示部 2 3 0 2 に適用することができる。

【0166】

図30(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレ ーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404 、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Di gtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲ ームやインターネットを行うことができる。

本発明を表示部2402に適用することができる。

【0167】

図30(F)はデジタルカメラであり、本体2501、表示部2502、接眼部250 3、操作スイッチ2504、受像部(図示しない)等を含む。本発明を表示部2502に 適用することができる。

【0168】

図31(A)はフロント型プロジェクターであり、投射装置2601、スクリーン26 02等を含む。本発明を投射装置2601の一部を構成する液晶表示装置2808に適用 することができる。

【0169】

図31(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラ - 2703、スクリーン2704等を含む。本発明を投射装置2702の一部を構成する 液晶表示装置2808に適用することができる。

【 0 1 7 0 】

なお、図 3 1 (C)は、図 3 1 (A)及び図 3 1 (B)中における投射装置 2 6 0 1、 <sup>50</sup>

(21)

投射装置2702の構造の一例を示した図である。投射装置2601、投射装置2702 は、光源光学系2801、ミラー2802、ミラー2804~2806、ダイクロイック ミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光 学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成され る。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。 また、図31(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機 能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設 けてもよい。

**[**0171**]** 

また、図31(D)は、図31(C)中における光源光学系2801の構造の一例を示 10 した図である。本実施例では、光源光学系2801は、リフレクター2811、光源28 12、レンズアレイ2813、レンズアレイ2814、偏光変換素子2815、集光レン ズ2816で構成される。なお、図31(D)に示した光源光学系は一例であって特に限 定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィ ルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。

【0172】

ただし、図31に示したプロジェクターにおいては、透過型の電気光学装置を用いた場 合を示しており、反射型の電気光学装置での適用例は図示していない。

【0173】

図32(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部29 <sup>20</sup> 03、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本発明を表 示部2904に適用することができる。

【0174】

図32(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、表示部 3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発 明を表示部3002、表示部3003に適用することができる。

【0175】

図32(C)はディスプレイであり、本体3101、支持台3102、表示部3103 等を含む。本発明を表示部3103に適用することができる。本発明のディスプレイは特 に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)の ディスプレイには有利である。

30

【0176】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること が可能である。また、本実施例の電子機器は実施例1~3のどのような組み合わせからな る構成を用いても実現することができる。









【図3】







【図4】



0.000

<u>−5</u>₩

**计固素电极** 

26.000(um)

24.000

20.000 22.000

18.000

14.000 ŧ

+\$4

✓→ 画素電極

1.000

ラビング方向 16.000

凸部の高さ1.0μm , 画素電極間の距離2.0μm







【図8】





d:セルギャップ(μm) s:画素電極の間の距離(μm) p:画素のピッチ(μm)

光漏れ及びディスクリネーションの幅(x)と凸部の高さ(h)の関係

【図10】



【図12】





【図13】



0.000

25

26.000(um)

24.000

22.000

20.000

18.000

16.000

14.000

12.000

10.000

0.000

ラビング方向

凸部の高さ 0.5μm , 画素電極間の距離 2.0μm 画素電極の第1の領域の幅 1.0μm



## 【図16】



(a) 画素電極の第1の領域の幅(o)とディスクリネーション及び光漏れの幅(x)の関係 画素電極間の距離: 2.0µm(s=2), 4.0µm(s=4)



(b) 画素電極の第1の領域の幅(o)とディスクリネーション及び光漏れの幅(y)の関係 画素電極間の距離: 2.0µm(s=2), 4.0µm(s=4)





【図19】





【図20】







【図22】

41b} 441 41a} 444 444 d Ë Ù 644 画素部 画素部 軍憲法 151  $\frac{440b}{440a}$   $\frac{440}{440}$ 駆動回路部 ▲ 駆動回路部 駆動回路部 Ē 439b 439a } 439 E  $\binom{438b}{438a}$  438 Ľ (B)第3のドーピング処理 (C) 活性化 455



(V)第3のエッチング処理

























【図31】



【図32】



【図33】



【図34】	
$\mathrm{m} \mu 0\!=\!0(\mathrm{d})$	(d) $o=1.0 \ \mu$ m
(a) $o = -1$ . $O \mu m$	(c) o=0.5 μ m

【図35】



## 【図36】



- d:セルギャップ(μm) s:画素電極の間の距離(μm) p:画素のピッチ(μm)

光漏れ及びディスクリネーションの幅(y)と凸部の高さ(h)の関係

【図37】



(a)奇数フレームのソースラインの極性



(b)偶数フレームのソースラインの極性

フロントページの続き

(56)参考文献 特開平10-311982(JP,A) 特開2002-040455(JP,A) 特開昭63-292114(JP,A) 特開2000-221532(JP,A) 特開2000-221532(JP,A) 特開2000-056319(JP,A) 特開平08-160454(JP,A) 特開平07-084284(JP,A) 特開平03-212621(JP,A) 特開平03-212621(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0 2 F	1/1368
G 0 2 F	1 / 1 3 3 3
G 0 2 F	1 / 1 3 3 7
G 0 2 F	1/1343