

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-46209

(P2004-46209A)

(43) 公開日 平成16年2月12日(2004.2.12)

(51) Int. Cl. <sup>7</sup>	F I	テーマコード (参考)
G09F 9/30	G09F 9/30 330Z	3K007
H05B 33/12	G09F 9/30 338	5C094
H05B 33/14	G09F 9/30 365Z	
H05B 33/22	H05B 33/12	
H05B 33/26	H05B 33/14 A	
審査請求 有 請求項の数 8 O L (全 33 頁) 最終頁に続く		

(21) 出願番号	特願2003-209458 (P2003-209458)	(71) 出願人	000002369 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号
(22) 出願日	平成15年8月28日 (2003.8.28)	(74) 代理人	100095728 弁理士 上柳 雅普
(62) 分割の表示	特願平11-505458の分割	(74) 代理人	100107076 弁理士 藤綱 英吉
原出願日	平成10年8月20日 (1998.8.20)	(74) 代理人	100107261 弁理士 須澤 修
(31) 優先権主張番号	特願平9-225434	(72) 発明者	湯田坂 一夫 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
(32) 優先日	平成9年8月21日 (1997.8.21)	Fターム(参考)	3K007 AB11 AB18 BA06 CC00 DB03 EA00
(33) 優先権主張国	日本国 (JP)		最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 外部との接続を容易にし、かつ安定的な駆動が可能な表示装置を得る。

【解決手段】 複数の画素を備えた表示装置であって、前記複数の画素に対して設けられた対向電極を、含み、前記複数の画素の各々は、画素電極と、前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、複数の端子と、を含み、前記複数の端子は、前記対向電極に電氣的に接続される端子を含み、前記対向電極は、複数の端子が設けられた部分には形成されていないこと、を特徴とする。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項 1】

複数の画素を備えた表示装置であって、  
 前記複数の画素に対して設けられた対向電極を、含み、  
 前記複数の画素の各々は、  
 画素電極と、  
 前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、  
 複数の端子と、を含み、  
 前記複数の端子は、前記対向電極に電氣的に接続される端子を含み、  
 前記対向電極は、複数の端子が設けられた部分には形成されていないこと、  
 を特徴とする表示装置。 10

## 【請求項 2】

複数の画素を備えた表示装置であって、  
 前記複数の画素に対して設けられた対向電極を、含み、  
 前記複数の画素の各々は、  
 画素電極と、  
 前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、を含み、  
 前記対向電極は、端子が設けられた部分には形成されていないこと、  
 を特徴とする表示装置。 20

## 【請求項 3】

基板と、  
 前記基板上に形成された複数の端子と、  
 前記基板の表示部に対応して設けられた複数の画素電極と、  
 前記表示部を覆う対向電極と、  
 前記対向電極と前記複数の画素電極の各々との間に設けられた有機半導体膜と、  
 前記有機半導体膜を区画するための絶縁膜と、を含み、  
 前記複数の端子は、前記絶縁膜には覆われていないこと、  
 を特徴とする表示装置。 30

## 【請求項 4】

請求項 3 に記載の表示装置において、  
 前記絶縁膜は、第 1 の絶縁膜と前記第 1 の絶縁膜上に形成された第 2 の絶縁膜を含むこと、  
 を特徴とする表示装置。

## 【請求項 5】

基板と、  
 前記基板上に形成された複数の端子と、  
 前記基板の表示部に対応して設けられた複数の画素電極と、  
 前記表示部を覆う対向電極と、  
 前記対向電極と前記複数の画素電極の各々との間に設けられた有機半導体膜と、  
 前記有機半導体膜を区画するための絶縁膜と、を含み、  
 前記複数の端子は、前記対向電極には覆われていないこと、  
 を特徴とする表示装置。 40

## 【請求項 6】

基板と、  
 前記基板に設けられた複数の走査線と、  
 前記基板に設けられた複数のデータ線と、  
 前記基板に設けられた複数の端子と、  
 前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え 50

、  
 前記複数の画素の各々は、  
 前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、  
 画素電極と、  
 前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、  
 前記有機半導体膜は、絶縁膜により区画され、  
 前記複数の端子は、前記絶縁膜には、覆われないこと、  
 を特徴とする表示装置。

## 【請求項 7】

10

基板と、  
 前記基板に設けられた複数の走査線と、  
 前記基板に設けられた複数のデータ線と、  
 前記基板に設けられた複数の端子と、  
 前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え

、  
 前記複数の画素の各々は、  
 前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、  
 画素電極と、  
 前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、  
 前記有機半導体膜は、絶縁膜により区画され、  
 前記複数の端子は、前記対向電極には、覆われないこと、  
 を特徴とする表示装置。

20

## 【請求項 8】

請求項 5 乃至 7 のいずれかに記載の表示装置において、  
 前記絶縁膜は、第 1 の絶縁膜と前記第 1 の絶縁膜上に設けられた第 2 の絶縁膜と、を含むこと、  
 を特徴とする表示装置。

## 【発明の詳細な説明】

30

## 【0001】

## 【発明の属する技術分野】

本発明は、有機半導体膜に駆動電流が流れることによって発光する E L (エレクトロルミネッセンス) 素子または L E D (発光ダイオード) 素子などの薄膜発光素子を薄膜トランジスタ (以下、T F T という。) で駆動制御するアクティブマトリクス型表示装置に関するものである。

## 【0002】

## 【従来技術】

E L 素子または L E D 素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また、視野角依存性が少ないなどの利点もある。

40

## 【0003】

図 2 2 は、このような電荷注入型の有機薄膜 E L 素子を用いたアクティブマトリクス型表示装置のブロック図である。この図に示すアクティブマトリクス型表示装置 1 A では、透明基板 1 0 上に、複数の走査線 g a t e と、該走査線 g a t e の延設方向に対して交差する方向に延設された複数のデータ線 s i g と、該データ線 s i g に並列する複数の共通給電線 c o m と、データ線 s i g と走査線 g a t e とによってマトリクス状に形成された複数の画素 7 とが構成されている。

## 【0004】

50

データ線 *sig* および走査線 *gate* に対してはデータ側駆動回路 3 および走査側駆動回路 4 が構成されている。

【0005】

各々の画素 7 には、走査線 *gate* を介して走査信号が供給される導通制御回路 50 と、この導通制御回路 50 を介してデータ線 *sig* から供給される画像信号に基づいて発光する薄膜発光素子 40 とが構成されている。ここに示す例において、導通制御回路 50 は、走査線 *gate* を介して走査信号がゲート電極に供給される第 1 の T F T 20 と、この第 1 の T F T 20 を介してデータ線 *sig* から供給される画像信号を保持する保持容量 *cap* と、この保持容量 *cap* によって保持された画像信号がゲート電極に供給される第 2 の T F T 30 とから構成されている。第 2 の T F T 30 と薄膜発光素子 40 とは、後述する 10  
対向電極 *op* と共通給電線 *com* との間に直列に接続している。この薄膜発光素子 40 は、第 2 の T F T 30 がオン状態になったときには共通給電線 *com* から駆動電流が流れ込んで発光するとともに、この発光状態は保持容量 *cap* によって所定の期間、保持される。

【0006】

このような構成のアクティブマトリクス型表示装置 1 A では、図 23 および図 24 ( A )、( B ) に示すように、いずれの画素 7 においても、島状の半導体膜を利用して第 1 の T F T 20 および第 2 の T F T 30 が形成されている。第 1 の T F T 20 は、ゲート電極 21 が走査線 *gate* の一部として構成されている。第 1 の T F T 20 は、ソース・ドレイン領域の一方に第 1 層間絶縁膜 51 のコンタクホールを介してデータ線 *sig* が電氣的に 20  
接続し、他方にはドレイン電極 22 が電氣的に接続している。ドレイン電極 22 は、第 2 の T F T 30 の形成領域に向けて延設されており、この延設部分には第 2 の T F T 30 のゲート電極 31 が第 1 の層間絶縁膜 51 のコンタクトホールを介して電氣的に接続している。

【0007】

第 2 の T F T 30 のソース・ドレイン領域の一方には、第 1 の層間絶縁膜 51 のコンタクトホールを介して中継電極 35 が電氣的に接続し、この中継電極 35 には第 2 の層間絶縁膜 52 のコンタクトホールを介して薄膜発光素子 40 の画素電極 41 が電氣的に接続している。

【0008】

画素電極 41 は、図 23 および図 24 ( B )、( C ) からわかるように各画素 7 毎に独立して形成されている。画素電極 41 の上層側には、有機半導体膜 43 および対向電極 *op* がこの順に積層されている。有機半導体膜 43 は画素 7 毎に形成されているが、複数の画素 7 に跨がってストライプ状に形成される場合もある。対向電極 *op* は、画素 7 が構成されている表示部 11 だけでなく、透明基板 10 の略全面に形成されている。 30

【0009】

再び、図 23 および図 24 ( A ) において、第 2 の T F T 30 のソース・ドレイン領域のもう一方には、第 1 の層間絶縁膜 51 のコンタクトホールを介して共通給電線 *com* が電氣的に接続している。共通給電線 *com* の延設部分 39 は、第 2 の T F T 30 のゲート電極 31 の延設部分 36 に対して、第 1 の層間絶縁膜 51 を誘電体膜として挟んで対向し、 40  
保持容量 *cap* を構成している。

【0010】

しかしながら、前記のアクティブマトリクス型表示装置 1 A において、画素電極 41 に対向する対向電極 *op* は、液晶アクティブマトリクス型表示装置と相違して、同じ透明基板 10 上においてデータ線 *sig* との間に第 2 の層間絶縁膜 52 しか介在していないので、データ線 *sig* には大きな容量が寄生し、データ側駆動回路 3 の負荷が大きい。

【0011】

そこで、本願発明者は、図 22、図 23、および図 25 ( A )、( B )、( C ) に示すように、対向電極 *op* とデータ線 *sig* などとの間に厚い絶縁膜 (バンク層 *bank* / 左下がりの斜線を広いピッチで付した領域) を設け、データ線 *sig* に寄生する容量を低減す 50

ることを提案する。併せて、この絶縁膜（バンク層 b a n k）で有機半導体膜 4 3 の形成領域を囲むことによって、インクジェットヘッドから吐出した液状の材料（吐出液）から有機半導体膜 4 3 を形成する際に吐出液をバンク層 b a n k でせき止め、吐出液が側方にはみ出すことを防止することを提案する。

【 0 0 1 2 】

しかし、かかる構造を採用するにあたって、バンク層 b a n k 全体を厚い無機材料から構成すると、成膜時間が長いという問題点がある。また、無機材料からなる厚い膜をパターンニングする際には、オーバーエッチング気味になって画素電極 4 1 を損傷してしまうおそれがある。一方、バンク層 b a n k をレジストなどの有機材料から構成すると、有機半導体膜 4 3 のバンク層 b a n k と接する部分で、バンク層 b a n k を構成する有機材料に含まれる溶剤成分などの影響で有機半導体膜 4 3 が劣化するおそれがある。

10

【 0 0 1 3 】

また、厚いバンク層 b a n k を形成すると、バンク層 b a n k の存在に起因して大きな段差 b b が形成されるので、このバンク層 b a n k の上層に形成される対向電極 o p が前記の段差 b b の部分で断線しやすいという問題点がある。このような段差 b b で対向電極 o p に断線が生じると、この部分の対向電極 o p は周囲の対向電極 o p から絶縁状態になって表示の点欠陥あるいは線欠陥を発生させる。また、データ側駆動回路 3 や走査側駆動回路 4 の表面を覆うバンク層 b a n k の外周縁に沿って対向電極 o p に断線が起こると、表示部 1 1 の対向電極 o p と端子 1 2 との間が完全に絶縁状態になって表示が全くできなくなる。

20

【 0 0 1 4 】

以上の問題点に鑑みて、本発明の課題は、薄膜発光素子を損傷することなく、当該薄膜発光素子の有機半導体膜の周りに厚い絶縁膜を好適に形成することのできるアクティブマトリクス型表示装置を提供することにある。

【 0 0 1 5 】

また、本発明の課題は、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えても、この厚い絶縁膜の上層に形成する対向電極に断線などが発生しないアクティブマトリクス型表示装置を提供することにある。

【 0 0 1 6 】

【課題を解決するための手段】

30

本発明の第 1 の表示装置は、複数の画素を備えた表示装置であって、前記複数の画素に対して設けられた対向電極を、含み、前記複数の画素の各々は、画素電極と、前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、複数の端子と、を含み、前記複数の端子は、前記対向電極に電気的に接続される端子を含み、前記対向電極は、複数の端子が設けられた部分には形成されていないこと、を特徴とする。

【 0 0 1 7 】

本発明の第 2 の表示装置は、複数の画素を備えた表示装置であって、前記複数の画素に対して設けられた対向電極を、含み、前記複数の画素の各々は、画素電極と、前記画素電極と前記複数の画素電極に対向する前記対向電極との間に設けられた有機半導体膜と、を含み、前記対向電極は、端子が設けられた部分には形成されていないこと、を特徴とする。

40

【 0 0 1 8 】

本発明の第 3 の表示装置は、基板と、前記基板上に形成された複数の端子と、前記基板の表示部に対応して設けられた複数の画素電極と、前記表示部を覆う対向電極と、前記対向電極と前記複数の画素電極の各々との間に設けられた有機半導体膜と、前記有機半導体膜を区画するための絶縁膜と、を含み、前記複数の端子は、前記絶縁膜には覆われていないこと、を特徴とする。

【 0 0 1 9 】

上記の表示装置において、前記絶縁膜は、第 1 の絶縁膜と前記第 1 の絶縁膜上に形成された第 2 の絶縁膜を含むことが好ましい。

50

## 【0020】

本発明の第4の表示装置は、基板と、前記基板上に形成された複数の端子と、前記基板の表示部に対応して設けられた複数の画素電極と、前記表示部を覆う対向電極と、前記対向電極と前記複数の画素電極の各々との間に設けられた有機半導体膜と、前記有機半導体膜を区画するための絶縁膜と、を含み、前記複数の端子は、前記対向電極には覆われていないこと、を特徴とする。

## 【0021】

本発明の第5の表示装置は、基板と、前記基板に設けられた複数の走査線と、前記基板に設けられた複数のデータ線と、前記基板に設けられた複数の端子と、前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、前記複数の画素の各々は、前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、画素電極と、前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、前記有機半導体膜は、絶縁膜により区画され、前記複数の端子は、前記絶縁膜には、覆われないこと、を特徴とする。

10

## 【0022】

本発明の第6の表示装置は、基板と、前記基板に設けられた複数の走査線と、前記基板に設けられた複数のデータ線と、前記基板に設けられた複数の端子と、前記複数の走査線と前記データ線との交差部に対応して設けられた複数の画素と、を備え、前記複数の画素の各々は、前記複数の走査線のうち対応する走査線にゲート電極が接続されたトランジスタを含む導通制御回路と、画素電極と、前記画素電極に対向する対向電極との間に設けられた有機半導体膜と、を備え、前記有機半導体膜は、絶縁膜により区画され、前記複数の端子は、前記対向電極には、覆われないことを特徴とする。

20

## 【0023】

上記の表示装置において、前記絶縁膜は、第1の絶縁膜と前記第1の絶縁膜上に設けられた第2の絶縁膜と、を含むことが好ましい。

## 【0024】

上記課題を解決するため、本発明では、基板上に、複数の走査線と、該走査線の延設方向に対して交差する方向に延設された複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された有機半導体膜、および該有機半導体膜の上層側に積層された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記有機半導体膜の形成領域は当該有機半導体膜よりも厚く形成された絶縁膜によって区画され、該絶縁膜は、当該有機半導体膜よりも厚く形成された無機材料からなる下層側絶縁膜と、該下層側絶縁膜上に積層された有機材料からなる上層側絶縁膜とを備えていることを特徴とする。

30

## 【0025】

本発明において、対向電極は少なくとも表示部の全面に形成され、データ線と対向する状態にあるため、このままではデータ線に対して大きな容量が寄生することになる。しかるに本発明では、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。その結果、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、厚い絶縁膜を形成するにあたって、それ全体を無機材料からなる膜で構成すると、長い成膜時間を必要とするので、生産性が低下する。しかるに本発明では、薄膜発光素子の有機半導体膜と接する下層側絶縁膜のみを無機材料から構成し、その上層側にはレジストなどの有機材料から構成した上層側絶縁膜を積層する。かかる有機材料から構成した上層側絶縁膜であれば、厚い膜を容易に形成できるので、生産性が向上する。しかも、この上層側絶縁膜は有機半導体膜と接しておらず、有機半導体膜と接するのは無機材料から構成した下層側絶縁膜なので、有機半導体膜は上層側絶縁膜の影響を受けて劣化することがない。それ故、薄膜発光素

40

50

子は、発光効率の低下や信頼性の低下などを起こさない。

【0026】

本発明において、前記上層側絶縁膜は、前記下層側絶縁膜より狭い幅をもって当該下層側絶縁膜の内側領域に積層されていることが好ましい。このような2段構造とすると、有機材料から構成された上層側絶縁膜は、有機半導体膜により接しにくくなるので、有機半導体膜の劣化をより確実に防止できる。

【0027】

このような2段構造であれば、下層側絶縁膜および上層側絶縁膜の双方を無機材料から構成してもよい。すなわち、本発明の別の形態では、基板上に、複数の走査線と、該走査線の延設方向に対して交差する方向に延設された複数のデータ線と、該データ線と前記走査線とによってマトリクス状に形成された複数の画素からなる表示部とを有し、該画素の各々は、前記走査線を介して走査信号がゲート電極に供給される薄膜トランジスタを含む導通制御回路と、画素毎に形成された画素電極、該画素電極の上層側に積層された有機半導体膜、および該有機半導体膜の上層側に積層された対向電極を具備する薄膜発光素子とを備え、前記データ線から前記導通制御回路を介して供給される画像信号に基づいて前記薄膜発光素子が発光するアクティブマトリクス型表示装置において、前記有機半導体膜の形成領域は当該有機半導体膜よりも厚く形成された絶縁膜によって区画され、該絶縁膜は、無機材料からなる下層側絶縁膜と、該下層側絶縁膜より狭い幅をもって当該下層側絶縁膜の内側領域に積層された無機材料からなる上層側絶縁膜とを備えていることを特徴とする。

10

20

【0028】

このように構成すると、下層側絶縁膜および上層側絶縁膜を構成すべき無機材料からなる膜を形成した後、まず、上層側絶縁膜をパターニングする。この際には、下層側絶縁膜がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても、画素電極を損傷することはない。かかるパターニングを終えた後には下層側絶縁膜をパターニング形成する。この際には、下層側絶縁膜の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極を損傷するほどのオーバーエッチングが起きない。

【0029】

本発明では、前記導通制御回路は、前記走査信号がゲート電極に供給される第1のTF T、および該第1のTF Tを介してゲート電極が前記データ線に接続する第2のTF Tを備え、該第2のTF Tと前記薄膜発光素子は、前記データ線および走査線とは別に構成された駆動電流供給用の共通給電線と前記対向電極との間に直列に接続していることが好ましい。すなわち、導通制御回路を1つのTF Tと保持容量で構成することも可能ではあるが、表示品位を高くするという観点からすれば各画素の導通制御回路を2つのTF Tと保持容量で構成することが好ましい。

30

【0030】

本発明において、前記絶縁膜は、当該絶縁膜で区画された領域内に前記有機半導体膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層として利用することが好ましい。それには、前記絶縁膜は、膜厚が1 μm以上であることが好ましい。

【0031】

本発明において、前記画素電極の形成領域のうち、前記導通制御回路の形成領域と重なる領域は前記絶縁膜で覆われていることが好ましい。すなわち、前記画素電極の形成領域のうち、前記導通制御回路の形成されていない平坦部分のみについて前記の厚い絶縁膜を開口し、その内側のみ有機半導体膜を形成することが好ましい。このように構成すると、有機半導体膜の膜厚ばらつきに起因する表示むらを防止できる。また、有機半導体膜に膜厚の薄い部分があると、そこに薄膜発光素子の駆動電流が集中し、薄膜発光素子の信頼性が低下することになるが、そのような問題を防止することができる。さらに、画素電極が形成されていても導通制御回路と重なる領域では、たとえ対向電極との間に駆動電流が流れて有機半導体膜が発光しても、この光は導通制御回路に遮られ、表示には寄与しない。かかる表示に寄与しない部分で有機半導体膜に流れる駆動電流は、表示という面からみて

40

50

無効電流といえる。

【0032】

そこで、本発明では、従来ならこのような無効電流が流れるはずの部分に前記の厚い絶縁膜を形成し、そこに駆動電流が流れることを防止する。その結果、共通給電線に流れる電流が小さくすることができるので、その分、共通給電線の幅を狭くすれば、その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。

【0033】

本発明において、前記絶縁膜で区画されている領域に対してその隅部分に丸みをもたせれば、有機半導体膜を角のない丸みをもった平面形状に形成できる。このような形状の有機半導体膜であれば、角部分の駆動電流が集中することがないので、この部分での耐圧不足などの不具合の発生を防止できる。

10

【0034】

本発明において、前記有機半導体膜をストライプ状に形成する場合には、前記絶縁膜のうち、前記下層側絶縁膜は、前記画素電極の形成領域のうち前記導通制御回路の形成領域と重なる領域、前記データ線、前記共通給電線、および前記走査線を覆うように形成する一方、前記上層側絶縁膜は前記データ線に沿ってストライプ状に形成し、この上層側絶縁膜でストライプ状に区画された領域内に前記有機半導体膜を、たとえばインクジェット法により形成する。

【0035】

このように構成した場合には、導通制御回路が下層側絶縁膜で覆われているので、各画素のうち、画素電極の平坦部分のみに形成された有機半導体膜のみが発光に寄与する。すなわち、画素電極の平坦部分のみに薄膜発光素子が形成されていることになる。それ故、有機半導体膜は一定の膜厚で形成され、表示むらを起こさない。また、表示に寄与しない部分に駆動電流が流れるのを下層側絶縁膜で防止するので、共通給電線に無駄な電流が流れることを防止できるという効果もある。

20

【0036】

さらに、このように構成すると、前記絶縁膜のうち、前記下層側絶縁膜と前記上層側絶縁膜が重なる部分は、前記有機半導体膜をインクジェット法により形成する際に吐出液のはみ出しを防止するバンク層として利用できる。このようなバンク層として利用するにあたっては、前記下層側絶縁膜と前記上層側絶縁膜が重なる部分は、膜厚を1 μm以上にするのが好ましい。

30

【0037】

また、本発明では、前記絶縁膜は、各画素毎の対向電極部分同士を当該絶縁膜に起因する段差のない平坦部分を介して接続させる第1の途切れ部分を備えているのが好ましい。本発明において、前記絶縁膜を厚く形成すると、この絶縁膜は大きな段差を形成し、その上層側に形成される対向電極に断線が発生させるおそれがある。

【0038】

しかるに本発明では、厚い絶縁膜の所定の位置に第1の途切れ部分を構成し、この部分を平坦にしてある。従って、各領域毎の対向電極は平坦部分に形成された部分を介して電氣的に接続するので、たとえ、絶縁膜に起因する段差によってこの部分で断線しても、絶縁膜の第1の途切れ部分に相当する平坦部分を介して確実に電氣的に接続しているので、対向基板の断線という不具合が発生しない。それ故、アクティブマトリクス型表示装置において、有機半導体膜の周りに厚い絶縁膜を形成して寄生容量などを抑えたとしても、絶縁膜の上層に形成する対向電極に断線が発生しないので、アクティブマトリクス型表示装置の表示品質および信頼性を向上することができる。

40

【0039】

本発明においては、前記絶縁膜は、前記データ線および前記走査線に沿って形成されていることにより前記有機半導体膜の形成領域の周りを囲んでいる場合には、前記データ線の延設方向で隣り合う画素の間、前記走査線の延設方向で隣り合う画素の間、またはそれら

50

双方の方向で隣り合う画素の間に相当する部分に前記第1の途切れ部分を構成することが好ましい。

【0040】

また、前記絶縁膜は前記データ線に沿ってストライプ状に延設される場合があり、この場合には、該延設方向の少なくとも一方の端部に前記第1の途切れ部分を構成してもよい。

【0041】

本発明では、前記表示部の周囲には、前記データ線を介してデータ信号を供給するデータ側駆動回路、および前記走査線を介して走査信号を供給する走査側駆動回路を有し、該走査側駆動回路および前記データ側駆動回路の上層側にも前記絶縁膜が形成されているとともに、当該絶縁膜は、前記走査側駆動回路の形成領域と前記データ側駆動回路の形成領域との間に相当する位置には前記対向電極を前記表示部側と基板外周側とを当該絶縁膜に起因する段差のない平坦部分を介して接続させる第2の途切れ部分を備えていることが好ましい。このように構成すると、データ側駆動回路や走査側駆動回路の表面を覆う絶縁膜の外周縁に沿って対向電極に断線が起きても、表示部側の対向電極と基板外周側の対向電極とは該絶縁膜に起因する段差のない平坦部分を介して接続し、表示部側の対向電極と基板外周側の対向電極との間の電氣的接続を確保できる。

10

【0042】

本発明において、前記途切れ部分では、前記絶縁膜を構成する前記下層側絶縁膜および前記上層側絶縁膜の双方が途切れている構成、あるいは前記絶縁膜を構成する前記下層側絶縁膜および前記上層側絶縁膜のうち、上層側絶縁膜のみが途切れている構成のいずれであってもよい。

20

【0043】

【発明を実施の形態】

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明において、図22ないし図25を参照して説明した構成要素と共通する部分には同一の符号を付してある。

[実施の形態1]

(全体構成)

図1は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図2は、それに構成されている画素の1つを抜き出して示す平面図、図3(A)、(B)、(C)はそれぞれ図2のA-A'断面図、B-B'断面図、およびC-C'断面図である。

30

【0044】

図1に示すアクティブマトリクス型表示装置1では、その基体たる透明基板10の中央部分が表示部11とされている。透明基板10の外周部分のうち、データ線sigの端部には画像信号を出力するデータ側駆動回路3が構成され、走査線gateの端部には走査信号を出力する走査側駆動回路4が構成されている。これらの駆動回路3、4では、N型のTFTとP型のTFTとによって相補型TFTが構成され、この相補型TFTは、シフトレジスタ回路、レベルシフト回路、アナログスイッチ回路などを構成している。表示部11では、液晶アクティブマトリクス型表示装置のアクティブマトリクス基板と同様、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigと、データ線sigおよび走査線gateによってマトリクス状に形成された複数の画素7とが構成されている。

40

【0045】

各々の画素7には、走査線gateを介して走査信号が供給される導通制御回路50と、この導通制御回路50を介してデータ線sigから供給される画像信号に基づいて発光する薄膜発光素子40とが構成されている。ここに示す例においては、導通制御回路50は、走査線gateを介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30とから構成されている。第2のTFT30と薄膜発光素子40とは、後述す

50

る対向電極 *o p* と共通給電線 *c o m* との間に直列に接続している。なお、保持容量 *c a p* については共通給電線 *c o m* との間に形成した構造の他、走査線 *g a t e* と並列に形成した容量線との間に形成してもよい。

【0046】

このような構成のアクティブマトリクス型表示装置 1 では、図 2 および第 3 図 (A)、(B) に示すように、いずれの画素 7 においても、島状の半導体膜 (シリコン膜) を利用して第 1 の T F T 2 0 および第 2 の T F T 3 0 が形成されている。

【0047】

第 1 の T F T 2 0 は、ゲート電極 2 1 が走査線 *g a t e* の一部として構成されている。第 1 の T F T 2 0 は、ソース・ドレイン領域の一方に第 1 層間絶縁膜 5 1 のコンタクトホールを介してデータ線 *s i g* が電氣的に接続し、他方にはドレイン電極 2 2 が電氣的に接続している。ドレイン電極 2 2 は、第 2 の T F T 3 0 の形成領域に向けて延設されており、この延設部分には第 2 の T F T 3 0 のゲート電極 3 1 が第 1 の層間絶縁膜 5 1 のコンタクトホールを介して電氣的に接続している。

10

【0048】

第 2 の T F T 3 0 のソース・ドレイン領域の一方には、第 1 の層間絶縁膜 5 1 のコンタクトホールを介して、データ線 *s i g* と同時形成された中継電極 3 5 が電氣的に接続し、この中継電極 3 5 には第 2 の層間絶縁膜 5 2 のコンタクトホールを介して薄膜発光素子 4 0 の I T O ( I n d i u m T i n O x i d e ) 膜からなる透明な画素電極 4 1 が電氣的に接続している。

20

【0049】

図 2 および図 3 (B)、(C) からわかるように、画素電極 4 1 は各画素 7 毎に独立して形成されている。画素電極 4 1 の上層側には、ポリフェニレンビニレン (P P V) などの有機半導体膜 4 3、およびリチウム含有アルミニウムやカルシウムなどの金属膜からなる対向電極 *o p* がこの順に積層され、薄膜発光素子 4 0 が構成されている。ここに示す例では、有機半導体膜 4 3 は各画素 7 に形成されているが、後述するように、複数の画素 7 に跨がってストライプ状に形成される場合もある。対向電極 *o p* は、表示部 1 1 全体と、少なくとも端子 1 2 が形成されている部分の周囲を除いた領域とに形成されている。この端子 1 2 は、対向電極 *o p* と同時形成された配線 (図示せず。) を利用して形成された対向電極 *o p* に電氣的に接続する端子を含んでいる。

30

【0050】

薄膜発光素子 4 0 としては、正孔注入層を設けて発光効率 (正孔注入率) を高めた構造、電子注入層を設けて発光効率 (電子注入率) を高めた構造、正孔注入層および電子注入層の双方を形成した構造を採用することもできる。

【0051】

再び図 2 および図 3 (A) において、第 2 の T F T 3 0 のソース・ドレイン領域のもう一方には、第 1 の層間絶縁膜 5 1 のコンタクトホールを介して共通給電線 *c o m* が電氣的に接続している。共通給電線 *c o m* の延設部分 3 9 は、第 2 の T F T 3 0 のゲート電極 3 1 の延設部分 3 6 に対して、第 1 の層間絶縁膜 5 1 を誘電体膜として挟んで対向し、保持容量 *c a p* を構成している。保持容量 *c a p* については共通給電線 *c o m* との間に形成した構造の他、走査線 *g a t e* と並列に形成した容量線との間に形成してもよく、また、第 1 の T F T 2 0 のドレイン領域と第 2 の T F T 3 0 のゲート電極 3 1 とを利用して保持容量 *c a p* を構成してもよい。

40

【0052】

このように構成したアクティブマトリクス型表示装置 1 において、走査信号によって選択されて第 1 の T F T 2 0 がオン状態になると、データ線 *s i g* からの画像信号が第 1 の T F T 2 0 を介して第 2 の T F T 3 0 のゲート電極 3 1 に印加されるとともに、画像信号が第 1 の T F T 2 0 を介して保持容量 *c a p* に書き込まれる。その結果、第 2 の T F T 3 0 がオン状態になると、対向電極 *o p* および画素電極 4 1 をそれぞれ負極および正極として電圧が印加され、印加電圧がしきい値電圧を越えた領域で有機半導体膜 4 3 に流れる電流

50

(駆動電流)が急激に増大する。従って、発光素子40は、エレクトロルミネッセンス素子あるいはLED素子として発光し、発光素子40の光は、対向電極opに反射されて透明な画素電極41および透明基板10を透過して出射される。このような発光を行うための駆動電流は、対向電極op、有機半導体膜43、画素電極41、第2のTFT30、および共通給電線comから構成される電流経路を流れるため、第2のTFT30がオフ状態になると、流れなくなる。

#### 【0053】

但し、第2のTFT30のゲート電極は、第1のTFT20がオフ状態になっても、保持容量capによって画像信号に相当する電位に保持されるので、第2のTFT30はオン状態のままである。それ故、発光素子40には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量capに書き込まれて、第2のTFT30がオフ状態になるまで維持される。

10

#### (バンク層の構造)

このように構成したアクティブマトリクス型表示装置1において、本形態では、データ線sigには大きな容量が寄生することを防止するため、図1、図2、および図3(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

20

#### 【0054】

ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。たとえば、有機半導体膜41、下層側絶縁膜61、および上層側絶縁膜62の膜厚は、それぞれ $0.05\mu\text{m} \sim 0.2\mu\text{m}$ 、 $0.2\mu\text{m} \sim 1.0\mu\text{m}$ 、および $1\mu\text{m} \sim 2\mu\text{m}$ である。

30

#### 【0055】

このような2層構造であれば、上層側絶縁膜62は、厚い膜を形成するのが容易なレジストやポリイミド膜から構成されているため、下層側絶縁膜61のみを無機材料から構成すればよい。従って、バンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1を生産性を高めることができる。

#### 【0056】

また、かかる2層構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。

40

#### 【0057】

また、図1からわかるように、透明基板10の周辺領域(表示部11の外側領域)にもバンク層bankが形成されているので、データ側駆動回路3および走査側駆動回路4もバンク層bankによって覆われている。対向電極opは少なくとも表示部11に形成される必要があり、駆動回路領域に形成される必要がない。しかし、対向電極opは、通常、マスクパッタ法で形成されるので、合わせ精度が悪く、対向電極opと駆動回路とが重なることがある。しかるに本形

態では、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在している。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、

50

低消費電力化あるいは表示動作の高速化を図ることができる。

【0058】

さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されている。このため、中継電極35と重なる領域には有機半導体膜43が形成されない。すなわち、画素電極41の形成領域のうち、平坦な部分のみに有機半導体膜43が形成されるので、有機半導体膜43は一定の膜厚で形成され、表示むらを起こさない。また、有機半導体膜43に膜厚の薄い部分があると、そこに薄膜発光素子40の駆動電流が集中し、薄膜発光素子40の信頼性が低下することになるが、そのような問題を防止することができる。

【0059】

さらに、中継電極35と重なる領域にバンク層bankがないと、この部分でも対向電極opとの間に駆動電流が流れて有機半導体膜43が発光する。しかし、この光は中継電極35と対向電極opとの間に挟まれて外に出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、従来ならこのような無効電流が流れるはずの部分にバンク層bankを形成し、そこに駆動電流が流れることを防止するので、共通給電線comに無駄な電流が流れることが防止できる。それ故、共通給電線comの幅はその分、狭くてよい。その結果として、発光面積を増すことができ、輝度、コントラスト比などの表示性能を向上させることができる。

【0060】

なお、バンク層bankを黒色のレジストによって形成すると、バンク層bankはブラックマトリクスとして機能し、コントラスト比などの表示の品位が向上する。すなわち、本形態に係るアクティブマトリクス型表示装置1では、対向電極opが透明基板10の表面側において画素7の全面に形成されるため、対向電極opでの反射光がコントラスト比を低下させる。しかるに寄生容量を防止する機能を担うバンク層bankを黒色のレジストで構成すると、バンク層bankはブラックマトリクスとしても機能し、対向電極opからの反射光を遮るので、コントラスト比が向上する。

(アクティブマトリクス型表示装置の製造方法)

このように形成したバンク層bankは、有機半導体膜43の形成領域を囲むように構成されているので、アクティブマトリクス型表示装置の製造工程では、インクジェットヘッドから吐出した液状の材料(吐出液)から有機半導体膜43を形成する際に吐出液をせき止め、吐出液が側方にはみ出すことを防止する。なお、以下に説明するアクティブマトリクス型表示装置1の製造方法において、透明基板10上に第1のTF T 20および第2のTF T 30を製造するまでの工程は、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板を製造する工程と略同様であるため、図3(A)、(B)、(C)を参照してその概略のみを簡単に説明する。

【0061】

まず、透明基板10に対して、必要に応じて、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約2000~5000オングストロームのシリコン酸化膜からなる下地保護膜(図示せず。)を形成した後、下地保護膜の表面にプラズマCVD法により厚さが約300~700オングストロームのアモルファスのシリコン膜からなる半導体膜を形成する。次にアモルファスのシリコン膜からなる半導体膜に対して、レーザアニールまたは固相成長法などの結晶化工程を行い、半導体膜をポリシリコン膜に結晶化する。

【0062】

次に、半導体膜をパターニングして島状の半導体膜とし、その表面に対して、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約600~1500オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜57を形成する。

【0063】

10

20

30

40

50

次に、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターンングし、ゲート電極 21、31、およびゲート電極 31 の延設部分 36 を形成する（ゲート電極形成工程）。この工程では走査線 gate も形成する。

【0064】

この状態で、高濃度のリンイオンを打ち込んで、ゲート電極 21、31 に対して自己整合的にソース・ドレイン領域を形成する。なお、不純物が導入されなかった部分がチャンネル領域となる。

次に、第1の層間絶縁膜 51 を形成した後、各コンタクトホールを形成し、次に、データ線 sig、ドレイン電極 22、共通給電線 com、共通給電線 com の延設部分 39、および中継電極 35 を形成する。その結果、第1の TFT 20、第2の TFT 30、および保持容量 cap が形成される。

10

【0065】

次に、第2の層間絶縁膜 52 を形成し、この層間絶縁膜には、中継電極 35 に相当する部分にコンタクトホール形成する。次に、第2の層間絶縁膜 52 の表面全体に ITO 膜を形成した後、パターンングし、コンタクトホールを介して第2の TFT 30 のソース・ドレイン領域に電氣的に接続する画素電極 41 を画素 7 毎に形成する。

【0066】

次に、第2の層間絶縁膜 52 の表面側に PECVD 法などで無機材料からなる膜（下層側絶縁膜 61 を形成するための無機膜）を形成した後、走査線 gate およびデータ線 sig に沿ってレジスト（上層側絶縁膜 62）を形成する。しかる後に、このレジストをマスクとして無機材料から成る膜にパターンングを施し、下層側絶縁膜 61 を形成する。このようにして下層側絶縁膜 61 をパターンングにより形成する際でも、下層側絶縁膜 61 が薄いので、オーバーエッチングが起こらない。従って、画素電極 41 が損傷することはない。

20

【0067】

このようなエッチング工程を行うと、無機材料からなる膜は走査線 gate およびデータ線 sig に沿って残り、下層側絶縁膜 61 が形成される。このようにして下層側絶縁膜 61 と上層側絶縁膜 62 とからなる2層構造のバンク層 bank が形成される。このときには、データ線 sig に沿って残すレジスト部分は共通給電線 com を覆うように幅広とする。その結果、発光素子 40 の有機半導体膜 43 を形成すべき領域はバンク層 bank に囲まれる。

30

【0068】

次に、バンク層 bank でマトリクス状に区画された領域内にインクジェット法を利用して R、G、B に対応する各有機半導体膜 43 を形成していく。それには、バンク層 bank の内側領域に対してインクジェットヘッドから、有機半導体膜 43 を構成するための液状の材料（前駆体 / 吐出液）を吐出し、それをバンク層 bank の内側領域で定着させて有機半導体膜 43 を形成する。ここで、バンク層 bank の上層側絶縁膜 62 は、レジストやポリイミド膜から構成されているため、撥水性である。これに対して、有機半導体膜 43 の前駆体は親水性の溶媒を用いているため、有機半導体膜 43 の塗布領域はバンク層 bank によって確実に規定され、隣接する画素 7 にはみ出ることがない。それ故、有機半導体膜 43 などを所定領域内だけに形成できる。

40

【0069】

この工程において、インクジェットヘッドから吐出した前駆体は表面張力の影響で約 2 μm ないし約 4 μm の厚さに盛り上がるため、バンク層 bank は約 1 μm ないし約 3 μm の厚さが必要である。この状態では、インクジェットヘッドから吐出した前駆体は上層側絶縁膜 62 に接する状態にあるが、100 ~ 150 の熱処理を施した後は、前駆体から溶媒成分が除去されるので、バンク層 bank の内側に定着した後の有機半導体膜 43 の厚さは約 0.05 μm から約 0.2 μm である。それ故、この状態では有機半導体膜 43 は上層側絶縁膜 62 には接していない。

50

## 【0070】

なお、予めバンク層bankからなる隔壁が1 $\mu$ m以上の高さであれば、バンク層bankが撥水性でなくても、バンク層bankは隔壁として十分に機能する。かかる厚いバンク層bankを形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜43を形成する場合でもその形成領域を規定できる。

## 【0071】

しかる後には、透明基板10の略全面に対向電極opを形成する。このような製造方法によれば、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜43を形成していけるので、フルカラーのアクティブマトリクス型表示装置1を高い生産性で製造できる。

10

## 【0072】

なお、図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これらのTFTは前記の画素7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画素7のTFTと同一の層間に形成されることになる。また、前記第1のTFT20、および第2のTFT30については、双方がN型、双方がP型、一方がN型で他方がP型のいずれでもよいが、このようないずれの組合せであっても周知の方法でTFTを形成していけるので、その説明を省略する。

## [実施の形態2]

図4(A)、(B)、(C)はそれぞれ、本形態のアクティブマトリクス型表示装置における図2のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。なお、本形態と実施の形態1とは基本的な構成が同一なので、共通する部分には同一の符号を図4に付してそれらの詳細な説明を省略する。また、本形態のアクティブマトリクス型表示装置におけるバンク層bankの形成領域は、実施の形態1と同様であるため、同じく図1および図2を参照して説明する。

20

## 【0073】

本形態でも、データ線sigには大きな容量が寄生することを防止するため、図1、図2、図4(A)、(B)、(C)に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。

30

## 【0074】

ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている点では、実施の形態1と同様である。

## 【0075】

本形態では、図4(A)、(B)、(C)からわかるように、有機材料からなる上層側絶縁膜61については、無機材料からなる下層側絶縁膜61より狭い幅をもってこの下層側絶縁膜61の内側領域に積層されている。たとえば、上層側絶縁膜61と画素電極41との重なり部分の幅は1 $\mu$ m~3 $\mu$ mであり、下層側絶縁膜61と上層側絶縁膜62との間には片側1 $\mu$ m~5 $\mu$ mのずれがある。

40

## 【0076】

このため、バンク層bankは、幅の異なる下層側絶縁膜61と上層側絶縁膜61が積層された2段構造になっている。このような2段構造であれば、上層側絶縁膜62は、厚い膜を形成するのが容易なレジストやポリイミド膜から構成されているので、下層側絶縁膜61のみを無機材料から構成すればよい。従って、厚いバンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1の生産性を高めることができる。

## 【0077】

50

また、かかる２段構造であれば、有機半導体膜４１は無機材料からなる下層側絶縁膜６１とは接しているが、上層側絶縁膜６２とは接していない。しかも、上層側絶縁膜６２は下層側絶縁膜６１より内側に形成されているので、その分、有機半導体膜４３と上層側絶縁膜６２とは接しにくい。それ故、有機材料から構成されている上層側絶縁膜６２の影響を受けて有機半導体膜４

１が劣化するのを確実に防止でき、薄膜発光素子４０では発光効率の低下や信頼性の低下が起きない。

#### 【００７８】

その他の構成は実施の形態１と同様である。ここで、いずれの画素もバンク層bankで囲われている。このため、インクジェット法を利用して所定の領域にR、G、Bに対応する各有機半導体膜４３を形成していけるので、フルカラーのアクティブマトリクス型表示装置１を高い生産性で製造できるなど、実施の形態１と同様な効果を奏する。

10

#### 【００７９】

このような構造のバンク層bankを形成するにあたっては、第２の層間絶縁膜５２の表面側にPECV法などで無機材料からなる膜（下層側絶縁膜６１を形成するための無機膜）を形成した後、それを走査線gateおよびデータ線sigに沿って残し、下層側絶縁膜６１を形成した後、このパターンングに用いたレジストを除去し、しかる後に、下層側絶縁膜６１の上層にそれより幅の狭いレジストやポリイミドを上層側絶縁膜６２として形成すればよい。このようにして、下層側絶縁膜６１をパターンングにより形成する際でも、下層側絶縁膜６１が薄いので、オーバーエッチングが起こらない。従って、画素電極４

20

#### [実施の形態３]

本形態のアクティブマトリクス型表示装置１は、バンク層bankを構成する材料が実施の形態２と相違するだけで、その構造は実施の形態２と同様である。従って、共通する部分については同一の符号を付して図示し、それらの説明を省略する。また、実施の形態２と同様、図１、図２、および図４を参照して説明する。

#### 【００８０】

本形態でも、データ線sigには大きな容量が寄生することを防止するため、図１、図２、図４（A）、（B）、（C）に示すように、データ線sigおよび走査線gateに沿って、有機半導体膜４１よりも厚い絶縁膜（バンク層bank/左下がりの１本、または

30

#### 【００８１】

ここで、バンク層bankは、有機半導体膜４１よりも厚く形成されたシリコン窒化膜などの無機材料からなる下層側絶縁膜６１と、この下層側絶縁膜６１上に積層されたシリコン酸化膜などの無機材料からなる上層側絶縁膜６２とから構成されている。このような２層構造であれば、有機半導体膜４３は有機材料と接していないので、有機材料の影響を受けて劣化することがない。それ故、薄膜発光素子４０では、発光効率の低下や信頼性の低下が起きない。

#### 【００８２】

ここで、上層側絶縁膜６１については下層側絶縁膜６１より狭い幅をもってこの下層側絶縁膜６１の内側領域に積層されている。このため、バンク層bankは、幅の異なる下層側絶縁膜６１と上層側絶縁膜６１が積層された２段構造になっている。

40

#### 【００８３】

かかる２段構造のバンク層bankを形成するにあたっては、下層側絶縁膜６１および上層側絶縁膜６２を構成すべき無機材料（シリコン窒化膜およびシリコン酸化膜）を順次形成した後、まず、上層側絶縁膜６２をパターンングする。この際には、下層側絶縁膜６１がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても画素電極４１を損傷することはない。かかるパターンングを終えた後には下層側絶縁膜６１をパターンング形成する。この際には、下層側絶縁膜６１の１層分をエッチングするだけな

50

ので、エッチング制御が容易で、画素電極 4 1 を損傷するほどのオーバーエッチングが起きない。

#### 【0084】

その他の構成は実施の形態 1、2 と同様である。従って、いずれの画素 7 もバンク層 bank で囲まれている。このため、インクジェット法を利用して所定の領域に R、G、B に対応する各有機半導体膜 4 3 を形成していけるので、フルカラーのアクティブマトリクス型表示装置 1 を高い生産性で製造できるなど、実施の形態 1 と同様な効果を奏する。

#### [実施の形態 1、2、3 の変形例]

なお、上記形態では、データ線 sig および走査線 gate に沿ってバンク層 bank を形成してあるため、バンク層 bank で各画素 7 をマトリクス状に区画した構成であったが、データ線 sig に沿ってのみバンク層 bank を形成してもよい。この場合にも、バンク層 bank でストライプ状に区画された領域内にインクジェット法を利用して R、G、B に対応する各有機半導体膜 4 3 をストライプ状に形成できるので、フルカラーのアクティブマトリクス型表示装置 1 を高い生産性で製造できる。

#### 【0085】

また、上記形態では、バンク層 bank が区画した領域の隅部分はいずれも角形になっていたが、そこに丸みをもたせれば、有機半導体膜 4 3 を角のない丸みをもった平面形状に形成できる。このような形状の有機半導体膜 4 3 であれば、角部分の駆動電流が集中することがないので、この部分での耐圧不足などの不具合の発生を防止できる。

#### [実施の形態 4]

本形態のアクティブマトリクス型表示装置 1 は、基本的な構造が実施の形態 1 ないし 3 と同様であるため、同じく図 1 を参照して説明するとともに、共通する部分には同じ符号を付して図示し、それらの説明を省略する。

#### 【0086】

図 5 は、本形態のアクティブマトリクス型表示装置に構成されている画素の 1 つを抜き出して示す平面図、図 6 (A)、(B)、(C) はそれぞれ図 5 の A - A' 断面図、B - B' 断面図、および C - C' 断面図である。

#### 【0087】

本形態では、以下に説明するように、下層側絶縁膜 6 1 と上層側絶縁膜 6 2 とを部分的に重ね、それぞれを異なる機能を発揮させている。すなわち、本形態でも、図 1 に示すように、複数の走査線 gate と、該走査線 gate の延設方向に対して交差する方向に延設された複数のデータ線 sig と、該データ線 sig に並列する複数の共通給電線 com と、データ線 sig と走査線 gate とによってマトリクス状に形成された複数の画素 7 とが構成されている。

#### 【0088】

本形態においては、図 5 および図 6 に示すように、下層側絶縁膜 6 1 (左下がりの 2 本で一組の斜線を付した領域) は、画素電極 4 1 の形成領域のうち導通制御回路 5 0 の形成領域と重なる領域、データ線 sig、共通給電線 com、および走査線 gate を覆うように形成されている。これに対して、上層側絶縁膜 6 2 (左下がりの斜線を広いピッチで付した領域) は、下層側絶縁膜 6 1 の形成領域のうち、データ線 sig に沿う部分のみにストライプ状に形成されている。また、この上層側絶縁膜 6 2 でストライプ状に区画された領域内に有機半導体膜 4 3 が形成されている。

#### 【0089】

このように構成した場合も、有機半導体膜 4 3 をインクジェット法により形成する際には、下層側絶縁膜 6 1 と上層側絶縁膜 6 2 が重なる部分を吐出液のはみ出しを防止するバンク層 bank として利用しながら、有機半導体膜 4 3 をストライプ状に形成できる。そこで、本形態では、下層側絶縁膜 6 1 と上層側絶縁膜 6 2 が重なる部分は、膜厚が 1 μm 以上になるように構成してある。

#### 【0090】

このように構成した場合も、データ線 sig と対向電極 op との間に第 2 の層間絶縁膜 5

10

20

30

40

50

2と厚いバンク層bank(下層側絶縁膜61と上層側絶縁膜62)とが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

#### 【0091】

また、ストライプ状に有機半導体膜43を形成したが、画素電極41の形成領域のうち導通制御回路50の形成領域と重なる領域、および走査線gateは、下層側絶縁膜62で覆われているので、各画素7のうち、画素電極41の平坦部分のみに形成された有機半導体膜43が発光に寄与する。すなわち、画素電極41の平坦部分のみに薄膜発光素子40が形成されていることになる。それ故、有機半導体膜43は一定の膜厚で形成され、表示むらや駆動電流の集中を起こさない。また、表示に寄与しない部分に駆動電流が流れるのを下層側絶縁膜61で防止するので、共通給電線comに無駄な電流が流れることを防止できるという効果もある。

10

#### 【0092】

ここで、下層側絶縁膜61については有機半導体膜41よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料から構成し、上層側絶縁膜62についてはレジストあるいはポリイミド膜などの有機材料から構成すれば、下層側絶縁膜61のみを無機材料から構成すればよいことになる。従って、厚いバンク層bank全体を無機材料で構成する場合と違って、長い時間をかけて無機材料からなる膜をPECVD法などで成膜する必要がない。それ故、アクティブマトリクス型表示装置1を生産性を高めることができる。また、かかる2層構造であれば、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。

20

#### 【0093】

これに対して、下層側絶縁膜61については有機半導体膜41よりも厚く形成されたシリコン窒化膜などの無機材料から構成し、上層側絶縁膜62については、この下層側絶縁膜61上に積層されたシリコン酸化膜などの無機材料から構成した場合には、有機半導体膜43は有機材料と接していないので、有機材料の影響を受けて劣化することがない。それ故、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きない。また、上層側絶縁膜61については狭い幅で下層側絶縁膜61の内側領域に積層してあるので、上層側絶縁膜62をパターニングする際には、下層側絶縁膜61がエッチングストッパーとして機能するなど、実施の形態3と同様な効果を奏する。

30

#### [実施の形態5]

図7は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図8は、それに構成されている画素の1つを抜き出して示す平面図、図9(A)、(B)、(C)はそれぞれ、図8のA-A'断面図、B-B'断面図、およびC-C'断面図である。なお、本形態の基本的な構成は、実施の形態1と共通するので、共通する部分については同一の符号を付して図示し、それらの説明を省略する。

40

#### 【0094】

本形態でも、本形態のアクティブマトリクス型表示装置1でも、データ線sigおよび走査線gateに沿って、有機半導体膜41よりも厚い絶縁膜(バンク層bank/左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域)を設け、このバンク層bankの上層側に対向電極opを形成してある。すなわち、データ線sigと対向電極opとの間に第2の層間絶縁膜52と厚いバンク層bankとが介在しているので、データ線sigに寄生する容量が極めて小さい。それ故、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

#### 【0095】

ここで、バンク層bankは、有機半導体膜41よりも厚く形成されたシリコン酸化膜あ

50

るいはシリコン窒化膜などの無機材料からなる下層側絶縁膜61と、この下層側絶縁膜61上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜62とから構成されている。たとえば、有機半導体膜41、下層側絶縁膜61、および上層側絶縁膜62の膜厚は、それぞれ $0.05\mu\text{m} \sim 0.2\mu\text{m}$ 、 $0.2\mu\text{m} \sim 1.0\mu\text{m}$ 、および $1\mu\text{m} \sim 2\mu\text{m}$ である。従って、有機半導体膜41は無機材料からなる下層側絶縁膜61とは接しているが、有機材料からなる上層側絶縁膜62とは接していない。それ故、有機半導体膜41は、有機材料から構成されている上層側絶縁膜62の影響を受けて劣化することがないので、薄膜発光素子40では、発光効率の低下や信頼性の低下が起きないなど、実施の形態1と同様な効果を奏する。

#### 【0096】

このように構成したアクティブマトリクス型表示装置1において、有機半導体膜41は、バンク層bankで周囲が囲まれている。このため、このままでは、各画素7の対向電極opはバンク層bankを乗り越えて隣接する画素7の対向電極opと接続することになる。しかるに本形態では、バンク層bankには、データ線sigの延設方向で隣り合う画素7の間に相当する部分に下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off（第1の途切れ部分）が形成されている。また、バンク層bankには、走査線gateの延設方向で隣り合う画素7の間に相当する部分にも下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off（第1の途切れ部分）が形成されている。さらに、バンク層bankには、データ線sigおよび走査線gateの各延設方向の端部のそれぞれに下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off（第1の途切れ部分）が形成されている。

#### 【0097】

このような途切れ部分offでは厚いバンク層bankがないので、バンク層bankに起因する大きな段差のない平坦部分であり、この部分に形成されている対向電極opは断線することがない。従って、各画素7の対向電極7は、バンク層bankに起因する段差のない平坦部分を介して確実に接続していることになる。それ故、画素7の周りに厚い絶縁膜（バンク層bank）を形成して寄生容量などを抑えても、この厚い絶縁膜（バンク層bank）の上層に形成する対向電極opに断線が発生しない。

#### 【0098】

また、透明基板10の周辺領域（表示部11の外側領域）において、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bank（形成領域に斜線を付してある。）によって覆われている。このため、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになる。それ故、駆動回路3、4に容量が寄生することを防止できるため、駆動回路3、4の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

#### 【0099】

しかも、走査側駆動回路4およびデータ側駆動回路3の上層側に形成されたバンク層bankは、走査側駆動回路4の形成領域とデータ側駆動回路3の形成領域との間に相当する位置に下層側絶縁膜61および上層側絶縁膜62の双方が途切れた途切れ部分off（第2の途切れ部分）が形成されている。このため、表示部11の側の対向電極opと基板外周側の対向電極opとは、バンク層bankの途切れ部分offを介して接続し、この途切れ部分offもバンク層bankに起因する段差のない平坦部分である。従って、この途切れ部分offに形成されている対向電極opは断線することがないので、表示部11の側の対向電極opと基板外周側の対向電極opとは、バンク層bankの途切れ部分offを介して確実に接続し、基板外周側の対向電極opに配線接続されている端子12と表示部11の対向電極opとは確実に接続している。

#### 【0100】

さらに、本形態では、画素電極41の形成領域のうち、導通制御回路50の中継電極35と重なる領域にもバンク層bankが形成されているため、無駄な無効電流が流れること

10

20

30

40

50

を防止できる。それ故、共通給電線 *com* の幅はその分、狭くてよい。

【0101】

このような構成のアクティブマトリクス型表示装置 1 を製造する際にも、実施の形態 1 と同様、第 2 の層間絶縁膜 5 2 の表面側に、走査線 *gate* およびデータ線 *sig* に沿ってバンク層 *bank* を形成する。このとき、バンク層 *bank* の所定部分には途切れ部分 *off* を形成しておく。また、データ線 *sig* に沿って形成するバンク層 *bank* は共通給電線 *com* を覆うように幅広とする。その結果、薄膜発光素子 4 0 の有機半導体膜 4 3 を形成すべき領域はバンク層 *bank* に囲まれる。

【0102】

次に、バンク層 *bank* でマトリクス状に区画された領域内にインクジェット法を利用して R、G、B に対応する各有機半導体膜 4 3 を形成していく。それには、バンク層 *bank* の内側領域に対してインクジェットヘッドから、有機半導体膜 4 3 を構成するための液状の材料（前駆体）を吐出し、それをバンク層 *bank* の内側領域で定着させて有機半導体膜 4 3 を形成する。ここで、バンク層 *bank* の上層側絶縁膜 6 2 は、レジストやポリイミド膜から構成されているため、撥水性である。これに対して、有機半導体膜 4 3 の前駆体は親水性の溶媒を用いているため、有機半導体膜 4 3 の塗布領域はバンク層 *bank* によって確実に規定され、隣接する画素 7 にはみ出ることがない。また、有機半導体膜 4 3 の形成領域を区画するバンク層 *bank* に途切れ部分 *off* があつたとしても、かかる途切れ部分 *off* は狭いので、有機半導体膜 4 3 の塗布領域はバンク層 *bank* によって確実に規定され、隣接する画素 7 にはみ出ることがない。それ故、有機半導体膜 4 3 など

【0103】

なお、インクジェットヘッドから吐出した前駆体は表面張力の影響で約 2  $\mu\text{m}$  ないし約 4  $\mu\text{m}$  の厚さに盛り上がるため、バンク層 *bank* は約 1  $\mu\text{m}$  ないし約 3  $\mu\text{m}$  の厚さが必要である。この状態では、インクジェットヘッドから吐出した前駆体は上層側絶縁膜 6 2 に接する状態にあるが、100 ~ 150 の熱処理を施した後は、前駆体から溶媒成分が除去されるので、バンク層 *bank* の内側に定着した後の有機半導体膜 4 3 の厚さは約 0.05  $\mu\text{m}$  から約 0.2  $\mu\text{m}$  である。それ故、この状態では有機半導体膜 4 3 は上層側絶縁膜 6 2 には接していない。

【0104】

なお、予めバンク層 *bank* からなる隔壁が 1  $\mu\text{m}$  以上の高さであれば、バンク層 *bank* が撥水性でなくても、バンク層 *bank* は隔壁として十分に機能する。従って、かかる厚いバンク層 *bank* を形成しておけば、インクジェット法に代えて、塗布法で有機半導体膜 4 3 を形成する場合でもその形成領域を規定できる。

[実施の形態 5 の変形例 1]

図 10 は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図 11 は、それに構成されている画素の 1 つを抜き出して示す平面図、図 12 (A)、(B)、(C) はそれぞれ図 11 の A - A' 断面図、B - B' 断面図、および C - C' 断面図である。なお、本形態と実施の形態 1 とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。

【0105】

図 10、図 11、および図 12 (A)、(B)、(C) に示すように、本形態のアクティブマトリクス型表示装置 1 でも、データ線 *sig* および走査線 *gate* に沿って、有機半導体膜 4 1 よりも厚い絶縁膜（バンク層 *bank* / 左下がりの 1 本の斜線、または 2 本で一組の斜線を広いピッチで付した領域）を設け、このバンク層 *bank* の上層側に対向電極 *op* を形成してある。すなわち、データ線 *sig* と対向電極 *op* との間に第 2 の層間絶縁膜 5 2 と厚いバンク層 *bank* とが介在しているので、データ線 *sig* に寄生する容量が極めて小さい。

【0106】

それ故、駆動回路 3、4 の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図

10

20

30

40

50

ることができる。ここで、バンク層 *bank* は、有機半導体膜 41 よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜 61 と、この下層側絶縁膜 61 上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜 62 とから構成されている。従って、有機半導体膜 41 は無機材料からなる下層側絶縁膜 61 とは接しているが、有機材料からなる上層側絶縁膜 62 とは接していない。それ故、有機半導体膜 41 は、有機材料から構成されている上層側絶縁膜 62 の影響を受けて劣化することがないので、薄膜発光素子 40 では、発光効率の低下や信頼性の低下が起きないなど、実施の形態 1 と同様な効果を奏する。

#### 【0107】

また、本形態では、データ線 *sig* および走査線 *gate* に沿ってバンク層 *bank* を形成してあるため、いずれの画素 7 もバンク層 *bank* で囲まれている。このため、インクジェット法を利用して所定の領域に R、G、B に対応する各有機半導体膜 43 を形成していけるので、フルカラーのアクティブマトリクス型表示装置 1 を高い生産性で製造できる。

10

#### 【0108】

しかも、バンク層 *bank* には、走査線 *gate* の延設方向で隣り合う画素 7 の間に相当する部分に途切れ部分 *off* (第 1 の途切れ部分) が形成されている。また、バンク層 *bank* には、データ線 *sig* および走査線 *gate* の各延設方向の端部のそれぞれにも途切れ部分 *off* (第 1 の途切れ部分) が形成されている。さらに、走査側駆動回路 4 およびデータ側駆動回路 3 の上層側に形成されたバンク層 *bank* は、走査側駆動回路 4 の形成領域とデータ側駆動回路 3 の形成領域との間に相当する位置に途切れ部分 *off* (第 2 の途切れ部分) が形成されている。従って、対向電極 *op* は、バンク層 *bank* に起因する段差のない平坦部分 (途切れ部分 *off*) を介して確実に接続し、断線することがない。

20

#### [ 実施の形態 5 の変形例 2 ]

図 13 は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図 14 は、それに構成されている画素の 1 つを抜き出して示す平面図、図 15 (A)、(B)、(C) はそれぞれ図 14 の A - A' 断面図、B - B' 断面図、および C - C' 断面図である。なお、本形態と実施の形態 1 とは基本的な構成が同一なので、共通する部分には同一の符号を各図に

30

付してそれらの詳細な説明を省略する。

#### 【0109】

図 13、図 14、および図 15 (A)、(B)、(C) に示すように、本形態のアクティブマトリクス型表示装置 1 でも、データ線 *sig* および走査線 *gate* に沿って、有機半導体膜 41 よりも厚い絶縁膜 (バンク層 *bank* / 左下がりの 1 本の斜線、または 2 本で一組の斜線を広いピッチで付した領域) を設け、このバンク層 *bank* の上層側に対向電極 *op* を形成してある。すなわち、データ線 *sig* と対向電極 *op* との間に第 2 の層間絶縁膜 52 と厚いバンク層 *bank* とが介在しているので、データ線 *sig* に寄生する容量が極めて小さい。それ故、駆動回路 3、4 の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

40

#### 【0110】

ここで、バンク層 *bank* は、有機半導体膜 41 よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜 61 と、この下層側絶縁膜 61 上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜 62 とから構成されている。従って、有機半導体膜 41 は無機材料からなる下層側絶縁膜 61 とは接しているが、有機材料からなる上層側絶縁膜 62 とは接していない。それ故、有機半導体膜 41 は、有機材料から構成されている上層側絶縁膜 62 の影響を受けて劣化することがないので、薄膜発光素子 40 では、発光効率の低下や信頼性の低下が起きないなど、実施の形態 1 と同様な効果を奏する。

#### 【0111】

50

また、本形態では、データ線 *sig* および走査線 *gate* に沿ってバンク層 *bank* を形成してあるため、いずれの画素 7 もバンク層 *bank* で囲まれている。このため、インクジェット法を利用して所定の領域に R、G、B に対応する各有機半導体膜 43 を形成していけるので、フルカラーのアクティブマトリクス型表示装置 1 を高い生産性で製造できる。

#### 【0112】

しかも、バンク層 *bank* には、データ線 *sig* の延設方向で隣り合う画素 7 の間に相当する部分に途切れ部分 *off* (第1の途切れ部分) が形成されている。また、バンク層 *bank* には、データ線 *sig* および走査線 *gate* の各延設方向の端部のそれぞれにも途切れ部分 *off* (第1の途切れ部分) が形成されている。

10

#### 【0113】

さらに、走査側駆動回路 4 およびデータ側駆動回路 3 の上層側に形成されたバンク層 *bank* は、走査側駆動回路 4 の形成領域とデータ側駆動回路 3 の形成領域との間に相当する位置に途切れ部分 *off* (第2の途切れ部分) が形成されている。従って、対向電極 *op* は、バンク層 *bank* に起因する段差のない平坦部分 (途切れ部分 *off*) を介して確実に接続し、断線することがない。

#### [実施の形態5の変形例3]

図16は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図17は、それに構成されている画素の1つを抜き出して示す平面図、図18(A)、(B)、(C)はそれぞれ図17のA-A'断面図、B-B'断面図、およびC-C'断面図である。なお、本形態と実施の形態1、5とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。

20

#### 【0114】

図16、図17、および図18(A)、(B)、(C)に示すように、本形態のアクティブマトリクス型表示装置1でも、データ線 *sig* および走査線 *gate* に沿って、有機半導体膜 41 よりも厚い絶縁膜 (バンク層 *bank* / 左下がりの1本の斜線、または2本で一組の斜線を広いピッチで付した領域) を設け、このバンク層 *bank* の上層側に対向電極 *op* を形成してある。すなわち、データ線 *sig* と対向電極 *op* との間に第2の層間絶縁膜 52 と厚いバンク層 *bank* とが介在しているので、データ線 *sig* に寄生する容量が極めて小さい。

30

#### 【0115】

それ故、駆動回路 3、4 の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

#### 【0116】

ここで、バンク層 *bank* は、有機半導体膜 41 よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜 61 と、この下層側絶縁膜 61 上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜 62 とから構成されている。

#### 【0117】

また、本形態では、データ線 *sig* および走査線 *gate* に沿ってバンク層 *bank* を形成してあるため、いずれの画素 7 もバンク層 *bank* で囲まれている。このため、インクジェット法を利用して所定の領域に R、G、B に対応する各有機半導体膜 43 を形成していけるので、フルカラーのアクティブマトリクス型表示装置 1 を高い生産性で製造できる。

40

#### 【0118】

しかも、バンク層 *bank* には、データ線 *sig* の延設方向で隣り合う画素 7 の間に相当する部分に途切れ部分 *off* (第1の途切れ部分) が形成されている。また、バンク層 *bank* には、データ線 *sig* および走査線 *gate* の各延設方向の端部のそれぞれにも途切れ部分 *off* (第1の途切れ部分) が形成されている。さらに、走査側駆動回路 4 およ

50

びデータ側駆動回路 3 の上層側に形成されたバンク層 *bank* は、走査側駆動回路 4 の形成領域とデータ側駆動回路 3 の形成領域との間に相当する位置に途切れ部分 *off* (第 2 の途切れ部分) が形成されている。

【0119】

但し、本形態において、途切れ部分 *off* では、バンク層 *bank* を形成するのに用いた下層側絶縁膜 61 (2 本で一組の斜線を付した領域) および上層側絶縁膜 62 (左下がりの 1 本の斜線を付した領域) のうち、上層側絶縁膜 62 のみが途切れており、途切れ部分 *off* であってもそこには下層側絶縁膜 61 は形成されている。

【0120】

このように構成した場合も、途切れ部分 *off* には薄い下層側絶縁膜 61 があるだけで、厚い上層側絶縁膜 62 がないので、対向電極 *op* は、途切れ部分 *off* を介して確実に接続し、断線することがない。

10

【0121】

なお、上記形態では、第 1 の途切れ部分および第 2 の途切れ部分の双方において下層側絶縁膜 61 が形成されている構成であったが、本発明はこれに限定されるものではなく、第 1 の途切れ部分および第 2 の途切れ部分のいずれか一方のみに下層側絶縁膜 61 が形成されている構成であってもよい。また、本形態のように途切れ部分に下層側絶縁膜 61 が形成されている構成は、その他の実施の形態で説明したパターンのバンク層 *bank* に適用してもよい。

[実施の形態 6]

20

図 19 は、アクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。図 20 は、それに構成されている画素の 1 つを抜き出して示す平面図、図 21 (A)、(B)、(C) はそれぞれ図 20 の A - A' 断面図、B - B' 断面図、および C - C' 断面図である。なお、本形態と実施の形態 1 とは基本的な構成が同一なので、共通する部分には同一の符号を各図に付してそれらの詳細な説明を省略する。

【0122】

図 19、図 20、および図 21 (A)、(B)、(C) に示すように、本形態のアクティブマトリクス型表示装置 1 では、データ線 *sig* に沿って、有機半導体膜 41 よりも厚い絶縁膜 (バンク層 *bank* / 左下がりの 1 本の斜線、または 2 本で一組の斜線を広いピッチで付した領域) を設け、このバンク層 *bank* の上層側に対向電極 *op* を形成してある。すなわち、データ線 *sig* と対向電極 *op* との間に第 2 の層間絶縁膜 52 と厚いバンク層 *bank* とが介在しているので、データ線 *sig* に寄生する容量が極めて小さい。それ故、駆動回路 3、4 の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

30

【0123】

ここで、バンク層 *bank* は、有機半導体膜 41 よりも厚く形成されたシリコン酸化膜あるいはシリコン窒化膜などの無機材料からなる下層側絶縁膜 61 と、この下層側絶縁膜 61 上に積層されたレジストあるいはポリイミド膜などの有機材料からなる上層側絶縁膜 62 とから構成されている。従って、有機半導体膜 41 は無機材料からなる下層側絶縁膜 61 とは接しているが、有機材料からなる上層側絶縁膜 62 とは接していない。それ故、有機半導体膜 41 は、有機材料から構成されている上層側絶縁膜 62 の影響を受けて劣化することがないので、薄膜発光素子 40 では、発光効率の低下や信頼性の低下が起きないなど、実施の形態 1 と同様な効果を奏する。

40

【0124】

また、本形態では、データ線 *sig* に沿ってバンク層 *bank* を形成してあるため、バンク層 *bank* でストライプ状に区画された領域内にインクジェット法を利用して R、G、B に対応する各有機半導体膜 43 をストライプ状に形成していけるので、フルカラーのアクティブマトリクス型表示装置 1 を高い生産性で製造できる。

【0125】

しかも、バンク層 *bank* には、データ線 *sig* の延設方向の端部に、下層側絶縁膜 61

50

および上層側絶縁膜 62 の双方が途切れた途切れ部分 o f f (第 1 の途切れ部分) が形成されている。従って、各画素 7 の対向電極 o p は、走査線 g a t e の延設方向では、隣接する画素 7 の対向電極 o p に対して厚いバンク層 b a n k を乗り越えて接続している。それでも、データ線 s i g の延設方向を辿っていくと、各画素 7 の対向電極 o p は、データ線 s i g の端部で途切れ部分 o f f (バンク層 b a n k に起因する段差のない平坦部分) を介して、走査線 g a t e の延設方向で隣接する画素 7 の列と接続している。それ故、各画素 7 の対向電極 o p は、バンク層 b a n k に起因する段差のない平坦部分を介して他の画素 7 の対向電極 o p に接続しているといえ、いずれの画素 7 の対向電極 o p も断線状態になることはない。

【 0 1 2 6 】

また、透明基板 10 の周辺領域 (表示部 11 の外側領域) において、データ側駆動回路 3 および走査側駆動回路 4 はいずれも、バンク層 b a n k によって覆われている。このため、これらの駆動回路の形成領域に対して対向電極 o p が重なる状態にあっても、駆動回路の配線層と対向電極 o p との間にバンク層 b a n k が介在することになる。それ故、駆動回路 3、4 に容量が寄生することを防止できるため、駆動回路 3、4 の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

【 0 1 2 7 】

さらに、走査側駆動回路 4 およびデータ側駆動回路 3 の上層側に形成されたバンク層 b a n k は、走査側駆動回路 4 の形成領域とデータ側駆動回路 3 の形成領域との間に相当する位置に途切れ部分 o f f (第 2 の途切れ部分) が形成されている。従って、対向電極 o p は、バンク層 b a n k に起因する段差のない平坦部分 (途切れ部分 o f f ) を介して確実に接続し、断線することがない。

[ その他の実施の形態 ]

なお、実施の形態 5 の変形例 3 で説明したように、バンク層 b a n k の途切れ部分 o f f では上層側絶縁膜 62 のみが途切れているという構成は、実施の形態 6 に適用してもよい。

【 0 1 2 8 】

また、実施の形態 5、6 で説明したように、バンク層 b a n k に対して途切れ部分 o f f を形成することにより対向電極 o p の断線を防ぐという発明は、実施の形態 3 で説明した無機材料からなるバンク層 b a n k を用いた場合に適用することもできる。

( 発明の利用可能性 )

以上説明したように、本発明に係るアクティブマトリクス型表示装置では、有機半導体膜の形成領域を囲むように絶縁膜を形成するのに、この絶縁膜を有機半導体膜よりも厚い無機材料からなる下層側絶縁膜と、その上に積層された有機材料からなる上層側絶縁膜とから構成する。従って、本発明によれば、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。

このため、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、本発明では、薄膜発光素子の有機半導体膜と接する下層側絶縁膜のみを無機材料から構成し、その上層側には、厚い膜を容易に形成できるレジストなどの有機材料から構成した上層側絶縁膜を積層しているため、生産性が高い。しかも、上層側絶縁膜は有機半導体膜と接しておらず、有機半導体膜と接するのは無機材料から構成した下層側絶縁膜なので、有機半導体膜は上層側絶縁膜の影響を受けて劣化することがない。それ故、薄膜発光素子は発光効率の低下や信頼性の低下などを起こさない。

【 0 1 2 9 】

ここで、上層側絶縁膜を下層側絶縁膜より狭い幅をもってこの下層側絶縁膜の内側領域に積層した場合には、有機材料から構成された上層側絶縁膜は、有機半導体膜により接しにくくなるので、有機半導体膜の劣化をより確実に防止できる。

【 0 1 3 0 】

本発明の別の形態では、有機半導体膜の形成領域を囲むように絶縁膜を形成するのに、無機材料からなる下層側絶縁膜と、この下層側絶縁膜より狭い幅をもってこの下層側絶縁膜

10

20

30

40

50

の内側領域に積層された無機材料からなる上層側絶縁膜とから構成する。従って、本発明でも、データ線と対向電極との間に厚い絶縁膜を介在させたので、データ線に容量が寄生することを防止できる。このため、データ側駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。また、下層側絶縁膜および上層側絶縁膜を構成すべき無機材料からなる膜を形成した後、上層側絶縁膜をパターンニングする際には、下層側絶縁膜がエッチングストッパーとして機能するので、多少のオーバーエッチングがあっても画素電極を損傷することはない。かかるパターンニングを終えた後に下層側絶縁膜をパターンニング形成する際には、下層側絶縁膜の1層分をエッチングするだけなので、エッチング制御が容易で、画素電極を損傷するほどのオーバーエッチングが起きない。

10

【図面の簡単な説明】

【図1】本発明の実施の形態1に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。

【図2】図1に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

【図3】図3(A)、図3(B)、図3(C)はそれぞれ、図2のA-A'断面図、B-B'断面図、およびC-C'断面図である。

【図4】図4(A)、図4(B)、図4(C)はそれぞれ、本発明の実施の形態2、3に係るアクティブマトリクス型表示装置の図2のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

20

【図5】本発明の実施の形態4に係るアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

【図6】図6(A)、(B)、(C)はそれぞれ、図5のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

【図7】本発明の実施の形態5に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。

【図8】図7に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

【図9】図9(A)、図9(B)、図9(C)はそれぞれ、図8のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

30

【図10】本発明の実施の形態5の変形例1に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。

【図11】図10に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

【図12】図12(A)、図12(B)、図12(C)はそれぞれ、図11のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

【図13】本発明の実施の形態5の変形例2に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。

【図14】図13に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

40

【図15】図15(A)、図15(B)、図15(C)はそれぞれ、図14のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

【図16】本発明の実施の形態5の変形例3に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。

【図17】図16に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

【図18】図18(A)、図18(B)、図18(C)はそれぞれ、図17のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

【図19】本発明の実施の形態6に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。

50

【図20】図19に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

【図21】図21(A)、図21(B)、図21(C)はそれぞれ、図20のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

【図22】従来および本発明の比較例に係るアクティブマトリクス型表示装置の全体のレイアウトを模式的に示すブロック図である。

【図23】図22に示すアクティブマトリクス型表示装置に構成されている画素の1つを抜き出して示す平面図である。

【図24】図24(A)、図24(B)、図24(C)はそれぞれ、図23のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

10

【図25】図25(A)、図25(B)、図25(C)はそれぞれ、比較例に係るアクティブマトリクス型表示装置における図23のA-A'線、B-B'線、およびC-C'線に相当する位置での断面図である。

#### 【符号の説明】

1 ... アクティブマトリクス型表示装置

2 ... 表示部

3 ... データ側駆動回路

4 ... 走査側駆動回路

7 ... 画素

10 ... 透明基板

12 ... 端子

20 ... 第1のTFT

21 ... 第1のTFTのゲート電極

30 ... 第2のTFT

31 ... 第2のTFTのゲート電極

40 ... 発光素子

41 ... 画素電極

43 ... 有機半導体

61 ... 下層側絶縁膜

62 ... 上層側絶縁膜

bank ... バンク層 (絶縁膜)

cap ... 保持容量

com ... 共通給電線

gate ... 走査線

op ... 対向電極


off ... バンク層の途切れ部分

sig ... データ線


20

30


【 図 1 】




【 図 2 】



【 図 3 】




【 図 4 】







【 図 9 】




【 図 1 0 】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】



【 図 1 5 】




【 図 1 6 】







【 図 2 1 】




【 図 2 2 】




【 図 2 3 】



【 図 2 4 】



【 図 2 5 】



## フロントページの続き

(51) Int.Cl.<sup>7</sup>

F I

テーマコード(参考)

H 0 5 B 33/22

Z

H 0 5 B 33/26

Z

F ターム(参考) 5C094 AA09 AA13 AA22 AA31 AA42 AA43 AA48 AA53 BA03 BA27  
CA19 DA09 DA13 DA15 DB01 DB03 DB04 EA04 EA05 EA07  
EB02 FA01 FA02 FB01 FB19 FB20 GB10