



(19) 中華民國智慧財產局

(12) 發明說明書公開本

(11) 公開編號：TW 202310085 A

(43) 公開日：中華民國 112 (2023) 年 03 月 01 日

(21) 申請案號：111100883

(22) 申請日：中華民國 111 (2022) 年 01 月 10 日

(51) Int. Cl. : H01L21/56 (2006.01)

H01L23/28 (2006.01)

H01L23/31 (2006.01)

(30) 優先權：2021/08/30 美國

17/460,347

(71) 申請人：台灣積體電路製造股份有限公司 (中華民國) TAIWAN SEMICONDUCTOR  
MANUFACTURING COMPANY, LTD. (TW)

新竹市力行六路八號

(72) 發明人：林威宏 LIN, WEI-HUNG (TW)；黃暉閔 HUANG, HUI-MIN (TW)；薛長榮 HSUEH,  
CHANG-JUNG (TW)；江琬瑜 CHIANG, WAN-YU (TW)；鄭明達 CHENG, MING-  
DA (TW)；李明機 LII, MIRNG-JI (TW)

(74) 代理人：卓俊傑

申請實體審查：有 申請專利範圍項數：20 項 圖式數：11 共 46 頁

(54) 名稱


封裝結構及其形成方法

(57) 摘要

提供一種封裝結構及其形成方法。該方法包括：提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，使得經切割的第二封裝體形成為大於或等於 5 的角的多邊形結構。

Provided are a package structure and a method of forming the same. The method includes providing a first package having a plurality of first dies and a plurality of second dies therein; performing a first sawing process to cut the first package into a plurality of second packages, wherein one of the plurality of second packages comprises three first dies and one second die; and performing a second sawing process to remove the second die of the one of the plurality of second packages, so that a cut second package is formed into a polygonal structure with the number of nodes greater than or equal to 5.

指定代表圖：



【圖8】

符號簡單說明：

14:封裝體

16:拐角

16r:曲率半徑

110:第一晶粒

130:包封體

160:凹口

214:第一切割面

224:第二切割面

CP3:第三切割路徑

S1:第一表面

S2:第二表面

S3:彎曲表面

X、Y:方向

## 【發明摘要】

【中文發明名稱】封裝結構及其形成方法

【英文發明名稱】 PACKAGE STRUCTURE AND METHOD OF FORMING THE SAME

【中文】提供一種封裝結構及其形成方法。該方法包括：提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，使得經切割的第二封裝體形成為大於或等於5的角的多邊形結構。

【英文】 Provided are a package structure and a method of forming the same. The method includes providing a first package having a plurality of first dies and a plurality of second dies therein; performing a first sawing process to cut the first package into a plurality of second packages, wherein one of the plurality of second packages comprises three first dies and one second die; and performing a second sawing process to remove the second die of the one of the plurality of second packages, so that a cut second package is formed into a polygonal structure with the number of nodes greater than or equal to 5.

【指定代表圖】圖8。

【代表圖之符號簡單說明】

14：封裝體

16：拐角

16r：曲率半徑

110：第一晶粒

130：包封體

160：凹口

214：第一切割面

224：第二切割面

CP3：第三切割路徑

S1：第一表面

S2：第二表面

S3：彎曲表面

X、Y：方向

【特徵化學式】

無

## 【發明說明書】

【中文發明名稱】封裝結構及其形成方法

【英文發明名稱】 PACKAGE STRUCTURE AND METHOD OF FORMING THE SAME

【技術領域】

【0001】

【先前技術】

【0002】 由於各種電子組件（例如，電晶體、二極體、電阻器、電容器等）的積集密度持續提高，半導體工業已經歷快速成長。積集密度的這種提高大多歸因於最小特徵尺寸（minimum feature size）的一再減小，這使得更多組件能夠整合在一定的面積中。與先前的封裝體相比，這些較小的電子組件也需要利用較小面積的較小的封裝體。半導體組件的一些較小類型包括四面扁平封裝體（quad flat packages，QFPs）、針格陣列（pin grid array，PGA）封裝體、球格陣列（ball grid array，BGA）封裝體、覆晶技術（flip chip，FC）、三維積體電路（three dimensional integrated circuit，3DIC）、晶圓級封裝體（wafer level package，WLP）以及疊層封裝體（package on package，PoP）元件等。

【發明內容】

【0003】

【0004】

【0005】

### 【圖式簡單說明】

【0006】 結合附圖閱讀以下詳細說明，會最好地理解本發明的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖 1 至圖 4 是根據一些實施例的形成封裝結構的方法的剖視圖。

圖 5A 至圖 7A 是根據一些實施例的形成封裝結構的方法的剖視圖。

圖 5B 至圖 7B 分別是圖 5A 至圖 7A 的上視圖。

圖 8 是根據一些實施例的封裝結構的上視圖。

圖 9A 至圖 9E 是根據各種實施例沿著圖 8 的橫截面 I-I 的剖視圖。

圖 10 是根據一些實施例的封裝結構的剖視圖。

圖 11 是根據一些替代實施例的封裝結構的上視圖。

### 【實施方式】

【0007】 以下揭露內容提供用於實施所提供的目標的不同特徵的

許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，在以下描述中，在第二特徵上方或在第二特徵上形成第一特徵可包括第一特徵與第二特徵形成為直接接觸的實施例，且也可包括第一特徵與第二特徵之間可形成有額外特徵，使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複使用元件符號及/或字母。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。

**【0008】** 此外，為易於說明，本文中可能使用例如「在...下方 (beneath)」、「在...下面 (below)」、「下部的 (lower)」、「上方 (above)」、「上部的 (upper)」等空間相對術語來闡述圖中所示的一個元件或特徵與另一（些）元件或特徵的關係。所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉 90 度或在其他定向），而本文所用的空間相對術語相應地作出解釋。

**【0009】** 還可包括其他特徵及製程。舉例來說，可包括測試結構以說明進行三維（3D）封裝體或三維積體電路裝置的驗證測試。測試結構可包括例如形成於重佈線層中或基底上的測試墊，所述測試墊使得能夠測試 3D 封裝體或 3DIC、使用探針（probe）及/或探針卡（probe card）等。可對中間結構及最終結構執行驗證測試。另外，本文中所公開的結構及方法可接合包括對已知良好晶

粒 (known good dies) 的中間驗證的測試方法一起使用，以提高良率 (yield) 及降低成本。

【0010】 圖 1 至圖 4 是根據一些實施例的形成封裝結構的方法的剖視圖。圖 5A 至圖 7A 是根據一些實施例的形成封裝結構的方法的剖視圖。圖 5B 至圖 7B 分別是圖 5A 至圖 7A 的上視圖。圖 8 是根據一些實施例的封裝結構的上視圖。

【0011】 參照圖 1，提供了載體 100。在一些實施例中，載體 100 可由例如矽、聚合物、聚合物複合材料、金屬箔、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹、膠帶或是用於結構支撐的其他合適材料所製成。在本實施例中，載體 100 為玻璃基底。

【0012】 將剝離層 102 沉積或層壓在載體 100 上。在一些實施例中，將剝離層 102 形成在載體 100 的上方，剝離層 102 可用以當作釋放層以利於後續的載體剝離製程。分離層 102 可以是感光性材料且可在後續的載體剝離製程中通過例如將紫外 (UV) 光照射在載體 100 上而輕易地從載體 100 剝離。舉例來說，剝離層 102 可以是光熱轉換 (light-to-heat-conversion, LTHC) 膜，其由明尼蘇達州聖保羅的 3M 公司所製成。在一些替代實施例中，剝離層 102 可被省略。

【0013】 將黏著層 104 形成在剝離層 102 上，且剝離層 102 夾置在黏著層 104 與載體 100 之間。在一些實施例中，黏著層 104 可以是晶粒貼合膜 (DAF) 等。DAF 的材料可包括酚醛基材料或環氧基材料。



【0014】 參照圖 2，拾取多個第一晶粒 110 與多個第二晶粒 120 並放置在載體 100 上。在一些實施例中，第一晶粒 110 與第二晶粒 120 通過黏著層 104 貼附到載體 100（例如，通過剝離層 102）。在一些實施例中，第一晶粒 110 不同於第二晶粒 120。舉例來說，第一晶粒 110 是功能性晶粒，而第二晶粒 120 是虛擬晶粒（或非功能性晶粒）。於此，虛擬晶粒 120 可不包括主動及/或被動元件且可以不向封裝結構提供附加的電氣功能。

【0015】 在一些實施例中，第一晶粒 110 包括系統晶片（system on a chip/system on chips，SoC），所述系統晶片包括若干個不同的積體電路（即，IC）或處理器以及記憶體及輸入/輸出（input-output，I/O）介面。積體電路中的每一者將電腦或其他電子系統的各種元件整合到一個半導體晶片中。所述各種元件包含數位功能、類比功能、混合信號功能，且經常包含射頻功能。此外，SoC 將處理器（或控制器）與例如圖形處理單元（graphics processing unit，GPU）、無線網路（wireless fidelity，Wi-Fi）模組或協同處理器等先進週邊設備進行整合。在 SoC 的架構中，邏輯元件與記憶體元件二者均是在同一矽晶圓中製作。多核心處理器（multi-core processor）被用於高效率計算或移動元件，且多核心處理器包括大量記憶體，例如數個吉位元組（gigabyte）。在一些替代性實施例中，第一晶粒 110 可為應用專用積體電路（application-specific integrated circuit，ASIC）晶粒。

【0016】 如圖 2 所示，第一晶粒 110 可具有彼此相對的前側（或

主動表面) 110a 及背面 (或非主動表面) 110b。第一晶粒 110 的背面 110b 朝向載體 100，而第一晶粒 110 的前側 110a 朝上並背離載體 100。具體來說，第一晶粒 110 中的一者可包括基底 112、多個接點 114 以及鈍化層 116。

**【0017】** 在一些實施例中，基底 112 可以由矽或其他半導體材料製成。舉例來說，基底 112 可以是矽基底。替代地或附加地，基底 112 可包括其他元素半導體材料，例如鍺。在一些實施例中，基底 112 可由化合物半導體製成，例如碳化矽、砷化鎵、砷化銮或磷化銮。在一些實施例中，基底 112 由合金半導體製成，例如矽鍺、碳化矽鍺、磷化砷鎵或磷化鎵銮。此外，基底 112 可以是絕緣體上半導體，例如絕緣體上矽 (SOI) 或藍寶石上矽。

**【0018】** 接點 114 形成在基底 112 上且電連接到基底 112 中及/或基底 112 上的半導體元件 (未示出)。在一些實施例中，接點 114 可包括焊料凸塊、金凸塊、銅凸塊、銅柱等。術語「銅柱」是指銅突起、銅通孔、厚銅焊墊及/或含銅突起。在整個說明書中，術語「銅」旨在包括實質上純的元素銅、含有不可避免的雜質的銅以及含有少量元素 (例如鈮、銮、錫、鋅、錳、鉻、鈦、鍺、鋇、鉑、鎂、鋁或銨等) 的銅合金。接點 114 通過物理氣相沉積 (PVD) 或電鍍形成。在一些替代實施例中，接點 114 可包括連接焊墊，例如鋁焊墊。

**【0019】** 另外，內連結構 (未示出) 可形成在基底 112 與接點 114 之間。內連結構可以將基底 112 中及/或基底 112 上的半導體元件

互連，以形成積體電路。內連結構可通過例如介電層中的金屬化圖案形成。金屬化圖案包括形成在一或多個低介電常數（low-k）介電層中的金屬線與通孔。

【0020】 鈍化層 116 形成為橫向環繞接點 114。在一些實施例中，鈍化層 116 包括氧化矽、氮化矽、苯並環丁烯（benzocyclobutene，BCB）聚合物、聚醯亞胺（polyimide）、聚苯並噁唑（polybenzoxazole，PBO）或其組合且通過例如旋塗、CVD 等合適的製程形成。在一實施例中，鈍化層 116 可以是單層結構、雙層結構或多層結構。

【0021】 如圖 2 所示，第二晶粒 120 可具有彼此相對的前側（或主動表面）120a 和背面（或非主動表面）120b。第二晶粒 120 的背面 120b 朝向載體 100，而第二晶粒 120 的前側 120a 朝上且背離載體 100。具體來說，第二晶粒 120 中的一者可包括基底 122、多個接點 124 以及鈍化層 126。在一些實施例中，基底 122 可由矽或其他半導體材料製成。舉例來說，基底 122 可以是矽基底。接點 124 可形成在基底 122 上。鈍化層 126 形成為橫向環繞接點 124。值得注意的是，第二晶粒 120 可不包括主動元件及/或被動元件，且可以不向封裝結構提供附加的電氣功能。

【0022】 然後，參照圖 3，形成包封體 130 以橫向包封第一晶粒 110 與第二晶粒 120。在一些實施例中，作為示例，包封體 130 包括環氧樹脂、有機聚合物、添加或不添加二氧化矽基或玻璃填料的聚合物、或其他材料。在一些實施例中，包封體 130 包括在塗

覆時為凝膠型液體的液體模製化合物 (LMC)。包封體 130 在塗覆時亦可包括液體或固體。可替代地包封體 130 可包括其他絕緣材料及/或包封材料。

**【0023】** 在一些實施例中，包封體 130 是通過使用晶片級模製製程形成，例如壓縮模製製程、轉移模製製程或其他製程。接著，在一些實施例中，使用固化製程來固化包封體 130 的材料。固化製程可包括使用退火製程或其他加熱製程將包封體 130 的材料加熱到預定溫度，保持預定時間段。固化製程亦可包括紫外光曝光製程、紅外 (IR) 能量曝光製程、其組合，或其與加熱製程的組合。可替代地，包封體 130 的材料可通過其他方法來固化。在一些替代實施例中，不包括固化過程。

**【0024】** 在固化製程之後，可以執行平坦化製程，例如化學機械研磨 (CMP) 製程，以移除第一晶粒 110 的前側 110a 與第二晶粒 120 的前側 120a 上的包封體 130 的多餘部分。在一些實施例中，在平坦化製程之後，包封體 130、接點 114、124 以及鈍化層 116、126 具有共平面的上表面。在一些替代實施例中，省略了平坦化製程。

**【0025】** 參照圖 4，在第一晶粒 110 的前側 110a、第二晶粒 120 的前側 120a 以及包封體 130 上形成重分佈層 (RDL) 結構 140。在一些實施例中，RDL 結構 140 包括交替堆疊的多個聚合物層 PM1、PM2 及 PM3 與多個重分佈層 RDL1、RDL2 及 RDL3。聚合物層或重分佈層的數目不受本公開限制。

【0026】 在一些實施例中，重分佈層 RDL1 貫穿聚合物層 PM1 以電連接至第一晶粒 114 的接點 114 及/或第二晶粒 120 的接點 124。重分佈層 RDL2 貫穿聚合物層 PM2 以電連接至重分佈層 RDL1。重分佈層 RDL3 貫穿聚合物層 PM3 以電連接至重分佈層 RDL2。在一些實施例中，聚合物層 PM1、PM2 及 PM3 包括感光性材料，例如聚苯並噁唑（PBO）、聚醯亞胺（polyimide，PI）、苯並環丁烯（BCB）、其組合等。在一些實施例中，重分佈層 RDL1、RDL2 及 RDL3 包括導電材料。導電材料包括金屬，例如銅、鎳、鈦或其組合等，且通過電鍍製程形成。在一些實施例中，重分佈層 RDL1、RDL2 及 RDL3 分別包括晶種層（未示出）及形成在晶種層上的金屬層（未示出）。晶種層可為金屬晶種層，例如銅晶種層。在一些實施例中，晶種層包括第一金屬層（例如，鈦層）及位於第一金屬層之上的第二金屬層（例如銅層）。金屬層可為銅或其他合適的金屬。在一些實施例中，重分佈層 RDL1、RDL1 及 RDL3 分別包括彼此連接的多個通孔及多條跡線（trace）。通孔貫穿聚合物層 PM1、PM2 及 PM3 且連接到跡線，且跡線分別位於聚合物層 PM1、PM2 及 PM3 上並分別在聚合物層 PM1、PM2 及 PM3 的頂表面延伸。在一些實施例中，最頂部的重分佈層 RDL3 還被稱為用於球安裝的球下金屬（under-ball metallurgy，UBM）層。

【0027】 之後，在重分佈層結構 140 的重分佈層 RDL3 上形成多個導電端子 150 並電連接至多個導電端子 150。在一些實施例中，導電端子 150 由具有低電阻率的導電材料（例如，Sn、Pb、Ag、

Cu、Ni、Bi 或其合金)製成，並通過合適的製程(例如，蒸鍍、鍍覆、落球(ball drop)、絲網印刷(screen printing)或球安裝製程)形成。導電端子 150 通過 RDL 結構 140 以及接點 114、124 電連接到第一晶粒 110 與第二晶粒 120。

**【0028】** 導電端子 150 可以是焊料球、金屬柱、受控塌陷晶粒連接(controlled collapse chip connection, C4)凸塊、微凸塊、無電鍍鎳鈀浸金技術(electroless nickel-electroless palladium-immersion gold technique, ENEPIG)形成的凸塊、其組合(附接有焊料球的金屬柱)等。導電端子 150 可包括例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合的導電材料。在一些實施例中，作為示例，導電端子 150 包括共晶材料且可包括焊料凸塊或焊料球。導電端子 150 可形成為網格，例如球柵陣列(ball grid array, BGA)。導電端子 150 可以使用任何合適的製程形成。儘管導電端子 150 在圖 4 中被繪示為具有部分球體形狀，但導電端子 150 可包括其他形狀。舉例來說，導電端子 150 還可以包括非球形的導電連接件。

**【0029】** 在一些實施例中，導電端子 150 包括通過濺射、印刷、電鍍、化學鍍、CVD 等形成的金屬柱(例如銅柱)，其具有或不具有焊料於其上。金屬柱可以是無焊料的且具有實質上垂直的側壁或錐形側壁。

**【0030】** 參照圖 5A，然後執行載體交換，使得圖 4 中所示的上覆封裝體 10 附接到由框架 30(例如，金屬框架)所支撐的膠帶(tape)

20（例如，切割膠帶）上。在一些實施例中，載體交換可通過例如蝕刻、研磨或機械剝除等合適的製程將載體 100 從上覆封裝體 10 剝離而形成。在剝離層 102 為 LTHC 膜的實施例中，通過將載體 100 暴露於雷射光或紫外光來剝離載體 100。雷射光或紫外光會破壞 LTHC 膜與載體 100 鍵結的化學鍵，然後可輕易分離載體 100。在一些實施例中，在載體剝離製程之後，也移除剝離層 102（例如，LTHC 膜）。在剝離載體 100 之後，執行清洗製程以移除黏著層 104（例如，DAF）。在一些實施例中，清洗製程是乾式蝕刻製程，例如電漿製程。在一些實施例中，清洗製程是濕式蝕刻製程。在清洗製程之後，第一晶粒 110 的背面 110b 與第二晶粒 120 的背面 120b 暴露出來。接下來，將第一晶粒 110 的背面 110b 與第二晶粒 120 的背面 120b 貼附到由框架 30 支撐的膠帶 20 上，如圖 5A 所示。

**【0031】** 如圖 5B 的上視圖所示，第一晶粒 110 與第二晶粒 120 並排配置在膠帶 20 上。在一些實施例中，第一晶粒 110 與第二晶粒 120 排列成陣列。然而，本公開的實施例不限於此。在其他實施例中，第一晶粒 110 與第二晶粒 120 可以任何配置來配置。

**【0032】** 參照圖 6A 與圖 6B，執行第一切割製程 210 以將封裝體 10（以下稱為第一封裝體 10）切割成多個第二封裝體 12。在一些實施例中，第一切割製程 210 包括機械切割製程。機械切割製程可包括使用刀具 212 沿多個第一切割路徑 CP1 與多個第二切割路徑 CP2 進行切割，如圖 6B 所示。詳細地說，第一切割路徑 CP1

可沿著 X 方向延伸並且沿著 Y 方向交替排列。第二切割路徑 CP2 可沿著 Y 方向延伸並且沿著 X 方向交替排列。在上視圖 6B 中，第一切割路徑 CP1 與第二切割路徑 CP2 可將第一晶粒 110 與第二晶粒 120 分成多個群組 G。群組 G 可包括第一群組 G1、第二群組 G2 以及第三群組 G3。第一群組 G1 可包括以 2X2 陣列排列的三個第一晶粒 110 與一個第二晶粒 120。也就是說，第二封裝體 12a 可包括以 2X2 陣列排列的三個第一晶粒 110 與一個第二晶粒 120。第二群組 G2 可包括排列成 L 形的三個第一晶粒 110。也就是說，第二封裝體 12b 可包括排列成 L 形的三個第一晶粒 110。第三群組 G3 可包括排列成線形的兩個第一晶粒 110。也就是說，第二封裝體 12c 可包括排列成線形的兩個第一晶粒 110。

**【0033】** 參照圖 7A 與圖 7B，執行第二切割製程 220 以移除第二封裝體 12a 的第二晶粒 120。在此實施例中，經切割的第二封裝體 14 形成為實質上等於 5 的交點（或內角）的多邊形結構，如圖 8 所示。然而，本公開的實施例不限於此。在其他實施例中，經切割的第二封裝體 14 的交點（或內角）的數目可根據需要大於 5。在一些實施例中，第二切割製程 220 包括雷射切割製程。雷射切割製程的功率與製程時間可根據切割材料的不同進行調整，本發明實施例不加以限制。在一些實施例中，雷射切割製程可包括使用雷射 222 沿多個第三切割路徑 CP3 進行切割。在一些實施例中，第三切割路徑 CP3 不與第一切割路徑 CP1 及第二切割路徑 CP2 重疊。具體地說，第三切割路徑 CP3 中的一者可包括至少兩個不同



的方向，例如 X 方向及 Y 方向。如圖 7B 所示，第三切割路徑 CP3 可用於切割第二封裝體 12a（或第一群組 G1）的第二晶粒 120，並且還移除橫向環繞第二晶粒 120 的包封體 130 的一部分。值得注意的是，第三切割路徑 CP3 的兩個不同方向的連接處形成拐角 16，如圖 8 所示。在本實施例中，拐角 16 具有介於  $10\ \mu\text{m}$  至  $500\ \mu\text{m}$  範圍內的曲率半徑  $16r$ 。需要說明的是，拐角 16 可降低第一晶粒 110 與包封體 130 之間的熱膨脹係數 (CTE) 不匹配所引起的應力，從而避免包封體 130 的裂紋及/或分層問題。換言之，與傳統的機械切割製程相比，雷射切割製程能夠將封裝體切割成各種形狀的片件，並圓角化封裝體或晶粒的拐角以減少應力，從而提高封裝結構的可靠性與良率。

**【0034】** 在一些替代實施例中，雷射切割製程還包括利用雷射 222 沿多個第四切割路徑 CP4 進行切割。第四切割路徑 CP4 可不與第一切割路徑 CP1、第二切割路徑 CP2 以及第三切割路徑 CP3 重疊。具體地說，第四切割路徑 CP4 中的一者可包括至少兩個不同的方向，例如 X 方向及 Y 方向。如圖 7B 所示，第四切割路徑 CP4 可用於切割 L 形封裝體 12b（或第二群組 G2）的多餘包封體 130，其中多餘包封體 130 不具有晶粒。經切割的封裝體 14 如圖 8 所示。

**【0035】** 參照圖 8，在執行第二切割製程 220 之後，包括三個第一晶粒 110 的經切割的第二封裝體 14 形成為 L 形封裝體。L 形封裝體 14 可具有對應於第一切割製程 210 的第一切割面 214 與對應於第二切割製程 220 的第二切割面 224。詳細地說，第二切割面 224

可包括沿 X 方向延伸的第一表面 S1、沿 Y 方向延伸的第二表面 S2 以及連接第一表面 S1 與第二表面 S2 的彎曲表面 S3。在一些實施例中，彎曲表面 S3 具有介於  $10\ \mu\text{m}$  至  $500\ \mu\text{m}$  範圍內的曲率半徑  $16r$ 。

【0036】 另外，在進行第二切割製程 220 之後，通過第二切割面 224 形成凹口 160，如圖 8 所示。也就是說，凹口 160 具有拐角 16，而拐角 16 的曲率半徑  $16r$  介於  $10\ \mu\text{m}$  至  $500\ \mu\text{m}$  的範圍內。

【0037】 值得注意的是，第一切割製程 210 不同於第二切割製程 220。因此，對應於第一切割製程 210 的第一切割面 214 也不同於對應於第二切割製程 220 的第二切割面 224。詳細內容將於以下段落中描述。

【0038】 圖 9A 至圖 9E 是根據各種實施例沿著圖 8 的橫截面 I-I 的剖視圖。

【0039】 參照圖 9A，經切割的第二封裝體 14 的第一切割面 214 與底面 14bt 之間的角度  $\theta_1$  比經切割的第二封裝體 14 的第二切割面 224 與底面 14bt 之間的角度  $\theta_2$  更接近 90 度。在一些實施例中，經切割的第二封裝體 14 的第一切割面 214 與底面 14bt 之間的角度  $\theta_1$  介於 83 度到 97 度的範圍內，例如 90 度。經切割的第二封裝體 14 的第二切割面 224 與底面 14bt 之間的角度  $\theta_2$  可以是銳角或非直角，角度  $\theta_2$  可介於 75 度到 89 度的範圍內，例如 82 度。值得注意的是，角度  $\theta_2$  從 90 度傾斜是由雷射切割製程 220 中雷射 222 的焦點所引起的。換言之，機械切割製程 210 可形成幾乎垂直的

切割面 214，而雷射切割製程 220 則可形成非垂直的切割面 224。

【0040】 參照圖 9B，第一切割面 214 與經切割的第二封裝體 14 的底面 14bt 之間的角度  $\theta_1$  比第二切割面 324 與經切割的第二封裝體 14 的底面 14bt 之間的角度  $\theta_3$  更接近 90 度。在一些實施例中，經切割的第二封裝體 14 的第二切割面 324 與底面 14bt 之間的角度  $\theta_3$  可以是鈍角或非直角，而角度  $\theta_3$  可介於 91 度到 106 度的範圍內，例如 98 度。

【0041】 參照圖 9C，第二切割面 424 與第二切割封裝體 14 的底面 14bt 之間的角度  $\theta_4$  可以是直角，並且角度  $\theta_4$  可介於 83 度到 97 度的範圍內，例如 90 度。在此實施例中，第一切割面 214 與第二切割面 424 兩者都垂直於經切割的第二封裝體 14 的底面 14bt。換言之，角度  $\theta_4$  可實質上等於角度  $\theta_1$ 。

【0042】 參照圖 9D，由於包封體 130 的材料與 RDL 結構 140 的材料不同，因此包封體 130 與 RDL 結構 140 被相同的雷射切割(燒融)製程的移除量也不同。在此實施例中，第二切割面 524 在包封體 130 的側壁處具有第一側壁 524a 且在 RDL 結構 140 的側壁處具有第二側壁 524b。在一些實施例中，第一側壁 524a 與第二側壁 524b 彼此交錯。也就是說，第一側壁 524a 和第二側壁 524b 彼此不對齊。具體地說，如圖 9D 所示，當包封體 130 的移除量大於 RDL 結構 140 的移除量時，第一側壁 524a 可從第二側壁 524b 凹陷或凹入。另一方面，當 RDL 結構 140 的移除量大於包封體 130 的移除量時，第二側壁 524b 可從第一側壁 524a 凹陷或凹入。

【0043】 在一些實施例中，經切割的第二封裝體 14 的第一切割面 214 與底面 14bt 之間的角度  $\theta_1$  比經切割的第二封裝體 14 的第一側壁 524a 與底面 14bt 之間的角度  $\theta_5$  更接近 90 度。在一些實施例中，經切割的第二封裝體 14 的第一側壁 524a 與底面 14bt 之間的角度  $\theta_5$  可以是銳角或非直角，並且角度  $\theta_5$  可介於 75 度到 89 度的範圍內，例如 82 度。另外，包封體 130 與 RDL 結構 140 之間的界面 135 與第二側壁 524b 之間具有角度  $\theta_6$ 。在一些實施例中，第二側壁 524b 與界面 135 之間的角度  $\theta_6$  可以是銳角或非直角，而角度  $\theta_6$  可介於 75 度到 89 度的範圍內，例如 82 度。在一些實施例中，角度  $\theta_6$  實質上等於角度  $\theta_5$ 。在替代實施例中，角度  $\theta_6$  不同於角度  $\theta_5$ 。

【0044】 參照圖 9E，第二切割面 624 在包封體 130 的側壁處具有第一側壁 624a 且在 RDL 結構 140 的側壁處具有第二側壁 624b。在一些實施例中，第一側壁 624a 與第二側壁 624b 彼此交錯。也就是說，第一側壁 624a 與第二側壁 624b 彼此不對齊。具體地說，如圖 9E 所示，當包封體 130 的移除量大於 RDL 結構 140 的移除量時，第一側壁 624a 可從第二側壁 624b 凹陷或凹入。另一方面，當 RDL 結構 140 的移除量大於包封體 130 的移除量時，第二側壁 624b 可從第一側壁 624a 凹陷或凹入。

【0045】 在一些實施例中，經切割的第二封裝體 14 的第一切割面 214 與底面 14bt 之間的角度  $\theta_1$  比經切割的第二封裝體 14 的第一側壁 624a 與底面 14bt 之間的角度  $\theta_7$  更接近 90 度。在一些實施例

中，經切割的第二封裝體 14 的第一側壁 624a 與底面 14bt 之間的角度  $\theta 7$  可以是鈍角或非直角，而角度  $\theta 7$  可以在 91 度到 106 度的範圍內，例如 98 度。另外，包封體 130 與 RDL 結構 140 之間的界面 135 與第二側壁 624b 之間具有角度  $\theta 8$ 。在一些實施例中，第二側壁 624b 與界面 135 之間的角度  $\theta 8$  可以是鈍角或非直角，角度  $\theta 8$  可介於 91 度到 106 度的範圍內，例如 98 度。在一些實施例中，角度  $\theta 8$  實質上等於角度  $\theta 7$ 。在替代實施例中，角度  $\theta 8$  不同於角度  $\theta 7$ 。

【0046】 圖 10 是根據一些實施例的封裝結構的剖視圖。

【0047】 參照圖 10，圖 8 中所示的經切割的第二封裝體 14 被倒置並通過導電端子 150 接合到基底 200 上。剖視圖 10 中所繪示的經切割的第二封裝體 14 是以圖 9C 的結構為例，本公開的實施例不限於此。在其他實施例中，圖 9A 至圖 9E 所繪示的結構也可用來與基底 200 接合。

【0048】 在本實施例中，如圖 8 所示，由於經切割的第二封裝體 14 為 L 型封裝體，因此凹口 160 中仍有空間可容納更多的積體元件，從而提高了元件配置的靈活性，並增加封裝體的使用面積。在一些替代實施例中，經切割的第二封裝體 14 可形成為任何形狀的封裝體以滿足客製化的需要，從而提高市場競爭力。

【0049】 如圖 10 所示，將積體元件 18 倒置並安裝到凹口 160 內的基底 200 上。也就是說，積體元件 18 的底面 18bt 是朝上。積體元件 18 的底面 18bt 可以與經切割的第二封裝體 14 的底面 14bt 齊

平。或者，積體元件 18 的底面 18bt' (如虛線所示) 可低於經切割的第二封裝體 14 的底面 14bt。在一些實施例中，積體元件 18 通過多個導電端子 170 接合到基底 200 上。積體元件 18 可包括被動元件、記憶體元件或其組合。被動元件可以包括積體被動元件 (IPD)、表面安裝元件 (SMD)、類似元件或其組合。記憶體元件可包括動態隨機存取記憶體 (DRAM)、靜態隨機存取記憶體 (SRAM)、類似記憶體或其組合。儘管圖 10 中僅示出了一個積體元件 18，但本公開的實施例不限於此。在其他實施例中，積體元件 18 的數量可以根據需要進行調整。

**【0050】** 在一些實施例中，基底 200 可被稱為積體電路 (IC) 基底，其包括一或多個主動元件及/或一或多個被動元件 (未示出)。可以使用例如電晶體、電容器、電阻器、其組合等的多種元件來為元件堆疊提供各種結構和功能設計。這些元件可使用任何合適的方法形成。

**【0051】** 在一些實施例中，基底 200 包括基底芯體 (未示出)。基底芯體可由例如矽、鍺、金剛石等的半導體材料製成。另外，也可使用例如矽鍺、碳化矽、砷化鎵、砷化銮、磷化銮、碳化鍺矽、磷化砷鎵、磷化鎵銮、這些的組合等的複合材料。此外，基底芯體可以是 SOI 基底。一般而言，SOI 基底包括一層半導體材料，例如磊晶矽、鍺、矽鍺、SOI、SGOI 或其組合。在替代實施例中，基底芯體可包括基於絕緣芯，例如玻璃纖維強化型樹脂芯 (fiberglass reinforced resin core)。一種示例性芯材料是例如 FR4

等玻璃纖維樹脂。芯材料的替代物包括雙馬來醯亞胺三嗪（bismaleimide-triazine，BT）BT 樹脂，或者作為另外一種選擇，包括其他印刷電路板（printed circuit board，PCB）材料或膜。例如味之素構成膜（Ajinomoto build-up film，ABF）等構成膜或其他疊層體（laminates）可用於基底芯體。

【0052】 基底 200 還可包括金屬化層與通孔（未示出）。金屬化層可形成在基底芯體中及/或上的主動元件及被動元件之上，且被設計成連接各種元件以形成功能性電路。金屬化層可由交替的介電質（例如，低介電常數（low-k）介電材料）層與導電材料（例如，銅）層形成且可通過任意合適的製程（例如沉積、鑲嵌、雙鑲嵌或類似製程）形成，其中通孔內連導電材料層。在一些實施例中，基底芯體實質上不包含主動元件及被動元件。

【0053】 將經切割的第二封裝體 14 與積體元件 18 安裝到基底 200 上之後。將此上覆結構通過多個連接件 250 接合到電路板 300 上，從而完成封裝結構 1。在一些實施例中，電路板 300 可以是印刷電路板（PCB），或其他合適的電路板以提供電連接的功能。在一些實施例中，連接件 250 由具有低電阻率的導電材料（例如，Sn、Pb、Ag、Cu、Ni、Bi 或其合金）製成，並通過合適的製程（例如，蒸鍍、鍍覆、落球、絲網印刷或球安裝製程）來形成。在本實施例中，連接件 250 可形成網格，例如球柵陣列（BGA）。在一些實施例中，封裝結構 1 可被稱為基板上晶圓上晶片（CoWoS）封裝結構。

【0054】 圖 11 是根據一些替代實施例的封裝結構的上視圖。

【0055】 參照圖 11，經切割的封裝體 24 類似於圖 8 的經切割的封裝體 14。經切割的封裝體 24 與經切割的封裝體 14 的主要區別在於：經切割的封裝體 24 的第一晶粒 110 具有圓角 110c。詳細地說，在將第一晶粒 110 貼附到載體 100 上之前，該方法可選地包括對第一晶粒 110 進行修整處理（trimming treatment）以圓角化第一晶粒 110 的拐角 110c。在此實施例中，相較於具有應力集中問題的直角，圓角 110c 能夠降低第一晶粒 110 與包封體 130 之間的應力，進而避免包封體 130 的裂紋及/或分層問題。因此，提升了封裝結構 2 的可靠性與良率。在一些實施例中，修整處理可包括使用與上述雷射切割製程相同的雷射 222，如圖 7A 所示。修整處理的功率和製程時間可與雷射切割製程相同或不同，本發明實施例不加以限制。

【0056】 根據一實施例中，一種封裝結構的形成方法，包括：提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，使得經切割的第二封裝體形成為大於或等於 5 的角的多邊形結構。

【0057】

【0058】 根據一實施例中，一種封裝結構的形成方法，包括：提



供具有三個第一晶粒與一個第二晶粒於其中的封裝體，其中所述三個第一晶粒與所述第二晶粒排列成 2X2 陣列；以及進行雷射切割製程，移除所述第二晶粒，以形成凹口，使得經切割的封裝體形成為大於或等於 5 的角的多邊形結構。

**【0059】**

**【0060】** 根據一實施例中，一種封裝結構，包括：多個晶粒；包封體，包封所述多個晶粒；重分佈層（RDL）結構，配置在所述多個晶粒的主動面與所述包封體上，以形成 L 型封裝體，其中所述 L 型封裝體具有切割面，且所述切割面包括：第一表面，沿著 X 方向延伸；第二表面，沿著 Y 方向延伸；以及彎曲表面，連接所述第一表面與所述第二表面；以及多個導電端子，配置在所述 RDL 結構上。

**【0061】**

**【0062】** 以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應知，其可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。

【符號說明】

【0063】

1、2：封裝結構

10、12、12a、12b、12c、14、24：封裝體

14bt、18bt、18bt'：底面

16：拐角

16r：曲率半徑

18：積體元件

20：膠帶

30：框架

100：載體

102：剝離層

104：黏著層

110：第一晶粒

110a、120a：前側

110b、120b：背面

110c：圓角

112、122、200：基底

114、124：接點

116、126：鈍化層

120：第二晶粒

130：包封體

- 135：界面
- 140：重分佈層（RDL）結構
- 150、170：導電端子
- 160：凹口
- 210：第一切割製程
- 212：刀具
- 214：第一切割面
- 220：第二切割製程
- 222：雷射
- 224、324、424、524、624：第二切割面
- 250：連接件
- 300：電路板
- 524a、624a：第一側壁
- 524b、624b：第二側壁
- CP1：第一切割路徑
- CP2：第二切割路徑
- CP3：第三切割路徑
- CP4：第四切割路徑
- G：群組
- G1：第一群組
- G2：第二群組
- G3：第三群組

PM1、PM2、PM3：聚合物層

RDL1、RDL2、RDL3：重分佈層

$\theta 1$ 、 $\theta 2$ 、 $\theta 3$ 、 $\theta 4$ 、 $\theta 5$ 、 $\theta 6$ 、 $\theta 7$ 、 $\theta 8$ ：角度

S1：第一表面

S2：第二表面

S3：彎曲表面

X、Y：方向

## 【發明申請專利範圍】

【請求項1】 一種封裝結構的形成方法，包括：

提供具有多個第一晶粒與多個第二晶粒於其中的第一封裝體；

進行第一切割製程，以將所述第一封裝體切割為多個第二封裝體，其中所述多個第二封裝體中的一者包括三個第一晶粒與一個第二晶粒；以及

進行第二切割製程，移除所述多個第二封裝體中的所述一者中的所述第二晶粒，使得經切割的第二封裝體形成為大於或等於 5 的角的多邊形結構。

【請求項2】 如請求項1所述的封裝結構的形成方法，其中所述多個第一晶粒為功能性晶粒，而所述多個第二晶粒為虛擬晶粒。

【請求項3】 如請求項1所述的封裝結構的形成方法，其中所述第一切割製程包括機械切割製程，所述機械切割製程包括使用刀具沿著多個第一切割路徑與多個第二切割路徑進行切割。

【請求項4】 如請求項3所述的封裝結構的形成方法，其中所述第二切割製程包括雷射切割製程，所述雷射切割製程包括使用雷射沿著多個第三切割路徑進行切割，且所述多個第三切割路徑不與所述多個第一切割路徑及所述多個第二切割路徑重疊。

【請求項5】 如請求項1所述的封裝結構的形成方法，其中進行所述第二切割製程以移除所述多個第二封裝體中的所述一者中的所

述第二晶粒之後，更包括形成凹口，所述凹口具有拐角，且所述拐角的曲率半徑介於 $10\ \mu\text{m}$ 至 $500\ \mu\text{m}$ 之間。

【請求項6】 如請求項5所述的封裝結構的形成方法，更包括：

將所述經切割的第二封裝體安置在基板上；以及

將積體元件安置在所述凹口內的所述基板上。

【請求項7】 如請求項6所述的封裝結構的形成方法，其中所述積體元件包括被動元件、記憶體元件或其組合。

【請求項8】 如請求項1所述的封裝結構的形成方法，其中所述經切割的第二封裝體具有對應於所述第一切割製程的第一切割面，所述經切割的第二封裝體具有對應於所述第二切割製程的第二切割面，且所述第一切割面與所述經切割的第二封裝體的底面之間的第一角度比所述第二切割面與所述經切割的第二封裝體的所述底面之間的第二角度更接近 $90$ 度。

【請求項9】 如請求項1所述的封裝結構的形成方法，其中在提供所述第一封裝體之前，更包括對所述多個第一晶粒進行修整處理，以圓角化所述多個第一晶粒的拐角。

【請求項10】 一種封裝結構的形成方法，包括：

提供具有三個第一晶粒與一個第二晶粒於其中的封裝體，其中所述三個第一晶粒與所述第二晶粒排列成 $2\times 2$ 陣列；以及

進行雷射切割製程，移除所述第二晶粒，以形成凹口，使得經切割的封裝體形成為大於或等於 $5$ 的角的多邊形結構。

【請求項11】 如請求項10所述的封裝結構的形成方法，其中所述三個第一晶粒為功能性晶粒，而所述第二晶粒為非功能性晶粒。

【請求項12】 如請求項10所述的封裝結構的形成方法，其中所述雷射切割製程包括使用雷射沿著切割路徑進行切割，所述切割路徑包括至少兩個不同方向。

【請求項13】 如請求項12所述的封裝結構的形成方法，其中在所述切割路徑的所述兩個不同方向的連接處具有拐角，且所述拐角的曲率半徑介於10  $\mu\text{m}$ 至500  $\mu\text{m}$ 之間。

【請求項14】 如請求項10所述的封裝結構的形成方法，其中所述經切割的封裝體具有一切割面，所述切割面與所述經切割的封裝體的底面之間具有一非直角的角度。

【請求項15】 如請求項10所述的封裝結構的形成方法，更包括：

將所述經切割的封裝體安置在基板上；以及

將積體元件安置在所述凹口內的所述基板上。

【請求項16】 如請求項15所述的封裝結構的形成方法，其中所述積體元件包括被動元件、記憶體元件或其組合。

【請求項17】 一種封裝結構，包括：

多個晶粒；

包封體，包封所述多個晶粒；

重分佈層（RDL）結構，配置在所述多個晶粒的主動面與所述包封體上，以形成L型封裝體，其中所述L型封裝體具有切割

面，且所述切割面包括：

第一表面，沿著 X 方向延伸；

第二表面，沿著 Y 方向延伸；以及

彎曲表面，連接所述第一表面與所述第二表面；以及

多個導電端子，配置在所述 RDL 結構上。

**【請求項18】** 如請求項17所述的封裝結構，其中所述彎曲表面的曲率半徑介於 10  $\mu\text{m}$ 至 500  $\mu\text{m}$ 之間。

**【請求項19】** 如請求項17所述的封裝結構，其中所述切割面與所述L型封裝體的底面之間具有一非直角的角度。


**【請求項20】** 如請求項17所述的封裝結構，其中所述切割面包括：

第一側壁，位於所述包封體的側壁處；以及


第二側壁，位於所述 RDL 結構的側壁處，其中所述第一側壁與所述第二側壁彼此交錯。




【發明圖式】




【圖1】




【圖2】




【圖3】




【圖4】




【圖5A】



【圖5B】




【圖6A】




【圖6B】







【圖7A】




【圖7B】




【圖8】




【圖9B】




【圖9A】




【圖9C】




【圖9E】



【圖9D】



【圖10】



【圖11】

































































