(12)公開特許公報(A)

(11)特許出願公開番号

特開2019-4010 (P2019-4010A)

(43) 公開日 平成31年1月10日(2019.1.10)

(51) Int.Cl.			ΓI			テーマコー	ド(参考)
HO1L	21/336	(2006.01)	HO1L	29/78	658A	5F152	
HO1L	29/78	(2006.01)	HO1L	29/78	652T		
HO1L	29/12	(2006.01)	HO1L	29/78	653A		
HO1L	29/06	(2006.01)	HO1L	29/78	652C		
HO1L	21/20	(2006.01)	HO1L	29/78	652J		
		• •	審査請求 未	請求請求	項の数 9 OL	(全 13 頁)	最終頁に続く
(21) 出願番号		特願2017-116508((P2017-116508)	(71) 出願人	000005234		
(22) 出願日		平成29年6月14日((2017.6.14)		富士電機株式会	≷社	
					神奈川県川崎市	训崎区田辺新	i田1番1号
				(74)代理人	100104190		
					弁理士 酒井	昭徳	
				(72)発明者	小島貴仁		
					茨城県つくば市	5東1-1-1	国立研究開
					発法人産業技術	「総合研究所つ	いくばセンター
					内		
				(72) 発明者	辻 崇		
				. ,	神奈川県川崎市	可川崎区田辺新	i田1番1号
					富士電機株式会	≹社内	
				Fターム (氢	参考) 5F152 LLO2	MMO4 MMO7	NN05 NN27
					NQ02		

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】結晶欠陥、特に格子間原子を抑制し、リーク電 流の発生を抑えること。

【解決手段】n⁺型炭化珪素基板1の表面に形成された n型炭化珪素エピタキシャル層2と、n型炭化珪素エピ タキシャル層2に選択的に形成されたp*ベース領域3 ,4と、n型炭化珪素エピタキシャル層2の表面に選択 的に形成された濃いn型領域5と、濃いn型領域5上に 形成されたpベース層6と、pベース層6の表面層に選 択的に形成されたn⁺ソース領域7およびp⁺⁺コンタク ト領域8と、pベース層6を貫通し、一部のp⁺ベース 領域4の深さ方向に形成されたトレンチと、トレンチ内 部にゲート絶縁膜を介して形成されたゲート電極10と 、を有する半導体装置において、 n⁺ソース領域 7 形成 のドーパントが燐と炭素の2種類であり、炭素のドーズ .3を満たし、n⁺ソース領域の不純物濃度が10¹⁸台 ~10²¹台の範囲である。 【選択図】図1



(19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

第1導電型の高濃度炭化珪素半導体基板の表面に形成された低濃度の第1導電型の第1 炭化珪素半導体層と、前記第1炭化珪素半導体層の表面層に選択的に形成された第2導電 型の第1ベース領域と、前記第1導電型の第1炭化珪素半導体層上に形成された第2導電 型の炭化珪素半導体層と、前記第2導電型の炭化珪素半導体層の表面層に選択的に形成さ れた 第 1 導 電 型 の ソ ー ス 領 域 お よ び 第 2 導 電 型 の コ ン タ ク ト 領 域 と 、 前 記 第 2 導 電 型 の 炭 化珪素半導体層を貫通して形成されたトレンチと、前記トレンチ内部にゲート絶縁膜を介 して形成されたゲート電極と、を有する半導体装置において、

(2)

前記ソース領域形成のドーパントが燐と炭素の2種類であり、炭素のドーズ量D。は燐 のドーズ量 D_pに対して 0 . 7 D_c / D_b 1 . 3を満たし、前記ソース領域の不純物濃 度が10¹⁸台~10²¹台の範囲にあることを特徴とする半導体装置。

【請求項2】

前記第1炭化珪素半導体層と、前記第2導電型の炭化珪素半導体層の間に前記第1炭化 珪素半導体層より高濃度の第1導電型の領域を有し、前記第1ベース領域の下端及び前記 トレンチの下端が前記第1導電型の領域内であることを特徴とする請求項1に記載の半導 体装置。

【請求項3】

前記ソース領域の珪素と炭素の比で炭素が高いことを特徴とする請求項1または2に記 載の半導体装置。

【請求項4】

前 記 ソ ー ス 領 域 の 形 成 の ド ー パ ン ト が 窒 素 と 珪 素 の 2 種 類 で あ り 、 珪 素 の ド ー ズ 量 D _{s i} は窒素のドーズ量 D_Nに対して0.7 D_{Si} / D_N 1.3を満たし、前記ソース領域の不 純物濃度が10¹⁸台~10²¹台の範囲にあることを特徴とする請求項1または2に記載の 半導体装置。

【請求項5】

前記ソース領域の珪素と炭素の比で珪素が高いことを特徴とする請求項4に記載の半導 体装置。

【請求項6】

前記トレンチの下端に第2導電型の第2ベース領域を有し、前記第1ベース領域と前記 第 2 ベース領域の不純物濃度が同じであり、

前 記 第 1 ベース 領 域 の 幅 W b p は 、 前 記 第 2 ベース 領 域 の 幅 W t b p よ り も 狭 い (W b p < W t b p) ことを特徴とする請求項1または2 に記載の半導体装置。</p>

【請求項7】

第1導電型の高濃度炭化珪素半導体基板の表面に低濃度の第1導電型の第1炭化珪素半 導体層を形成する工程と、前記第1炭化珪素半導体層の表面層に第2導電型の第1ベース 領 域 お よ び 第 2 導 電 型 の 第 2 ベ ー ス 領 域 を 選 択 的 に 形 成 す る 工 程 と 、 前 記 第 1 炭 化 珪 素 半 導体層の表面に低濃度の第2導電型の炭化珪素半導体層を形成する工程と、前記第2導電 型の炭化珪素半導体層の表面に第1導電型のソース領域を選択的に形成する工程と、前記 ソース領域に隣接するように前記第2導電型の炭化珪素半導体層の表面に第2導電型のコ ンタクト領域を形成する工程と、前記第2導電型の炭化珪素半導体層の表面のうち前記ソ ース領域の一部に前記第2導電型の炭化珪素半導体層を貫通し、前記第2ベース領域より も浅いトレンチを形成する工程と、前記トレンチ底部および側部にゲート絶縁膜を形成す る工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に層間 絶縁膜を形成する工程と、前記ソース領域および前記コンタクト領域の表面にソース電極 を形成する工程と、高濃度ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成 する工程と、を含む半導体装置の製造方法において、

前記ソース領域を形成する際のドーパントとして燐と炭素の2種類を用い、炭素のドー ズ量 D_cは燐のドーズ量 D_pに対して 0 .7 D_c / D_p 1 .3を満たし、前記ソース領域 の不純物濃度が10¹⁸台~10²¹台の範囲にあることを特徴とする半導体装置の製造方法

20

10

【請求項8】

前記ソース領域を形成する際のドーパントとして窒素と珪素の2種類を用い、珪素のドーズ量 D_{Si}は窒素のドーズ量 D_Nに対して0.7 D_{Si} / D_N 1.3を満たし、前記ソース領域の不純物濃度が10¹⁸台~10²¹台の範囲にあることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】

前記炭化珪素半導体層の表面側から前記第1ベース領域および前記第2ベース領域よりも深く第1導電型の領域を形成することを特徴とする請求項7または8に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、トレンチ構造を有するワイドバンドギャップ半導体を用いた縦型MOSF ET等の半導体装置およびその製造方法に関する。

【背景技術】

[0002]

縦型MOSFET(Metal-Oxide-Semiconductor Fiel d-Effect Transistor)では、チャネルが基板表面に対して並行に形 成されるプレーナー型よりも基板面に対して垂直に形成されるトレンチ型の方が単位面積 当たりのセル密度を増やすことが出来るため、単位面積当たりの電流密度を増やすことが

20

30

10

【先行技術文献】

【非特許文献】

[0003]

【非特許文献1】Philosophical Magazine Letters V olume93,Issue8,2013 「Transmission electr on microscope study of a threading dislo cation with b=[0001]+ 1-100 and its eff ect on leakage in a 4H-SiC MOSFET」 Shoic hi Onda et al.

【発明の概要】

【発明が解決しようとする課題】

でき、コスト面から有利である。

 $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$

しかしながら、炭化珪素半導体装置のソース部形成の際に高い加速電圧を用いたイオン 注入や、注入したイオンを活性化するための1500 以上のアニールにより結晶欠陥が 形成され、結晶欠陥がMOSデバイスのリーク電流に影響することが報告されている(例 えば、上記非特許文献1参照。)。

[0005]

本発明者らが4H-SiC基板を用い半導体装置を作成したところ、上記非特許文献1 40 と同様にリーク電流が生じることを確認した。

【 0 0 0 6 】

本発明は、上述した従来技術による問題点を解消するため、結晶欠陥、特に格子間原子を抑制し、リーク電流の発生を抑えることを目的とする。

【課題を解決するための手段】

【 0 0 0 7 】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の高濃度炭化珪素半導体基板の表面に形成された低濃度の第1導電型の第1 炭化珪素半導体層と、前記第1炭化珪素半導体層の表面層に選択的に形成された第2導電型の第1ベース領域と、前記第1導電型の第1炭化珪素半導体層上に形成された第2導電

20

30

40

型の炭化珪素半導体層と、前記第2導電型の炭化珪素半導体層の表面層に選択的に形成された第1導電型のソース領域および第2導電型のコンタクト領域と、前記第2導電型の炭化珪素半導体層を貫通して形成されたトレンチと、前記トレンチ内部にゲート絶縁膜を介して形成されたゲート電極と、を有する半導体装置において、前記ソース領域形成のドーパントが燐と炭素の2種類であり、炭素のドーズ量D_cは燐のドーズ量D_pに対して0.7 D_c / D_p 1.3を満たし、前記ソース領域の不純物濃度が10¹⁸台~10²¹台の範囲にあることを特徴とする。

[0008]

また、前記第1炭化珪素半導体層と、前記第2導電型の炭化珪素半導体層の間に前記第 1炭化珪素半導体層より高濃度の第1導電型の領域を有し、前記第1ベース領域の下端及 10 び前記トレンチの下端が前記第1導電型の領域内であることを特徴とする。

【0009】

また、前記ソース領域の珪素と炭素の比で炭素が高いことを特徴とする。

【0010】

前記ソース領域の形成のドーパントが窒素と珪素の2種類であり、珪素のドーズ量D_{Si}は窒素のドーズ量D_Nに対して0.7 D_{Si}/D_N 1.3を満たし、前記ソース領域の不 純物濃度が10¹⁸台~10²¹台の範囲にあることを特徴とする。

[0011]

また、前記ソース領域の珪素と炭素の比で珪素が高いことを特徴とする。

【0012】

また、前記トレンチの下端に第2導電型の第2ベース領域を有し、前記第1ベース領域 と前記第2ベース領域の不純物濃度が同じであり、前記第1ベース領域の幅Wbpは、前 記第2ベース領域の幅Wtbpよりも狭い(Wbp<Wtbp)ことを特徴とする。 【0013】

また、この発明の半導体装置の製造方法は、第1導電型の高濃度炭化珪素半導体基板の 表面に低濃度の第1導電型の第1炭化珪素半導体層を形成する工程と、前記第1炭化珪素 半 導 体 層 の 表 面 層 に 第 2 導 電 型 の 第 1 ベ ー ス 領 域 お よ び 第 2 導 電 型 の 第 2 ベ ー ス 領 域 を 選 択的に形成する工程と、前記第1炭化珪素半導体層の表面に低濃度の第2導電型の炭化珪 素半導体層を形成する工程と、前記第2導電型の炭化珪素半導体層の表面に第1導電型の ソース領域を選択的に形成する工程と、前記ソース領域に隣接するように前記第2導電型 の炭化珪素半導体層の表面に第2導電型のコンタクト領域を形成する工程と、前記第2導 電 型 の 炭 化 珪 素 半 導 体 層 の 表 面 の う ち 前 記 ソ ー ス 領 域 の 一 部 に 前 記 第 2 導 電 型 の 炭 化 珪 素 半導体層を貫通し、前記第2ベース領域よりも浅いトレンチを形成する工程と、前記トレ ン チ 底 部 お よ び 側 部 に ゲ ー ト 絶 縁 膜 を 形 成 す る 工 程 と 、 前 記 ゲ ー ト 絶 縁 膜 上 に ゲ ー ト 電 極 を形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程と、前記ソース領域お よび前記コンタクト領域の表面にソース電極を形成する工程と、高濃度ワイドバンドギャ ップ半導体基板の裏面にドレイン電極を形成する工程と、を含む半導体装置の製造方法に おいて、前記ソース領域を形成する際のドーパントとして燐と炭素の2種類を用い、炭素 のドーズ量D。は燐のドーズ量D。に対して0.7 D。/D。 1.3を満たし、前記ソー ス領域の不純物濃度が10¹⁸台~10²¹台の範囲にあることを特徴とする。

[0014]

また、前記ソース領域を形成する際のドーパントとして窒素と珪素の2種類を用い、珪素のドーズ量 D_{si}は窒素のドーズ量 D_Nに対して0.7 D_{si}/ D_N 1.3を満たし、前 記ソース領域の不純物濃度が10¹⁸台~10²¹台の範囲にあることを特徴とする。

【0015】

また、前記炭化珪素半導体層の表面側から前記第1ベース領域および前記第2ベース領 域よりも深く第1導電型の領域を形成することを特徴とする。

【発明の効果】

[0016**]**

本発明によれば、結晶欠陥、特に格子間原子を抑制し、リーク電流の発生を抑えること 50

n⁺型炭化珪素基板1は、例えば窒素(N)がドーピングされた炭化珪素単結晶基板で ある。n型炭化珪素エピタキシャル層2は、n⁺型炭化珪素基板1よりも低い不純物濃度 で、例えば窒素がドーピングされている低濃度n型ドリフト層である。n型炭化珪素エピ タキシャル層2の第1主面側には、濃いn型領域5が形成されており、濃いn型領域5は n⁺型炭化珪素基板1よりも低くn型炭化珪素エピタキシャル層2よりも高い不純物濃度 で、例えば窒素がドーピングされている。以下、n⁺型炭化珪素基板1単体、またはn⁺型 炭化珪素基板1とn型炭化珪素エピタキシャル層2、またはn⁺型炭化珪素基板1とn型 炭化珪素エピタキシャル層2と後述するpベース層とを併せて炭化珪素半導体基体とする 20

10

30

40

【図面の簡単な説明】

ができる。

【0017】

【図1】図1は、実施の形態にかかる半導体装置の構成を示す断面図である。

【図2】図2は、実施の形態にかかる半導体装置のD_pとD_{Si}の比とドレイン飽和電流(IDSS)の関係を示す図表である。

【図3】図3は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その1)

【図4】図4は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その2)

【図 5 】図 5 は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その 3)

【図6】図6は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その 4)

【 図 7 】 図 7 は、 実施の形態にかかる半導体装置の製造工程を示す断面図である。 (その5)

【図8】図8は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その6)

【発明を実施するための形態】

【0018】

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法 の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはp を冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する 。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不 純物濃度および低不純物濃度であることを意味する。+および-を含めたnやpの表記が 同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態 の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略 する。また、本明細書では、ミラー指数の表記において、"-"はその直後の指数につく バーを意味しており、指数の前に"-"を付けることで負の指数をあらわしている。

【 0 0 1 9 】

(実施の形態)

本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として、炭化珪素(SiC)を用いて作 製されたMOS型の炭化珪素半導体装置を例に説明する。

[0020]

図1は、実施の形態にかかる半導体装置の構成を示す断面図である。図1に示すように 、実施の形態にかかる炭化珪素半導体装置は、n⁺型炭化珪素基板(ワイドバンドギャッ プ半導体基板)1の第1主面、例えば(0001)面(Si面)、にn型炭化珪素エピタ キシャル層(ワイドバンドギャップ半導体堆積層)2が堆積されている。

[0021**]**

【0022】

図1に示すように、n⁺型炭化珪素基板1のn型炭化珪素エピタキシャル層2側に対し て反対側の表面(炭化珪素半導体基体の裏面)には、裏面電極13が設けられている。裏 面電極13は、ドレイン電極を構成する。

【0023】

炭化珪素半導体基体の第1主面側には、トレンチ構造が形成されている。具体的には、 トレンチは、 p ベース層 6 の n⁺型炭化珪素基板 1 側に対して反対側(炭化珪素半導体基 体の第1主面側)の表面から p ベース層 6 を貫通する。また、トレンチの表面に沿って、 トレンチの底部および側部に形成されたゲート絶縁膜 9 が形成されており、ゲート絶縁膜 9 により n 型炭化珪素エピタキシャル層 2 および p ベース層 6 と絶縁されているゲート電 極 1 0 がトレンチ内部に形成されている。ゲート電極 1 0 の一部はトレンチ外部に突出し ていても良い。

【0024】

n型炭化珪素エピタキシャル層2のn⁺型炭化珪素基板1側に対して反対側(炭化珪素 半導体基体の第1主面側)の表面層には、第1p⁺ベース領域(第1の第2導電型半導体 領域)3と第2p⁺ベース領域4が選択的に設けられている。第1p⁺ベース領域3の幅は Wbpであり、第2p⁺ベース領域4の幅はWtbpであり、Wbp<Wtbpとする。 第2p⁺ベース領域4はトレンチ下に形成されている。第2p⁺ベース領域4の幅(Wtb p)はトレンチの幅と同じかそれよりも広い。第1p⁺ベース領域3と第2p⁺ベース領域 4は、例えばアルミニウムがドーピングされている。

[0025]

第1 p⁺ベース領域3の一部をトレンチ側に引き伸ばすことで第2 p⁺ベース領域4 に接続した構造となっていても良い。その理由はゲート電極10下の第2 p⁺ベース領域4 と n型炭化珪素エピタキシャル層2の接合部分でアバランシェ降伏が起こったときに発生す るホールを効率よくソース電極12に退避させることでゲート酸化膜への負担を軽減し信 頼性をあげるためである。

[0026]

n型炭化珪素エピタキシャル層2の第1主面側には第2導電型のpベース層6が設けら れており、pベース層6の第1主面側に第1導電型のn⁺ソース領域7および第2導電型 のp⁺⁺コンタクト領域8が設けられている。また、n⁺ソース領域7およびp⁺⁺コンタク ト領域8は互いに接する。また、n型炭化珪素エピタキシャル層2の表面層の第1p⁺ベ ース領域3と第2p⁺ベース領域4に挟まれた領域と、pベース層6と第2p⁺ベース領域 4に挟まれた領域には濃いn型領域5が設けられており、この濃いn型領域5は第1p⁺ ベース領域3と第2p⁺ベース領域4よりも深い位置まで形成されている。

30

40

10

20

[0027]

図 1 では、 2 つのトレンチ M O S 構造のみを図示しているが、さらに多くのトレンチ M O S 構造が並列に配置されていてもよい。

【0028】

層間絶縁膜11は、炭化珪素半導体基体の第1主面側の全面に、トレンチに埋め込まれ たゲート電極10を覆うように設けられている。ソース電極12は、層間絶縁膜11に開 口されたコンタクトホールを介して、n⁺ソース領域7およびp⁺⁺コンタクト領域8に接 する。ソース電極12は、層間絶縁膜11によって、ゲート電極10と電気的に絶縁され ている。ソース電極12上には、ソース電極パッド14が設けられている。 【0029】

ここで、 n⁺ソース領域 7 を形成する際のドーパントとして燐と炭素の 2 種類を共注入 し、この時の炭素のドーズ量 D_cは、燐のドーズ量 D_pに対して 0 . 7 D_c / D_p 1 . 3 を満たすように形成する。これにより、注入した燐が炭化珪素中の珪素サイトに入った際 に余剰となった珪素と、共注入した炭素が結合して炭化珪素となり、格子間原子を低減す る。燐のみの注入の場合は、 n⁺ソース領域 7 で炭化珪素の炭素と珪素の原子比は略等し い。これに対して、燐と炭素の共注入をすることで、 n⁺ソース領域 7 の炭化珪素の炭素 と珪素の原子比は炭素が高くなる。この際、燐のドーズ量は、 n⁺ソース領域 7 の不純物

(6)

濃度が10¹⁸台~10²¹台となる様にドーズ量を調整し、多段注入で形成する事が望ましい。例えば、ドーズ量をそれぞれ2×10¹⁴、1×10¹⁴、5×10¹³とした多段注入で 形成する。

【 0 0 3 0 】

また、 n⁺ソース領域7を形成する際のドーパントとして窒素と珪素の2種類を共注入 する場合は、珪素のドーズ量D_{Si}は窒素のドーズ量D_Nに対して0.7 D_{Si}/D_N 1. 3を満たすように形成する。これにより、注入した窒素が炭化珪素中の炭素サイトに入っ た際に余剰となった炭素と、共注入した珪素が結合して炭化珪素となり、格子間原子を低 減する。窒素のみの注入の場合は、 n⁺ソース領域7で炭化珪素の炭素と珪素の原子比は 略等しい。これに対して、窒素と珪素の共注入をすることで、 n⁺ソース領域7の炭化珪 素の炭素と珪素の原子比は珪素が高くなる。この際、窒素のドーズ量は、 n⁺ソース領域 7の不純物濃度が10¹⁸台~10²¹台となる様にドーズ量を調整し、多段注入で形成する 事が望ましい。例えば、ドーズ量をそれぞれ2×10¹⁴、1.7×10¹⁴、1.1×10 ¹⁴、1×10¹⁴とした多段注入で形成する。格子間原子を低減できることにより、ドレイ ン飽和電流(IDSS)を低減することが可能となる。

図2は、実施の形態にかかる半導体装置のD_pとD_{Si}の比とドレイン飽和電流(IDS S)の関係を示す図表である。 n⁺ソース領域7を形成する際のドーパントとして燐と炭 素の2種類を共注入した時の、D_pとD_{Si}の比とIDSSの関係を示す。炭素の共注入量 を増加させることにより、格子間原子が減少し、IDSSが減少しているのが分かる。ド ーズ量D_cとD_pについて、0.7 D_c/D_p 1.3を満たすように形成するとIDSS が1×10⁻⁷A以下となった。炭素の共注入量を増やしすぎた場合は、注入により格子欠 陥や注入ダメージを形成してしまうため、IDSSの増加が現れる。また、 n⁺ソース領 域7を形成する際のドーパントとして窒素と珪素の2種類を共注入する場合も同様の結果 が得られた。

[0032]

図3~図8は、それぞれ実施の形態にかかる半導体装置の製造工程を示す断面図である。以下、図1に示す炭化珪素半導体装置の各製造工程を順に説明する。はじめに、図3に示すように、n型の炭化珪素でできたn⁺型炭化珪素基板1を用意する。そして、このn⁺ 型炭化珪素基板1の第1主面上に、n型の不純物、例えば窒素原子をドーピングしながら 炭化珪素でできた第1n型炭化珪素エピタキシャル層2aを、例えば10μm程度の厚さ までエピタキシャル成長させる。この第1n型炭化珪素エピタキシャル層2aは、n型炭 化珪素エピタキシャル層2の一部(下層)となる。ここまでの状態が図3に示されている

【0033】

次いで、図4に示すように、第1n型炭化珪素エピタキシャル層2aの表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で 形成する。そして、イオン注入法によってp型の不純物、例えばアルミニウム原子をイオ ン注入する。それによって、図4に示すように、第1n型炭化珪素エピタキシャル層2a の表面領域の一部に、例えば深さ0.5µm程度の深い位置に第1p⁺ベース領域3aと 第2p⁺ベース領域4が、例えば隣り合う第1p⁺ベース領域3aと第2p⁺ベース領域4 との間の距離が1~1.5µm程度となるように設けられる。このとき、第1p⁺ベース 領域3aの幅Wbpを第2p⁺ベース領域4の幅Wtbpよりも狭く形成する(Wbp< Wtbp)。これにより、電界が、第2p⁺ベース領域よりも狭い第1p⁺ベース領域3a の幅Wbpの方へ集中しやすくなり、アバランシェ電流が第1p⁺ベース領域3aの方へ 流れ、トレンチ内のゲート電極10が保護される。

【0034】

また、第1 p⁺ベース領域3 a と第2 p⁺ベース領域4 を設けるためのイオン注入時のド ーズ量を、例えば不純物濃度が1 × 1 0¹⁸~1 × 1 0¹⁹ / c m³程度となるように設定し てもよい。次いで、第1 p⁺ベース領域3 a と第2 p⁺ベース領域4 を設けるためのイオン 10

注入時に用いたマスクを除去する。そして、イオン注入法によってn型の不純物、例えば 窒素原子をイオン注入する。それによって、図4に示すように、第1n型炭化珪素エピタ キシャル層2aの表面領域の一部に、第1p⁺ベース領域3aと第2p⁺ベース領域4より も深い位置まで濃いn型領域5aが設けられる。深く濃いn型領域5aを設けるためのイ オン注入時のドーズ量は、例えば不純物濃度が5×10¹⁶~5×10¹⁷/cm³程度とな るように設定してもよい。ここまでの状態が図4に示されている。 【0035】

次いで、図5に示すように、第1n型炭化珪素エピタキシャル層2aの表面上に、n型の不純物、例えば窒素原子をドーピングしながら第2n型炭化珪素エピタキシャル層2b を、例えば0.5µm程度の厚さまでエピタキシャル成長させる。この第2n型炭化珪素 エピタキシャル層2bと第1n型炭化珪素エピタキシャル層2aを合わせてn型炭化珪素 エピタキシャル層2となる。第2n型炭化珪素エピタキシャル層2bを設けるためのエピ タキシャル成長の条件を、例えば第2n型炭化珪素エピタキシャル層2bの不純物濃度が 8×10¹⁵/cm³程度となるように設定してもよい。

[0036]

次いで、 n 型炭化珪素エピタキシャル層 2 の表面上に、フォトリソグラフィ技術によっ て所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、イオン 注入法によって p 型の不純物、例えばアルミニウム原子をイオン注入する。それによって 、図 5 に示すように、 n 型炭化珪素エピタキシャル層 2 の表面領域の一部に、例えば深さ 0.5 μ m 程度の浅い第 1 p⁺ベース領域 3 bが、例えば深い第 1 p⁺ベース領域 3 a の上 部に重なるように設けられる。この浅い第 1 p⁺ベース領域 3 b と深い第 1 p⁺ベース領域 3 a を合わせて p⁺ベース領域 3 となる。浅い第 1 p⁺ベース領域 3 b を設けるためのイオ ン注入時のドーズ量を、例えば不純物濃度が 1 × 1 0¹⁸~1 × 1 0¹⁹/cm³程度となる ように設定してもよい。

【0037】

次いで、浅い第1 p⁺ベース領域3 bを設けるためのイオン注入時に用いたマスクを除 去する。そして、イオン注入法によって n 型の不純物、例えば窒素原子をイオン注入する 。それによって、図5 に示すように、第2 n 型炭化珪素エピタキシャル層2 b の表面領域 の一部に、例えば深さ0.5 μ m 程度の浅く濃い n 型領域5 b が設けられる。浅く濃い n 型領域5 b を設けるためのイオン注入時のドーズ量は、例えば不純物濃度が5 × 1 0¹⁶~ 5 × 1 0¹⁷ / c m³程度となるように設定してもよい。この浅く濃い n 型領域5 b と深く 濃い n 型領域5 a を合わせて濃い n 型領域5 となる。ここまでの状態が図5 に示されてい る。

[0038]

そして、 n 型炭化珪素エピタキシャル層 2 の表面上に、 p 型の不純物、例えばアルミニウム原子をドーピングしながら p ベース層 6 を、例えば 0 . 7 ~ 1 . 3 µ m 程度の厚さまでエピタキシャル成長させる。 p ベース層 6 を設けるためのエピタキシャル成長の条件を、例えば不純物濃度が 1 × 1 0¹⁶~ 5 × 1 0¹⁸ / c m³程度となるように設定してもよい

【 0 0 3 9 】

次いで、露出した p ベース層 6 の表面上に、フォトリソグラフィ技術によって所望の開 口部を有する図示しないマスクを例えば酸化膜で形成する。そして、イオン注入法によっ て n 型の不純物、例えば燐をイオン注入する。それによって、図 6 に示すように、 p ベー ス層 6 の表面領域の一部に n ⁺型のソース領域 7 が設けられる。

[0040]

ここで、ソース領域 7 を形成する際のドーパントとして燐と炭素の 2 種類を、ドーズ量が 0.7 D_c / D_p 1.3を満たすように共注入する。またソース領域 7 を形成する際のドーパントとして窒素と珪素の 2 種類を用いる場合は、ドーズ量が 0.7 D_{si} / D_N 1.3を満たすように共注入する。ソース領域 7 を設けるためのイオン注入時のドーズ

量を、例えば第1 p⁺ベース領域3よりも不純物濃度が高くなるように設定してもよい。

10

20

[0041]

次いで、ソース領域7を設けるためのイオン注入時に用いたマスクを除去する。そして、露出した p ベース層 6 の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成し、 p ベース層 6 の表面上に p 型の不純物、例えばアルミニウムをイオン注入する。それによって、図 6 に示すように、 p ベース層 6 の表面領域の一部に p⁺⁺コンタクト領域 8 が設けられる。

【0042】

p⁺⁺コンタクト領域 8 を設けるためのイオン注入時のドーズ量を、例えば第 2 p⁺ベー ス領域 4 よりも不純物濃度が高くなるように設定してもよい。続いて、 p⁺⁺コンタクト領 域 8 を設けるためのイオン注入時に用いたマスクを除去する。ここまでの状態が図 6 に示 されている。

【0043】

次いで、熱処理(アニール)を行って、例えば第1p⁺ベース領域3、ソース領域7、 p⁺⁺コンタクト領域8を活性化させる。熱処理の温度は、例えば1700 程度であって もよい。熱処理の時間は、例えば2分程度であってもよい。なお、上述したように1回の 熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うた びに熱処理を行って活性化させてもよい。

[0044]

次いで、図7に示すように、露出したpベース層6の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、 ドライエッチング用によってpベース層6を貫通してn型炭化珪素エピタキシャル層2に 達するトレンチを形成する。トレンチの底部は第2p⁺ベース領域4に達しても良く、p ベース層6と第2p⁺ベース領域4に挟まれたn型炭化珪素エピタキシャル層2内に設置 されても良い。続いて、トレンチを設けるために用いたマスクを除去する。ここまでの状態が図7に示されている。

[0045]

次いで、図8に示すように、 n⁺ソース領域7、 p⁺⁺コンタクト領域8、トレンチの表 面に沿ったトレンチの底部および側部にゲート絶縁膜9を形成する。このゲート絶縁膜9 は、酸素雰囲気中において1000 程度の温度の熱処理によって酸化膜を熱酸化するこ とによって形成してもよい。また、このゲート絶縁膜9はHigh Temperatu re Oxide(HTO)等のような化学反応によって堆積する方法で形成してもよい

30

40

10

20

【0046】

次いで、ゲート絶縁膜9上に、例えば燐原子がドーピングされた多結晶シリコン層を設 ける。この多結晶シリコン層はトレンチ内を埋めるように形成しても良い。この多結晶シ リコン層をパターニングして、トレンチ内部に残すことによって、ゲート電極10を設け る。ゲート電極10の一部はトレンチ外部に突出していても良い。

【0047】

次いで、ゲート絶縁膜9及びゲート電極10を覆うように、例えば燐ガラスを1µm程 度の厚さで成膜し、層間絶縁膜11を設ける。層間絶縁膜11及びゲート絶縁膜9をパタ ーニングして選択的に除去することによって、コンタクトホールを形成し、n⁺ソース領 域7及びp⁺⁺コンタクト領域8を露出させる。その後、熱処理(リフロー)を行って層間 絶縁膜11を平坦化する。ここまでの状態が図8に示されている。

【0048】

次いで、コンタクトホール内及び層間絶縁膜11の上にソース電極12となる導電性の 膜を設ける。この導電性の膜を選択的に除去して、例えばコンタクトホール内にのみソー ス電極12を残す。

【0049】

次いで、 n ⁺型炭化珪素基板 1 の第 2 主面上に、例えばニッケルの膜でできたドレイン 電極 1 3 を設ける。その後、例えば 9 7 0 程度の温度で熱処理を行って、 n ⁺型炭化珪

素基板1とドレイン電極13とをオーミック接合する。 【0050】

次いで、図1に示すように、例えばスパッタ法によって、ソース電極12及び層間絶縁 膜11を覆うように、例えばアルミニウムの膜を、厚さが例えば5µm程度になるように 、設ける。その後、A1の膜を選択的に除去して、素子全体の活性部を覆うように残すこ とによって、ソース電極パッド14を形成する。

【0051】

次いで、ドレイン電極13の表面に、例えばチタン、ニッケル及び金を順に積層することによって、ドレイン電極パッド15を設ける。以上のようにして、図1に示す半導体装置が完成する。

【 0 0 5 2 】

以上説明した実施の形態によれば、 n⁺ソース領域 7 を形成する際のドーパントとして 燐と炭素の 2 種類を共注入する場合には、炭素のドーズ量 D_cは、燐のドーズ量 D_pに対し て0.7 D_c / D_p 1.3を満たすようにする。これにより、注入した燐が炭化珪素中 の珪素サイトに入った際に余剰となった珪素と、共注入した炭素が結合して炭化珪素とな り、格子間原子を低減する。また、 n⁺ソース領域 7 を形成する際のドーパントとして窒 素と珪素の 2 種類を共注入する場合には、珪素のドーズ量 D_{Si}は窒素のドーズ量 D_Nに対 して0.7 D_{Si} / D_N 1.3を満たすように形成する。これにより、注入した窒素が 炭化珪素中の炭素サイトに入った際に余剰となった炭素と、共注入した珪素が結合して炭 化珪素となり、格子間原子を低減する。格子間原子を低減できることにより、ドレイン飽 和電流(IDSS)を低減することが可能となり、リーク電流の発生を抑えることができる。

【0053】

なお、本実施の形態においては、浅く濃いn型領域5bの形成をイオン注入で行う形態 を示したが、第2n型炭化珪素エピタキシャル層2bのエピタキシャル成長時に窒素の不 純物濃度が5×10¹⁶~5×10¹⁷/cm³程度となるように設定し、イオン注入を省略 する製造方法としても良い。

[0054]

以上において本発明では、炭化珪素でできた炭化珪素基板の主面を(0001)面とし 当該(0001)面上にMOSを構成した場合を例に説明したが、面方位およびMOSに 限らず、IGBT,SIT等のn型領域を有する素子および基板主面の面方位などを種々 変更可能である。

[0055]

また、本発明では、各実施の形態では第1導電型を n 型とし、第2導電型を p 型とした 、

【産業上の利用可能性】

【0056】

以上のように、本発明にかかる半導体装置は、電力変換装置や種々の産業用機械などの 電源装置などに使用される高耐圧半導体装置に有用である。

【符号の説明】

【0057】

- 1 n⁺型炭化珪素基板
- 2 n型炭化珪素エピタキシャル層
- 2 a 第 1 n 型炭化珪素エピタキシャル層
- 2 b 第 2 n 型炭化珪素エピタキシャル層

3 第1 p⁺ベース領域

- 3 a 深い位置の第1 p⁺ベース領域
- 3 b 浅い位置の第1 p⁺ベース領域
- 4 第 2 p⁺ベース領域
- 5 濃いn型領域

20

30

40

5 a 深い位置の濃い n 型領域

- 5 b 浅い位置の濃い n 型領域
- 6 p ベース層 7
- n ⁺ソース領 域
- p ^{+ +} コンタクト領域 8
- 9 ゲ ー ト 絶 縁 膜
- 1 0 ゲート電極
- 1 1 層間絶縁膜
- 1 2 ソース電極
- 13 裏面電極
- 14 ソース電極パッド
- 15 ドレイン電極パッド
- Wbp 第1p⁺ベース領域3の幅
- W t b p 第 2 p⁺ベース領域 4 の幅

【図1】







【図3】



【図4】





【図7】





【図6】

【図8】





フロントペーシ	"の続き
---------	------

(51)Int.CI.			FI			テーマコード(参考)
H 0 1 L	21/265	(2006.01)	H 0 1 L	29/78	652B	
			H 0 1 L	29/06	301D	
			H 0 1 L	29/06	301V	
			H 0 1 L	21/20		
			H 0 1 L	21/265	Z	
			H 0 1 L	21/265	602A	