

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5527015号
(P5527015)

(45) 発行日 平成26年6月18日 (2014. 6. 18)

(24) 登録日 平成26年4月25日 (2014. 4. 25)

(51) Int. Cl.	F I
GO 1 P 15/18 (2013. 01)	GO 1 P 15/00 K
GO 1 P 15/08 (2006. 01)	GO 1 P 15/08 P
GO 1 P 15/125 (2006. 01)	GO 1 P 15/125 Z
GO 1 C 19/56 (2012. 01)	GO 1 C 19/56
HO 1 L 29/84 (2006. 01)	HO 1 L 29/84 Z

請求項の数 11 (全 38 頁) 最終頁に続く

(21) 出願番号	特願2010-120725 (P2010-120725)	(73) 特許権者	000002369 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号
(22) 出願日	平成22年5月26日 (2010. 5. 26)	(74) 代理人	100090479 弁理士 井上 一
(65) 公開番号	特開2011-247729 (P2011-247729A)	(74) 代理人	100104710 弁理士 竹腰 昇
(43) 公開日	平成23年12月8日 (2011. 12. 8)	(74) 代理人	100124682 弁理士 黒田 泰
審査請求日	平成25年5月10日 (2013. 5. 10)	(72) 発明者	高木 成和 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
		審査官	深田 高義

最終頁に続く

(54) 【発明の名称】 素子構造体、慣性センサー、電子機器

(57) 【特許請求の範囲】

【請求項1】

第1センサー素子が設けられている第1基板と、
第2センサー素子が設けられている第2基板と、を含み、
前記第2基板は、前記第1センサー素子と前記第2センサー素子とが平面視で互いに重なった状態で、前記第1基板上に配置され、
前記第1基板および前記第2基板の少なくとも一方には、第3センサー素子が設けられ

前記第3センサー素子は、前記第1方向および前記第2方向を含む面と交差する第3方向の力が生じると容量値が変化する、第3センサー素子用の容量素子を含むことを特徴とする素子構造体。

【請求項2】

請求項1記載の素子構造体であって、
前記第1基板は、第1支持層と前記第1センサー素子との間に第1絶縁層が設けられ、
前記第2基板は、第2支持層と前記第2センサー素子との間に第2絶縁層が設けられていることを特徴とする素子構造体。

【請求項3】

請求項1または請求項2記載の素子構造体であって、
前記第1センサー素子は、
第1固定部と、前記第1固定部に第1弾性変形部を介して支持されている第1可動錘部

と、前記第 1 可動錘部に設けられ前記第 1 可動錘部と一体的に変位する第 1 可動電極部と、前記第 1 可動電極部に対向して配置される第 1 固定電極部と、を備え、かつ、前記第 1 可動錘部に、平面視における第 1 方向の力が加わると、前記第 1 可動電極部は前記第 1 方向に変位し、

前記第 2 センサー素子は、

第 2 固定部と、前記第 2 固定部に第 2 弾性変形部を介して支持されている第 2 可動錘部と、前記第 2 可動錘部に設けられ前記第 2 可動錘部と一体的に変位する第 2 可動電極部と、前記第 2 可動電極部に対向して配置される第 2 固定電極部と、を備え、かつ、前記可動錘部に、前記第 1 方向と交差する、平面視における第 2 方向の力が加わると、前記第 2 可動電極部は前記第 2 方向に変位する、

10

ことを特徴とする素子構造体。

【請求項 4】

請求項 3 記載の素子構造体であって、

前記第 1 センサー素子は、前記第 1 可動錘部に第 1 方向の力が加わったときに、容量値が減少する第 1 センサー用第 1 容量と、容量値が増大する第 1 センサー用第 2 容量と、を備え、

前記第 2 センサー素子は、前記第 2 可動錘部に第 2 方向の力が加わったときに、容量値が減少する第 2 センサー用第 1 容量と、容量値が増大する第 2 センサー用第 2 容量と、を備えることを特徴とする素子構造体。

【請求項 5】

20

請求項 1 ~ 請求項 4 のいずれか 1 項に記載の素子構造体であって、

前記第 3 センサー素子は、前記第 3 方向の力が生じると容量値が変化する、第 3 センサー素子用の第 1 容量を含み、

前記第 3 センサー素子用の第 1 容量は、前記第 1 基板に一端が支持され、かつ他端の周囲に空隙部が設けられている第 1 可動電極と、前記第 2 基板に固定されている第 1 固定電極と、の間に生じることを特徴とする素子構造体。

【請求項 6】

請求項 5 記載の素子構造体であって、

前記第 3 センサー素子は、前記第 3 方向の力が生じると容量値が変化する、第 3 センサー素子用の第 2 容量を含み、

30

前記第 3 センサー素子用の第 2 容量は、前記第 1 基板に固定されている第 2 固定電極と、前記第 2 基板に一端が支持され、かつ他端の周囲に空隙部が設けられている第 2 可動電極と、の間に生じることを特徴とする素子構造体。

【請求項 7】

請求項 5 または請求項 6 記載の素子構造体であって、

前記第 3 センサー素子は、平面視で、前記第 1 センサー素子および前記第 2 センサー素子の形成領域の周囲に設けられていることを特徴とする素子構造体。

【請求項 8】

請求項 1 ~ 請求項 7 のいずれか 1 項に記載の素子構造体であって、

前記第 1 基板と前記第 2 基板との間には、スペーサー部材が設けられていることを特徴とする素子構造体。

40

【請求項 9】

請求項 8 記載の素子構造体であって、

前記スペーサー部材は棒状であり、

前記第 1 基板、前記第 2 基板および前記スペーサー部材によって、封止体が構成されていることを特徴とする素子構造体。

【請求項 10】

請求項 1 ~ 請求項 9 のいずれか 1 項に記載の素子構造体と、

前記素子構造体から出力される電気信号を処理する信号処理回路と、

を有することを特徴とする慣性センサー。

50

【請求項 1 1】

請求項 1 ~ 請求項 9 のいずれか 1 項に記載の素子構造体を有することを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、素子構造体、慣性センサー、電子機器等に関する。

【背景技術】

【0002】

近年、MEMS (Micro Electro Mechanical System: 微小電気機械システム) 技術を使用して、小型で高感度の MEMS センサーを実現する技術が注目されている。 10

【0003】

例えば、特許文献 1 には、ポリシリコンの積層構造体を用いた半導体力学量センサーが開示されている。この半導体力学量センサーは、一つの可動構造体を用いて、3 軸 (X 軸、Y 軸および Z 軸) の各々の方向の加速度成分を検出する。

【0004】

また、特許文献 2 には、3 つの加速度検知素子を一つのシリコン基板上に集積した、3 軸加速度センサーが示されている。3 つの加速度検知素子は、シリコンマイクロマシン製造プロセスによって同時に形成され、また、各加速度センサーは、一つのシリコン基板上に隣接して配置 (並置) される。 20

【先行技術文献】

【特許文献】

【0005】

【特許文献 1】特開 2004 - 286535 号公報

【特許文献 2】特開平 9 - 113534 号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献 1 の技術では、構造体内で、基板と垂直な方向に 3 つの絶縁分離構造が必要となる。よって、製造工程が複雑となるのは否めない。また、一つの可動構造体で 3 軸方向の加速度を検出することから、各軸の検出感度の独立性を確保することがむずかしく、いわゆる他軸感度特性をもつことは否めない。また、構造が複雑であることから、センサーの感度の向上、あるいはセンサーサイズの縮小の点で、限界がある。つまり、電極 (ポリシリコン) を成膜プロセスで形成しており、厚膜化がプロセス的に難しいことから、センサー性能の向上には限界がある。また、センサー素子の封止 (パッケージング) を行なう場合には、追加工程が必要になり、製造工程がさらに複雑化する。また、封止体の形成によってセンサーサイズがさらに増大する。 30

【0007】

また、特許文献 2 の技術では、3 つの加速度センサーを一つのセンサー上に並置することから、センサーの専有面積が増大するのは否めない。また、センサー素子の封止 (パッケージング) を行なう場合には、追加工程が必要になる。また、封止体の形成によってセンサーサイズがさらに増大する。 40

【0008】

本発明の少なくとも一つの態様によれば、例えば、容量素子を含む素子構造体の製造を容易化することができる。また、例えば、素子構造体の小型化を図ることも可能である。

【課題を解決するための手段】

【0009】

(1) 本発明の素子構造体の一態様は、第 1 支持層と、前記第 1 支持層の上方に設けられる第 1 センサー素子と、を有する第 1 基板と、第 2 支持層と、前記第 2 支持層の上方に設けられる第 2 センサー素子と、を有する第 2 基板と、を含み、前記第 2 基板は、前記第 50

1 センサー素子と前記第2センサー素子とが互いに対向した状態で、前記第1基板上にスペーサーを介して配置されている。

【0010】

本態様では、第1センサー素子を有する第1基板と、第2センサー素子を有する第2基板とを対向配置することによって、2つのセンサー素子を有する素子構造体が構成される。第1基板と第2基板の各々は、例えば、所定距離だけ離間されて、互いに対向した状態で配置される。第1基板および第2基板としては、例えば、半導体基板上に複数層の絶縁膜や導体膜等が積層形成される多層構造の半導体基板や、SOI (Silicon on Insulator) 基板、あるいはガラス基板等を用いることができる。また、第1センサー素子と第2センサー素子とは互いに対向しており、したがって、平面視において、第1センサー素子の形成領域と第2センサー素子の形成領域とが重なっている。

10

【0011】

第1センサー素子の形成領域と第2センサー素子の形成領域は、平面視で重複していることから、各センサーが並置されている場合に比べて、素子の専有面積が減少し、よって、素子構造体の小型化が可能である。また、第1センサー素子と第2センサー素子の各々は、空間的に分離されていることから、第1センサー素子と第2センサー素子との相互干渉が防止され、各センサーの独立性が確保される。よって、本態様の素子構造体では、多軸感度特性が問題とならない。また、例えば、いずれか一方の基板を、封止用の蓋体としても使用することもでき、この場合には、小型の封止構造体(センサーパッケージ)を追加工程なく実現することができる。

20

【0012】

(2) 本発明の素子構造体の一態様は、前記第1支持層と前記第1センサー素子との間、および、前記第2支持層と前記第2センサー素子との間の少なくとも一方に絶縁層が形成される。

【0013】

この構造によれば、第1基板と第2基板との絶縁性は確保される。したがって、各基板に設けられる導体層間の絶縁分離のために、特別な構造を形成する必要がない。つまり、第1基板と第2基板を、所定距離を保って対向配置すると、これに伴って、各基板に垂直な方向(例えばZ軸方向)における、導体層(導電部材)間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。

30

【0014】

また、例えば、厚い活性層を持つSOI基板等を使用し、その厚い活性層によって可動梁を構成すると、慣性力(加速度や角速度等の物理量)を精度良く検出するために必要な質量(可動錘の質量)を容易に確保することができる。よって、センサー感度の向上が容易である。

【0015】

(3) 本発明の素子構造体の他の態様では、前記第1センサー素子は、第1固定枠部と、前記第1固定枠部に第1弾性変形部を介して支持され、周囲に第1空洞部が形成されている第1可動錘部と、前記第1可動錘部と一体的に形成され、前記第1可動錘部と一体的に変位する第1可動電極部と、前記第1固定枠部に一端が固定され、前記第1可動電極部に対向して配置される第1固定電極部と、を有し、かつ、前記第1可動錘部に、平面視における第1方向の力が加わると、前記第1可動電極部は前記第1方向に変位し、前記第2センサー素子は、第2固定枠部と、前記第2固定枠部に第2弾性変形部を介して支持され、周囲に第2空洞部が形成されている第2可動錘部と、前記第2可動錘部と一体的に形成され、前記第2可動錘部と一体的に変位する第2可動電極部と、前記第2固定枠部に一端が固定され、前記第2可動電極部に対向して配置される第2固定電極部と、を有し、かつ、前記可動錘部に、前記第1方向と交差する、平面視における第2方向の力が加わると、前記第2可動電極部は前記第2方向に変位する。

40

【0016】

本態様では、第1センサー素子および第2センサー素子は共に容量素子であり、この容

50

量素子は、固定枠部と、弾性変形部（バネ部）と、可動電極部と、可動錘部と、固定電極部とを有する。各部は、例えば、単結晶シリコン層（ならびにその上に設けられる絶縁層等）をフォトリソグラフィによってパターンニングすることによって、一括して形成することができる。なお、第1センサー素子の構成要素には「第1」を冒頭に付し、第2センサー素子の構成要素には「第2」を冒頭に付し、両者を区別している。

【0017】

例えば、弾性変形部の一端は固定枠部に連結（固定）され、他端は可動錘部に連結（固定）される。可動錘部は、弾性変形部を介して固定枠部に支持される。可動錘部は、空洞部中に浮いた状態となっていることから、所定方向に変位することができる。可動電極部は、例えば可動錘部と一体に形成されており、可動錘部に力が加わって可動錘部が変位すると、可動電極部も同様に変位する。可動電極部は、例えば、一端が可動錘部に固定され、かつ可動錘部の周囲の空洞部に向けて突出形成される。固定電極部は、可動電極部に対向して配置される。固定電極部は、例えば、一端が固定枠部に固定され、可動錘部の周囲の空洞部に向けて突出形成される。

10

【0018】

また、第1センサー素子を構成する容量素子の容量値は、例えば、第1可動錘部が、水平面内の第1方向に変位することによって変化する。一方、第2センサー素子を構成する容量素子の容量値は、例えば、第2可動錘部が、水平面で、第1方向と交差する第2方向（例えば直交する方向）に変位することによって変化する。つまり、第1センサー素子（を構成する容量素子）の検出軸の方向と、第2センサー素子（を構成する容量素子）の検出軸の方向は、互いに交差する方向（例えば直交する方向）である。したがって、本態様の素子構造体を用いると、2軸方向の加速度や角速度の検出が可能である。

20

【0019】

（4）本発明の素子構造体の他の態様では、前記第1センサー素子は、前記第1可動錘部に第1方向の力が加わったときに、容量値が減少する第1センサー用第1容量と、容量値が増大する第1センサー用第2容量と、を有し、前記第2センサー素子は、前記第2可動錘部に第1方向の力が加わったときに、容量値が減少する第2センサー用第1容量と、容量値が増大する第2センサー用第2容量と、を有する。

【0020】

本態様では、第1センサー素子および第2センサー素子の各々に、容量値の変化の方向が逆である2つの容量素子（第1容量と第2容量）を設ける。第1容量素子と第2容量素子は、差動容量として利用することができる。

30

【0021】

例えば、第1センサー素子において、第1可動錘部に第1方向の力（加速度やコリオリ力）が加わったとき、例えば、第1容量を構成する可動電極と固定電極との間の距離（コンデンサーのギャップ）が拡大して第1容量の容量値が減少したとする（第1容量の容量値の変動量を「 $-C$ 」とする）。このとき、第2容量を構成する可動電極と固定電極との間の距離（コンデンサーのギャップ）は縮小して第2容量の容量値が増大する（第2容量の容量値の変動量は「 $+C$ 」である）。第2センサーについても同様である。

【0022】

第1容量および第2容量の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、2つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向（力が加わった向き）も検出することができる。また、複数の容量（第1容量および第2容量）が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。

40

【0023】

（5）本発明の素子構造体の他の態様では、前記第1基板および前記第2基板の少なくとも一方には、さらに第3センサー素子が設けられ、前記第3センサー素子は、前記第1

50

方向および前記第2方向を含む面に垂直な第3方向の力が生じると容量値が変化する、第3センサー素子用の容量素子を含む。

【0024】

これによって、第1方向、第2方向に加えて、第3方向にも検出感度をもつ素子構造体の実現される。第3センサー素子としての容量素子は、例えば、第3方向に延在する導体層を、所定距離だけ隔てて対向して配置し、一方の導体層の側面を固定電極として使用し、他方の導体層の側面を可動電極として使用することによって形成することができる。

【0025】

(6)本発明の素子構造体の他の態様では、前記第1基板と前記第2基板とが対向配置されることによって、第3センサー素子が構成されており、前記第3センサー素子は、前記第1方向および前記第2方向を含む面と交差する第3方向の力が生じると容量値が変化する、第3センサー素子用の第1容量を含み、前記第3センサー素子用の第1容量は、前記第1基板における前記第1絶縁層によって一端部が支持され、かつ他端部の周囲に空隙部が形成されている、第1可動電極としての第1可動梁と、前記第2基板における前記第2絶縁層上に固定されている、第1固定電極としての第1固定部と、を有する。

10

【0026】

本態様においても、第3方向に検出感度をもつ第3センサー素子が設けられる。但し、上記(5)の態様では、一つの基板に第3センサーが設けられていたが、本態様では、第1基板と第2基板とが組み合わされて第3センサーが形成され、この点で、第3センサーの実現方法が異なっている。

20

【0027】

本態様では、第1基板に、第1可動電極としての第1可動梁がさらに設けられ、また、第2基板には、第1固定電極として機能する第1固定部がさらに設けられる。なお、「第1」を冒頭に付すのは、次の(8)の態様にて構成要素が追加されることから、構成要素同士の混同を避けるという形式的な理由である(本態様単独で考えるならば、「第1」という序詞は不要である)。

【0028】

本態様では、第1基板と第2基板とが、例えば所定距離を隔てて対向配置されると、第1可動梁と第1固定部とが対向した状態(平面視で重なった状態)となり、これによって平行平板コンデンサーが形成される。各基板に垂直な方向(つまり第3方向)に力(加速度やコリオリ力)が加わったとき、第1可動梁の変位によって、第1可動電極と第1固定電極との間の距離(コンデンサーのギャップ)が変化し、これに伴って容量値が変動する。よって、第3方向の加速度やコリオリ力(回転角速度)を検出することができる。

30

【0029】

第1基板と第2基板の各々は、所定距離だけ離間されて、互いに対向した状態で配置されており、よって、第1基板と第2基板との絶縁性は確保される。したがって、各基板に設けられる導体層間の絶縁分離のために、特別な構造を形成する必要がない。つまり、第1基板と第2基板を、所定距離を保って対向配置すると、これに伴って、各基板に垂直な方向(例えばZ軸方向)における、導体層(導電部材)間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。

40

【0030】

また、例えば、厚い活性層を持つSOI基板等を使用し、その厚い活性層によって可動梁を構成すると、慣性力(加速度や角速度等の物理量)を精度良く検出するために必要な質量(可動錘の質量)を容易に確保することができる。よって、センサー感度の向上が容易である。

【0031】

(7)本発明の素子構造体の他の態様では、第3センサー素子用の第2容量をさらに含み、前記第3センサー素子用の第2容量は、前記第1基板における前記第1絶縁層上に固定されている、第2固定電極としての第2固定部と、前記第2基板における前記第2絶縁層によって一端部が支持され、かつ他端部の周囲に空隙部が形成されている、第2可動電

50

極としての第2可動梁と、を有する。

【0032】

本態様では、第1基板には、第2固定電極としての第2固定部がさらに設けられ、第2基板には、第2可動電極としての第2可動梁がさらに設けられる。つまり、本態様では、第3センサーは、2つの容量素子(第1容量と第2容量)を含む。第3センサー素子用の第1容量に関して、第1可動電極は第1基板側に設けられ、第1固定電極は第2基板側に設けられる。一方、第3センサー素子用の第2容量に関して、第2可動電極は第2基板側に設けられ、第2固定電極は第1基板側に設けられる。つまり、第3センサー用の第1容量と第3センサー用の第2容量とは、可動電極と固定電極の位置関係が逆になっている。よって、第3センサー用の第1容量と第3センサー用の第2容量は、差動容量として利用することができる。

10

【0033】

各基板に垂直な方向(例えばZ軸方向)に力(加速度やコリオリ力)が加わったとき、例えば、第1容量における、第1可動電極と第1固定電極との間の距離(コンデンサーのギャップ)が拡大して第1容量の容量値が減少したとする(第1容量素子の容量値の変動量を「 $-C$ 」とする)。この場合、第2容量における、第2可動電極と第2固定電極との間の距離(コンデンサーのギャップ)は縮小して第2容量素子の容量値が増大する(第2容量素子の容量値の変動量は「 $+C$ 」である)。

【0034】

第1容量および第2容量の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、2つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向(力が加わった向き)も検出することができる。また、複数の容量素子(つまり第1容量素子および第2容量素子)が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。

20

【0035】

また、本態様の構造を採用すると、第1容量と第2容量との間のカップリングによるクロストーク(相互影響)を、実用上、問題ないレベルまで低減できるという効果が得られる。例えば、容量素子の固定電極を共通電位とし、可動電極から検出信号が得られる場合を想定する。一般に、素子構造体の小型化を推進すると、第1容量と第2容量との距離が短縮され、各容量素子の可動容量間で、寄生容量によるカップリングが生じやすくなる。

30

【0036】

しかし、本態様の素子構造体の構造によれば、上述のとおり、第1容量の第1可動電極は第1基板側に設けられ、一方、第2容量第2可動電極は第2基板側に設けられている。各基板は、基板に垂直な方向(例えばZ軸方向)に所定距離だけ離間していることから、第1可動電極と第2可動電極とが隣接して配置されたとしても、第1可動電極と第2可動電極との間の距離は確保され、よって、第1容量と第2容量との間のカップリングによるクロストーク(相互影響)は十分に低減される。したがって、本態様によれば、素子構造体を小型化しつつ、第3センサー素子の検出感度の低下を抑制することができる。

40

【0037】

(8)本発明の素子構造体の他の態様では、前記第3センサー素子は、平面視で、前記第1センサー素子および前記第2センサー素子の形成領域の周囲にある空き領域に設けられる。

【0038】

本態様は、第1基板と第2基板における第3センサー素子のレイアウトに関係する。先に説明したように、第1センサー素子と第2センサー素子とは、平面視で重畳しており、これによって、素子構造体の小型化が可能である。本態様では、さらに、第3センサー素子を、平面視での第1センサー素子および第2センサー素子の形成領域の周囲にある空き領域に設ける。

50

【0039】

例えば、第1基板と第2基板とが平面視で重なり合う全領域を、素子形成領域とする。第1センサー素子と第2センサー素子は、例えば、平面視の素子形成領域の中央部に設け、第3センサー素子の構成要素（固定部や可動梁）は、中央部の周囲の空き領域に分散させて配置するというレイアウトを採用することができる。これによって、素子形成領域を無駄なく使用したレイアウトとなる。よって、3軸の各々に検出感度をもつ、極めて小型の素子構造体（3軸素子構造体）を得ることができる。

【0040】

（9）本発明の素子構造体の他の態様では、前記第1基板と前記第2基板との間には、スペーサー部材が設けられている。

10

【0041】

本態様では、第1基板と第2基板との間にはスペーサー部材が設けられる。スペーサー部材によって、例えば、第2基板を、第1基板上において、所定距離だけ離間させて保持することができる。スペーサー部材としては、絶縁材料のみからなる絶縁性スペーサー部材を使用することができ、また、導電性材料を構成要素として含む導電性スペーサー部材を使用することもできる。また、絶縁性スペーサー部材と導電性スペーサー部材とを併用することもできる。

【0042】

（10）本発明の素子構造体の他の態様では、前記スペーサー部材として、平面視で閉じた線形状をもつスペーサー部材が使用され、前記第1基板、前記第2基板ならびに前記

20

【0043】

例えば、第1基板を、第2基板を支持する支持基板として使用し、第2基板を、封止体の蓋部を構成する蓋基板として使用し、第1スペーサー部材を、気密封止用の側壁として使用することができる。第1基板および第2基板の少なくとも一方に、平面視で閉じた線形状をもつ第1スペーサー部材を形成した後、第1基板と第2基板をフェースツーフェースで貼り合わせることによって、封止体（パッケージ）を備える素子構造体が形成される。本態様によれば、封止体（パッケージ）を構成するための追加の製造工程が不要であり、したがって、素子構造体の製造工程が簡素化される。

【0044】

（11）本発明の素子構造体の他の態様では、前記スペーサー部材は、樹脂をパターンニングして形成される樹脂コア部と、前記樹脂コア部の表面の少なくとも一部を覆うように形成される導電層と、を有する。

30

【0045】

本態様では、スペーサー部材として樹脂コア部（樹脂コア）と、樹脂コア部（樹脂コア）の表面の少なくとも一部を覆うように形成される導電層とを有する、樹脂コア構造をもつ導電性スペーサー部材（導電材料を構成要素として含むスペーサー）を使用する。

【0046】

樹脂としては、例えばレジンのような熱硬化性樹脂を使用することができる。樹脂は硬く、剛性を有することから、第1基板上において、第2基板を安定的に支持する（所定距離を保って支持する）のに役立つ。また、樹脂コアの表面の少なくとも一部を覆うように（樹脂コアに少なくとも接するように）導電層が形成される。

40

【0047】

なお、導電層の厚みはごく薄く（また、第1基板と第2基板を貼り合わせると、樹脂コアの頂部はほぼ露出した状態となる場合もあり）、したがって、第1基板と第2基板との間の距離は、樹脂コアの高さで正確に決定することができる。

【0048】

また、樹脂コアの少なくとも一部を覆う導電層が設けられていることから、その導電層を経由して、例えば、第1基板側の導体と第2基板側の導体とを相互に接続することも可能である。なお、例えば、第1基板側の絶縁層と第2基板の絶縁層との間に、樹脂コア構

50

造をもつ導電性スペーサーを介在させた場合には、樹脂コアの少なくとも一部を覆う導体層の電気的な導通をとる機能は発揮されない。この場合は、樹脂コア構造をもつ導電性スペーサーは、実質的には絶縁性スペーサーとして機能しているとみることができる。

【0049】

(12) 本発明の慣性センサーの一態様では、上記いずれかの素子構造体と、前記素子構造体から出力される電気信号を処理する信号処理回路と、を有する。

【0050】

素子構造体は小型であり、かつ検出性能が高い。よって、小型、かつ高感度の慣性センサーを実現することができる。また、封止体(パッケージ)を備える、信頼性の高い(つまり耐湿性等に優れた)慣性センサーを得ることができる。慣性センサーの例としては、例えば、静電容量型加速度センサー、ならびにジャイロセンサー(角速度センサー)等が挙げられる。

【0051】

(13) 本発明の電子機器の一態様は、上記慣性センサーを有する。

【0052】

これによって、小型で、かつ、高性能(かつ信頼性の高い)な電子機器(例えば、ゲームコントローラーや携帯端末等)が得られる。

【0053】

(14) 本発明の電子機器の他の態様は、第1センサーとしての、上記慣性センサーと、前記第1センサーとは異なる物理量を検出する第2センサーと、を有する。

【0054】

これによって、小型で、かつ、高性能(かつ信頼性の高い)なセンサーモジュール(例えば、人の姿勢等の変化を検出するモーションセンサー：電子機器の一種)を実現することができる。

【0055】

(15) 本発明の素子構造体の製造方法の一態様は、第1支持層と、前記第1支持層上に設けられる第1絶縁層と、前記第1絶縁層上に設けられる第1活性層と、を有する第1基板としての第1SOI基板における、前記第1絶縁層ならびに前記第1活性層をパターンニングし、これによって、第1固定枠部と、前記第1固定枠部に第1弾性変形部を介して支持され、周囲に第1空洞部が形成されている第1可動錘部と、前記第1可動錘部と一体的に形成され、前記第1可動錘部と一体的に変位する第1可動電極部と、前記第1固定枠部に一端が固定され、前記第1可動電極部に対向して配置される第1固定電極部と、を有する第1センサー素子を形成する工程と、第2支持層と、前記第2支持層上に設けられる第2絶縁層と、前記第2絶縁層上に設けられる第2活性層と、を有する第2基板としての第2SOI基板における、前記第2絶縁層ならびに前記第2活性層をパターンニングし、これによって、第2固定枠部と、前記第2固定枠部に第2弾性変形部を介して支持され、周囲に第2空洞部が形成されている第2可動錘部と、前記第2可動錘部と一体的に形成され、前記第2可動錘部と一体的に変位する第2可動電極部と、前記第2固定枠部に一端が固定され、前記第2可動電極部に対向して配置される第2固定電極部と、を有する第2センサー素子とを有する工程と、前記第1SOI基板および前記第2SOI基板の少なくとも一方にスペーサー部材を形成する工程と、前記第1SOI基板と前記第2SOI基板とを、前記第1センサー素子の検出軸と前記第2センサー素子の検出軸とが交差するように対向させ、前記第1SOI基板と前記第2SOI基板とを接着材によって接着する工程と、を含む。

【0056】

本態様の素子構造体の製造方法では、例えば、共通の電極配置レイアウトが採用されたSOI基板を2枚、製造し、一方の基板を、他方の基板に対して所定角度(例えば90度)回転させた状態で各基板を対向させて、フェースツーフェースで接続する。これによって、検出軸が交差する2つのセンサー素子(第1センサー素子および第2センサー素子)を備える素子構造体を、効率的に製造することができる。各センサー素子は、差動容量を

10

20

30

40

50

備えることから高感度のセンサーとなる。また、2つのセンサーは、平面視で重なっていることから、各センサーを並置した場合に比べて、占有面積を縮小することができる。よって、小型かつ高性能な素子構造体を形成することができる。また、第2基板を蓋基板として使用すること（また、スペーサー部材を封止材としても使用すること）によって、封止体を備える、信頼性の高い素子構造体を、工程の追加なく形成することができる。また、第3センサー素子を備える素子構造体も、同様の方法で、効率的に製造することが可能である。

【図面の簡単な説明】

【0057】

【図1】図1(A)～図1(D)は、容量素子を含む素子構造体の構造例を示す図

10

【図2】Y軸方向センサー素子を備える第1基板と、X軸方向センサー素子を備える第2基板とを対向配置する場合の、各基板間の対応関係を示す平面図

【図3】図3(A)および図3(B)は、図2に示される第1基板と第2基板とを対向させて配置した状態を示す図

【図4】封止構造を有する素子構造体の断面構造の一例を示す図

【図5】慣性センサーの回路構成例を示す図

【図6】図6(A)～図6(C)は、C/V変換回路の構成と動作について説明するための図

【図7】図7(A)および図7(B)は、第3センサー素子をさらに含む素子構造体の構成の一例を示す図

20

【図8】図8(A)および図8(B)は、第3センサー素子をさらに含む素子構造体の構成の他の例を示す図

【図9】図9(A)および図9(B)は、X軸、Y軸、Z軸の各々に検出感度をもつ3軸センサー素子構造体用の第1基板におけるレイアウト例を示す図

【図10】第1基板および第2基板の各々の具体的なレイアウト例を示す図

【図11】図10に示される具体的なレイアウト例が採用された第1基板と第2基板とを貼り合わせた状態を示す平面図（透視図）

【図12】図11のA-A'線に沿う素子構造体の断面図

【図13】第1基板における外部パッドの役割、ならびに第1基板の内部パッドと第2基板の内部パッドとの対応を示す図

30

【図14】図14(A)、図14(B)、素子構造体の具体的な構造例を示す図

【図15】第1基板および第2基板における配線パターンの例を示す図

【図16】図16(A)および図16(B)は、第1基板および第2基板における活性層配線（絶縁分離された活性層）のパターン例を示す図

【図17】図17(A)および図17(B)は、第1基板および第2基板における第1層目配線の配線パターン例を示す図

【図18】図18(A)および図18(B)は、第1基板および第2基板における第2層目配線の配線パターン例を示す図

【図19】図19(A)および図19(B)は、第1基板および第2基板の、活性層パターン、第1層目配線および第2層目配線を重ね合わせたパターン例を示す図

40

【図20】図20(A)および図20(B)は、図19(A)において太い点線で囲んで示される領域ZQの拡大平面図と、A-A'線に沿うデバイスの断面図

【図21】電子機器の構成の一例を示す図

【図22】電子機器の構成の他の例を示す図

【発明を実施するための形態】

【0058】

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

【0059】

50

(第1実施形態)

図1(A)~図1(D)は、容量素子を含む素子構造体の構造例を示す図である。図1(A)の例では、素子構造体は、互いに対向して配置される第1基板BS1および第2基板BS2によって構成されている。第1基板BS1および第2基板BS2としては、例えば、半導体基板上に複数層の絶縁膜や導体膜等が積層形成される多層構造の半導体基板や、SOI(Silicon on Insulator)基板、あるいはガラス基板等を用いることができる。

【0060】

第1基板BS1は、第1支持層(例えばシリコン単結晶層)100と、第1支持層100上に形成される第1絶縁層(例えばシリコン酸化膜)110と、第1センサー素子SE1と、を有する。なお、第1絶縁層(例えばシリコン酸化膜)110を設ける必要がない場合もあり得る。例えばガラス基板を第1支持層100として使用するときには、第1支持層100自体が絶縁性材料で構成されることから、第1絶縁層(例えばシリコン酸化膜)110を設けなくてもよい。

10

【0061】

第1センサー素子SE1は、例えば、第1絶縁層110上に形成されている(あるいは、第1支持層100の上方に設けられている)第1活性層120(例えば、シリコン単結晶層)をパターニングすることによって構成することができる。なお、第1活性層120としてのシリコン単結晶層上に、少なくとも1層の層間絶縁膜ならびに導体層が積層形成されている多層構造を形成し、その多層構造をパターニングして第1センサー素子SE1(の構成要素の少なくとも一つ)を形成することもできる。

20

【0062】

また、第2基板BS2は、第2支持層(例えばシリコン単結晶層)200と、第2支持層200上に形成される第2絶縁層(例えばシリコン酸化膜)210と、第2センサー素子SE2と、を有する。なお、第2絶縁層(例えばシリコン酸化膜)210を設ける必要がない場合もあり得る。例えばガラス基板を第2支持層200として使用するときには、第2絶縁層(例えばシリコン酸化膜)210を設けなくてもよい。

【0063】

第2センサー素子SE2は、例えば、第2絶縁層210上に形成されている第2活性層220(例えば、シリコン単結晶層)をパターニングすることによって構成することができる。なお、第2活性層220としてのシリコン単結晶層上に、少なくとも1層の層間絶縁膜ならびに導体層が積層形成されている多層構造を形成し、その多層構造をパターニングして第2センサー素子SE2(の構成要素の少なくとも一つ)を形成することもできる。

30

【0064】

第2基板BS2は、第1センサー素子SE1と第2センサー素子SE2とが互いに対向した状態で、第1基板BS1上にスペーサー部材(スペーサー)300を介して配置されている。例えば、第1基板BS1と第2基板BS2は、第1センサー素子SE1と第2センサー素子SE2とが互いに対向する状態で、スペーサー部材300を介して貼り合わされている。

【0065】

スペーサー部材300によって、例えば、第2基板BS2を、第1基板BS1上で、所定距離だけ離間させて保持することができる。スペーサー部材300としては、例えば、絶縁材料のみからなる絶縁性スペーサー部材を使用することができ、また、導電性材料を構成要素として含む導電性スペーサー部材を使用することもできる。また、絶縁性スペーサー部材と導電性スペーサー部材とを併用することもできる。

40

【0066】

第1センサー素子SE1と第2センサー素子SE2とは互いに対向しており、したがって、平面視において、第1センサー素子の形成領域と第2センサー素子の形成領域とが重なっている。

【0067】

50

素子構造体の内部には空間 A R が形成されている。このように構成された素子構造体は、例えば、静電容量型の M E M S 加速度センサー、あるいは静電容量型の M E M S ジャイロセンサー等の慣性センサーの構成部品として使用することができる。例えば、加速度によって、可動電極部に変位が生じると、可変容量の容量値が変化する。この容量値の変化を、C / V 変換回路（容量 / 電圧変換回路）によって電気信号に変換することによって、加速度を検出することができる。同様に、回転によるコリオリ力によって、可動電極部に変位が生じると、可変容量の容量値が変化する。この容量値の変化を、C / V 変換回路によって電気信号に変換することによって、角速度を検出することができる。なお、ジャイロセンサーでは、素子構造体は、例えば、所定の回転数で回転する回転体（回転質量体：不図示）に取り付けられる。

10

【 0 0 6 8 】

図 1 (A) に示される素子構造体によれば、第 1 基板 B S 1 と第 2 基板 B S 2 との絶縁性は確保される。したがって、各基板（ B S 1 , B S 2 ）に設けられる導体層間の絶縁分離のために、特別な構造を形成する必要がない。つまり、第 1 基板 B S 1 と第 2 基板 B S 2 を、所定距離を保って対向配置すると、これに伴って、各基板に垂直な方向（例えば Z 軸方向）における、導体層（導電部材）間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。

【 0 0 6 9 】

また、例えば、厚い活性層を持つ S O I 基板等を使用し、その厚い活性層によって可動梁を構成すると、慣性力（実質的には加速度や角速度等の物理量）を精度良く検出するために必要な質量（可動錘の質量）を容易に確保することができる。よって、センサー感度の向上が容易である。

20

【 0 0 7 0 】

また、第 1 センサー素子 S E 1 の形成領域と第 2 センサー素子 S E 2 の形成領域は、平面視で重複していることから、各センサーが並置されている場合に比べて、素子の専有面積が減少し、よって、素子構造体の小型化が可能である。

【 0 0 7 1 】

また、第 1 センサー素子 S E 1 と第 2 センサー素子 S E 2 の各々は、空間的に分離されていることから、第 1 センサー素子 S E 1 と第 2 センサー素子 S E 2 との相互干渉が防止され、各センサーの独立性が確保される。よって、本態様の素子構造体では、多軸感度特性が問題とならない。

30

【 0 0 7 2 】

また、例えば、いずれか一方の基板を封止用の蓋体としても使用することもでき、この場合には、小型の封止構造体（センサーパッケージ）を追加工程なく実現することができる。

【 0 0 7 3 】

図 1 (B) に示される素子構造体では、Y 軸方向センサー素子 S E 3 と、X 軸方向センサー素子 S E 4 とが設けられる。第 1 センサー素子としての Y 軸方向センサー素子 S E 3 および第 2 センサー素子としての X 軸方向センサー素子は、共に容量素子である。

【 0 0 7 4 】

40

図 1 (C) は、Y 軸方向センサー素子（Y 方向センサー素子）S E 3 の構成例を示す平面図であり、図 1 (D) は、X 軸方向センサー素子（X 方向センサー素子）S E 4 の構成例を示す平面図である。図 1 (C) に示される Y 軸方向センサー素子 S E 3 と、図 1 (D) に示される X 軸方向センサー素子 S E 4 とは構成は同じであるが、検出軸が異なる。図 1 (C) に示される Y 軸方向センサー素子 S E 3 の検出軸は Y 軸であり、図 1 (D) に示される X 軸方向センサー素子 S E 3 の検出軸は、Y 軸に直交する X 軸である。

【 0 0 7 5 】

図 1 (C) に示される、第 1 センサー素子としての Y 軸方向センサー素子 S E 3 は、第 1 基板 B S 1 の活性層 1 2 0 を、例えばフォトリソグラフィを用いてパターンニングすることによって形成することができる。

50

【 0 0 7 6 】

図 1 (C) の Y 軸方向センサー素子 S E 3 は、第 1 固定枠部 5 0 と、第 1 固定枠部 5 0 に第 1 弾性変形部 (バネ部) 5 2 a , 5 2 b を介して支持され、周囲に第 1 空洞部 5 6 が形成されている第 1 可動錘部 5 1 と、第 1 可動錘部 5 1 と一体的に形成され、第 1 可動錘部 5 1 と一体的に変位する第 1 可動電極部 5 3 と、第 1 固定枠部 5 0 に一端が固定されると共に、第 1 可動電極部 5 3 に対向して配置される一対の第 1 固定電極部 5 4 , 5 5 と、を有する。第 1 可動錘部 5 4 に、平面視における第 1 方向の力 (つまり Y 軸方向の力) が加わると、第 1 可動電極部 5 4 は第 1 方向 (Y 軸方向) に変位する。

【 0 0 7 7 】

弾性変形部 (バネ部) 5 2 a , 5 2 b の一端は固定枠部 5 0 に連結 (固定) され、他端は可動錘部 5 1 に連結 (固定) される。可動錘部 5 1 は、弾性変形部 5 2 a , 5 2 b を介して固定枠部 5 0 に支持される。可動錘部 5 1 は、空洞部 5 6 中に浮いた状態となっていることから、所定方向 (図 1 (C) の例では、Y 軸方向) に変位することができる。可動電極部 5 3 は、例えば可動錘部 5 1 と一体に形成されており、可動錘部 5 1 に力が加わって可動錘部 5 1 が変位すると、可動電極部 5 3 も同様に変位する。可動電極部 5 3 は、例えば、一端が可動錘部 5 1 に固定され、かつ可動錘部 5 1 の周囲に設けられる空洞部 5 6 に向けて突出形成される。一対の固定電極部 5 4 , 5 5 は、可動電極部 5 3 に対向して配置される。一対の固定電極部 5 4 , 5 5 の各々は、例えば、一端が固定枠部 5 0 に固定され、かつ、可動錘部 5 1 の周囲に設けられる空洞部 5 6 に向けて突出形成される。

【 0 0 7 8 】

図 1 (C) の例では、固定電極部 5 4 , 5 5 ならびに可動電極部 5 3 は櫛歯電極を構成している。この櫛歯電極によって、2 つの容量 (差動容量) $c 1 y$, $c 2 y$ が構成される。可動電極部 5 3 と固定電極部 5 4 との距離 (コンデンサーのギャップ) が縮小されて、第 1 容量素子 $c 1 y$ の容量値が増大する場合 (容量値の増分は + C)、可動電極部 5 3 と固定電極部 5 5 との距離は増大されて、第 2 容量素子 $c 2 y$ の容量値が減少する (容量値の減少分は - C)。よって、第 1 容量素子 $c 1 y$ および第 2 容量素子 $c 2 y$ は差動容量となる。

【 0 0 7 9 】

第 1 容量素子 $c 1 y$ および第 2 容量素子 $c 2 y$ の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、2 つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向 (力が加わった向き) も検出することができる。また、複数の容量 (第 1 容量 $c 1 y$ および第 2 容量 $c 2 y$) が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。

【 0 0 8 0 】

図 1 (D) に示される X 軸方向センサー素子 S E 2 も同様の構成を有する。すなわち、X 軸方向センサー素子 S E 2 は、第 2 固定枠部 6 0 と、第 2 固定枠部 6 0 に第 2 弾性変形部 6 2 a , 6 2 b を介して支持され、周囲に第 2 空洞部 6 6 が形成されている第 2 可動錘部 6 1 と、第 2 可動錘部 6 1 と一体的に形成され、第 2 可動錘部 6 1 と一体的に変位する第 2 可動電極部 6 3 と、第 2 固定枠部 6 0 に一端が固定され、第 2 可動電極部 6 3 に対向して配置される第 2 固定電極部 6 4 , 6 5 と、を有し、かつ、可動錘部 6 1 に、第 1 方向と交差する、平面視における第 2 方向 (ここでは X 軸方向) の力が加わると、第 2 可動電極部 6 3 は第 2 方向 (X 軸方向) に変位する。

【 0 0 8 1 】

なお、上記の説明では、第 1 センサー素子としての Y 軸センサー素子 S E 3 の構成要素には「第 1」を冒頭に付し、第 2 センサー素子としての X 軸センサー素子 S E 4 の構成要素には「第 2」を冒頭に付し、両者を区別している。

【 0 0 8 2 】

上述のとおり、Y 軸センサー素子 S E 3 を構成する容量素子 $c 1 y$, $c 2 y$ の容量値は

10

20

30

40

50

、第1可動錘部51が、例えば水平面内の第1方向(Y軸方向)に変位することによって変化する。一方、X軸センサー素子SE4を構成する容量素子 c_{1x} 、 c_{2x} の容量値は、第2可動錘部61が、例えば、水平面内で、第1方向と交差する第2方向(ここでは直交する方向であるX軸方向)に変位することによって変化する。

【0083】

つまり、第1センサー素子(を構成する容量素子)の検出軸の方向と、第2センサー素子(を構成する容量素子)の検出軸の方向は、互いに交差する方向(例えば直交する方向)である。したがって、図1(B)~図1(D)に示される素子構造体を用いると、2軸方向の加速度や角速度の検出が可能である。

【0084】

図2は、Y軸方向センサー素子を備える第1基板と、X軸方向センサー素子を備える第2基板とを対向配置する場合の、各基板間の対応関係を示す平面図である。図2において、図1と同じ構成要素には同じ参照符号を付してある(この点は以下の図でも同様である)。

【0085】

図2の左側に示されるように、第1基板BS1には、内部パッド(点線で囲まれて示される素子形成領域の内側に設けられる接続端子)BIP1~BIP12が設けられており、また、外部パッド(点線で囲まれて示される素子形成領域の外側に設けられる接続端子)EP1~EP8が設けられている。

【0086】

一方、第1基板BS1には、パッド(接続端子)CIP1~CIP12が設けられている。パッド(接続端子)CIP1~CIP12の各々は、第1基板BS1の内部パッドBIP1~BIP12の各々に対応する。第1基板BS1と第2基板BS2とが重ね合わされて配置されると、対応するパッド同士が平面視で重なることになる。

【0087】

図3(A)および図3(B)は、図2に示される第1基板と第2基板とを対向させて配置した状態を示す図である。図3(A)は、図2に示される第1基板と第2基板とを対向させて配置して構成される素子構造体の平面図であり、図3(B)は、素子構造体の全体構成の一例を示す斜視図である。

【0088】

図3(A)では、第1基板BS1に設けられるY軸方向センサー素子は実線で示され、第2基板BS2に設けられるX軸方向センサー素子は点線で示されている。また、図3(A)に示される外部パッドEP1~EP8は、図3(B)に示されるパッドPAに相当する。

【0089】

図3(B)の例では、支持基板としての第1基板BS1上に、蓋基板としての第2基板BS2が固定されて、封止体(ここでは気密封止パッケージ)を備える慣性センサー250が形成されている。第1基板BS1の表面にはパッド(外部接続端子)PAが設けられている。

【0090】

封止体内部に設けられる可変容量(c_1 、 c_2 等)と検出回路13は配線ILを介して接続される。検出回路13とパッドPAは、配線ELによって接続される。また、封止体内部に、複数のセンサーが搭載される場合には、各センサーの出力信号が、配線ILを経由して検出回路13に導出される。また、図3(B)の例では、第1基板BS1上に、検出回路(信号処理回路を含む)13が搭載されている(但し、これは一例であり、この例に限定されるものではない)。第1基板BS1上に検出回路13を搭載することによって、信号処理機能を備えた、高機能な慣性センサー(MEMS慣性センサー)を実現することができる。

【0091】

第1基板BS1および第2基板BS2の少なくとも一方に、例えば、平面視で閉じた線

10

20

30

40

50

形状をもつ、棒状のスペーサー部材300(図1(A), 図1(B)参照)を形成した後、第1基板BS1と第2基板BS2をフェースツーフェースで貼り合わせることによって、内部に空間ARを有する封止体(気密封止パッケージ)を備える素子構造体を形成することができる。この構造を採用した場合、封止体(パッケージ)を構成するための追加の製造工程が不要である。よって、素子構造体の製造工程が簡素化されるという効果が得られる。

【0092】

図4は、封止構造を有する素子構造体の断面構造の一例を示す図である。図4に示されるように、第1基板BS1と第2基板BS2とが、接着フィルム(ここでは、非導電性のフィルムNCF)414によって貼り合わされている。

10

【0093】

第1基板BS1は、第1支持層100と、第1絶縁層110と、第1活性層120と、第1活性層上に設けられる絶縁層130と、層間絶縁膜135と、タングステン等からなるコンタクトプラグ127と、第1層目の導体層129と、コンタクトプラグ131と、2層目導体層(内部配線)140aと、外部配線としての140bと、樹脂コア構造を有する導電性スペーサー部材(樹脂コア410, パターニングされた導体層412を含む)と、を有する。また、第1絶縁膜110は選択的に除去されており、これによって空洞部56が形成される。

【0094】

一方、第2基板BS2は、第2支持層200と、第2絶縁層210と、第2活性層220と、第2活性層上に設けられた絶縁層230と、絶縁層230上にて選択的に形成されている導体層(ここではアルミ等の金属層とする)229と、タングステン等からなるコンタクトプラグ227と、を有する。また、第2絶縁膜210は選択的に除去されており、これによって空洞部66が形成される。

20

【0095】

図4に示される素子構造体では、上述のとおり、スペーサー部材として樹脂コア部(樹脂コア)410と、樹脂コア部(樹脂コア)の表面の少なくとも一部を覆うように形成される導電層414とを有する、樹脂コア構造をもつ導電性スペーサー部材(導電材料を構成要素として含むスペーサー)が使用されている

【0096】

樹脂としては、例えばレジンのような熱硬化性樹脂を使用することができる。樹脂は硬く、剛性を有することから、第1基板BS1上において、第2基板BS2を安定的に支持する(所定距離を保って支持する)のに役立つ。また、樹脂コアの表面の少なくとも一部を覆うように(樹脂コアに少なくとも接するように)導体層が形成される。

30

【0097】

なお、導体層の厚みはごく薄く(また、第1基板と第2基板を貼り合わせると、樹脂コアの頂部はほぼ露出した状態となる場合もあり)、したがって、第1基板と第2基板との間の距離は、樹脂コアの高さで正確に決定することができる。

【0098】

また、樹脂コア410の少なくとも一部を覆う導体層412が設けられていることから、その導体層を経由して、第1基板BS1の素子形成領域内に設けられる導体層(配線等)140aと、素子形成領域外に設けられる導体層(外部パッドに接続される配線等)140bを電気的に接続することができる。また、例えば、第1基板側BS1の導体と第2基板側の導体とを相互に接続することも可能である。

40

【0099】

次に、素子構造体を使用した慣性センサーの回路構成の一例について説明する。図5は、慣性センサーの回路構成例を示す図である。慣性センサー250(例えば、静電容量型MEMS加速度センサー)は、第1センサー素子としてのY軸方向センサー素子SE3(第1容量素子c1y, 第2容量素子c2yを有する)と、第2センサー素子としてのX軸方向センサー素子SE4(第1容量素子c1x, 第2容量素子c2xを有する)と、検出

50

回路13と、を有している。検出回路13は、図3(B)に示したように、例えば第1基板BS1上の空きスペースに設けることができる。

【0100】

検出回路13は、信号処理回路10と、CPU28と、インターフェース回路30と、を有する。信号処理回路10は、C/V変換回路(容量値/電圧変換回路)24と、アナログ校正&A/D変換回路26と、を有する。但し、この例は一例であり、信号処理回路10は、さらに、CPU28やインターフェース回路(I/F)30を含むことも可能である。

【0101】

次に、図6(A)~図6(C)を用いて、C/V変換回路(C/V変換アンプ)の構成と動作の一例について説明する。図6(A)~図6(C)は、C/V変換回路の構成と動作について説明するための図である。

10

【0102】

図6(A)は、スイッチトキャパシタを用いたC/V変換アンプ(チャージアンプ)の基本構成を示す図であり、図6(B)は、図6(A)に示されるC/V変換アンプの各部の電圧波形を示す図である。

【0103】

図6(A)に示すように、基本的なC/V変換回路24は、第1スイッチSW1および第2スイッチSW2(可変容量c1(またはc2)と共に入力部のスイッチトキャパシタを構成する)と、オペアンプ(OPA)1と、帰還容量(積分容量)Ccと、帰還容量Ccをリセットするための第3スイッチSW3と、オペアンプ(OPA)1の出力電圧Vcをサンプリングするための第4スイッチSW4と、ホールディング容量Chと、を有している。

20

【0104】

また、図6(B)に示すように、第1スイッチSW1および第3スイッチSW3は同相の第1クロックでオン/オフが制御され、第2スイッチSW2は、第1クロックとは逆相の第2クロックでオン/オフが制御される。第4スイッチSW4は、第2スイッチSW2がオンしている期間の最後において短くオンする。第1スイッチSW1がオンすると、可変容量c1(c2)の両端には、所定の電圧Vdが印加されて、可変容量c1(c2)に電荷が蓄積される。このとき、帰還容量Ccは、第3スイッチがオン状態であることから、リセット状態(両端がショートされた状態)である。次に、第1スイッチSW1および第3スイッチSW3がオフし、第2スイッチSW2がオンすると、可変容量c1(c2)の両端は共に接地電位となるため、可変容量c1(c2)に蓄積されていた電荷が、オペアンプ(OPA)1に向けて移動する。

30

【0105】

このとき、電荷量が保存されるため、 $V_d \cdot C_1(C_2) = V_c \cdot C_c$ が成立し、よって、オペアンプ(OPA)1の出力電圧Vcは、 $(C_1/C_c) \cdot V_d$ となる。すなわち、チャージアンプのゲインは、可変容量c1(あるいはc2)の容量値(C1またはC2)と、帰還容量Ccの容量値との比によって決定される。次に、第4スイッチ(サンプリングスイッチ)SW4がオンすると、オペアンプ(OPA)1の出力電圧Vcが、ホールディング容量Chによって保持される。保持された電圧がVoであり、このVoがチャージアンプの出力電圧となる。

40

【0106】

先に説明したように、C/V変換回路24は、実際は、2つの可変容量(第1可変容量c1, 第2可変容量c2)の各々からの差動信号を受ける。この場合には、C/V変換回路24として、例えば、図6(C)に示されるような、差動構成のチャージアンプを使用することができる。図6(C)に示されるチャージアンプでは、入力段において、第1可変容量c1からの信号を増幅するための第1のスイッチトキャパシタアンプ(SW1a, SW2a, OPA1a, Cca, SW3a)と、第2可変容量c2からの信号を増幅するための第2のスイッチトキャパシタアンプ(SW1b, SW2b, OPA1b, Ccb,

50

SW3b)と、が設けられる。そして、オペアンプ(OPA)1aおよび1bの各出力信号(差動信号)は、出力段に設けられた差動アンプ(OPA2, 抵抗R1~R4)に入力される。

【0107】

この結果、増幅された出力信号Voが、オペアンプ(OPA)2から出力される。差動アンプを用いることによりベースノイズ(同相ノイズ)を除去できるという効果が得られる。なお、以上説明したC/V変換回路24の構成例は一例であり、この構成に限定されるものではない。

【0108】

(第2実施形態)

本実施形態では、第1基板および第2基板の少なくとも一方には、さらに第3センサー素子が設けられる。第3センサー素子は、第1方向(Y軸方向)および第2方向(X軸方向)を含む面と交差する(例えば垂直とする)第3方向の軸(Z軸)を検出軸とする。

【0109】

図7(A)および図7(B)は、第3センサー素子をさらに含む素子構造体の構成の一例を示す図である。図7(A)の例では、第1基板BS1に、Z軸方向センサー素子SE5が設けられている。Z軸方向センサー素子SE5は、第2基板BS2に設けることもでき、また、第1基板および第2基板の双方に設けることもできる。Z軸方向センサー素子SE5は、Z軸(X軸およびY軸を含む面に垂直な軸)を検出軸とする。したがって、第1方向、第2方向に加えて、第3方向にも検出感度をもつ素子構造体の実現される。

【0110】

第3センサー素子(第3センサー素子としての容量素子)は、例えば、第3方向に延在する導体層を、所定距離だけ隔てて対向して配置し、一方の導体層の側面を固定電極として使用し、他方の導体層の側面を可動電極として使用することによって形成することができる。

【0111】

図7(B)は、Z軸方向センサー素子SE5の構成例を示す図である。Z軸方向センサー素子SE5は、例えば、第1活性層120上に、複数層の層間絶縁層および金属層を含む多層構造体を形成し、その多層構造体をパターニングして、可動電極構造体DN1と固定電極構造体DN2(第1固定電極構造体DN2aおよび第2固定電極構造体DN2bを揺する)と、を形成することによって製造することができる。

【0112】

可動電極構造体DN1の周囲には空洞部73が設けられており、可動電極構造体DN1は、弾性変形部(不図示)によって片持ち支持あるいは両持ち支持されている。また、可動電極構造体DN1は、例えば、層間絶縁層70と、アルミ等からなる金属配線層71と、タングステン等からなるコンタクトプラグ72と、を含む多層の積層構造体である。可動電極構造体DN1は、可動電極部と可動錘部を兼用する構造体であり、Z軸方向の力を受けると、その力を受けた方向に変位する。

【0113】

一方、可動電極構造体DN1に対向するように、固定電極構造体DN2が設けられる。固定電極構造体DN2は、第1固定電極構造体DN2aと、第2固定電極構造体DN2bとを備える。固定電極構造体DN2は、第1活性層120上に固定されている。固定電極構造体DN2は、可動電極構造体DN1と同様に、層間絶縁層と、金属配線層と、コンタクトプラグとを含む多層の積層構造体である。

【0114】

図7(B)の下側に、一点鎖線で囲んで示されるように、可動電極として機能する可動電極構造体DN1と、固定電極として機能する第1固定電極構造体DN2aとによって、第1可変容量(平行平板コンデンサー)c1zが構成され、また、可動電極として機能する可動電極構造体DN1と、固定電極として機能する第2固定電極構造体DN2bとによって、第2可変容量(平行平板コンデンサー)c2zが構成される。第1可変容量c1z

10

20

30

40

50

および第2可変容量 c_{2z} は差動容量である。

【0115】

例えば、可動電極として機能する可動電極構造体 DN_1 が正のZ軸方向（図中上側）に変位すると、可動電極構造体 DN_1 と第1固定電極構造体 DN_2a との対向面積（側面の対向面積）が減少する。よって、第1可変容量（平行平板コンデンサー） c_{1z} の容量値が減少する。一方、可動電極構造体 DN_1 と第2固定電極構造体 DN_2b との対向面積（側面の対向面積）は増大する。よって、第2可変容量（平行平板コンデンサー） c_{2z} の容量値が増大する。第1可変容量 c_{1z} および第2可変容量 c_{2z} の各々の容量値の変化を、 C/V 変換回路24a, 24bの各々で電気信号に変換し、その結果得られた差動信号を、差動アンプ25で増幅することによって、容量素子の容量値の変化量（つまり、加速度や角速度等の物理量の大きさ）を検出することができる。

10

【0116】

（第3実施形態）

第2実施形態では、一つの基板上に第3センサー素子（Z軸方向センサー素子）が形成されていたが、本実施形態では、第3センサー素子は、対向して配置される第1基板と第2基板との組み合わせによって構成される。

【0117】

図8(A)および図8(B)は、第3センサー素子をさらに含む素子構造体の構成の他の例を示す図である。図8(A)に示すように、第1基板と第2基板との組み合わせによって、第3センサー素子としてのZ軸方向センサー素子 $SE5a$ および $SE5b$ （Z方向の物理量検出のための差動容量素子）が構成される（但し、差動容量に限定されるものではなく、いずれか一方の容量のみを設ける場合もあり得る）。

20

【0118】

図8(B)は、図8(A)に示される第3センサー素子としてのZ軸方向センサー素子 $SE5a$, $SE5b$ の断面構造の一例を示している。図8(B)の例に示される第1基板 $BS1$ では、第1支持層100上の第1絶縁層110がパターンニングされ、この結果、パターンニングされた第1絶縁層110-1, 110-2が残存し、一方、第1絶縁層110が除去された部分には、第1空洞部102が形成されている。また、第1絶縁層110上の第1活性層120がパターンニングされており、この結果、パターンニングされた第1活性層120-1, 120-2, 120-3が残存している。パターンニングされた第1活性層120-3が第1可動梁（第1可動部）800aとなる。第1可動梁（第1可動部）800aの一端部は、第1絶縁層110によって支持されており、かつ、第1可動梁800aの他端部の周囲には、第1空隙部102が形成されている。また、パターンニングされた第1活性層120-2が第2固定部900bとなる。第2固定部900bは、第1絶縁層110-1上に固定されている。

30

【0119】

また、第1基板 $BS1$ における第1活性層120（120-1および120-4）上には、絶縁層130が設けられている。この絶縁層130上には、先に図4を用いて説明した樹脂コア構造をもつスペーサー部材300-1, 300-2が設けられている。このスペーサー部材300-1, 300-2は、樹脂コア410と、樹脂コア410の少なくとも一部上に形成される、パターンニングされた導体層（金属層等）412が、設けられている。

40

【0120】

一方、図8(B)に示される第2基板 $BS2$ では、第2活性層220がパターンニングされ、その結果、パターンニングされた第2活性層220-1, 220-2, 220-3が残存している。パターンニングされた第2活性層220-3が、第1固定部900aを構成する。第1固定部900aは、第2絶縁層210-2上に固定されている。また、パターンニングされた第2活性層220-2が第2可動梁（第2可動部）800bを構成する。第2可動梁（第2可動部）800bの一端部は、第2絶縁層210-2によって支持されており、かつ、第2可動梁（第2可動部）800bの他端部の周囲には、第2空隙部104が

50

形成されている。

【0121】

第1可動梁800aと第1固定部900aとによって、第3センサー素子用の第1容量 c_{1z} が構成され、第2可動梁800bと第2固定部900bとによって、第3センサー素子用の第2容量 c_{2z} が構成される。また、第2基板BS2における第2活性層220(220-1および220-4)上には、絶縁層235が設けられている。また、絶縁層235上には、導体層(金属層等)240が設けられている。この導体層240は、第1基板BS1の導体層と、第2基板BS2の導体層との間の電氣的接続をとる必要がある場合に有効となる。

【0122】

図8(B)の例では、第1基板BS1と第2基板BS2とが、例えば所定距離を隔てて対向配置されると、第1可動梁800aと第1固定部900aとが対向した状態(平面視で重なった状態)となり、これによって第1容量(第1平行平板コンデンサー) c_{1z} が形成される。同様に、第2可動梁800bと第2固定部900bとが対向した状態(平面視で重なった状態)となり、これによって第2容量(第2平行平板コンデンサー) c_{2z} が形成される。

【0123】

各基板(BS1, BS2)の主面(水平面)に垂直なZ方向(つまり第3方向)に力(加速度やコリオリ力)が加わったとき、第1可動梁800aおよび第2可動梁800bの変位によって、第1可動電極と第1固定電極との間の距離(コンデンサーのギャップ)ならびに第2可動電極と第2固定電極との間の距離が変化し、これに伴って、第1容量 c_{1z} および第2容量 c_{2z} の容量値が変化する。よって、第3方向の加速度やコリオリ力(回転角速度)を検出することができる。

【0124】

この構造によれば、第1基板BS1と第2基板BS2の各々は、所定距離だけ離間されて、互いに対向した状態で配置されており、よって、第1基板と第2基板との絶縁性は確保される。したがって、各基板(BS1, BS2)に設けられる導体層間の絶縁分離のために、特別な構造を形成する必要がない。つまり、第1基板BS1と第2基板BS2を、所定距離を保って対向配置すると、これに伴って、各基板に垂直な方向(例えばZ軸方向)における、導体層(導電部材)間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。

【0125】

また、例えば、厚い活性層を持つSOI基板等を使用し、その厚い活性層によって第1可動梁800a(あるいは第2可動梁800b)を構成すると、慣性力(実質的には加速度や角速度等の物理量)を精度良く検出するために必要な質量(可動錘の質量)を容易に確保することができる。よって、センサー感度の向上が容易である。

【0126】

また、第3センサー用の第1容量と第3センサー用の第2容量は、差動容量として利用することができる。

【0127】

図8(B)の例において、第1容量 c_{1z} と第2容量 c_{2z} とでは、可動電極と固定電極の位置関係が逆になっている。よって、一方の容量の容量値が増大すると、他方の容量の容量値は同量だけ減少し、よって、第1容量 c_{1z} と第2容量 c_{2z} は差動容量として使用することができる。第1容量 c_{1z} および第2容量 c_{2z} の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、2つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向(力が加わった向き)も検出することができる。また、複数の容量素子(つまり第1容量素子および第2容量素子)が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。

10

20

30

40

50

【 0 1 2 8 】

また、図 8 (B) の構造を採用すると、第 1 容量 $c 1 z$ と第 2 容量 $c 2 z$ との間のカップリングによるクロストーク (相互影響) を、実用上、問題ないレベルまで低減できるという効果が得られる。例えば、容量素子の固定電極を共通電位とし、可動電極から検出信号が得られる場合を想定する。一般に、素子構造体の小型化を推進すると、第 1 容量 $c 1 z$ と第 2 容量 $c 2 z$ との距離が短縮され、各容量の可動電極間で、寄生容量によるカップリングが生じやすくなる。

【 0 1 2 9 】

しかし、図 8 (B) の素子構造体の構造によれば、上述のとおり、第 1 容量 $c 1 z$ の第 1 可動電極 (第 1 可動梁 8 0 0 a) は第 1 基板 B S 1 側に設けられ、一方、第 2 可動電極 (第 2 可動梁 8 0 0 b) は第 2 基板 B S 2 側に設けられている。各基板 (B S 1 , B S 2) は、基板面に垂直な方向 (例えば Z 軸方向) に所定距離だけ離間していることから、第 1 容量 $c 1 z$ と第 2 容量 $c 2 z$ とが平面視で隣接して配置されたとしても、第 1 可動電極 (第 1 可動梁 8 0 0 a) と第 2 可動電極 (第 2 可動梁 8 0 0 b) との間の距離は確保される。よって、第 1 容量 $c 1 z$ と第 2 容量 $c 2 z$ との間のカップリングによるクロストーク (相互影響) は十分に低減される。したがって、図 8 (B) に示される構造を採用することによって、素子構造体を小型化しつつ、第 3 センサー素子 S E 5 の検出感度の低下を抑制することができる。

【 0 1 3 0 】

次に、X 軸、Y 軸、Z 軸の各々に検出感度をもつ 3 軸センサー素子 (3 軸素子構造体) のレイアウトについて、説明する。

【 0 1 3 1 】

図 9 (A) および図 9 (8) は、X 軸、Y 軸、Z 軸の各々に検出感度をもつ 3 軸センサー素子構造体用の第 1 基板におけるレイアウト例を示す図である。図 9 (A) は、各構成要素の形成領域についてのレイアウト例を示し、図 9 (B) は、第 1 基板の具体的なレイアウト例を示す。なお、このレイアウト例は、第 2 基板 B S 2 に適用することも可能である。また、図 9 (B) の具体的なレイアウト例では、前掲の実施形態と共通する部分には、同じ参照符号を付している。

【 0 1 3 2 】

図 9 (A) のレイアウト例では、第 1 基板 B S 1 の中央に、Y 軸方向センサー素子 S E 3 または X 軸方向センサー素子 S E 4 (Y センサー素子または X センサー素子) の形成領域 Z 1 が設けられる。つまり、第 1 センサー素子 S E 1 または第 2 センサー素子 S E 2 が第 1 基板 B S 1 の中央部に形成される。また、第 3 センサー素子 S E 5 (Z 軸方向センサー素子あるいは Z センサー素子) を構成する可動電極の形成領域 Z 2 (Z 2 a , Z 2 b) ならびに固定電極の形成領域 Z 3 (Z 3 a , Z 3 b) は、第 1 センサー素子および第 2 センサー素子の形成領域 Z 1 (中央の領域) の周囲にある空き領域 (四隅の領域) に設けられる。

【 0 1 3 3 】

図 9 (B) に示される具体的なレイアウト例では、第 1 基板 B S 1 の中央に Y 軸方向センサー素子 (Y センサー素子) が形成されている。また、Y 軸方向センサー素子 (Y センサー素子) の周囲に、可動電極として機能する第 1 可動梁 8 0 0 a (1) および 8 0 0 a (2) と、固定電極としての第 2 固定部 9 0 0 b (1) および 9 0 0 b (2) が設けられている。第 1 可動梁 8 0 0 a (1) は、差動容量のうちの第 1 容量を構成する可動梁であり、第 1 可動梁 8 0 0 a (2) は、第 2 容量を構成する可動梁である。また、第 1 固定部 9 0 0 b (1) は、差動容量のうちの第 2 容量を構成する固定部であり、第 1 固定部 9 0 0 b (2) は、第 2 容量を構成する固定部である。

【 0 1 3 4 】

図 1 0 は、第 1 基板および第 2 基板の各々の具体的なレイアウト例を示す図である。図 1 0 の左側には、図 9 に示した具体的なレイアウトが採用された第 1 基板 B S 1 (接続端子付き) が示されている。また、図 9 の右側には、第 2 基板 B S 2 の具体的なレイアウト例

10

20

30

40

50

が示されている。第2基板BS2の素子形成領域のレイアウトは、第1基板BS1の素子形成領域のレイアウトを、例えば、90度だけ時計回りに回転させたレイアウトと同じである。

【0135】

第2基板BS2では、中央の領域Z1'にX軸方向センサー素子(Xセンサー素子)が配置されている。また、周辺の空き領域Z2a'に第2可動電極として機能する第2可動梁800b(1)が配置され、周辺の空き領域Z2b'に第2可動電極として機能する第2可動梁800b(2)が配置されている。また、周辺の空き領域Z3a'に第1固定電極として機能する第1固定部900a(1)が配置され、周辺の空き領域Z3b'に第1固定電極として機能する第1固定部900a(2)が配置されている。

10

【0136】

第1基板BS1と第2基板BS2とは、第1基板BS1の内部端子BIP1~BIP12の各々と第2基板BS2の内部端子CIP1~CIP12の各々が対向するように、対向配置され、スペーサー部材ならびに接着材(共に不図示)を介して貼り合わされる。

【0137】

図11は、図10に示される具体的なレイアウト例が採用された第1基板と第2基板とを貼り合わせた状態を示す平面図(透視図)である。先に説明したように、第1センサー素子としてのY軸方向センサー素子および第2センサー素子としてのX軸方向センサー素子は、平面視で、チップの中央において重なって配置されており、これによって、素子構造体の小型化が可能である。

20

【0138】

図11のレイアウト例では、さらに、第3センサー素子としてのZ軸方向センサー素子が、平面視での第1センサー素子および第2センサー素子の形成領域(中央の領域)の周囲にある空き領域に配置される。

【0139】

つまり、第1センサー素子(Y軸方向センサー素子)と第2センサー素子(X軸方向センサー素子)は、平面視の素子形成領域の中央部に設けられており、第3センサー素子(Z軸方向センサー素子)の構成要素(固定部や可動梁)は、中央部の周囲の空き領域に分散させて配置するというレイアウトが採用されている。これによって、素子形成領域を無駄なく使用したレイアウトとなる。よって、3軸の各々に検出感度をもつ、極めて小型の素子構造体(3軸素子構造体)を得ることができる。なお、第1基板BS1と第2基板BS2とが平面視で重なり合う全領域を「素子形成領域」とすることができる。

30

【0140】

図12は、図11のA-A'線に沿う素子構造体の断面図である。第1基板BS1および第2基板BS2は互いに対向した状態で、スペーサー部材300を介して貼り合わされており、これによって3軸素子構造体が構成されている。第1基板BS1の中央には、第1センサー素子としてのY軸方向センサー素子SE3が形成されており、第2基板BS2の中央には、第2センサー素子としてのX軸方向センサー素子SE4が形成されており、Y軸方向センサー素子SE3およびX軸方向センサー素子SE4は互いに対向した状態となっている。また、素子構造体の周辺部には、第1Z軸方向センサー素子SE5a(第1容量素子c1z)および第2Z軸方向センサー素子SE5b(第2容量素子c2z)が形成されている。超小型で高性能の素子構造体を、効率的に製造することが可能である。第2基板BS2は、気密封止パッケージを構成する蓋基板として使用することができる。この場合には、パッケージ付きの信頼性の高い素子構造体を、パッケージ形成のための特別な工程を経ること無しに実現することができる。

40

【0141】

(第4実施形態)

本実施形態では、素子構造体におけるパッド配置、各パッドの役割(各パッドに与えられる電位や、各パッドから得られる信号等)ならびに配線のパターン例等について説明する。図13は、第1基板における外部パッドの役割、ならびに第1基板の内部パッドと第2

50

基板の内部パッドとの対応を示す図である。

【 0 1 4 2 】

第 1 基板 B S 1 の外部端子 E P 1 および E P 5 には、共通電位 V c o m (例えば接地電位 G N D) が与えられる。外部端子 E P 2 からは、Z 軸方向の第 1 検出信号 V z 1 が出力され、外部端子 E P 3 からは、Y 軸方向の第 1 検出信号 V y 1 が出力され、外部端子 E P 4 からは、X 軸方向の第 1 検出信号 V x 1 が出力される。また、外部端子 E P 6 からは、Z 軸方向の第 2 検出信号 V z 2 が出力され、外部端子 E P 7 からは、Y 軸方向の第 2 検出信号 V y 2 が出力され、外部端子 E P 8 からは、X 軸方向の第 2 検出信号 V x 2 が出力される。

【 0 1 4 3 】

また、第 1 基板 B S 1 における内部端子 B I P 1 ~ B I P 1 2 の各々は、第 2 基板 B S 2 の内部端子 C I P 1 ~ C I P 1 2 の各々に対応する。

【 0 1 4 4 】

図 1 4 (A) および図 1 4 (B) は、蓋基板としての第 2 基板の内部端子の各々に関する電気的な接続関係を説明するための図である。支持基板としての第 1 基板 B S 1 と、蓋基板としての第 2 基板 B S 2 とは、互いに対向して配置される。図 1 4 (A) には、第 1 基板 B S 1 における外部パッド E P 1 ~ E P 8 の電位と、第 1 基板 B S 1 および第 2 基板 B S 2 における内部パッド (B I P 1 ~ B I P 1 2 , C I P 1 ~ C I P 1 2) の配置等が示されている。

【 0 1 4 5 】

図 1 4 (B) には、蓋基板としての第 2 基板 B S 2 の内部端子 C I P 1 ~ C I P 1 2 の各々に関する、電気的な接続関係が表形式で示されている。例えば、第 2 基板 B S 2 における内部端子 C I P 1 からは、第 1 基板 B S 1 の内部端子 B I P 4 および外部端子 E P 4 を経由して、X 軸方向の第 1 検出信号 V x 1 が出力される。第 2 基板 B S 2 における内部端子 C I P 2 からは、第 1 基板 B S 1 の内部端子 B I P 3 および外部端子 E P 3 を経由して、Y 軸方向の第 1 検出信号 V y 1 が出力される。第 2 基板 B S 2 における内部端子 C I P 3 からは、第 1 基板 B S 1 の内部端子 B I P 2 および外部端子 E P 6 を経由して、Z 軸方向の第 1 検出信号 V z 1 が出力される。他の端子 C I P 4 ~ C I P 1 2 についても同様である。

【 0 1 4 6 】

図 1 5 は、第 1 基板および第 2 基板における配線パターンの例を示す図である。図 1 5 において、X 軸方向検出信号 (V x 1 , V x 2) を外部に導出するための配線と、Y 軸方向検出信号 (V y 1 , V y 2) を外部に導出するための配線は、太い実線で示されている。また、Z 軸方向検出信号 (V z 1 , V z 2) を外部に導出するための配線は、太い一点鎖線で示されている。また、共通電位 (V C O M : G N D) を供給するための配線 (G N D 配線) は、太い点線で示されている。これらの配線は、絶縁膜上の活性層をパターンニングして得られる、絶縁分離された活性層アイランドからなる配線 (以下、活性層配線という) と、各活性層配線に接続される第 1 層目配線ならびに第 2 層目配線ならびにコンタクトプラグ等によって構成される。

【 0 1 4 7 】

以下図 1 6 ~ 図 1 8 を用いて、活性層配線、第 1 層目配線ならびに第 2 層目配線のパターン例について説明する。図 1 6 (A) および図 1 6 (B) は、第 1 基板および第 2 基板における活性層配線 (絶縁分離された活性層) のパターン例を示す図である。図 1 6 (A) は、第 1 基板 B S 1 における活性層配線のパターンの例を示し、図 1 6 (B) は、第 2 基板 B S 2 における活性層配線のパターンの例を示す。なお、図 1 6 において、前掲の実施形態における図面と共通する部分には同じ参照符号を付している。

【 0 1 4 8 】

図 1 6 (A) に示される第 1 基板 B S 1 において、第 1 絶縁層上には、シリコン層からなる第 1 活性層 1 2 0 が形成されており、その第 1 活性層をパターンニングすることによって、絶縁分離された活性層パターン (第 1 可動梁を構成する活性層パターン 1 2 0 - 2 a

10

20

30

40

50

および 120 - 2 b、第 2 固定部を構成する活性層パターン 120 - 3 a、120 - 3 b、ならびに Y 軸方向センサー素子を構成する活性層パターン 51 ~ 55 等) が形成される。各活性層パターンは、電氣的に孤立したパターンである。参照符号 110 a、110 b ならびに 110 - 1 ~ 110 - 8 は、各活性層パターンの絶縁分離領域における下地の絶縁層 (第 1 絶縁層) を示している。

【0149】

また、図 16 (B) に示される第 2 基板 BS2 おいて、第 2 絶縁層上には、シリコン層からなる第 2 活性層 220 が形成されており、その第 2 活性層をパターンングすることによって、絶縁分離された活性層パターン (第 2 可動梁を構成する活性層パターン 220 - 2 a および 220 - 2 b、第 1 固定部を構成する 220 - 3 a、220 - 3 b、ならびに X 軸方向センサー素子を構成する活性層 61 ~ 65 等) が形成される。各活性層パターンは、電氣的に孤立したパターンである。参照符号 210 a、210 b ならびに 210 - 1 ~ 210 - 8 は、各活性層パターンの絶縁分離領域における下地の絶縁層 (第 2 絶縁層) を示している。

10

【0150】

図 17 (A) および図 17 (B) は、第 1 基板および第 2 基板における第 1 層目配線の配線パターン例を示す図である。第 1 層目配線は、例えば、活性層の表面を覆う絶縁膜上に形成される金属配線である。

【0151】

図 17 (A) に示されるように、支持基板としての第 1 基板 BS1 には、アルミ等の金属からなる第 1 層目配線 L1 ~ L11 が設けられている。また、第 1 層目配線と活性層配線 (絶縁分離された活性層パターン) とを電氣的に接続するために、タングステン等からなるコンタクトプラグ CNP1 ~ CNP9 が設けられている。図中、第 1 層目配線は、太い実線で示され、コンタクトプラグは二重の丸で示されている。

20

【0152】

図 17 (B) に示されるように、蓋基板としての第 2 基板 BS2 には、アルミ等の金属からなる第 1 層目配線 L21 ~ L30 が設けられている。また、第 1 層目配線と活性層配線 (絶縁分離された活性層パターン) とを電氣的に接続するために、タングステン等からなるコンタクトプラグ CNP21 ~ CNP30 が設けられている。図中、第 1 層目配線は、太い実線で示され、コンタクトプラグは二重の丸で示されている。

30

【0153】

図 18 (A) および図 18 (B) は、第 1 基板および第 2 基板における第 2 層目配線の配線パターン例を示す図である。第 2 層目配線は、例えば、第 1 層目配線の表面を覆う絶縁膜上に形成される金属配線である。

【0154】

図 18 (A) に示されるように、支持基板としての第 1 基板 BS1 には、アルミ等の金属からなる第 2 層目配線 L31 ~ L40 が設けられている。図中、第 2 層目配線は、太い実線で示されている。また、第 1 層目配線と第 2 層目配線との関係を明確化するために、第 1 層目配線も併せて描かれている。なお、第 1 層目配線は、図中、太い点線で描かれている。

40

【0155】

また、図 18 (B) に示されるように、蓋基板としての第 2 基板 BS2 には、アルミ等の金属からなる第 2 層目配線 L41 ~ L46 が設けられている。

【0156】

図 19 (A) および図 19 (B) は、第 1 基板および第 2 基板の、活性層パターン、第 1 層目配線および第 2 層目配線を重ね合わせたパターン例を示す図である。このパターン例によって、先に図 14 (B) で示した、電氣的な接続関係が実現されている。

【0157】

図 20 (A) および図 20 (B) は、図 19 (A) において太い点線で囲んで示される領域 ZQ の拡大平面図と、A - A 線に沿うデバイスの断面図である。図 20 (B) に示さ

50

れるように、第1基板BS1と第2基板BS2とが、接着フィルム（ここでは、非導電性のフィルムNCF）414によって貼り合わされている。

【0158】

第1基板BS1は、第1支持層100と、第1絶縁層110と、第1活性層120（パターンニングによって絶縁分離された活性層120-2aを含む）と、第1活性層120上に設けられる絶縁層130と、層間絶縁膜135と、タングステン等からなるコンタクトプラグ127（図20（A）の参照符号CNP4に相当する）と、第1層目の導体層129A, 129bと、コンタクトプラグ131と、内部パッドBIP5を構成する2層目導体層140aと、配線L37を構成する第2層目導体層140bと、樹脂コア構造を有する導電性スペーサ部材（樹脂コア410, パターンニングされた導体層412を含む）と、を有する。なお、第1活性層120をパターンニングして形成される、絶縁分離された活性層120-2aは、第2固定部900b（1）を構成する。

10

【0159】

一方、第2基板BS2は、第2支持層200と、第2絶縁層210と、第2活性層220をパターンニングすることによって形成される絶縁分離された活性層220-3bと、第2活性層上に設けられた絶縁層230と、絶縁層230上に設けられている層間絶縁層235と、を有する。また、第2絶縁層210は選択的に除去され、これによって空洞部104（または66）が設けられている。なお、第2活性層220をパターンニングすることによって形成される絶縁分離された活性層220-3bは、第2可動梁800（b）-1を構成する。

20

【0160】

第2固定部900b（1）と第2可動梁220-3bとによって、Z軸方向の第2容量素子c2zが構成される。

【0161】

図20（B）に示される素子構造体では、上述のとおり、スペーサ部材として樹脂コア部（樹脂コア）410と、樹脂コア部（樹脂コア）の表面の少なくとも一部を覆うように形成される導電層414とを有する、樹脂コア構造をもつ導電性スペーサ部材（導電材料を構成要素として含むスペーサ）が使用されている。よって、導電層414を經由して、第1基板BS1の内部端子BIP5と、配線L37としての導体層140bとを電氣的に接続することが可能である。

30

【0162】

樹脂コア410の材料としては、例えばレジンのような熱硬化性樹脂を使用することができる。樹脂は硬く、剛性を有することから、第1基板BS1上において、第2基板BS2を安定的に支持する（所定距離を保って支持する）のに役立つ。また、樹脂コア410の表面の少なくとも一部を覆うように（樹脂コア410に少なくとも接するように）導体層412が形成される。この導体層412は、上述のとおり、内部パッド（BIP1～BIP12）と外部パッド（EP1～EP8）とを電氣的に接続するために使用することができ、また、第1基板BS1の内部パッド（BIP1～BIP12）の各々と、第2基板BS2の内部パッド（CIP1～CIP12）の各々同士とを接続するために使用することもできる。

40

【0163】

導体層412の厚みはごく薄く（また、第1基板BS1と第2基板BS2を貼り合わせると、樹脂コア410の頂部はほぼ露出した状態となる場合もあり）、したがって、第1基板BS1と第2基板BS2との間の距離は、樹脂コア410の高さで正確に決定することができる。よって、コンデンサのギャップを正確に決定することができる。また、第2可動梁800b（1）上には絶縁層230および235が形成され、これらの絶縁層230, 235は、保護層としてだけではなく、誘電体層としても機能する。よって、容量素子（c2z等）の容量値を効果的に増大させることができる。

【0164】

（第5実施形態）

50

本実施形態では、上述の素子構造体の製造方法の一例について説明する。

【0165】

(第1工程)

素子構造体の製造のために、例えば、2枚のSOI基板(第1SOI基板および第2SOI基板)を用意する。第1SOI基板は、支持基板としての第1基板BS1に対応し、第2SOI基板は、蓋基板としての第2基板BS2に対応する。

【0166】

(第2工程)

各SOI基板をフォトリソグラフィによって加工して、Y軸センサー素子、X軸センサー素子ならびにZ軸センサー素子の各々を形成する(例えば、図10参照)。また、各基板において、必要な配線層等を形成する(例えば、図15~図19を参照)。

10

【0167】

(第3工程)

第1SOI基板上に、樹脂層を形成し、その樹脂層をパターニングすることによって、先に説明した樹脂コア部(樹脂コア)410を形成する。さらに、導電膜412を全面に形成した後、この導電膜をパターニングする。これによって、樹脂コア部410の少なくとも一部を覆う、パターニングされた導電層412が形成される(例えば、図20(B)参照)。

【0168】

(第4工程)

第1SOI基板および第2SOI基板の少なくとも一方上に、接着フィルム(例えば非導電性フィルムNCF)を形成し、その接着フィルムNCFをパターニングする。

20

【0169】

(第5工程)

第1SOI基板(第1基板BS1)と第2SOI基板(第2基板BS2)とを対向させて、貼り合わせる(例えば、図12, 図19, 図20等を参照)。その後、必要に応じて、第2基板BS2をダイシングして、外周部を切断除去して、蓋基板のサイズを調整することができる。

【0170】

先に説明したとおり、この素子構造体は、封止構造(パッケージ構造)を備えているため、信頼性が高い。また、封止構造を形成するために、追加の製造工程を設ける必要がなく、製造工程の簡略化が可能である。また、貼り合わされる2枚の基板のレイアウトは共通(同一のみならず相似を含む)とすることができるため(つまり、一方の基板を、他方の基板に対して検出軸が交差するように回転させて対向配置すればよく、例えば90度回転させた状態で対向配置すればよいだけであり、各基板毎に異なるレイアウトを採用する必要がない)、この点でも製造工程が簡略化される。

30

【0171】

(第6実施形態)

図21は、電子機器の構成の一例を示す図である。図21の電子機器には、上記いずれかの実施形態にかかる慣性センサー(静電容量型MEMS加速度センサー等)が含まれる。電子機器は、例えば、ゲームコントローラーやモーションセンサー等である。

40

【0172】

図21に示されるように、電子機器は、センサーデバイス(静電容量型MEMS加速度センサー等)4100と、画像処理部4200と、処理部4300と、記憶部4400と、操作部4500と、表示部4600とを含む。なお、電子機器の構成は、図21の構成に限定されず、その構成要素の一部(例えば操作部、表示部等)を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。

【0173】

図22は、電子機器の構成の他の例を示す図である。図22に示される電子機器510は、上記いずれかの実施形態にかかる慣性センサー(ここでは静電容量型MEMS加速度

50

センサーとする) 470と、加速度とは異なる物理量を検出する検出素子(ここでは、角速度を検出する静電容量型MEMSジャイロセンサーとする) 480と、を含むセンサーユニット490と、センサーユニット490から出力される検出信号に基づいて、所定の信号処理を実行するCPU500と、を有する。なお、CPU500に、検出回路としての機能を設けることもできる。センサーユニット490は、それ自体が一つの電子機器とみなすことができる。

【0174】

すなわち、組み立て性に優れ、かつ、小型かつ高性能な静電容量型MEMS加速度センサー470と、異なる種類の物理量を検出する他のセンサー(例えば、MEMS構造を利用したジャイロセンサー) 480を併用することによって、小型で高性能な電子機器を実現することができる。つまり、複数のセンサーを含む、電子機器としてのセンサーユニット470や、そのセンサーユニット470を搭載する、より上位の電子機器(例えばFA機器等) 510を実現することができる。

10

【0175】

このように、本発明の素子構造体を使用することによって、小型で、かつ、高性能(かつ信頼性の高い)な電子機器(例えば、ゲームコントローラーや携帯端末等)を実現することができる。また、小型で、かつ、高性能(かつ信頼性の高い)なセンサーモジュール(例えば、人の姿勢等の変化を検出するモーションセンサー：電子機器の一種)を実現することもできる。

【0176】

このように、本発明の少なくとも一つの実施形態によれば、例えば、容量素子を含む素子構造体の製造を容易化することができる。また、小型で高性能な電子機器を実現することができる。

20

【0177】

以上、いくつかの実施形態について説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。

【0178】

例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。本発明は、慣性センサーに適用可能である。例えば、静電容量型加速度センサー、静電容量型ジャイロセンサーとして使用可能である。

30

【符号の説明】

【0179】


B S 1 第1基板、B S 2 第2基板、S E 1 第1センサー素子、
 S E 2 第2センサー素子、S E 3 Y軸方向センサー素子、
 S E 4 X軸方向センサー素子、S E 5 Z軸方向センサー素子、
 5 1 , 6 1 可動錘部、5 2 a , 5 2 b , 6 2 a , 6 2 b 弾性変形部、
 5 3 , 6 3 可動電極部(櫛歯電極)、
 5 4 , 5 5 , 6 4 , 6 5 固定電極部(櫛歯電極)、
 1 0 0 第1支持層、1 0 2 , 1 0 4 空洞部(空隙部)、
 1 1 0 第1絶縁層、1 2 0 第1活性層、
 1 3 0 , 2 3 0 , 2 3 5 活性層上の絶縁層、2 0 0 第2支持層、
 2 1 0 第2絶縁層、2 2 0 第2活性層、2 4 0 第2基板側の導体層、
 2 5 0 慣性センサー、3 0 0 スペーサー部材、4 1 0 樹脂コア部、
 4 1 2 パターニングされた導体層、4 1 4 接着層(接着フィルム等)、
 8 0 0 a 第1可動梁(第1可動部あるいは第1可動電極)、
 8 0 0 b 第2可動梁(第2可動部あるいは第2可動電極)、
 9 0 0 a 第1固定部(第1固定電極)、9 0 0 b 第2固定部(第2固定電極)、
 c 1 y , c 1 x , c 1 z 各軸に対応した第1容量素子(第1容量)、

40


50

c 2 y , c 2 x , c 2 z 各軸に対応した第2容量素子 (第2容量)


【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図11】




【図16】




【図20】




【図21】




【図22】




【図1】




【図2】



【 図 9 】




【 図 10 】




【図17】

第1層目配線（活性層の表面を覆う絶縁膜上に形成される金属配線）のパターン例




【 図 1 8 】

第2層目配線（第1層目配線の表面を覆う絶縁膜上に形成される金属配線）のパターン例



【図19】

活性層、第1層目配線および第2層目配線を重ね合わせたパターン



フロントページの続き

(51) Int.Cl. F I
B 8 1 B 3/00 (2006.01) B 8 1 B 3/00
B 8 1 C 3/00 (2006.01) B 8 1 C 3/00

(56) 参考文献 特開 2 0 0 8 - 0 2 0 4 3 3 (J P , A)
特開平 0 7 - 2 0 9 3 2 7 (J P , A)

(58) 調査した分野(Int.Cl. , DB名)
G 0 1 P 1 5 / 1 8
B 8 1 B 3 / 0 0
B 8 1 C 3 / 0 0
G 0 1 C 1 9 / 5 6
G 0 1 P 1 5 / 0 8
G 0 1 P 1 5 / 1 2 5
H 0 1 L 2 9 / 8 4