(19) 日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号

(24) 登録日 平成26年3月20日 (2014.3.20)

特許第5500771号

(P5500771)

(45) 発行日 平成26年5月21日(2014.5.21)

(51) Int. CL. FΙ HO1L 21/336 (2006,01) HO1L 29/78 618D HO1L 29/786 (2006.01) HO1L 29/78 618C HO1L 29/78 618F HO1L 29/78 617U HO1L 29/78 617L 請求項の数 4 (全 18 頁) 最終頁に続く ||(73)特許権者 000153878 (21) 出願番号 特願2007-289247 (P2007-289247) (22) 出願日 平成19年11月7日 (2007.11.7) 株式会社半導体エネルギー研究所 (65) 公開番号 特開2008-166724 (P2008-166724A) 神奈川県厚木市長谷398番地 平成20年7月17日 (2008.7.17) (72)発明者 山崎 舜平 (43) 公開日 神奈川県厚木市長谷398番地 株式会社 審査請求日 平成22年9月10日 (2010.9.10) (31) 優先権主張番号 特願2006-327718 (P2006-327718) 半導体エネルギー研究所内 平成18年12月5日 (2006.12.5) |(72)発明者 荒井 康行 (32) 優先日 (33) 優先権主張国 日本国(JP) 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 審查官 鈴木 聡一郎 最終頁に続く

(54) 【発明の名称】半導体装置及びマイクロプロセッサ

(57)【特許請求の範囲】

【請求項1】

絶縁層上の半導体層と、

前記半導体層上のゲート絶縁層と、

前記ゲート絶縁層上のゲート電極と、を有し、

前記半導体層の厚さは、10nm乃至25nmであり、

前記ゲート絶縁層の厚さは、2nm乃至20nmであり、

前記半導体層はチャネル形成領域を有し、前記チャネル形成領域のチャネル長は、10 0 n m 以上1000 n m 未満であり、

前記半導体層の端部は、45度乃至95度(但し、90度を除く)のテーパー角を有し 10

前記半導体層の端部及び前記絶縁<u>層</u>と接している窒化シリコン層を有<u>し、</u> 前記絶縁層は、前記半導体層と重なる第1の領域と、第2の領域と、前記第1の領域と

<u>第2の領域との間の第3の領域とを有し、</u>

前記第2の領域の膜厚は、前記第1の領域の膜厚よりも小さく、

前記第3の領域はテーパー角を有し、

<u>前記室化シリコン層は、前記半導体層の端部、前記第2の領域、及び前記第3の領域と</u> 連続的に接するように設けられていることを特徴とする半導体装置。

【請求項2】

請求項<u>1に</u>おいて、

(2)

前記ゲート絶縁層は、酸化シリコン層、又は酸化シリコン層と窒化シリコン層との積層 を有することを特徴とする半導体装置。

【請求項3】

請求項1又は2において、

前記ゲート電極は、金属窒化物を含む第1層と、金属を含む第2層とを有することを特 徴とする半導体装置。

【請求項4】

請求項1乃至3のいずれか一項に記載の半導体装置を用いることを特徴とするマイクロ プロセッサ。

【発明の詳細な説明】

10

【技術分野】

[0001]

本発明は絶縁表面に設けられた半導体層で形成される半導体装置に関し、特に、電界効 果型トランジスタにおける微細化技術に関する。

【背景技術】

[0002]

電界効果型トランジスタの一種である薄膜トランジスタ(以下、「TFT」ともいう。)の高性能化を達成するために、ゲート電極のソースとドレイン間の距離として表される チャネル長を短くして微細化を図る方法が知られている。これは、トランジスタのチャネ ルを流れるキャリアの走行距離を短くして高速化を図ろうとするものである。

[0003]

しかし、チャネル長を短くするとしきい値電圧の変化、弱反転状態におけるソースとド レイン間のリーク電流の増加など、いわゆる短チャネル効果と呼ばれる現象が顕在化する 。そこで、チャネル形成領域の不純物濃度を増加させて、空乏層の広がりを抑制すること により短チャネル効果を抑制する方法が知られている。

[0004]

例えば、ゲート電極を二層にし、下層の幅を上層よりも短くしてゲート容量を減少させ 、短チャネル効果を抑制するTFTが知られている(例えば、特許文献1参照)。

【特許文献1】特開2006-41265号公報

【発明の開示】

【発明が解決しようとする課題】

[0005]

しかしながら、集積回路を微細化するに当たって、ゲート電極を複雑な形状にすると、 製造工程における困難性が増大する。シリコン薄膜をレーザ照射によって結晶化させた多 結晶シリコンで形成される電界効果型トランジスタは、結晶粒界がランダムに形成され、 結晶の面方位も不均一であることから、しきい値電圧が大きくばらついてしまう。さらに 、半導体層を支持する基板が絶縁性であることから基板バイアスを印加できないといった 構造上の欠点を有している。

[0006]

本発明は、このような問題に鑑み、絶縁表面を有する基板に形成された電界効果型トラ 40 ンジスタの微細化と高性能化を実現することを目的とする。特に非晶質構造を有する半導 体膜に熱又は光エネルギーを照射して結晶化させた半導体層にチャネル形成領域が形成さ れる薄膜トランジスタの微細化と高性能化を実現することを目的とする。

【課題を解決するための手段】

[0007]

本発明は、絶縁表面上の半導体層で素子を構成する所謂SOI(Silicon on Insulator)構造の半導体装置であって、該半導体層を厚さが5nm乃至30 nm、好ましくは10nm乃至25nmときわめて薄い半導体層で構成することを要旨と する。すなわち、このような半導体層に対し、厚さ2nm乃至20nmのゲート絶縁層と 、ゲート電極を有し、チャネル長が該半導体層の厚さの10倍以上40倍未満であり、若 30

20

しくはチャネル長が100nm以上1000nm未満である電界効果型トランジスタを備 えた半導体装置である。

[0008]

半導体層を薄膜化することにより、チャネル形成領域に添加される一導電型不純物濃度 の影響を受けにくくなるように作用する。また、半導体層の薄膜化は、チャネル形成領域 の全域を空乏層化するように作用する。

【発明の効果】

【0009】

本発明によれば、半導体層を薄膜化し、チャネル長が該半導体層の厚さの10倍以上4 0倍未満の長さであり、若しくはチャネル長が100nm以上1000nm未満であるト ランジスタとすることにより、短チャネル効果を抑制することができる。また、該トラン ジスタのしきい値電圧を小さくすることができる。それにより、半導体装置の低電圧駆動 が可能となり低消費電力化を実現することができる。

【発明を実施するための最良の形態】

[0010]

本発明の実施の態様について図面を参照して説明する。但し、本発明は多くの異なる態 様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形 態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本 実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面におい て、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は 省略する。

[0011]

図1(A)(B)は、本発明に係る半導体装置の主要な構成要素である電界効果型トランジスタの構成を示す。図1(A)は電界効果型トランジスタのチャネル長方向の断面図であり、図1(B)はチャネル幅方向(チャネル長方向に対して垂直な方向)の断面図を示している。この電界効果型トランジスタは、絶縁表面を有する基板10を用いて作製されている。絶縁表面を有する基板10としては、ガラス基板、石英基板、サファイア基板、セラミック基板、表面に絶縁層が形成された金属基板などを用いることができる。 【0012】

この絶縁表面を有する基板10上に半導体層14が設けられている。図1では基板10 30 と半導体層14の間に下地絶縁層12が形成された構成を示している。下地絶縁層12は 基板10からのナトリウムなどによる半導体層14の汚染を防ぐために設けている。従っ て、基板10の材質として石英基板などを選択した場合には、下地絶縁層12を省略する ことができる。

【0013】

下地絶縁層12としては、CVD法若しくはスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン(SiO_xN_y、x>y>0)、窒化酸化シリコン (SiN_xO_y、x>y>0)等の絶縁材料を用いて形成する。例えば、下地絶縁層12 を2層構造とする場合、第1層目の絶縁膜として窒化酸化シリコン膜を形成し、第2層目 の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第1層目の絶縁膜として窒 化シリコン膜を形成し、第2層目の絶縁膜として酸化シリコン膜を形成してもよい。 【0014】

40

50

10

20

半導体層14は、単結晶半導体又は結晶性半導体で形成されたものを用いることが好ま しい。例えば、スパッタリング法、プラズマCVD法若しくは減圧CVD法によって基板 10の全面に形成された半導体膜を結晶化させた後、選択的にエッチングして半導体層1 4を形成することができる。すなわち、素子分離の目的から、絶縁表面に島状の半導体層 を形成し、該半導体層に一又は複数の不揮発性メモリ素子を形成することが好ましい。半 導体材料としては、シリコンが好ましく、その他にシリコンゲルマニウム半導体を用いる こともできる。半導体膜の結晶化法としては、レーザー結晶化法、瞬間熱アニール(RT A)又はファーネスアニール炉を用いた熱処理による結晶化法、結晶化を助長する金属元

(3)

素を用いる結晶化法又はこれら方法を組み合わせて行う方法を採用することができる。こ のようにして作製された結晶性半導体で形成される半導体層は、面方位が異なる複数の結 晶領域を有している。それにより、チャネル長を半導体層の厚さの10倍以上40倍未満 、若しくは100nm以上1000nm未満とする場合であっても、チャネル形成領域に 複数の結晶粒が存在することによりトランジスタ特性のばらつきを抑えることができる。 また、このような薄膜を形成するプロセスに換えて、絶縁表面に単結晶半導体層を設けた SOI基板を用いても良い。

[0015]

半導体層14の厚さは5nm乃至30nm、好ましくは10nm乃至25nmとする。 半導体層を薄膜化することで、短チャネル効果を抑制することが可能となる。また、トラ ンジスタのしきい値電圧を小さくすることが可能であり、低電圧駆動をすることができる。 半導体層14の端部には傾斜角(テーパー角)を設ける。その角度は45度乃至95度 とすることが好ましい。この領域に半導体層14の中央部と特性が異なる寄生トランジス タが形成されることによる影響を避けるため、その傾斜角は垂直に近い方が好ましい。 【0016】

半導体層14の端部には絶縁層20が設けられている。この絶縁層20は窒化シリコンを用い、半導体層14の端部から下地絶縁層12に連続的に設けることが好ましい。このような構造により、電界効果型トランジスタの製造工程において熱処理が行われることにより、半導体層14の下端面から酸化膜が形成され所謂バーズビークが形成されるのを防ぐことができる。バーズビークは半導体層14に外因性の応力を与え、電気的なストレスがたまりやすいので電界効果型トランジスタの特性に悪影響を与えるが、絶縁層20を設けることによりその問題を解消することができる。

【0017】

半導体層14にはp型不純物が注入されていても良い。p型不純物として、例えば硼素 が用いられ、5×10¹⁷ cm³以上1×10¹⁸ cm³以下の濃度で添加されてい る。これは、トランジスタのしきい値電圧を制御するためであり、半導体層14のチャネ ル形成領域に添加されることで有効に作用する。チャネル形成領域は後述するゲート電極 25と略一致する領域に形成され、半導体層14の一対の第1不純物領域18の間に位置 する。

【0018】

第1不純物領域18はトランジスタにおいてソース領域及びドレイン領域として機能す る領域である。第1不純物領域18はn型不純物であるリン若しくはヒ素をピーク濃度で 約1×10²¹ cm⁻³程度となるように添加することで形成される。

【0019】

半導体層14上にはゲート絶縁層16、ゲート電極25が設けられている。ゲート絶縁 層16は2nm乃至20nmの厚さで形成する。ゲート絶縁層の薄膜化は、トランジスタ を低電圧で高速に動作させるためである。

【 0 0 2 0 】

ゲート絶縁層16は酸化シリコン層、若しくは酸化シリコン層と窒化シリコン層との積 層構造を有する。ゲート絶縁層16は、プラズマCVD法や減圧CVD法により絶縁膜を 堆積することで形成しても良いが、好ましくはプラズマ処理による固相酸化若しくは固相 窒化で形成すると良い。半導体層14を、プラズマ処理により酸化又は窒化することによ り形成するゲート絶縁層16は、緻密で絶縁耐圧が高く信頼性に優れているためである。 このゲート絶縁層16は2nm乃至20nm、好ましくは5nm乃至10nmの厚さに形 成することが好ましい。チャネル長を100nm以上1000nm未満、代表的には25 0nm乃至650nmとする場合、ゲート絶縁層16は5nm乃至15nmの厚さに形成 する。

【0021】

プラズマ処理による固相酸化処理若しくは固相窒化処理として、マイクロ波(代表的に は2.45GHz)で励起され、電子密度が1×10¹¹cm⁻³以上1×10¹³cm

10



- ³以下、且つ電子温度が0.5 e V以上1.5 e V以下のプラズマを利用することが好ましい。固相酸化処理若しくは固相窒化処理において、500 以下の温度において、緻密な絶縁膜を形成すると共に実用的な反応速度を得るためである。 【0022】

このプラズマ処理により半導体層14の表面を酸化する場合には、酸素雰囲気下(例え ば、酸素(O₂)又は一酸化二窒素(N₂O)と希ガス(He、Ne、Ar、Kr、Xe の少なくとも一つを含む)雰囲気下、若しくは酸素又は一酸化二窒素と水素(H₂)と希 ガス雰囲気下)でプラズマ処理を行う。また、プラズマ処理により窒化する場合には、窒 素雰囲気下(例えば、窒素(N₂)と希ガス(He、Ne、Ar、Kr、Xeの少なくと も一つを含む)雰囲気下、窒素と水素と希ガス雰囲気下、若しくはNH₃と希ガス雰囲気 下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる。また、 ArとKrを混合したガスを用いてもよい。

【0023】

図2にプラズマ処理を行うための装置の構成を示す。このプラズマ処理装置は、基板1 0を配置するための支持台88と、ガスを導入するためのガス供給部84、ガスを排気す るために真空ポンプに接続する排気口86、アンテナ80、誘電体板82、プラズマ発生 用のマイクロ波を供給するマイクロ波供給部92を有している。また、支持台88に温度 制御部90を設けることによって、基板10の温度を制御することを可能としている。 【0024】

以下に、プラズマ処理について説明する。なお、プラズマ処理とは、半導体層、絶縁層 ²⁰ 、導電層に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んで いる。これらの処理は、その目的に応じて、ガス供給部84から供給するガスを選択すれ ば良い。

【0025】

半導体層に酸化処理若しくは窒化処理を行うには以下のようにすれば良い。まず、処理 室内を真空にし、ガス供給部84から酸素又は窒素を含むプラズマ処理用ガスを導入する 。基板10は室温若しくは温度制御部90により100 乃至550 に加熱する。なお 、基板10と誘電体板82との間隔は20mm乃至80mm(好ましくは20mm乃至6 0mm)とする。

【0026】

次に、マイクロ波供給部92からアンテナ80にマイクロ波を供給する。そしてマイク ロ波をアンテナ80から誘電体板82を通して処理室内に導入することによって、プラズ マ94を生成する。マイクロ波の導入によりプラズマの励起を行うと、低電子温度(3e V以下、好ましくは1.5eV以下)で高電子密度(1×10¹¹ cm⁻³以上)のプラ ズマを生成することができる。この高密度プラズマで生成された酸素ラジカル(OHラジ カルを含む場合もある)及び/又は窒素ラジカル(NHラジカルを含む場合もある)によ って、半導体層の表面を酸化又は窒化することができる。プラズマ処理用ガスにアルゴン などの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率 良く生成することができる。この方法では、プラズマで励起した活性なラジカルを有効に 使うことにより、500 以下の低温で固相反応による酸化、窒化若しくは酸化と窒化の 同時処理を行うことができる。

【0027】

図1において、プラズマ処理により形成される好適なゲート絶縁層16の一例は、酸素 雰囲気下のプラズマ処理により半導体層14の代表例としてのシリコン層の表面に3nm 乃至6nmの厚さで形成した酸化シリコン層と、その後窒素雰囲気下でその酸化シリコン 層の表面を窒化して形成した窒化シリコン層との積層構造である。半導体層14の表面を プラズマ処理で酸化することで、界面に歪みのない緻密な酸化膜を形成することができる 。また、当該酸化膜をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒 化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を 形成することができる。 30

10

[0028]

いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理 を用いることで、耐熱温度が700 以下のガラス基板を用いても、950 乃至105 0 で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、トランジスタ のゲート絶縁層として信頼性の高い膜を形成することができる。

(6)

【0029】

また、ゲート絶縁層16として、高誘電率材料を用いても良い。ゲート絶縁層16に高 誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率材 料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなど を用いることができる。また、プラズマ処理による固相酸化により酸化シリコン層を形成 しても良い。

[0030]

ゲート電極25は金属若しくは金属窒化物で形成することが好ましい。金属若しくは金 属窒化物を用いることでゲート電極の空乏化を無くすことができ、トランジスタの電流駆 動能力を高めることができる。

[0031]

図1ではゲート電極25の構成として、第1ゲート電極層24及び第2ゲート電極層2 6を積層した構成で例示している。第1ゲート電極層24は金属窒化物で形成する。金属 窒化物としては、窒化チタン、窒化タンタル、窒化タングステン、窒化クロム、窒化モリ ブデンなどを用いることができる。第2ゲート電極層26は金属(好ましくは高融点金属)で形成する。金属としてはタングステン、チタン、モリブデン、タンタル、クロムなど を用いることができる。これらの金属は融点が高く、熱的に安定なのでトランジスタの製 造工程で容易に扱うことができる。金属窒化物及び金属を用いて、スパッタリング法、電 子ビーム蒸着法、有機金属CVD法などを使って成膜することができる。 【0032】

なお、極めて薄いゲート絶縁層16を形成する場合、半導体層14とゲート電極25が 交差する領域の段差部(半導体層14の端部領域)でゲートリーク電流が増加する場合が ある。これは形状起因によるところが大きく、ゲート絶縁層16の膜厚の不均一性、ゲー ト電極層を成膜するときのダメージなどが原因となる。ゲート絶縁層16を薄膜化する場 合には、半導体層14の側端部を被覆する絶縁層の厚さをゲート絶縁層16の膜厚よりも 厚くする事が好ましい。

【 0 0 3 3 】

図1(A)(B)では、酸化シリコン、窒化シリコンなどを用いて側壁絶縁層22を設 けている。この側壁絶縁層22を設けることにより、ゲート絶縁層16の段差乗り越え部 を、半導体層14の外側に配置することができる。側壁絶縁層22は半導体層14を形成 した後に、酸化シリコン膜又は窒化シリコン膜を堆積し、異方性エッチングにより加工す ることで自己整合的に形成することができる。また、側壁絶縁層22を比誘電率が2.5 以下の低誘電率材料で形成しても良い。低誘電率材料としては、CVD法で作製される多 孔質酸化シリコン、炭素若しくはフッ素含有酸化シリコンなどを用いることができる。側 壁絶縁層22を低誘電率材料で形成することで、膜厚を厚くした場合と同様な効果を得る ことができる。

【0034】

ゲート電極25の側面にはサイドウオール絶縁層28を窒化シリコン又は酸化シリコン で形成する。このサイドウオール絶縁層28を利用して第2不純物領域17を形成しても 良い。第2不純物領域17は低濃度ドレインとして機能するように第1不純物領域18よ りも低濃度に一導電型不純物を添加する。

【0035】

パッシベーション層 3 0 は窒化シリコンで形成する。ソース及びドレインに接続する配線 3 8 を形成するために、層間絶縁層 3 2 は B P S G (B o r o n P h o s p h o r u s S i l i c o n G l a s s)膜を形成してリフローにより平坦化させる。また、 T

10

20

EOS(テトラエトキシシラン)を用いて酸化シリコン膜を形成し化学的機械研磨処理に よって平坦化しても良い。層間絶縁層32にコンタクトホールを形成し、バリアメタル3 4としてチタン膜若しくは窒化チタン膜を形成する。コンタクトホールには六フッ化タン グステンを用いCVD法でコンタクトプラグ36を形成する。配線38はアルミニウム若 しくはアルミニウム合金をバリアメタル膜で挟んだ3層構造で形成し、上層と下層のバリ アメタル膜はモリブデン、クロム、チタンなどの金属膜で形成する。次いで、配線38上 にパッシベーション層40を形成する。

【0036】

図1で示すように、半導体層の膜厚を10nm乃至25nmと薄膜化し、ゲート絶縁層 の厚さを2nm乃至20nmとし、チャネル長が該半導体層の厚さの10倍以上40倍未 満とし、若しくはチャネル長が100nm以上1000nm未満、代表的には250nm 乃至650nmの電界効果型トランジスタとすることにより、短チャネル効果を抑制する ことができる。また、該トランジスタのしきい値電圧を小さくすることができる。すなわ ち、しきい値電圧が0.01V以上0.62V未満であって、サブスレッショルド値が6 0mV/decade以上100mV/decade未満である電界効果型トランジスタ を得ることができる。

[0037]

以下に、電界効果型トランジスタの半導体層を薄膜化し、チャネル形成領域の一導電型 不純物濃度を規定の範囲とすることにより、短チャネル効果が抑制されることを示す。ま た、該トランジスタの閾値電圧を下げることができることを示す。計算には、synop sys社製TCADソフト、Sentaurusを用いた。

【 0 0 3 8 】

図3は理論計算に用いたn型電界効果型トランジスタの断面図である。図3の符号は、 基板101、ソース領域102、ドレイン領域103、チャネル形成領域104、ゲート 絶縁層105、ソース電極106、ドレイン電極107、ゲート電極108である。計算 に用いた条件は次の通りである。基板101とゲート絶縁層105の材質は酸化シリコン (SiO₂)とした。ゲート絶縁層105の膜厚は10nm、チャネル形成領域104の シリコン膜厚は20nm、30nmおよび50nmの3種類について計算を行った。チャ ネル長は0.1µm~1.0µmの範囲で計算を行った。チャネル形成領域104はp型 導電型を付与する不純物元素の濃度を1×10¹⁶~1×10¹⁸ cm⁻³の濃度範囲で 計算を行った。ソース電位は0V、ドレイン電位は0.1V、ゲート電位は-3Vから+ 3Vで計算を行った。

[0039]

図4はn型電界効果型トランジスタのゲート電圧 - ドレイン電流特性から求めたしきい 値電圧を示している。図4(A)~(C)で示すグラフにおいて、横軸はチャネル長、縦 軸はチャネル長1µmのしきい値電圧を基準とした時のしきい値電圧の変化量である。ま た、図4(A)はチャネル形成領域104のp型導電型を付与する不純物元素が1×10 ¹⁶ cm⁻³の濃度、図4(B)は該不純物元素が1×10¹⁷ cm⁻³の濃度、図4(C)は該不純物元素が1×10¹⁸ cm⁻³の濃度の計算結果である。この結果から、チ ャネル形成領域104の膜厚を薄くすることにより、チャネル長が0.1µm~0.5µ mで生じるしきい値電圧のマイナスシフトが減少していることが分かる。 【0040】

図5(A)~(C)はn型電界効果型トランジスタのゲート電圧 - ドレイン電流特性から求めたサブスレッショルド値を示している。図の横軸はチャネル長、縦軸はサブスレッショルド値を示している。また、図5(A)はチャネル形成領域104のp型を付与する不純物元素が1×10¹⁶ cm⁻³の濃度、図5(B)は該不純物元素が1×10¹⁷ cm⁻³の濃度、図5(C)は該不純物元素が1×10¹⁸ cm⁻³の濃度の計算結果である。この結果から、チャネル形成領域104の膜厚を薄くすることにより、チャネル長に依らずサブスレッショルド値が減少する。チャネル形成領域104の不純物元素が1×10¹⁸ cm⁻³の濃度ではチャネル形成領域104の原厚が50nmではサブスレッショ

20

30

ルド値が増加している。これは、チャネル形成領域104の不純物濃度が高く部分空乏型 になっているためである。また、チャネル長が0.1µm~0.5µmで生じているサブ スレッショルド値の上昇は、チャネル形成領域104の膜厚を薄くすることにより、抑え られることが分かる。チャネル形成領域104の不純物濃度を1×10^{1 8}cm⁻³まで 上げることにより、さらにサブスレッショルド値の上昇を抑えられていることが分かる。 サブスレッショルド値が小さくなっているため、ゲート電圧0Vでのソース - ドレイン間 に流れる電流を抑えつつ、しきい値電圧を下げることができる。

【0041】

チャネル形成領域104の膜厚を薄くすることにより、チャネル長が0.1μm~0. 5μmというチャネル長が短い領域でのしきい値電圧のマイナスシフトの抑制、および、 サブスレッショルド値の上昇の抑制が計れることが、理論計算から示された。以下に、そ れらの理由について説明する。チャネル形成領域104の膜厚が厚いとチャネル長が短い 場合には、ソース - ドレイン間の電界の影響により、ゲート電圧がしきい値電圧以下のサ ブスレッショルド領域でチャネル形成領域104中の下側(基板に近い側)を電流が流れ る。そのため、サブスレッショルド値が上昇し、しきい値電圧が低下する。チャネル形成 領域104の膜厚を薄くすることにより、チャネル形成領域104中の下側の電流が流れ る経路が遮断されるために、漏れ電流が抑えられる。そのため、サブスレッショルド値の 上昇が抑えられ、しきい値電圧の低下も抑えられる。そのため、チャネル形成領域104 の膜厚を薄くすることにより、チャネル長の短い領域でのしきい値電圧のマイナスシフト が抑えられ、かつ、サブスレッショルド値が小さい電界効果型トランジスタを作製するこ とができる。

[0042]

次いで、図1に示す電界効果型トランジスタの作製方法について図6(A)~(F)を 参照して説明する。

【0043】

図6(A)では、基板10上に下地絶縁層12を形成する。半導体層14は、スパッタ リング法、プラズマCVD法若しくは減圧CVD法によって非晶質シリコン膜を堆積した 後、連続発振又はパルス発振のレーザ光を照射して結晶化させた結晶性半導体で形成され る。半導体層14の膜厚は5nm乃至30nmであり、好ましくは10nm乃至25nm とする。膜厚をこの範囲に設定するには、非晶質シリコン膜の膜厚を前記範囲内として堆 積した後結晶化させても良いし、50nm乃至150nmの非晶質シリコン膜を結晶化さ せた後、エッチング又は研削研磨加工により薄膜化しても良い。

30

10

20

半導体層14にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型不純物を添加する。例えば、p型不純物として硼素を5×10¹⁷ cm⁻³以上1×10¹⁸ cm⁻³以下の濃度で添加する。

【0045】

[0044]

半導体層14の端部は傾斜角(テーパー角)が付くように加工することが好ましい。次の工程で半導体層14をプラズマ処理により窒化するときに、端部領域における窒化膜厚の減少を避けるためである。

【0046】

図6(B)は半導体層14の表面をプラズマ処理により窒化して絶縁層20を形成する 工程である。この工程は、半導体層14を保護するためであり、半導体層14の下端面に バーズビークが形成されるのを防ぐためである。バーズビークは半導体層14に外因性の 応力を与え、電気的なストレスがたまりやすいので電界効果型トランジスタの特性に悪影 響を与えるが、絶縁層20を設けることにより半導体層14が歪むことを防ぐことができ る。絶縁層20の厚さは1nm乃至5nmとする。

【0047】

プラズマ処理による固相窒化処理は、マイクロ波(代表的には2.45GHz)で励起 され、電子密度が1×10¹¹cm⁻³以上1×10¹³cm⁻³以下、且つ電子温度が

(8)

0.5 e V 以上1.5 e V 以下のプラズマで行うことが好ましい。プラズマ処理により窒化する場合には、窒素雰囲気下(例えば、窒素(N₂)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、窒素と水素と希ガス雰囲気下、若しくはNH₃と希ガス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる。また、ArとKrを混合したガスを用いてもよい。この場合、半導体層14の表面と、下地絶縁層12の表面が窒化されることとなる。

【0048】

その後、図6(C)で示すように、半導体層14が埋め込まれるように絶縁膜を形成し 、異方性エッチングにより半導体層14の側面側に側壁絶縁層22が形成されるように加 工する。側壁絶縁層22は、酸化シリコン又は窒化シリコンで形成するが、その他にも比 誘電率が2.5以下の低誘電率材料で形成しても良い。低誘電率材料としては、多孔質酸 化シリコン、炭素若しくはフッ素含有酸化シリコンなどを用いることができる。 【0049】

側壁絶縁層22を形成した後、図6(D)で示すように、半導体層14の上面にある絶 縁層20をエッチングにより除去する。エッチング条件は適宜設定すれば良い。例えば、 エッチングガスとしてCF₄とO₂を用い、絶縁層20をエッチングする。さらに、半導 体層14との選択比を高めるために、エッチングガスをCHF₃に切り替えてエッチング すると良い。また、図6(C)で示す側壁絶縁層22を形成するエッチングと、絶縁層2 0を除去するエッチングを同時に行っても良い。例えば、酸化シリコンと窒化シリコンの エッチング速度がほぼ等しいエッチングガスとしてCHF₃を用いて異方性エッチングす れば、図6(D)に示すように、側壁絶縁層22とそれに重なる絶縁層20を残存させる ことができる。

【0050】

半導体層14の端部に、絶縁層20とこの側壁絶縁層22によるなだらかな段差構造を 設けることにより、ゲート絶縁層16の段差乗り越え部を、半導体層14の外側に配置す ることができる。

【0051】

図6(E)は、ゲート絶縁層16及びゲート電極25を形成する工程を示している。ゲート絶縁層16は2nm乃至20nmの厚さで形成する。ゲート絶縁層16として、酸化シリコンの他、高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。高誘電率材料としては、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどを用いることができる。

【0052】

ゲート電極25は金属若しくは金属窒化物で形成することが好ましい。金属若しくは金 属窒化物を用いることでゲート電極の空乏化を無くすことができ、トランジスタの電流駆 動能力を高めることができる。第1ゲート電極層24は金属窒化物で形成する。金属窒化 物としては、窒化チタン、窒化タンタル、窒化タングステン、窒化クロム、窒化モリブデ ンなどを用いることができる。第2ゲート電極層26は金属(好ましくは高融点金属)で 形成する。金属としてはタングステン、チタン、モリブデン、タンタル、クロムなどを用 いることができる。これらの金属は融点が高く、熱的に安定なのでトランジスタの製造工 程で容易に扱うことができる。金属窒化物及び金属を用いて、スパッタリング法、電子ビ ーム蒸着法、有機金属CVD法などを使って成膜する。

【0053】

この状態で、ゲート電極25をマスクとして、第2不純物領域17を形成する。nチャネル型の電界効果型トランジスタの場合には、第2不純物領域17は低濃度ドレインとして機能するようにリンなどのn型不純物を添加する。

【0054】

図6(F)では、ゲート電極25の側面にはサイドウオール絶縁層28を窒化シリコン 又は酸化シリコンで形成する工程を示す。サイドウオール絶縁層28は、窒化シリコン膜 又は酸化シリコン膜をCVD法で堆積してゲート電極25を埋め込み、異方性エッチング

20

10

によってゲート電極25の側面に絶縁層(側壁)が残るように加工する。このサイドウオ ール絶縁層28をマスクとしてソース領域及びドレイン領域を形成する第1不純物領域1 8を形成する。

【 0 0 5 5 】

その後、パッシベーション層、層間絶縁層、配線を形成することにより、図1で示す電 界効果型トランジスタを得ることができる。

【0056】

次いで、素子分離構造として複数の半導体層の間に絶縁層を埋め込んだ構成の半導体装置について図7と図8を参照して説明する。

【0057】

図7(A)において、基板10上に下地絶縁層12、半導体層14を形成する。半導体 層14上には、素子形成領域に合わせて窒化シリコン層11、酸化シリコン層13を形成 する。酸化シリコン層13は、素子分離のために半導体層14をエッチングするときのハ ードマスクとして用いる。窒化シリコン層11はエッチングストッパーである。

【0058】

半導体層14の膜厚は5nm乃至30nm、好ましくは10nm乃至25nmとする。 膜厚をこの範囲に設定するには、非晶質シリコン膜の膜厚を前記範囲内として堆積した後 結晶化させても良いし、50nm乃至150nmの非晶質シリコン膜を結晶化させた後、 エッチング又は研削研磨加工により薄膜化しても良い。半導体層14にはしきい値電圧を 制御するために、硼素、アルミニウム、ガリウムなどのp型不純物を添加する。例えば、 p型不純物として硼素を5×10¹⁷ cm⁻³以上1×10¹⁸ cm⁻³以下の濃度で添 加しても良い。

【 0 0 5 9 】

図7(B)は、酸化シリコン層13をマスクとして半導体層14、下地絶縁層12をエ ッチングする工程である。半導体層14及び下地絶縁層12の露出した端面に対してプラ ズマ処理を行って窒化する。この窒化処理により、少なくとも半導体層14の周辺端部に は窒化シリコン層15が形成される。窒化シリコン層15は絶縁性であり、半導体層14 の端面でリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、半 導体層14と下地絶縁層12との間に、半導体層14の端面から酸化膜が成長してバーズ ビークが形成されるのを防ぐことができる。

【 0 0 6 0 】

図7(C)は、素子分離絶縁層19を堆積する工程である。素子分離絶縁層19として TEOSを用いて酸化シリコン膜をCVD法で堆積する。素子分離絶縁層19は半導体層 14が埋め込まれるように厚く堆積する。

[0061]

図7(D)は窒化シリコン層11が露出するまで素子分離絶縁層19を除去する工程を 示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機 械研磨処理によって行っても良い。窒化シリコン層11はエッチングストッパーとなる。 素子分離絶縁層19は半導体層14の周囲に設けられ、半導体層14の間に埋め込まれる ように残存する。窒化シリコン層11はその後除去する。

【0062】

図7(E)において、半導体層14が露出した後、図6(E)、(F)と同様にしてゲート絶縁層16、ゲート電極25、サイドウオール絶縁層28を形成し、第1不純物領域 18、第2不純物領域17を形成する。絶縁層27は窒化シリコンで形成し、ゲート電極 25をエッチングするときのハードマスクとして用いる。

【0063】

図8(A)において、層間絶縁層32を形成する。層間絶縁層32はBPSG(Bor on Phosphorus Silicon Glass)膜を形成してリフローによ リ平坦化させる。また、TEOS(テトラエトキシシラン)を用いて酸化シリコン膜を形 成し化学的機械研磨処理によって平坦化しても良い。平坦化処理においてゲート電極25 10

20



(11)

上の絶縁層27はエッチングストッパーとして機能する。層間絶縁層32にはコンタクト ホール33を形成する。コンタクトホール33は、サイドウオール絶縁層28を利用して セルフアラインコンタクトの構成となっている。

【0064】

その後、図8(B)で示すように、六フッ化タングステンを用いてVD法でコンタクト プラグ36を形成する。絶縁層41を形成し、コンタクトプラグ36に合わせて開口を形 成して配線38を設ける。配線38はアルミニウム若しくはアルミニウム合金で形成し、 上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成する

【0065】

このように、半導体層の厚さを5nm乃至30nm、好ましくは10nm乃至25nm とした場合であって、チャネル長が該半導体層の厚さの10倍以上40倍未満とし、若し くはチャネル長が100nm以上1000nm未満の電界効果型トランジスタで構成され 、素子分離構造として素子分離絶縁層19を用いた集積回路を形成することができる。 【0066】

図9は本発明に係る半導体装置を用いたマイクロプロセッサ50の一例を示す。このマ イクロプロセッサ50は、上記したように、絶縁表面に形成され、半導体層の厚さが5n m乃至30nm、好ましくは10nm乃至25nmであって、チャネル長が該半導体層の 厚さの10倍以上40倍未満のであり、若しくはチャネル長が100nm以上1000n m未満である電界効果型トランジスタで構成されている。

[0067]

このマイクロプロセッサ50は、演算回路51(Arithmetic logic unit。ALUともいう。)、演算回路制御部52(ALU Controller) 、命令解析部53(Instruction Decoder)、割り込み制御部54(Interrupt Controller)、タイミング制御部55(Timing Controller)、レジスタ56(Register)、レジスタ制御部57(R egister Controller)、バスインターフェース58(Bus I/F)、読み出し専用メモリ59(ROM)、及びメモリインターフェース60(ROM I /F)を有している。また読み出し専用メモリ59及びメモリインターフェース60は、 別チップに設けても良い。

【0068】

バスインターフェース58を介してマイクロプロセッサ50に入力された命令は、命令 解析部53に入力され、デコードされた後、演算回路制御部52、割り込み制御部54、 レジスタ制御部57、タイミング制御部55に入力される。演算回路制御部52、割り込 み制御部54、レジスタ制御部57、タイミング制御部55は、デコードされた命令に基 づき、各種制御を行う。具体的に演算回路制御部52は、演算回路51の動作を制御する ための信号を生成する。また、割り込み制御部54は、マイクロプロセッサ50のプログ ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス ク状態から判断し、処理する。レジスタ制御部57は、レジスタ56のアドレスを生成し 、マイクロプロセッサの状態に応じてレジスタ56の読み出しや書き込みを行う。 【0069】

またタイミング制御部55は、演算回路51、演算回路制御部52、命令解析部53、 割り込み制御部54、レジスタ制御部57の動作のタイミングを制御する信号を生成する 。例えばタイミング制御部55は、基準クロック信号CLK1を元に、内部クロック信号 CLK2を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各種 回路に供給する。

[0070]

なお、図9に示すマイクロプロセッサ50は、その構成を簡略化して示した一例にすぎず、実際のマイクロプロセッサはその用途によって多種多様な構成を有している。 【0071】 10

20

30

本発明によれば、半導体層を薄膜化したことにより、しきい値電圧の変化量が減少しサ ブスレッショルド値が抑制されるので低電圧で駆動できる。また、半導体層とゲート電極 が交差する領域の段差部(半導体層の端部領域)においてゲートリーク電流を低減するこ とができる。これらにより半導体装置の低消費電力化を実現することができる。 [0072]

(12)

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例 について図10を参照して説明する。

[0073]

図10は無線通信により外部装置と信号の送受信を行って動作する半導体装置110の ブロック図を示している。この半導体装置110はアナログ回路部130とデジタル回路 部132を有している。アナログ回路部130として、共振容量を有する共振回路128 、整流回路118、定電圧回路120、リセット回路126、発振回路124、復調回路 116、変調回路114と、電源管理回路150を有している。デジタル回路部132は 、RFインターフェース134、制御レジスタ136、クロックコントローラ138、イ ンターフェース140(СРUインターフェース)、中央処理ユニット142(СРU) 、ランダムアクセスメモリ144(RAM)、読み出し専用メモリ146(ROM)を有 している。

[0074]

このような構成の半導体装置110の動作は概略以下の通りである。アンテナ112が 受信した信号は共振回路128により誘導起電力を生じる。誘導起電力は、整流回路11 20 8を経て容量部122に充電される。この容量部122はセラミックコンデンサーや電気 二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部122は 半導体装置110と一体形成されている必要はなく、別部品として半導体装置110を構 成する絶縁表面を有する基板に取り付けられていれば良い。

[0075]

リセット回路126は、デジタル回路部132をリセットし初期化する信号を生成する 。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発 振回路124は、定電圧回路120により生成される制御信号に応じて、クロック信号の 周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路116は、 例えば振幅変調(ASK)方式の受信信号の振幅の変動を二値化する。変調回路114は 振幅変調(ASK)方式の送信信号の振幅を変動させて送信する。変調回路114は、 共振回路128の共振点を変化させることで通信信号の振幅を変化させている。クロック コントローラ138は、電源電圧又は中央処理ユニット142における消費電流に応じて クロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源 電圧の監視は電源管理回路150が行っている。

[0076]

アンテナ112から半導体装置110に入力された信号は復調回路116で復調された 後、RFインターフェース134で制御コマンドやデータなどに分解される。制御コマン ドは制御レジスタ136に格納される。制御コマンドには、読み出し専用メモリ146に 記憶されているデータの読み出し、ランダムアクセスメモリ144へのデータの書き込み 、中央処理ユニット142への演算命令などが含まれている。中央処理ユニット142は 、インターフェース140を介して読み出し専用メモリ146、ランダムアクセスメモリ 144、制御レジスタ136にアクセスする。インターフェース140は、中央処理ユニ ット142が要求するアドレスより、読み出し専用メモリ146、ランダムアクセスメモ リ144、制御レジスタ136のいずれかに対するアクセス信号を生成する機能を有して いる。

中央処理ユニット142の演算方式は、読み出し専用メモリ146にOS(オペレーテ ィングシステム)を記憶させておいて、起動とともにプログラムを読み出し実行する方式 を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェ 10

30

ア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方 式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理 ユニット142が実行する方式を適用することができる。 [0078]半導体装置110の動作に必要な電力を供給する容量部122の容量を大きくすること により、安定した動作を確保することができる。また、容量部122の容量増加には限界 がある。そこで、本発明のように半導体層の薄膜化により、しきい値電圧及びサブスレッ ショルド値を小さくして低電圧で駆動可能とすることにより、低消費電力化を図ることは 有効である。 【図面の簡単な説明】 [0079]【図1】本発明に係る半導体装置の主要な構成要素である電界効果型トランジスタの構成 を示す図。 【図2】プラズマ処理を行うための装置の構成を示す図。 【図3】計算に用いた電界効果型トランジスタの構成を示す断面図。 【図4】電界効果型トランジスタのゲート電圧 - ドレイン電流特性から求めたしきい値電 圧を示す図。 【図5】電界効果型トランジスタのゲート電圧 - ドレイン電流特性から求めたサブスレッ ショルド値を示す図。 【図6】電界効果型トランジスタの作製方法を示す断面図。 【図7】電界効果型トランジスタの作製方法を示す断面図。 【図8】電界効果型トランジスタの作製方法を示す断面図。 【図9】マイクロプロセッサの一構成例を示す図。 【図10】非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の構 成を示す図。 【符号の説明】 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 10 基板 11 窒化シリコン層 12 下地絶縁層 13 酸化シリコン層 14 半導体層 15 窒化シリコン層 16 ゲート絶縁層 17 第 2 不純物領域 18 第1不純物領域 19 素子分離絶縁層 20 絶縁層 22 側壁絶縁層 24 第1ゲート電極層 25 ゲート電極 26 第2ゲート電極層 27 絶縁層 28 サイドウオール絶縁層 30 パッシベーション層 32 層間絶縁層 33 コンタクトホール 34 バリアメタル 36 コンタクトプラグ 38 配線

(13)

50

10

20

30

150 電源管理回路

10

20

30





【図2】









ว่ก

26

ìñ













【図8】





【図9】



【図10】



フロントページの続き

· -		<u>.</u>		

(51)Int.Cl.						F	I		
							H 0 1 L	29/78	618Z
							H 0 1 L	29/78	626C
(56)参考文献	特開20	04	- 3	27	97	7 (JP,A)		
	特開20	05	- 1	67	20	7 (JP,A)		
	特開20	05	- 0	57	042	2 (JP,A)		
	国際公開	閣第 2	0 0	6 /	03	83	51(WO	, A 1)	
	特開20	03	- 1	1 0	10	5 (JP,A)		
	特開20	06	- 1	48	04	9 (JP,A)		
	特開20	000	- 2	77	73	7 (JP,A)		
	特開20	03	- 2	43	41	5 (JP,A)		
	特開20	000	- 1	01	08	7 (JP,A)		
	特開20	06	- 2	60	72	2 (JP,A)		
	特開20	06	- 1	79	74	6 (JP,A)		
	特開20	06	- 2	70	07	6 (JP,A)		

(58)調査した分野(Int.Cl., DB名)

H 0 1 L	21/336
H 0 1 L	29/786