(19) 国家知识产权局



(12) 发明专利



(10) 授权公告号 CN 108199718 B (45) 授权公告日 2023.11.14

- (21)申请号 201810275984.2
- (22)申请日 2018.03.30
- (65) 同一申请的已公布的文献号 申请公布号 CN 108199718 A
- (43) 申请公布日 2018.06.22
- (73)专利权人 福州大学 地址 350002 福建省福州市鼓楼区工业路 523号
- (72)发明人 魏榕山 胡惠文 王景玺
- (74) 专利代理机构 福州元创专利商标代理有限 公司 35100

专利代理师 蔡学俊

(51) Int.CI.

HO3M 3/00 (2006.01)

GO1D 18/00 (2006.01)

(54) 发明名称

基于Sigma-Delta调制的电容传感器检测方 法

(57)摘要

本发明涉及一种基于Sigma-Delta调制的电 容传感器检测方法,包括:感应电容、电容数字转 换器、数字抽取滤波器以及时序控制电路;感应 电容与电容数字转换器相连,数字抽取滤波器与 电容数字转换器相连,时序控制电路分别与电容 数字转换器以及数字抽取滤波器相连;电容数字 转换器采用Sigma-Delta调制器;电容数字转换 器将感应电容的变化量转换为电荷信号,对电荷 信号进行Sigma-Delta调制,输出数字码流,数字 抽取滤波器对数字码流进行滤波和降采样处理, 并输出用于表征感应电容的数字量。本发明采用 ∞ 三阶Sigma-Delta调制器作为电容读取电路,待 测电容直接作为调制器的输入电容,实现电容到 数字的直接转换,并采用补偿电容,减少Sigma-Delta调制器额外动态范围的消耗,降低了功耗, 扩展电容测量范围。

(56)对比文件

CN 101640539 A,2010.02.03 CN 102638268 A,2012.08.15 CN 104184478 A,2014.12.03 WO 2017046782 A1,2017.03.23 柯强;卫宝跃;梁帅;刘昱;张海英.一种基于 反相器的音频应用低功耗Sigma-Delta模数转换 器.微电子学与计算机.2016,(第08期),全文.

审查员 谢毓毓

权利要求书1页 说明书5页 附图6页





ĸ

1.一种基于Sigma-Delta 调制的电容传感器检测方法,其特征在于,提供:感应电容、 电容数字转换器、数字抽取滤波器以及时序控制电路;所述感应电容与所述电容数字转换 器相连,所述数字抽取滤波器与所述电容数字转换器相连,所述时序控制电路分别与所述 电容数字转换器以及所述数字抽取滤波器相连;所述电容数字转换器采用Sigma-Delta 调 制器;所述电容数字转换器将所述感应电容的变化量转换为电荷信号,然后对电荷信号进 行Sigma-Delta 调制,输出数字码流,所述数字抽取滤波器对所述数字码流进行滤波和降 采样处理,并输出一用于表征所述感应电容的数字量;

所述Sigma-Delta 调制器为三阶Sigma-Delta 调制器;

所述三阶Sigma-Delta 调制器中第一级积分器系数为0.16,第二级积分器系数为0.5, 第三级积分器系数为0.2;

所述第一级积分器、所述第二级积分器以及所述第三级积分器均包括一跨导运放以及 分别与所述跨导运放匹配的正向通路和负向通路;所述正向通路与所述负向通路对称设 置,且均包括:第一开关、第二开关、第一开关对应的第一延时开关、第二开关对应的第二延 时开关、储能电容以及积分电容;

所述正向通路中的第一延时开关的两端分别与所述跨导运放的负向输入端以及正向 输出端相连;所述正向通路中的积分电容的一端与所述跨导运放的正向输出端相连,另一 端与所述第二开关的一端相连;所述第二开关的另一端与所述正向通路中的储能电容的一 端连接;所述正向通路中的储能电容的另一端与所述跨导运放的负向输入端相连;所述正 向通路中第一开关的一端与所述第二开关的一端相连,另一端接共模电压;

所述负向通路中的第一延时开关的两端分别与所述跨导运放的正向输入端以及负向 输出端相连;所述负向通路中的积分电容的一端与所述跨导运放的负向输出端相连,另一 端与所述第二开关的一端相连;所述第二开关的另一端与所述负向通路中的储能电容的一 端连接;所述负向通路中的储能电容的另一端与所述跨导运放的正向输入端相连;所述负 向通路中第一开关的一端与所述第二开关的一端相连,另一端接共模电压;

所述第一级积分器中的正向通路以及负向通路的输入端均分别与对应的感应电容以 及匹配的补偿电容相连;

所述跨导运放采用基于反相器结构的电流饥饿型OTA。

2.根据权利要求1所述的基于Sigma-Delta 调制的电容传感器检测方法,其特征在于, 所述电容数字转换器采用比率测量法,且所述感应电容与所述Sigma-Delta 调制器片内参 考电容的比值为所述电容数字转换器输出码流的密度。

3.根据权利要求1所述的基于Sigma-Delta 调制的电容传感器检测方法,其特征在于, 所述第一开关以及第二开关采用两相非交叠时钟控制。

4.根据权利要求1所述的基于Sigma-Delta 调制的电容传感器检测方法,其特征在于, 所述数字抽取滤波器采用sinc⁴滤波器。

基于Sigma-Delta调制的电容传感器检测方法

技术领域

[0001] 本发明涉及一种基于Sigma-Delta 调制的电容传感器检测方法。

背景技术

[0002] 电容传感器是利用电容值随环境参数变化而发生改变的传感器。它是利用电容器 原理,将非电量转化为电容量,凡是可以转换为间距、面积和介电常数的量都可以用电容型 传感器来测量。电容传感器待测电容值一般为pF量级甚至是更小的量级,在很多情况下信 号电容比测量电路中的寄生电容要小得多,因此对电容读取电路要求比较高,常用Sigma-Delta 调制器结构进行转换。在许多情况下,由于待测感应电容变化量相比其基线值小的 多,直接转换需要Sigma-Delta 调制器具有更高的过采样率和更长的转换周期,因而待测 电容范围也受到了极大地限制。

发明内容

[0003] 本发明的目的在于提供一种基于Sigma-Delta 调制的电容传感器检测方法,以克服现有技术中存在的缺陷。

[0004] 为实现上述目的,本发明的技术方案是:一种基于Sigma-Delta 调制的电容传感器检测方法,包括:感应电容、电容数字转换器、数字抽取滤波器以及时序控制电路;所述感应电容与所述电容数字转换器相连,所述数字抽取滤波器与所述电容数字转换器相连,所述时序控制电路分别与所述电容数字转换器以及所述数字抽取滤波器相连;所述电容数字转换器采用Sigma-Delta 调制器;所述电容数字转换器将所述感应电容的变化量转换为电荷信号,然后对电荷信号进行Sigma-Delta 调制,输出数字码流,所述数字抽取滤波器对所述数字码流进行滤波和降采样处理,并输出一用于表征所述感应电容的数字量。

[0005] 在本发明一实施例中,所述电容数字转换器采用比率测量法,且所述感应电容与所述Sigma-Delta 调制器片内参考电容的比值为所述电容数字转换器输出码流的密度。

[0006] 在本发明一实施例中,所述Sigma-Delta 调制器为三阶Sigma-Delta 调制器。

[0007] 在本发明一实施例中,所述三阶Sigma-Delta 调制器中第一级积分器系数为 0.16,第二级积分器系数为0.5,第三级积分器系数为0.2。

[0008] 在本发明一实施例中,所述第一级积分器、所述第二级积分器以及所述第三级积分器均包括一跨导运放以及分别与所述跨导运放匹配的正向通路和负向通路;所述正向通路与所述负向通路对称设置,且均包括:第一开关、第二开关、第一开关对应的第一延时开关、第二开关对应的第二延时开关、储能电容以及积分电容。

[0009] 在本发明一实施例中,所述正向通路中的第一延时开关的两端分别与所述跨导运放的负向输入端以及正向输出端相连;所述正向通路中的积分电容的一端与所述跨导运放的正向输出端相连,另一端与所述第二开关的一端相连;所述第二开关的另一端与所述正向通路中的储能电容的另一端与所述跨导运放的负向输入端相连;所述正向通路中第一开关的一端与所述第二开关的一端相连,另一端接

共模电压;

[0010] 所述负向通路中的第一延时开关的两端分别与所述跨导运放的正向输入端以及 负向输出端相连;所述负向通路中的积分电容的一端与所述跨导运放的负向输出端相连, 另一端与所述第二开关的一端相连;所述第二开关的另一端与所述负向通路中的储能电容 的一端连接;所述负向通路中的储能电容的另一端与所述跨导运放的正向输入端相连;所 述负向通路中第一开关的一端与所述第二开关的一端相连,另一端接共模电压。

[0011] 在本发明一实施例中,所述第一级积分器中的正向通路以及负向通路的输入端均 分别与对应的感应电容一端以及匹配的补偿电容相连。

[0012] 在本发明一实施例中,所述跨导运放采用基于反相器结构的电流饥饿型0TA。

[0013] 在本发明一实施例中,所述第一开关以及第二开关采用两相非交叠时钟控制。

[0014] 在本发明一实施例中,所述数字抽取滤波器采用sinc⁴滤波器。

[0015] 相较于现有技术,本发明具有以下有益效果:本发明通过补偿电容降低电容读取 电路的等效输入电容,从而降低Sigma-Delta 读取电路的动态范围消耗,并通过可控电容 矩阵扩展电容测量范围。对于主体电路模块Sigma-Delta 调制器,采用基于反相器结构的 电流饥饿型OTA,提高电流利用率,为提高运放输出摆幅,其输出对管均采用高阈值电压管。 精良的设计和不断优化,最终实现3阶噪声整形功能,可测电容范围为0-8pF,在微小电容测 量领域具有很大的应用空间。

附图说明

[0016] 图1为本发明中基于Sigma-Delta 调制的电容传感器系统的框架图。

[0017] 图2为一阶Sigma-Delta 调制器结构示意图。

[0018] 图3为本发明中三阶 $\Sigma - \Delta$ 调制器结构框图。

[0019] 图4为本发明中CDC电路结构示意图。

[0020] 图5 为本发明中CX电容矩阵图示意图。

- [0021] 图6 为本发明中电流饥饿型0TA示意图。
- [0022] 图7 为本发明中积分器第一工作状态示意图。
- [0023] 图8 为本发明中积分器第二工作状态示意图。

[0024] 图9 为本发明中数字抽取滤波器的电路原理图。

[0025] 图10为本发明中控制时序模块的电路原理图。

[0026] 图11为本发明中传输门开关示意图。

具体实施方式

[0027] 下面结合附图,对本发明的技术方案进行具体说明。

[0028] 本发明一种基于Sigma-Delta 调制的电容传感器检测方法,提供:感应电容 C_x、 电容读取电路CDC、控制时序模块以及数字抽取滤波器。其中,电容读取电路采用三阶 Sigma-Delta 调制器结构实现电容-数字的转换,感应电容 C_x作为Sigma-Delta 调制器第 一级积分器中的采样电容,Sigma-Delta 调制器为电容读取电路。数字抽取滤波器由片外 实现。CDC首先将感应电容C_x的变化量转换为电荷信号,然后对电荷信号进行Sigma-Delta 调制,输出数字码流,数字抽取滤波器对数字码流进行滤波和降采样处理。本发明具有易于

CMOS集成、对模拟电路的精度要求不高等优点。

[0029] 进一步的,图1为电容传感器系统框架, C_x 是传感器的感应电容,CDC采用比率测量法,输入感应电容 C_x 和片内参考电容 C_{ref} 的比值代表了传感器输出码流bs的密度,再由数字抽取滤波器对CDC输出码流进行滤波处理并拟合出一个数字量 D_{out} ,该数字量可用来表征输入感应电容 C_x 。电容数字转换器(CDC)和普通的Sigma-Delta 调制器工作原理类似,但不同的是CDC的输入信号是变化的电容,而不是电压。图1中Sigma-Delta 调制器,如图2所示,以一阶为例,说明CDC的电荷平衡平衡过程。在每个转换周期内,一个正电压VDD对(C_x - C_{off})进行充电,同时一个电压对 C_{ref} 充电,而这个电压极性取决于输出bs的极性。积分器在反馈环内,其作用是控制参考电荷的极性,使积分器的输出平均为零,即平均参考电荷的大小与输入电荷相等,也就是电荷平衡,最终使得输出码流密度 $\mu \propto (C_x - C_{off})/C_{ref}$,由于 C_{ref} 是固定电容,所以输入感应电容 C_x 可以由码流密度 μ 精确表示。

[0030] 进一步的,电容传感器常用于低功耗应用中,为了获得功耗优化的CDC, $\Sigma - \Delta$ 调制器的过采样率和所需转换周期应尽量小。由于一阶 $\Sigma - \Delta$ 调制器需要更高的过采样率才能将其量化噪声减少到同等水平,所以可以采用高阶调制器来降低过采样率。但是,应该充分考虑高阶调制器的有效输入范围。通常一阶调制器为满量程输入,而高阶调制器的最大输入则会被限制,以防止积分器过载。一般来说,二阶调制器的有效输入范围为 ±0.75C_{ref}, 三阶调制器的有效输入范围进一步缩小为 ±0.67C_{ref}。同样,在13bit分辨率下,二阶调制器需要400-500个周期才能将量化噪声降低到该水平,而三阶调制器需要100-200个周期。 二阶调制器要求更高的转换周期,四阶调制器的转换周期较低却会增加电路复杂性。在本实施例中,选择三阶调制器结构,采样频率250kHZ。图3为三阶 $\Sigma - \Delta$ 调制器结构框图,图示为CIFF(cascade integrators with feedforward)结构,此结构减小了积分器输出输出摆幅,改善了调制器线性度。积分器各级系数如图3示,在有效输入范围内,为达到13bit精度,需要200个转换周期。

[0031] 进一步的,图4为CDC电路结构,其中第二级、第三级结构与第一级采用相同的电路结构。

[0032] 第一级积分器、第二级积分器以及第三级积分器均包括一跨导运放以及分别与跨 导运放匹配的正向通路和负向通路;正向通路与负向通路对称设置,且均包括:第一开关、 第二开关、第一开关对应的第一延时开关、第二开关对应的第二延时开关、储能电容以及积 分电容。

[0033] 在本实施例中,正向通路中的第一延时开关的两端分别与跨导运放的负向输入端 以及正向输出端相连;正向通路中的积分电容的一端与跨导运放的正向输出端相连,另一 端与第二开关的一端相连;第二开关的另一端与正向通路中的储能电容的一端连接;正向 通路中的储能电容的另一端与跨导运放的负向输入端相连;正向通路中第一开关的一端与 第二开关的一端相连,另一端接共模电压;

[0034] 负向通路中的第一延时开关的两端分别与跨导运放的正向输入端以及负向输出端相连;负向通路中的积分电容的一端与跨导运放的负向输出端相连,另一端与第二开关的一端相连;第二开关的另一端与负向通路中的储能电容的一端连接;负向通路中的储能电容的另一端与跨导运放的正向输入端相连;负向通路中第一开关的一端与第二开关的一端相连,另一端接共模电压。

[0035] 在本实施例中,第一级积分器中的正向通路以及负向通路的输入端均分别与对应的感应电容一端以及匹配的补偿电容相连。

[0036] 进一步的,结合图4进行具体说明。开关 ψ_1 、 ψ_1 、 ψ_2 、 ψ_{2d} 和跨导运放OTA以及采样电容 C_X 、积分电容 C_{int} 组成了第一级积分器。图4中以OTA1的负输入端来看,开关 ψ_1 、 ψ_1 d闭合时为 采样相,电容 C_X 被充电至VDD;开关 ψ_2 、 ψ_2 d闭合时为积分相,电容 C_{X1} 上的电荷转移到积分器 C_{int} 上。其中, ψ_{1d} 、 ψ_{2d} 分别为 ψ_1 、 ψ_2 延时, ψ_1 与 ψ_2 采用非交叠时钟控制。

[0037] 进一步的,开关ψ₁、ψ_{1d}、ψ₂、ψ_{2d}采用CMOS传输门开关,NMOS管和PMOS管连接成并联结构,其导通电阻等于NMOS管和PMOS管导通电阻并联,通常导通电阻较小,且线性度较好,传输门开关示意图如图11所示。

[0038] 进一步的,CDC采用全差分结构,感应电容C_{X1}和C_{X2}直接作为第一级积分器的输入 电容。补偿电容C_{off1}和C_{off2}交叉耦合于感应电容,使得第一级的有效输入电容为(C_x-C_{off})。参考电容C_{ref1}和C_{ref2}的驱动方式与C_x是一样的,但是其与积分器连接的极性取决于 输出码流,使得电荷平衡,积分器平均输出为0。图5为感应电容C_x矩阵图,考虑到电路设计 阶段系统工作的正确性、流片后的测试工作,及扩展输入电容的范围,在本实施例中,感应 电容C_x和补偿电容C_{off}由7个二进制比例的电容矩阵组成,其单位电容分别为64fF和32fF, 不同电容的选择则由开关信号控制,如图5中控制电容选择的开关为S000~S111,通过高低 电平实现。由于感应电容C_x最大可达到8pF,也就是第一级积分器的负载较大,为了保证第 一级积分器精确settle,以确保调制器正常工作,所以第一级运放要有足够的摆率,因而, 第一级运放支路电流必须足够大。

[0039] 进一步的,采用基于Sigma-Delta 调制的电容读取电路,由于电容并不消耗静态 功耗,电路的主要功耗主要集中在积分器中跨导运算放大器。图4中跨导运算放大器0TA作 为积分器的核心模块,其性能很大程度上影响了Sigma-Delta调制器的性能。图6为基于反 相器结构的电流饥饿型0TA,其输入对管包括NMOS对和PMOS对,且只分布在两条支路上,每 条支路上各有1/2电流,总共消耗电流I。其电流利用效率为:

(1)

[0040]
$$\gamma = \frac{g_{m,N} + g_{m,P}}{I_{max}} = \frac{g_{m,N} + g_{m,P}}{I}$$

[0041] 相比传统的折叠式共源共栅OTA电流利用率提高了4倍,比套筒式OTA提高了2倍,因此这种结构具有低功耗的优势。图6中I_{bias}由偏置电流镜像得到,尾电流由共模反馈电路调节。为了提高其直流增益,图6中PMOS和NMOS级联结构增加了OTA输出阻抗,因而提高了增益。相比传统反相器结构的OTA容易受工艺变化而导致静态工作点变化,且直流增益较低的特性,该结构有效改善了OTA性能。

[0042] 进一步的,图4中的开关电容积分器由两相非交叠时钟控制,并采用自动调零技术 消除反相器0TA的输入失调电压offset,其中,0TA的输入offset电压储存在电容CC上, offset电压并没影响积分器的输出电压。积分器工作于采样和积分两种状态。图4中ψ₁和ψ_{1d} 相时,也即,当ψ₁和ψ_{1d}闭合时,积分器工作于采样状态,电压VDD对采样电容C_{x1}进行充电;ψ₂ 和ψ_{2d}相时,积分器处于积分状态,采样电容C_{x1}上的电荷转移到积分电容C_{int}上。

[0043] 以单端结构为例,图7与图8所示描述了积分器工作的两种状态。

[0044] 当工作在 ψ_1 时,如图7所示,跨导运放切换到单位增益模式,运放的输入offset为 V_x 对电容 C_c 充电,并储存在该电容 C_c 上。其中,记运放的输入失调电压这里假设为VX,当 ψ 1和 ψ

1d开关闭合时,电压VDD对电容CX进行充电;失调电压对电容CC进行充电。与此同时输入电容CX被充电至电压VDD。

[0045] 当工作于 ψ_2 时,如图8所示,电容C_c与反相器的输入保持串联,积分电容C_{int}切换到 负反馈路径上。由于负反馈,V_x大致保持在输入offset水平,电容C_c大致保持在输入offset, 所以节点V_c保持在信号地。所以,此时电容C_x上的电荷将全部转移到积分电容C_{int}上,运放输 入offset对积分器输出电压V_{out}基本不影响。为了确保积分器精确settle, ψ_2 的时长相比于 电荷转移的时间常数必须大的多。

[0046] 进一步的,如图9所示,数字抽取滤波器采用sinc4滤波器,利用Matlab搭建该滤波器模型对数字码流进行滤波和降采样处理。

[0047] 进一步的,如图10所示,开关的控制信号为非交叠时钟,并由时钟产生电路产生, Delay为延时模块。

[0048] 进一步的,本发明采用SMIC 0.18µm工艺,利用Spectre仿真工具进行了仿真与验证。在0.8ms的转换时间内(200个周期),相对于补偿电容C_{off},±260fF等效输入电容下,三阶调制器实现了13bit精度。通过设置C_{off}电容矩阵,输入电容的可测范围可达到0-8pF。

[0049] 本发明基于Sigma-Delta 调制的电容传感器,采用三阶Sigma-Delta 调制技术实现了电容到数字信号的直接转换,并通过补偿电容矩阵扩展可测电容范围,利用电流饥饿型OTA提高运放电流利用率,降低整体功耗。采用SMIC 0.18µm CMOS工艺,利用Cadence工具对电路进行仿真验证,在2V的供电电压下,0.8ms转换时间内,调制器实现3阶噪声整形功能,可测输入电容范围为0-8pF,并实现良好的线性度。

[0050] 以上是本发明的较佳实施例,凡依本发明技术方案所作的改变,所产生的功能作 用未超出本发明技术方案的范围时,均属于本发明的保护范围。















图5



图6





图8



图9





