# (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2011-165882

(P2011-165882A)

(43) 公開日 平成23年8月25日 (2011.8.25)

										-
(51) Int.Cl.			FΙ				テーマ	73-1	ド(参考	鲜)
HO1L	27/11	(2006.01)	HO1L	27/10	381		<b>4</b> M (	104		
HO1L	21/8244	(2006.01)	HO1L	27/08	321F		5 F (	233		
HO1L	27/092	(2006.01)	HOIL	21/90	С		5 F (	)48		
HOIL	21/8238	(2006.01)	H01L	$\frac{21}{28}$	Ē		5 F (	)83		
HOIL	21/768	(2006.01)		=1, =0	-		01			
	2.7.00	(2000) 0 //	審査請求 未	請求請求	【項の数 6	OL	(全 26	) 頁)	最終了	頁に続く
(21) 出願番号 (22) 出願日		特願2010-26849 () 平成22年2月9日 (;	P2010-26849) 2010.2.9)	(71) 出願人 (74) 代理人 (72) 発明者 F <i>ターム</i> (	、0000021 ソニホ 1000940 テロ東式会 4M10 参考)4M10	85	1 丁目 隆久 1 丁目 BB01 DD07 HH20	7番1 7番1 BB20 DD16	号 号 ソ BB21 EE09	二一株 BB28 GG16
								最	終頁に	続く

(54) 【発明の名称】半導体記憶装置及びその製造方法

(57)【要約】

(19) 日本国特許**庁(JP)** 

【課題】1メモリセルが6トランジスタを有するSRA Mにおいて、コンタクトの微細化をするとリークの発生 を回避できる半導体記憶装置及びその製造方法を提供す る。

【解決手段】1メモリセルが第1及び第2ドライバトラ ンジスタ(DTr1、DTr2)、第1及び第2転送ト ランジスタ(TTr1,TTr2)並びに第1及び第2 ロードトランジスタ(LTR1,LTr2)の6トラン ジスタを有するSRAMにおいて第1ドライバトランジ スタと第2ドライバトランジスタのソースドレイン領域 に基準電位を印加するための接地コンタクトCgと、第 1ロードトランジスタと第2ロードトランジスタのソー スドレイン領域に電源電位を印加するための電源電位コ ンタクトCcの径が、共通コンタクトCsを除く他のコ ンタクト(Cb,Cn,Cw)の径より大きく形成され た構成とする。

【選択図】図1



【特許請求の範囲】

【請求項1】

半導体基板に形成された第1ドライバトランジスタと第1ロードトランジスタを有して 第 1 記 憶 ノ ー ド が 構 成 さ れ る 第 1 イ ン バ ー タ と 、 前 記 半 導 体 基 板 に 形 成 さ れ た 第 2 ド ラ イ バトランジスタと第2ロードトランジスタを有して第2記憶ノードが構成される第2イン バータと、前記第1記憶ノードに接続する第1転送トランジスタと、前記第2記憶ノード に接続する第2転送トランジスタとを有し、前記第1転送トランジスタを介してビットラ インに、前記第2転送トランジスタを介して反転ビットラインに接続するメモリセルが複 数個集積されており、

10 前記第1ドライバトランジスタと前記第2ドライバトランジスタのソースドレイン領域 に基準電位を印加するための接地コンタクトCgと、前記第1ロードトランジスタと前記 第2ロードトランジスタのソースドレイン領域に電源電位を印加するための電源電位コン タクトCcの径が、前記第1ロードトランジスタのソースドレイン領域と前記第2ロード トランジスタのゲート電極を接続し、前記第2ロードトランジスタのソースドレイン領域 と前記第1ロードトランジスタのゲート電極を接続する共通コンタクトCsを除く他のコ ンタクトの径より大きく形成されている

半導体記憶装置。

【請求項2】

前 記 第 1 ドライバトランジスタと前 記 第 2 ドライバトランジスタのゲート 電 極 の 側 部 に お け る 前 記 半 導 体 基 板 上 及 び 前 記 第 1 ロ ー ド ト ラ ン ジ ス タ と 前 記 第 2 ロ ー ド ト ラ ン ジ ス タ の ゲ ー ト 電 極 の 側 部 に お け る 前 記 半 導 体 基 板 上 に サ イ ド ウ ォ ー ル 絶 縁 膜 が 形 成 さ れ て お り

20

30

基準電位を印加するための前記接地コンタクトCgと電源電位を印加するための前記電 源 電 位 コ ン タ ク ト C c が 前 記 サ イ ド ウ ォ ー ル 絶 縁 膜 の 形 成 領 域 と 重 な り 領 域 を 有 し 、 重 な り領域におけるサイドウォール絶縁膜が除去されており、基準電位を印加するための前記 接地コンタクトCgと電源電位を印加するための前記電源電位コンタクトCcが前記共通 コンタクトCsを除く他のコンタクトより前記半導体基板と接する面積が大きく形成され ている

請求項1に記載の半導体記憶装置。

#### 【請求項3】

基準電位を印加するための前記接地コンタクトCgと、

電 源 電 位 を 印 加 す る た め の 前 記 電 源 電 位 コ ン タ ク ト C c と 、

前記共通コンタクトCsと、

前記第1ドライバトランジスタと前記第1転送トランジスタの間のソースドレイン領域 及び前記第2ドライバトランジスタと前記第2転送トランジスタの間のソースドレイン領 域に接続する記憶ノードコンタクトCnと、

前記第1転送トランジスタと前記第2転送トランジスタのソースドレイン領域に接続す るビットコンタクトCbと、

前記第1転送トランジスタと前記第2転送トランジスタのゲート電極に接続するワード コンタクトCwとにおいて、

コンタクトの径がCb=Cn=Cw<Cc=Cg=Csとなっている

請求項1に記載の半導体記憶装置。

【請求項4】

半導体基板に形成された第1ドライバトランジスタと第1ロードトランジスタを有して 第 1 記 憶 ノード が 構 成 さ れ る 第 1 イン バ ー タ と 、 前 記 半 導 体 基 板 に 形 成 さ れ た 第 2 ド ラ イ バ ト ラ ン ジ ス タ と 第 2 ロ ー ド ト ラ ン ジ ス タ を 有 し て 第 2 記 憶 ノ ー ド が 構 成 さ れ る 第 2 イ ン バータと、前記第1記憶ノードに接続する第1転送トランジスタと、前記第2記憶ノード に接続する第2転送トランジスタとを有し、前記第1転送トランジスタを介してビットラ インに、前記第2転送トランジスタを介して反転ビットラインに接続するメモリセルが複 数個集積された半導体記憶装置を製造するために、

10

40

前記半導体基板における前記第1ドライバトランジスタ、前記第1ロードトランジスタ、前記第1転送トランジスタ、前記第2ドライバトランジスタ、前記第2ロードトランジスタ及び前記第2転送トランジスタのチャネル形成領域上にゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上にゲート電極を形成する工程と、

前記ゲート電極の側部における前記半導体基板にソースドレイン領域を形成する工程と

前記半導体基板における前記第1ドライバトランジスタ、前記第1ロードトランジスタ、前記第1転送トランジスタ、前記第2ドライバトランジスタ、前記第2ロードトランジスタ及び前記第2転送トランジスタを被覆する絶縁膜を形成する工程と、

前記絶縁膜に対して、前記第1ドライバトランジスタと前記第2ドライバトランジスタ のソースドレイン領域に基準電位を印加するための接地コンタクトCgと、前記第1ロー ドトランジスタと前記第2ロードトランジスタのソースドレイン領域に電源電位を印加す るための電源電位コンタクトCcと、前記第1ロードトランジスタのソースドレイン領域 と前記第2ロードトランジスタのゲート電極を接続し、前記第2ロードトランジスタのソ ースドレイン領域と前記第1ロードトランジスタのゲート電極を接続する共通コンタクト Csを含むコンタクトを開口する工程と

を有し、

基準電位を印加するための前記接地コンタクトCgと、電源電位を印加するための前記 電源電位コンタクトCcの径を、前記共通コンタクトCsを除く他のコンタクトの径より <sup>20</sup> 大きく形成する

半導体記憶装置の製造方法。

【請求項5】

前記ゲート絶縁膜上にゲート電極を形成する工程の後、前記ソースドレイン領域を形成 する工程の前に、前記ゲート電極の側部における前記半導体基板に前記ゲート電極をマス クとして前記ソースドレイン領域より浅い不純物領域を形成する工程と、前記ゲート電極 の側部における前記半導体基板上にサイドウォール絶縁膜を形成する工程をさらに有し、 前記ソースドレイン領域を形成する工程において、前記サイドウォール絶縁膜をマスク として前記ソースドレイン領域を形成し、

前記コンタクトを開口する工程において、基準電位を印加するための前記接地コンタク 30 トCgと電源電位を印加するための前記電源電位コンタクトCcが前記サイドウォール絶 縁膜の形成領域と重なり領域を設けて、重なり領域における前記サイドウォール絶縁膜を 除去し、基準電位を印加するための前記接地コンタクトCgと電源電位を印加するための 前記電源電位コンタクトCcが前記共通コンタクトCsを除く他のコンタクトより前記半 導体基板と接する面積が大きく形成する

請求項4に記載の半導体記憶装置の製造方法。

【請求項6】

前記コンタクトを開口する工程において、基準電位を印加するための前記接地コンタクトCgと、電源電位を印加するための前記電源電位コンタクトCcと、前記共通コンタクトCsと、前記第1ドライバトランジスタと前記第1転送トランジスタの間のソースドレイン領域及び前記第2ドライバトランジスタと前記第2転送トランジスタの間のソースドレイン領域に接続する記憶ノードコンタクトCnと、前記第1転送トランジスタのソースドレイン領域に接続するビットコンタクトCbと、前記第1 転送トランジスタと前記第2転送トランジスタのゲート電極に接続するワードコンタクト Cwとを、コンタクトの径がCb=Cn=Cw<Cc=Cg=Csとなるように開口する

請求項4に記載の半導体記憶装置の製造方法。

【発明の詳細な説明】

# 【技術分野】

本 発 明 は 、 半 導 体 記 憶 装 置 及 び そ の 製 造 方 法 に 関 し 、 特 に 、 1 メ モ リ セ ル が 6 個 の ト ラ 50

ンジスタを有するSRAM(Static Random Access Memory)などの電界効果トランジス タを2個以上有する半導体記憶装置及びその製造方法に関する。

【背景技術】

【 0 0 0 2 】

半導体記憶装置としては、例えばDRAM(Dynamic Random Access Memory)及びSR AM(Static Random Access Memory)などが広く用いられている。

SRAMのメモリセルは、いくつかのタイプが知られている。例えば、最小で2つのP MOS (p-channel metal-oxide-semiconductor)トランジスタと4つのNMOS (n-chan nel metal-oxide-semiconductor)トランジスタの計6つのMOSFET (MOS field effe ct transistor)から構成される。

[0003]

SRAMは、DRAMのようなトランジスタ以外にメモリ専用のキャパシタなどが必要 となる半導体記憶装置に比較して、ピュアロジックプロセスとの親和性も良い。また、D RAMのような記憶データのリフレッシュ動作が不要で周辺回路を簡易化でき、高速アク セスが可能である利点を有し、キャッシュメモリや携帯端末のメモリなどの高速性や簡易 性が要求される比較的小容量の記憶装置として広く使用されている。

[0004]

図 1 4 ( a ) は 6 つの M O S F E T (以下トランジスタと称する)を有する S R A M メ モリセルの等価回路図である。

例えば、第1ロードトランジスタLTr1、第2ロードトランジスタLTr2、第1ド <sup>20</sup> ライバトランジスタDTr1、第2ドライバトランジスタDTr2、第1転送トランジス タTTr1及び第2転送トランジスタTTr2を有する。

例えば、第1ロードトランジスタLTr1と第2ロードトランジスタLTr2はPMO Sトランジスタである。第1ドライバトランジスタDTr1と第2ドライバトランジスタ DTr2はNMOSトランジスタである。第1転送トランジスタTTr1と第2転送トラ ンジスタTTr2はNMOSトランジスタである。

[0005]

第1ロードトランジスタLTr1と第1ドライバトランジスタDTr1は、ドレインが 第1記憶ノードNDに、ゲートが第2記憶ノードND/にそれぞれ接続されている。第1 ロードトランジスタLTr1のソースは電源電位Vcに、第1ドライバトランジスタDT r1のソースは基準電位Vsにそれぞれ接続されている。この第1ロードトランジスタL Tr1及び第1ドライバトランジスタDTr1によって、第2記憶ノードND/を入力、 第1記憶ノードNDを出力とする1つのCMOSインバータが形成されている。 【0006】

また、第2ロードトランジスタLTr2と第2ドライバトランジスタDTr2は、ドレインが第2記憶ノードND/に、ゲートが第1記憶ノードNDにそれぞれ接続されている。第2ロードトランジスタLTr2のソースは電源電位Vcに、第2ドライバトランジスタDTr2のソースは基準電位Vsにそれぞれ接続されている。この第2ロードトランジスタLTr2及び第2ドライバトランジスタDTr2によって、第1記憶ノードNDを入力、第2記憶ノードND/を出力とする1つのCMOSインバータが形成されている。 【0007】

第1ロードトランジスタLTr1及び第1ドライバトランジスタDTr1によるCMO Sインバータと、第2ロードトランジスタLTr2及び第2ドライバトランジスタDTr 2によるCMOSインバータとは、互いの入力及び出力がリング状に接続されている。こ れによりフリップフロップと称せられる1つの記憶回路が構成されている。 【0008】

また、第1転送トランジスタTTr1は、ゲートがワードラインWLに、ドレインがビットラインBLに、ソースが第1記憶ノードNDにそれぞれ接続されている。もう1つの 第2転送トランジスタTTr2は、ゲートがワードラインWLに、ドレインが反転ビット ラインBL/に、ソースが第2記憶ノードND/にそれぞれ接続されている。 10

30

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 

図14(b)は、従来例に係るメモリセルのレイアウトを示す平面図であり、図面上6 つのトランジスタを有する1個のメモリセルMCを示している。

(5)

例えば、第1P型半導体領域P1、第2P型半導体領域P2、第1N型半導体領域N1
及び第2N型半導体領域N2が素子分離絶縁膜Iで分離されている。

第1 P型半導体領域 P1、第2 P型半導体領域 P2、第1 N型半導体領域 N1 及び第2 N型半導体領域 N2は、例えばそれぞれ半導体基板に形成されたウェルで構成される。 【0010】

上記の6個のトランジスタを構成する位置において、各半導体領域上を横切るように第 1ゲート電極G1、第2ゲート電極G2、第3ゲート電極G3、第4ゲート電極G4、第 5ゲート電極G5、第6ゲート電極G6がそれぞれ図示のレイアウトで形成されている。 ここで、第1ゲート電極G1と第2ゲート電極G2は、連続した導電層として構成され ており、第4ゲート電極G4及び第5ゲート電極G5も同様である。 【0011】

さらに、各ゲート電極の形成領域を除く領域の各半導体領域の表層部分にソースドレイン領域が形成されている。上記のようにして、第1ロードトランジスタLTr1、第2ロ ードトランジスタLTr2、第1ドライバトランジスタDTr1、第2ドライバトランジ スタDTr2、第1転送トランジスタTTr1及び第2転送トランジスタTTr2がそれ ぞれ構成されている。

以下において、第1ロードトランジスタLTr1と第2ロードトランジスタLTr2を まとめてロードトランジスタLTrと称する。また、第1ドライバトランジスタDTr1 と第2ドライバトランジスタDTr2をまとめてドライバトランジスタDTrと称する。 また、第1転送トランジスタTTr1と第2転送トランジスタTTr2をまとめて転送ト ランジスタTTrと称する。

【0012】

ここで、 P M O S トランジスタである第 1 ロードトランジスタLTr 1 のソースドレイン領域から、第 5 ゲート電極 G 5 に及ぶ領域までが連通して開口された共通コンタクト C s 1 が形成されている。共通コンタクト C s 1 は、第 5 ゲート電極 G 5 と第 1 ロードトランジスタLTr 1 のソースドレイン領域を接続する。

【0013】

また、第1ドライバトランジスタDTr1と第1転送トランジスタTTr1を接続する ソースドレイン領域に開口部が形成されて、記憶ノードコンタクトCn1が形成されてい る。

共通コンタクトCs1と記憶ノードコンタクトCn1は上層配線で接続され、この部分が図14(a)に示す第1記憶ノードNDとなる。

【0014】

また、 PMOSトランジスタである第 2 ロードトランジスタLTr 2 のソースドレイン 領域から、第 2 ゲート電極G 2 に及ぶ領域までが連通して開口された共通コンタクトCs 2 が形成されている。共通コンタクトCs 2 は、第 2 ゲート電極G 2 と第 2 ロードトラン ジスタLTr 2 のソースドレイン領域を接続する。

【0015】

また、第2ドライバトランジスタDTr2と第2転送トランジスタTTr2を接続する ソースドレイン領域に開口部が形成されて、記憶ノードコンタクトCn2が形成されてい る。

共通コンタクトCs2と記憶ノードコンタクトCn2は上記と同様に上層配線で接続され、この部分が図14(a)に示す第2記憶ノードND/となる。

[0016]

第 1 転送トランジスタTTr1の他方のソースドレイン領域にビットコンタクトCb1 が形成され、ビットラインBLに接続されている。

また、第 2 転送トランジスタTTr 2 の他方のソースドレイン領域にビットコンタクト 50

10

第 1 転送トランジスタTTr 1 を構成する第 3 ゲート電極 G 3 にワードコンタクト C w 1が形成され、ワードラインWLに接続されている。 また、第2転送トランジスタTTr2を構成する第6ゲート電極G6にワードコンタク トCw2が形成され、ワードラインWLに接続されている。 第1ドライバトランジスタDTr1の他方のソースドレイン領域に接地コンタクトCg 1 が形成され、また、第2ドライバトランジスタDTr2の他方のソースドレイン領域に 接地コンタクトCg2が形成され、それぞれ基準電位Vsが印加される。 第1ロードトランジスタLTr1の他方のソースドレイン領域に電源電位コンタクトC c 1 が形成され、また、第 2 ロードトランジスタLTr 2 の他方のソースドレイン領域に 電源電位コンタクトCc2が形成され、それぞれ電源電位Vcが印加される。 [0019] 上記のようにして、1つのメモリセルMCが構成されている。 従来例に係るメモリセルMCの面積は、例えば図14(b)におけるL1が1.0μm 、L2が0.41µm程度である。 図15は、従来例に係るメモリセルのレイアウトを示す平面図であり、図面上8つのメ モリセルMC11, MC12, MC13, MC14, MC21, MC22, MC23, M C24を示している。 各メモリセルは、それぞれ図14(b)に示す構成を有するが、隣接するメモリセルに 対して鏡面反転させたパターンとなっている。 図 1 5 においては、ビットコンタクトCb 1 とビットコンタクトCb 2 をまとめてビッ トコンタクトCbと称する。また、記憶ノードコンタクトCn1と記憶ノードコンタクト Cn2をまとめて記憶ノードコンタクトCnと称し、接地コンタクトCg1と接地コンタ クトCg2をまとめて接地コンタクトCgと称する。 また、共通コンタクトCs1と共通コンタクトCs2をまとめて共通コンタクトCsと 称し、電源電位コンタクトCc1と電源電位コンタクトCc2をまとめて電源電位コンタ クトCcと称する。 また、ワードコンタクトCw1とワードコンタクトCw2をまとめてワードコンタクト Cwと称する。 上記のビットコンタクトCb、ワードコンタクトCw、電源電位コンタクトCc及び接 地コンタクトCgは、それぞれ、隣接するメモリセル間で共有されている。 [0021] 図 1 6 ( a ) は、図 1 5 中の A - A ' における断面図であり、図 1 6 ( b ) は図 1 5 中 の B - B 'における断面図である。 図16(a)は、ビットコンタクトCb、記憶ノードコンタクトCn及び接地コンタク トCgを含む面での断面であり、図16(b)は、共通コンタクトCs及び電源電位コン タクトCcを含む面での断面である。 [0022]例えば、半導体基板に上記の第1P型半導体領域P1となるP型半導体領域110a及 び 第 1 N 型 半 導 体 領 域 N 1 と な る N 型 半 導 体 領 域 1 1 0 b が 、 そ れ ぞ れ ウ ェ ル と し て 形 成 されている。 P 型 半 導 体 領 域 1 1 0 a 及び N 型 半 導 体 領 域 1 1 0 b は、 S T I (Shallow) Trench Isolation)型の素子分離絶縁膜111で区分されている。 P 型 半 導 体 領 域 1 1 0 a 及 び N 型 半 導 体 領 域 1 1 0 b に お い て 、 ト ラ ン ジ ス タ の チ ャ ネ ル形成流域上における表層に酸化シリコンなどからなるゲート絶縁膜120がそれぞれ形 成されている。その上層にポリシリコンなどからなり、上記の第1ゲート電極G1及び第 2ゲート電極G2となるゲート電極121aが形成されている。

(6)

C b 2 が形成され、反転ビットライン B L / に接続されている。

40

50

10

20

P 型 半 導 体 領 域 1 1 0 a にお い て 、 ゲート 絶 縁 膜 1 2 0 の 上 層 に ポ リ シ リ コ ン な ど か ら なり、上記の第1ゲート電極G1及び第2ゲート電極G2となるゲート電極121aが形 成されている。

また、N型半導体領域110bにおいて、ゲート絶縁膜120の上層にポリシリコンな どからなり、上記の第 3 ゲート電極 G 3 及び第 5 ゲート電極 G 5 となるゲート電極 1 2 1 bが形成されている。

また、ゲート電極121a及びゲート電極121bの側部における半導体基板上にサイ ドウォール絶縁膜122が形成されている。

P 型 半 導 体 領 域 1 1 0 a に お い て 、 サ イ ド ウ ォ ー ル 絶 縁 膜 1 2 2 の 下 部 に お け る 半 導 体 基板中にN型のエクステンション領域112aあるいはLDD(Lightly Doped Drain) 領域と称せられる浅い不純物領域が形成されている。さらにサイドウォール絶縁膜122 の側部における半導体基板中にN型のソースドレイン領域113aが形成されている。

N型半導体領域110bにおいて、サイドウォール絶縁膜122の下部における半導体 基板中にP型のエクステンション領域112あるいはLDD領域が形成されている。さら に サイド ウォール 絶 縁 膜 1 2 2 の 側 部 に お け る 半 導 体 基 板 中 に P 型 の ソー ス ド レイン 領 域 113 b が形成されている。

[0025]

上記のようにして、ドライバトランジスタDTr、転送トランジスタTTr及びロード トランジスタLTrが形成されている。

20

10

ドライバトランジスタDTr、転送トランジスタTTr及びロードトランジスタLTr を被覆して、全面に酸化シリコンなどからなる層間絶縁膜130が形成されている。 [0026]

P 型 半 導 体 領 域 1 1 0 a において、 層 間 絶 縁 膜 1 3 0 に 対 して、 隣 接 する メモリセルの 転送トランジスタTTrの間の領域へのビットコンタクトCbが開口されている。また、 ドライバトランジスタDTrと転送トランジスタTTrの間の領域への記憶ノードコンタ クトCnが開口されている。また、隣接するメモリセルのドライバトランジスタDTrの 間の領域への接地コンタクトCgが開口されている。

[0027]

30 N型半導体領域110bにおいては、隣接するメモリセルのロードトランジスタLTr の間の領域への電源電位コンタクトCcが開口されている。

また、ロードトランジスタLTrのソースドレイン領域からと同一メモリセルの他方の ロードトランジスタのゲート電極までを連通して開口する共通コンタクトCsが開口され ている。

共通コンタクトCs内のサイドウォール絶縁膜122は、他の部分のサイドウォール絶 縁膜より後退している。

ビットコンタクトCb、記憶ノードコンタクトCn、接地コンタクトCg、電源電位コ ンタクトCc及び共通コンタクトCsの内部に、導電性材料によるプラグ131が埋め込 まれている。

上記のプラグ131に接続して、パターニングされた導電性材料により上層配線132 が形成されている。

上記の層間絶縁膜130及び上層配線132の上層に、さらなる絶縁膜及び配線が適宜 積層されている。

[0029]

例 え ば 、 第 3 ゲ ー ト 電 極 G 3 の ゲ ー ト 長 は 4 0 n m 程 度 で あ り 、 第 1 ゲ ー ト 電 極 G 1 及 び第2ゲート電極G2のゲート長は50nm程度である。

接地コンタクトCg、電源電位コンタクトCc、ワードコンタクトCw、記憶ノードコ ンタクトCn、ビットコンタクトCbの各コンタクトは80nmx80nm程度の大きさ である。

また、接地コンタクトCg、電源電位コンタクトCc、記憶ノードコンタクトCn、ビットコンタクトCbと近接するゲート電極の間の距離は40nm程度である。 【0030】

LSIの微細化大容量化に伴い、SRAMの面積縮小も重要な課題となっている。

そのためには、コンタクト径の縮小も必要になるが、接触面積低減によるコンタクト抵抗増大が避けられない状態である。コンタクト抵抗増大は、SRAMの動作マージン、特に低電圧動作マージンに対して大きな問題が生じる。

[0031]

コンタクト抵抗増大により、SRAMの動作マージンが悪化する理由を簡単に説明する。図17(a)~(c)は、SRAMの代表的な特性であるSNM(Static-Noise-Margin)を示す模式図である。SNMはふたつの左右インバータ特性を掛け合わせたもので、例えば図17(a)に標準的なSNMを示す。2つの曲線内の面積(S1,S2)が大き

しかし、低電圧化すると、図17(b)に示すようにX軸Y軸に示されるVddが小さくなり、それに伴いSNMが小さくなり、メモリ動作が不安定となる。

いほど、外部からのノイズに強く、良好なメモリ保持特性を有する。

【0032】

また、図17(c)は、接地コンタクトCg及び電源電位コンタクトCcのコンタクト 抵抗が上昇した際のSNMを示す。

図17(c)に示すように、コンタクト部で電圧低下が生じるとSRAMのTrに加わ る実行的な電圧が低下し、よりSNMが小さくなって低電圧動作不良を招くことになる。 【0033】

20

10

このように、コンタクトの微細化によってコンタクト抵抗の増加が生じると、低電圧動 作マージンの悪化を避けることは難しい。

よって、微細化がすすんだSRAMセルにおいてもコンタクト径を確保することが非常 に重要となる。

[0034]

共通コンタクトCsは、第2ゲート電極G2と第2N型半導体領域N2とを同電位とするため、また、第5ゲート電極G5と第1N型半導体領域N1とを同電位とするため、これらを連通した大きなコンタクトとされている。

一方、電源電位コンタクトCc,接地コンタクトCg,ビットコンタクトCb,記憶ノ <sup>30</sup> ードコンタクトCnは、ゲート電極及びサイドウォール絶縁膜に対してある程度マージン をもって設計されている。

このため、コンタクト径が小さくなってしまい、コンタクト抵抗上昇をもたらす。特に 、前述したとおり、電源電位コンタクトCc及び接地コンタクトCgのコンタクト抵抗増 大は低電圧動作に大きな影響を与える。

【0035】

例えば、特許文献1には、SRAMセルアレイ内部に自己整合コンタクトを形成し、コ ンタクト径を確保する方法が提案されている。

【 0 0 3 6 】

また、例えば、特許文献 2 には、 S R A M のような高密度である特定箇所のゲートサイ <sup>40</sup> ドウォールスペーサを選択的に除去し、コンタクトが形成しやすい方法が提案されている

[0037]

特許文献1及び特許文献2の方法は、SRAMのコンタクト径を確保し、抵抗の悪化を 回避するには有効ではあるが、通常のプロセスに対して、あきらかに複雑であり、工程数 が大きく増加し、製造コスト増大や、歩留まり低下につながる。

【 0 0 3 8 】

図14(b)及び図15に示すように、電源電位コンタクトCc,接地コンタクトCg ,ビットコンタクトCb,記憶ノードコンタクトCnの各コンタクトは、ゲート電極及び サイドウォール絶縁膜に対して、ある程度距離マージンをもって設計されている。これは 、以下の理由による。

【0039】

図16(a)及び(b)に示すように、サイドウォール絶縁膜122の下はエクステン ション領域またはLDD領域と呼ばれる、浅い不純物領域で形成されており、コンタクト がサイドウォールを突き抜いてしまう可能性がある。コンタクトが浅い不純物領域をも突 き抜くと電気的ショートが発生し、リークの原因となる。

【先行技術文献】

【特許文献】

[0040]

【特許文献1】特開2000-232076号公報

【特許文献2】特開2000-91440号公報

【発明の概要】

【発明が解決しようとする課題】

[0041]

本発明の課題は、上記のような SRAMにおいて、コンタクトの微細化をするとリーク の発生を回避することが困難であることである。

【課題を解決するための手段】

【0042】

本発明の半導体記憶装置は、半導体基板に形成された第1ドライバトランジスタと第1 ロードトランジスタを有して第1記憶ノードが構成される第1インバータと、前記半導体 基板に形成された第2ドライバトランジスタと第2ロードトランジスタを有して第2記憶 ノードが構成される第2インバータと、前記第1記憶ノードに接続する第1転送トランジ スタと、前記第2記憶ノードに接続する第2転送トランジスタとを有し、前記第1転送ト ランジスタを介してビットラインに、前記第2転送トランジスタを介して反転ビットライ ンに接続するメモリセルが複数個集積されており、前記第1ドライバトランジスタと前記 第2ドライバトランジスタのソースドレイン領域に基準電位を印加するための接地コンタ クトCgと、前記第1ロードトランジスタと前記第2ロードトランジスタのソースドレイ ン領域に電源電位を印加するための電源電位コンタクトCcの径が、前記第1ロードトラ ンジスタのソースドレイン領域と前記第2ロードトランジスタのゲート電極を接続し、前 記第2ロードトランジスタのソースドレイン領域と前記第1ロードトランジスタのゲート

[0043]

上記の本発明の半導体記憶装置は、半導体基板に形成された第1ドライバトランジスタ と第1ロードトランジスタを有して第1記憶ノードが構成される第1インバータと、半導 体基板に形成された第2ドライバトランジスタと第2ロードトランジスタを有して第2記 憶ノードが構成される第2インバータと、第1記憶ノードに接続する第1転送トランジス タと、第2記憶ノードに接続する第2転送トランジスタとを有し、第1転送トランジスタ を介してビットラインに、第2転送トランジスタを介して反転ビットラインに接続するメ モリセルが複数個集積された半導体記憶装置である。

ここで、第1ドライバトランジスタと第2ドライバトランジスタのソースドレイン領域 に基準電位を印加するための接地コンタクトCgと、第1ロードトランジスタと第2ロー ドトランジスタのソースドレイン領域に電源電位を印加するための電源電位コンタクトC cの径が、第1ロードトランジスタのソースドレイン領域と第2ロードトランジスタのゲ ート電極を接続し、第2ロードトランジスタのソースドレイン領域と第1ロードトランジ スタのゲート電極を接続する共通コンタクトCsを除く他のコンタクトの径より大きく形 成されている。

[0044]

また、本発明の半導体記憶装置の製造方法は、半導体基板に形成された第1ドライバト ランジスタと第1ロードトランジスタを有して第1記憶ノードが構成される第1インバー 10

30

タと、前記半導体基板に形成された第2ドライバトランジスタと第2ロードトランジスタ を有して第2記憶ノードが構成される第2インバータと、前記第1記憶ノードに接続する 第1転送トランジスタと、前記第2記憶ノードに接続する第2転送トランジスタとを有し 前記第1転送トランジスタを介してビットラインに、前記第2転送トランジスタを介し て反転ビットラインに接続するメモリセルが複数個集積された半導体記憶装置を製造する ために、前記半導体基板における前記第1ドライバトランジスタ、前記第1ロードトラン ジスタ、前記第1転送トランジスタ、前記第2ドライバトランジスタ、前記第2ロードト ランジスタ及び前記第2転送トランジスタのチャネル形成領域上にゲート絶縁膜を形成す る工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側部に お け る 前 記 半 導 体 基 板 に ソ ー ス ド レ イ ン 領 域 を 形 成 す る 工 程 と 、 前 記 半 導 体 基 板 に お け る 前記第1ドライバトランジスタ、前記第1ロードトランジスタ、前記第1転送トランジス タ、前記第2ドライバトランジスタ、前記第2ロードトランジスタ及び前記第2転送トラ ン ジ ス タ を 被 覆 す る 絶 縁 膜 を 形 成 す る 工 程 と 、 前 記 絶 縁 膜 に 対 し て 、 前 記 第 1 ド ラ イ バ ト ランジスタと前記第2ドライバトランジスタのソースドレイン領域に基準電位を印加する ための接地コンタクトCgと、前記第1ロードトランジスタと前記第2ロードトランジス タのソースドレイン領域に電源電位を印加するための電源電位コンタクトCcと、前記第 1 ロードトランジスタのソースドレイン領域と前記第2 ロードトランジスタのゲート電極 を接続し、前記第2ロードトランジスタのソースドレイン領域と前記第1ロードトランジ スタのゲート電極を接続する共通コンタクトCsを含むコンタクトを開口する工程とを有 し、基準電位を印加するための前記接地コンタクトCgと、電源電位を印加するための前 記電源電位コンタクトCcの径を、前記共通コンタクトCsを除く他のコンタクトの径よ り大きく形成する。

【0045】

上記の本発明の半導体記憶装置の製造方法は、半導体基板に形成された第1ドライバト ランジスタと第1ロードトランジスタを有して第1記憶ノードが構成される第1インバー タと、半導体基板に形成された第2ドライバトランジスタと第2ロードトランジスタを有 して第2記憶ノードが構成される第2インバータと、第1記憶ノードに接続する第1転送 トランジスタと、第2記憶ノードに接続する第2転送トランジスタとを有し、第1転送ト ランジスタを介してビットラインに、第2転送トランジスタを介して反転ビットラインに 接続するメモリセルが複数個集積された半導体記憶装置の製造方法である。

まず、半導体基板における第1ドライバトランジスタ、第1ロードトランジスタ、第1 転送トランジスタ、第2ドライバトランジスタ、第2ロードトランジスタ及び第2転送ト ランジスタのチャネル形成領域上にゲート絶縁膜を形成する。

次に、ゲート絶縁膜上にゲート電極を形成する。

次に、ゲート電極の側部における半導体基板にソースドレイン領域を形成する。

次に、半導体基板における第1ドライバトランジスタ、第1ロードトランジスタ、第1 転送トランジスタ、第2ドライバトランジスタ、第2ロードトランジスタ及び第2転送ト ランジスタを被覆する絶縁膜を形成する。

次に、絶縁膜に対して、第1ドライバトランジスタと第2ドライバトランジスタのソー スドレイン領域に基準電位を印加するための接地コンタクトCgと、第1ロードトランジ スタと第2ロードトランジスタのソースドレイン領域に電源電位を印加するための電源電 位コンタクトCcと、第1ロードトランジスタのソースドレイン領域と第2ロードトラン ジスタのゲート電極を接続し、第2ロードトランジスタのソースドレイン領域と第1ロー ドトランジスタのゲート電極を接続する共通コンタクトCsを含むコンタクトを開口する

•\_\_\_

ここで、基準電位を印加するための前記接地コンタクトCgと、電源電位を印加するための前記電源電位コンタクトCcの径を、共通コンタクトCsを除く他のコンタクトの径より大きく形成する。 【発明の効果】 【0046】 10

20

30

50

本発明の半導体記憶装置は、6トランジスタ型SRAMにおいて、基準電位を印加する ための接地コンタクトCgと、電源電位を印加するための前記電源電位コンタクトCcの 径が、共通コンタクトCsを除く他のコンタクトの径より大きく形成されている。これに より、コンタクトの微細化が可能であり、接地コンタクトCgと電源電位コンタクトCc はエクステンション領域などの浅い不純物領域を突き抜けても突き抜けた部分の半導体領 域と同電位で動作されるので、リークの発生を回避することができる。 【0047】

(11)

本発明の半導体記憶装置の製造方法は、6トランジスタ型SRAMにおいて、基準電位 を印加するための接地コンタクトCgと、電源電位を印加するための前記電源電位コンタ クトCcの径を、共通コンタクトCsを除く他のコンタクトの径より大きく形成する。こ のため、コンタクトの微細化が可能であり、接地コンタクトCgと電源電位コンタクトC cはエクステンション領域などの浅い不純物領域を突き抜けても突き抜けた部分の半導体 領域と同電位で動作されるので、リークの発生を回避することができる。 【図面の簡単な説明】

[0048]

【図1】図1(a)は本発明の第1実施形態に係る半導体記憶装置における6つのMOS FETを有する1つのメモリセルの等価回路図であり、図1(b)は第1実施形態に係る 半導体記憶装置における1つのメモリセルのレイアウトを示す平面図である。

【図2】図2は本発明の第1実施形態に係る半導体記憶装置の8つのメモリセルのレイア ウトを示す平面図である。

【図 3 】図 3 ( a ) は図 2 中の A - A 'における断面図であり、図 3 ( b ) は B - B 'に おける断面図である。

【図4】図4(a)及び(b)は本発明の第1実施形態に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図5】図5(a)及び(b)は本発明の第1実施形態に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図 6 】図 6 ( a )及び( b )は本発明の第 1 実施形態に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図7】図7(a)及び(b)は本発明の第1実施形態に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図8】図8(a)及び(b)は本発明の第1実施形態に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図9】図9(a)及び(b)は本発明の第1実施形態に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図10】図10(a)及び(b)は本発明の第1実施形態に係る半導体記憶装置の製造 方法の製造工程を示す断面図である。

【図11】図11は本発明の第1実施形態に係る半導体記憶装置の製造方法の製造工程を 示す断面図である。

【図12】図12は本発明の第2実施形態に係る半導体記憶装置における1つのメモリセルのレイアウトを示す平面図である。

【図13】図13は本発明の第2実施形態に係る半導体記憶装置の8つのメモリセルのレ イアウトを示す平面図である。

【図14】図14(a)は従来例に係る半導体記憶装置における6つのMOSFETを有する1つのメモリセルの等価回路図であり、図14(b)は従来例に係る半導体記憶装置における1つのメモリセルのレイアウトを示す平面図である。

【図15】図15は従来例に係る半導体記憶装置の8つのメモリセルのレイアウトを示す 平面図である。

【図16】図16(a)は図15中のA-A'における断面図であり、図16(b)はB - B'における断面図である。

【図17】図17(a)~(c)は、SRAMの代表的な特性であるSNM(Static-Noi <sup>50</sup>

30

20

se-Margin)を示す模式図である。

【発明を実施するための形態】

【0049】

以下、本発明の実施形態に係る半導体記憶装置及びその製造方法について図面を参照し て説明する。

(12)

[0050]

尚、説明は以下の順序で行う。

第1実施形態(Cb=Cn=Cw<Cc=Cg<Csである形態)</li>

2.第2実施形態(Cb=Cn=Cw<Cc=Cg=Csである形態)</li>

[0051]

< 第 1 実 施 形 態 >

[半導体記憶装置のレイアウト]

本実施形態に係る半導体記憶装置はSRAMである。

図1(a)は、本実施形態に係るSRAMにおける6つのMOSFETを有する1つの メモリセルの等価回路図である。本実施形態に係るSRAMは、この構成のメモリセルが 複数個集積されている。

[0052]

例えば、第1ロードトランジスタLTr1、第2ロードトランジスタLTr2、第1ド ライバトランジスタDTr1、第2ドライバトランジスタDTr2、第1転送トランジス タTTr1及び第2転送トランジスタTTr2を有する。

例えば、第1ロードトランジスタLTr1と第2ロードトランジスタLTr2はPMO Sトランジスタである。第1ドライバトランジスタDTr1と第2ドライバトランジスタ DTr2はNMOSトランジスタである。第1転送トランジスタTTr1と第2転送トラ ンジスタTTr2はNMOSトランジスタである。

【0053】

第1ロードトランジスタLTr1と第1ドライバトランジスタDTr1は、ドレインが 第1記憶ノードNDに、ゲートが第2記憶ノードND/にそれぞれ接続されている。第1 ロードトランジスタLTr1のソースは電源電位Vcに、第1ドライバトランジスタDT r1のソースは基準電位Vsにそれぞれ接続されている。この第1ロードトランジスタDT Tr1及び第1ドライバトランジスタDTr1によって、第2記憶ノードND/を入力、 第1記憶ノードNDを出力とする1つのCMOSインバータが形成されている。 【0054】

また、第2ロードトランジスタLTr2と第2ドライバトランジスタDTr2は、ドレインが第2記憶ノードND/に、ゲートが第1記憶ノードNDにそれぞれ接続されている。第2ロードトランジスタLTr2のソースは電源電位Vcに、第2ドライバトランジスタDTr2のソースは基準電位Vsにそれぞれ接続されている。この第2ロードトランジスタLTr2及び第2ドライバトランジスタDTr2によって、第1記憶ノードNDを入力、第2記憶ノードND/を出力とする1つのCMOSインバータが形成されている。 【0055】

第1ロードトランジスタLTr1及び第1ドライバトランジスタDTr1によるCMO <sup>40</sup> Sインバータと、第2ロードトランジスタLTr2及び第2ドライバトランジスタDTr 2によるCMOSインバータとは、互いの入力及び出力がリング状に接続されている。こ れによりフリップフロップと称せられる1つの記憶回路が構成されている。 【0056】

また、第1転送トランジスタTTr1は、ゲートがワードラインWLに、ドレインがビットラインBLに、ソースが第1記憶ノードNDにそれぞれ接続されている。もう1つの 第2転送トランジスタTTr2は、ゲートがワードラインWLに、ドレインが反転ビット ラインBL/に、ソースが第2記憶ノードND/にそれぞれ接続されている。 【0057】

図1(b)は、本実施形態に係るメモリセルのレイアウトを示す平面図であり、図面上 <sup>50</sup>

20

(13)

6つのトランジスタを有する1個のメモリセルMCを示している。

例えば、第1P型半導体領域P1、第2P型半導体領域P2、第1N型半導体領域N1
及び第2N型半導体領域N2が素子分離絶縁膜Iで分離されている。

第1 P型半導体領域 P1、第2 P型半導体領域 P2、第1 N型半導体領域 N1 及び第2 N型半導体領域 N2は、例えばそれぞれ半導体基板に形成されたウェルで構成される。 【0058】

上記の6個のトランジスタを構成する位置において、各半導体領域上を横切るように第 1ゲート電極G1、第2ゲート電極G2、第3ゲート電極G3、第4ゲート電極G4、第 5ゲート電極G5、第6ゲート電極G6がそれぞれ図示のレイアウトで形成されている。 ここで、第1ゲート電極G1と第2ゲート電極G2は、連続した導電層として構成されて おり、第4ゲート電極G4及び第5ゲート電極G5も同様である。 【0059】

さらに、各ゲート電極の形成領域を除く領域の各半導体領域の表層部分にソースドレイン領域が形成されている。上記のようにして、第1ロードトランジスタLTr1、第2ロ ードトランジスタLTr2、第1ドライバトランジスタDTr1、第2ドライバトランジ スタDTr2、第1転送トランジスタTTr1及び第2転送トランジスタTTr2がそれ ぞれ構成されている。

以下において、第1ロードトランジスタLTr1と第2ロードトランジスタLTr2を まとめてロードトランジスタLTrと称する。また、第1ドライバトランジスタDTr1 と第2ドライバトランジスタDTr2をまとめてドライバトランジスタDTrと称する。 <sup>20</sup> また、第1転送トランジスタTTr1と第2転送トランジスタTTr2をまとめて転送ト ランジスタTTrと称する。

[0060]

ここで、 P M O S トランジスタである第 1 ロードトランジスタLT r 1 のソースドレイン領域から、第 5 ゲート電極 G 5 に及ぶ領域までが連通して開口された共通コンタクト C s 1 が形成されている。共通コンタクト C s 1 は、第 5 ゲート電極 G 5 と第 1 ロードトランジスタLT r 1 のソースドレイン領域を接続する。

【0061】

また、第1ドライバトランジスタDTr1と第1転送トランジスタTTr1を接続する ソースドレイン領域に開口部が形成されて、記憶ノードコンタクトCn1が形成されてい <sup>30</sup> る。

共通コンタクトCs1と記憶ノードコンタクトCn1は上層配線で接続され、この部分が図1(a)に示す第1記憶ノードNDとなる。

【0062】

また、 P M O S トランジスタである第 2 ロードトランジスタLTr 2 のソースドレイン 領域から、第 2 ゲート電極 G 2 に及ぶ領域までが連通して開口された共通コンタクトC s 2 が形成されている。共通コンタクト C s 2 は、第 2 ゲート電極 G 2 と第 2 ロードトラン ジスタLTr 2 のソースドレイン領域を接続する。

[0063]

また、第2ドライバトランジスタDTr2と第2転送トランジスタTTr2を接続する <sup>40</sup> ソースドレイン領域に開口部が形成されて、記憶ノードコンタクトCn2が形成されてい る。

共通コンタクトCs2と記憶ノードコンタクトCn2は上記と同様に上層配線で接続され、この部分が図1(a)に示す第2記憶ノードND/となる。

[0064]

第 1 転送トランジスタTTr 1 の他方のソースドレイン領域にビットコンタクトCb 1 が形成され、ビットラインBLに接続されている。

また、 第 2 転送トランジスタTTr 2 の他方のソースドレイン領域にビットコンタクト Cb2が形成され、反転ビットラインBL/に接続されている。

【0065】

第1転送トランジスタTTr1を構成する第3ゲート電極G3にワードコンタクトCw 1が形成され、ワードラインWLに接続されている。 また、第2転送トランジスタTTr2を構成する第6ゲート電極G6にワードコンタク トCw2が形成され、ワードラインWLに接続されている。 [0066]第1ドライバトランジスタDTr1の他方のソースドレイン領域に接地コンタクトCg 1 が形成され、また、第2ドライバトランジスタDTr2の他方のソースドレイン領域に 接地コンタクトCg2が形成され、それぞれ基準電位Vsが印加される。 第1ロードトランジスタLTr1の他方のソースドレイン領域に電源電位コンタクトC 10 c 1 が形成され、また、第 2 ロードトランジスタLTr 2 の他方のソースドレイン領域に 電源電位コンタクトCc2が形成され、それぞれ電源電位Vcが印加される。 [0067]以下においては、ビットコンタクトCb1とビットコンタクトCb2をまとめてビット コンタクトCbと称する。また、記憶ノードコンタクトCn1と記憶ノードコンタクトC n 2 をまとめて記憶ノードコンタクトCnと称する。また、接地コンタクトCg1と接地 コンタクトCg2をまとめて接地コンタクトCgと称する。 また、共通コンタクトCs1と共通コンタクトCs2をまとめて共通コンタクトCsと 称し、電源電位コンタクトCc1と電源電位コンタクトCc2をまとめて電源電位コンタ クトCcと称する。 20 また、 ワードコンタクト C w 1 とワードコンタクト C w 2 をまとめてワードコンタクト Cwと称する。 [0068]上記のようにして、1つのメモリセルMCが構成されている。 本実施形態のメモリセルMCにおいては、上記の基準電位を印加するための接地コンタ クトCgと、電源電位を印加するための電源電位コンタクトCcの径が、共通コンタクト Csを除く他のコンタクトの径より大きく形成されている。 具体的には、接地コンタクトCg、電源電位コンタクトCc、共通コンタクトCs、記 憶ノードコンタクトCn、ビットコンタクトCb、ワードコンタクトCwの径について、 30 [0069]図2は、本実施形態に係るメモリセルのレイアウトを示す平面図であり、図面上8つの メモリセルMC11,MC12,MC13,MC14,MC21,MC22,MC23, MC24を示している。 各メモリセルは、それぞれ図1(b)に示す構成を有するが、隣接するメモリセルに対 して鏡面反転させたパターンとなっている。 上記のビットコンタクトCb、ワードコンタクトCw、電源電位コンタクトCc及び接 地コンタクトCgは、それぞれ、隣接するメモリセル間で共有されている。 [0070]「半導体記憶装置の断面構成] 40 図 3 ( a ) は、図 2 中の A - A 'における断面図であり、図 3 ( b ) は図 2 中の B - B 'における断面図である。 図3(a)は、ビットコンタクトCb、記憶ノードコンタクトCn及び接地コンタクト C g を含む面での断面であり、図 3 ( b )は、共通コンタクト C s 及び電源電位コンタク トCcを含む面での断面である。 例 えば、 半 導 体 基 板 に 上 記 の 第 1 P 型 半 導 体 領 域 P 1 と な る P 型 半 導 体 領 域 1 0 a 及 び 第 1 N 型 半 導 体 領 域 N 1 と な る N 型 半 導 体 領 域 1 0 b が 、 そ れ ぞ れ ウ ェ ル と し て 形 成 さ れ ている。 P 型 半 導 体 領 域 1 0 a 及 び N 型 半 導 体 領 域 1 0 b は 、 S T I (Shallow Trench I solation)型の素子分離絶縁膜11で区分されている。

【0072】

P型半導体領域10 a 及びN型半導体領域10 b において、トランジスタのチャネル形 成流域上における表層に酸化シリコンなどからなるゲート絶縁膜20 がそれぞれ形成され ている。その上層にポリシリコンなどからなり、上記の第1ゲート電極G1及び第2ゲー ト電極G2となるゲート電極21 a が形成されている。

P型半導体領域10 a において、ゲート絶縁膜20の上層にポリシリコンなどからなり、上記の第1ゲート電極G1及び第2ゲート電極G2となるゲート電極21 a が形成されている。

また、 N 型 半 導 体 領 域 1 0 b において、ゲート 絶 縁 膜 2 0 の 上層 にポリシリコンなどからなり、上記の第 3 ゲート電極 G 3 及び第 5 ゲート電極 G 5 となるゲート電極 2 1 b が形成されている。

【0073】

また、ゲート電極21 a 及びゲート電極21 b の側部における半導体基板上にサイドウ ォール絶縁膜22 が形成されている。

P型半導体領域10 aにおいて、サイドウォール絶縁膜22の下部における半導体基板中にN型のエクステンション領域12 aあるいはLDD(Lightly Doped Drain)領域と称せられる浅い不純物領域が形成されている。さらにサイドウォール絶縁膜22の側部における半導体基板中にN型のソースドレイン領域13 aが形成されている。

N型半導体領域10bにおいて、サイドウォール絶縁膜22の下部における半導体基板 中にP型のエクステンション領域12あるいはLDD領域が形成されている。さらにサイ ドウォール絶縁膜22の側部における半導体基板中にP型のソースドレイン領域13bが 形成されている。

20

30

40

10

【0074】

上記のようにして、ドライバトランジスタDTr、転送トランジスタTTr及びロード トランジスタLTrが形成されている。

ドライバトランジスタDTr、転送トランジスタTTr及びロードトランジスタLTr を被覆して、全面に酸化シリコンなどからなる層間絶縁膜30が形成されている。 【0075】

P型半導体領域10aにおいて、層間絶縁膜30に対して、隣接するメモリセルの転送 トランジスタTTrの間の領域へのビットコンタクトCbが開口されている。また、ドラ イバトランジスタDTrと転送トランジスタTTrの間の領域への記憶ノードコンタクト Cnが開口されている。また、隣接するメモリセルのドライバトランジスタDTrの間の 領域への接地コンタクトCgが開口されている。

[0076]

N型半導体領域10bにおいては、隣接するメモリセルのロードトランジスタLTrの 間の領域への電源電位コンタクトCcが開口されている。

また、ロードトランジスタLTrのソースドレイン領域からと同一メモリセルの他方の ロードトランジスタのゲート電極までを連通して開口する共通コンタクトCsが開口され ている。

共通コンタクトCs内のサイドウォール絶縁膜22は、他の部分のサイドウォール絶縁 膜より後退している。

【 0 0 7 7 】

図1(b)、図2及び図3に示すように、接地コンタクトCgと電源電位コンタクトC cがサイドウォール絶縁膜SD(22)の形成領域と重なり領域を有する。

重なり領域におけるサイドウォール絶縁膜SD(22)が除去されており、接地コンタクトCgと電源電位コンタクトCcが共通コンタクトCsを除く他のコンタクトより半導体基板と接する面積が大きく形成されている。

【0078】

ビットコンタクトCb、記憶ノードコンタクトCn、 接地コンタクトCg、電源電位コンタクトCc及び共通コンタクトCsの内部に、導電性材料によるプラグ31が埋め込まれている。

上記のプラグ31に接続して、パターニングされた導電性材料により上層配線32が形 成されている。 上記の層間絶縁膜30及び上層配線32の上層に、さらなる絶縁膜及び配線が適宜積層 されている。 [0079] 本実施形態に係るメモリセルMCの面積は、例えば図1(b)におけるL1が1.0u m、L2が0.41µm程度である。  $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 例えば、第3ゲート電極G3のゲート長は40nm程度であり、第1ゲート電極G1及 10 び第2ゲート電極G2のゲート長は50nm程度である。 例えば、ワードコンタクトCw、記憶ノードコンタクトCn及びビットコンタクトCb の各コンタクトは80nmx80nm程度の大きさである。 例えば、接地コンタクトCg及び電源電位コンタクトCcの各コンタクトは110nm × 8 0 n m 程度の大きさである。 また、記憶ノードコンタクトCn及びビットコンタクトCbと近接するゲート電極の間 の距離は40nm程度である。 また、接地コンタクトCg及び電源電位コンタクトCと近接するゲート電極の間の距離 は25 n m 程度である。 [0081]20 SRAM動作において、電源電位コンタクトCc,接地コンタクトCg,ビットコンタ クトCb,記憶ノードコンタクトCnの各コンタクトの動作電圧範囲は以下のように設定 される。 C c : V c c で固定, C g : 0 V で固定, C b : 0 V ~ V c c で変動, C n : 0 V ~ V ccで変動 [0082] 一方、 P型ウェルは0Vで固定され、N型ウェルはVccで固定される。 つまり、電源電位コンタクトCcとN型ウェル及び接地コンタクトCgとP型ウェルは SRAM動作中、常に同電位であることになる。 [0083]30 本実施形態のSRAMは、低電圧動作確保のために、電源電位コンタクトCc及び接地 コンタクトCgのコンタクト径をワードコンタクトCw、記憶ノードコンタクトCn及び ビットコンタクトCbより大きくしている。 上記の構成を実現するため、電源電位コンタクトCc及び接地コンタクトCgにおいて サイドウォール絶縁膜SD(22)との重なり領域のサイドウォール絶縁膜SD(22 )が除去されている。 電 源 電 位 コ ン タ ク ト C c 及 び 接 地 コ ン タ ク ト C g と 半 導 体 基 板 の 活 性 領 域 の 接 触 面 積 を 確保した構造となっている。 これにより、電源電位コンタクトCcと接地コンタクトCgのコンタクト抵抗の悪化を 抑制でき、安定な低電圧動作を有するSRAM特性が実現できる。 40 一方、電源電位コンタクトCcとN型半導体領域10bはSRAM動作中、電源電位V c で同電位である。また、接地コンタクトCgとP型半導体領域10aはSRAM動作中 、接地電位Vsで同電位である。 このため、電源電位コンタクトCcと接地コンタクトCgがサイドウォール絶縁膜SD (22)を突き抜き、その下のエクステンション領域などの浅い不純物領域を突き抜いた としても、リークは発生せず、SRAM動作には影響しない。 [0084]

本実施形態に係る半導体記憶装置によれば、SRAMにおいて、基準電位を印加するための接地コンタクトCgと、電源電位を印加するための前記電源電位コンタクトCcの径が、共通コンタクトCsを除く他のコンタクトの径より大きく形成されている。

これにより、コンタクトの微細化が可能であり、接地コンタクトCgと電源電位コンタ <sup>50</sup>

(17)

クトCcはエクステンション領域などの浅い不純物領域を突き抜けても突き抜けた部分の 半導体領域と同電位で動作されるので、リークの発生を回避することができる。 【0085】

電源電位コンタクトCcと接地コンタクトCgの径が共通コンタクトを除くコンタクト の径より大きい構成であればよく、コンタクト抵抗の悪化を招かない範囲で各コンタクト を縮小することでメモリセルMC全体のサイズ縮小に寄与することができる。 【0086】

[半導体記憶装置の製造方法]

次に、本実施形態に係る半導体記憶装置であるSRAMの製造方法について、図4(a )及び(b)~図10(a)及び(b)の製造方法の製造工程を示す断面図を参照して説 <sup>10</sup> 明する。

図 4 ( a ) ~ 図 1 0 ( a ) は図 3 ( a ) に対応する断面図であり、図 4 ( b ) ~ 図 1 0 ( b ) は図 3 ( b ) に対応する断面図である。

【0087】

例えば、図4(a)及び(b)に示すように、半導体基板にイオン注入などによりP型 半導体領域とN型半導体領域となる領域を区分するように、STI(Shallow Trench Iso lation)法による素子分離絶縁膜11を形成する。

次に、素子分離絶縁膜11で区分されたP型半導体領域となる領域にイオン注入により P型不純物を導入し、P型半導体領域10aを形成する。また、N型半導体領域となる領 域にイオン注入によりN型不純物を導入し、N型半導体領域10bを形成する。

次に、トランジスタの閾値(Vth)調整のイオン注入を適宜行う。

【 0 0 8 8 】

次に、例えば熱酸化処理などによりゲート絶縁膜20を形成し、CVD (Chemical Vap or Deposition)法などによりポリシリコンなどの導電層を堆積する。次に、フォトリソ グラフィによるゲート電極パターンのレジスト膜の形成及びドライエッチング処理などに よるゲートパターニング加工を行い、ゲート電極のパターンに加工してゲート電極21を 形成する。

【 0 0 8 9 】

次に、例えば、図 5 ( a ) 及び ( b ) に示すように、ゲート電極 2 1 をマスクとしてイ オン注入を行い、ゲート電極 2 1 の側部における P 型半導体領域 1 0 a において N 型のエ クステンション領域 1 2 a を形成する。また、ゲート電極 2 1 の側部における N 型半導体 領域 1 0 b において P 型のエクステンション領域 1 2 b を形成する。

例えば、N型のエクステンション領域12aは、Asを2keVのエネルギーで1×1 0<sup>15</sup> cm<sup>-2</sup>のドーズ量でイオン注入して形成する。

例えば、 P 型のエクステンション領域12 b は、 B F <sub>2</sub> を1.5 k e Vのエネルギーで 1 × 1 0 <sup>1 5</sup> c m <sup>- 2</sup> のドーズ量でイオン注入して形成する。

【 0 0 9 0 】

次に、例えば、図6(a)及び(b)に示すように、CVD法により全面に酸化シリコンを堆積し、ゲート電極21の側部を残すように前面にエッチバックして、サイドウォール絶縁膜22を形成する。

【0091】

次に、例えば、図7(a)及び(b)に示すように、ゲート電極21及びサイドウォー ル絶縁膜22をマスクとしてイオン注入を行い、サイドウォール絶縁膜22の側部におけ るP型半導体領域10aにおいてN型のソースドレイン領域13aを形成する。また、サ イドウォール絶縁膜22の側部におけるN型半導体領域10bにおいてP型のソースドレ イン領域13bを形成する。

例えば、N型のソースドレイン領域13aは、Asを30keVのエネルギーで1×1 0<sup>15</sup> cm<sup>-2</sup>のドーズ量でイオン注入して形成する。

例えば、 P 型のソースドレイン領域 1 3 b は、 B を 5 k e V のエネルギーで 1 x 1 0<sup>1</sup> <sup>5</sup> c m <sup>- 2</sup> のドーズ量でイオン注入して形成する。

20



次に、 R T A (Rapid Thermal Annealing)熱処理を行い、不純物の活性化を行う。 上記の N 型のソースドレイン領域13 a を形成する工程により、 P 型半導体領域10 a 上のゲート電極21は N 型のゲート電極21 a となる。また、 P 型のソースドレイン領域 13 b を形成する工程により、 N 型半導体領域10 b 上のゲート電極21 は P 型のゲート

【0092】

電極21bとなる。

次に、例えば、図 8 ( a ) 及び ( b ) に示すように、スパッタリング法により全面に、 コバルト、ニッケル、タングステンあるいはプラチナなどの高融点金属を堆積させ、自己 整合的にシリサイド化処理を行う。

これにより、ゲート電極21 a 及びゲート電極21 b の上面から高融点金属シリサイド <sup>10</sup> 化し、高融点金属シリサイド層23が形成される。

また、 N 型のソースドレイン領域 1 3 a 及び N 型半導体領域 1 0 b の上面から高融点金属シリサイド化し、高融点金属シリサイド層 1 4 が形成される。

シリサイド化処理の後、未反応の高融点金属は除去する。

【0093】

次に、例えば、図9(a)及び(b)に示すように、CVD法により酸化シリコンを堆 積させて層間絶縁膜30を形成し、CMP(Chemical Mechanical Polishing)処理によ り平坦化する。

【0094】

次に、例えば、図10(a)及び(b)に示すように、フォトリソグラフィによるコン <sup>20</sup> タクト開口パターンのレジスト膜の形成及びドライエッチング処理などによるコンタクト 開口加工を行う。

上記により、ビットコンタクトCb、記憶ノードコンタクトCn、電源電位コンタクト Cc、接地コンタクトCg、共通コンタクトCs及びワードコンタクトCw(不図示)を 形成する。

【0095】

上記のコンタクト形成工程において、ビットコンタクトCbと記憶ノードコンタクトC nは、サイドウォール絶縁膜SD(22)を突き抜かないように、小さなコンタクトにす る。

一方、電源電位コンタクトCcと接地コンタクトCgは、ビットコンタクトCbと記憶 <sup>30</sup> ノードコンタクトCnより大きいサイズのコンタクトを開口し、電源電位コンタクトCc と接地コンタクトCgと重なる領域におけるサイドウォール絶縁膜を除去する。

また、共通コンタクトCsは、ロードトランジスタLTrのソースドレイン領域からと 同ーメモリセルの他方のロードトランジスタのゲート電極までを連通して開口する。即ち 、インバータのゲート電極と記憶ノードとなる活性領域(Node Active Area)を連通する ように開口する。共通コンタクトCs内のサイドウォール絶縁膜22はがエッチングされ て後退し、縮小したサイドウォール絶縁膜22bとなる。

ワードコンタクトCwは、ゲート電極上のコンタクトであり、ゲート電極と接続できれ ば寸法に制限はない。

[0096]

40

必要なコンタクトの寸法の関係は、ビットコンタクトCb、記憶ノードコンタクトCn 、電源電位コンタクトCc及び接地コンタクトCgの各径について、Cb,Cn<Cc, Cgである。

共通コンタクトCsとワードコンタクトCwは上記目的に適えば寸法に制限はない。 【0097】

次に、例えば、ビットコンタクトCb、記憶ノードコンタクトCn、電源電位コンタクトCc、接地コンタクトCg、共通コンタクトCs及びワードコンタクトCw内を埋め込むようにCVD法によりポリシリコンなどの導電体を堆積させる。次に、コンタクト外部の導電体をCMP処理などで平坦化除去し、プラグ31を形成する。

次に、CVD法によりポリシリコンなどの導電体を堆積させ、上層配線のパターンに加 50

(18)

工して、プラグ31に接続する上層配線32を形成する。

上記の層間絶縁膜30及び上層配線32の上層に、さらなる絶縁膜及び配線を適宜積層 する。

以上で、図1(a)及び(b)、図2及び図3に示す構成の半導体記憶装置であるSR AMを製造することができる。

[0098]

本実施形態に係る半導体記憶装置の製造方法によれば、基準電位を印加するための接地 コンタクトCgと、電源電位を印加するための電源電位コンタクトCcの径を、共通コン タクトCsを除く他のコンタクトの径より大きく形成する。

このため、コンタクトの微細化が可能であり、接地コンタクトCgと電源電位コンタク <sup>10</sup> トCcはエクステンション領域などの浅い不純物領域を突き抜けても突き抜けた部分の半 導体領域と同電位で動作されるので、リークの発生を回避することができる。 【0099】

図11は、本実施形態に係る半導体記憶装置の製造方法の製造工程を示す断面図であり、接地コンタクトCgの開口工程を示す。

接地コンタクトCgの形成工程において、接地コンタクトCgがサイドウォール絶縁膜 SD(22)を突き抜き、図中Xで示すようにその下のエクステンション領域などの浅い 不純物領域を突き抜いてしまう恐れがある。

この場合、接地コンタクトCgがP型半導体領域10aに接触することになる。しかし ながら、接地コンタクトCgとP型半導体領域10aはSRAM動作中、接地電位Vsで 20 同電位である。

このため、上記のように接地コンタクトCgがエクステンション領域などの浅い不純物 領域を突き抜いたとしても、リークは発生せず、SRAM動作には影響しない。

【 0 1 0 0 】

また、電源電位コンタクトCcの形成においても電源電位コンタクトCcがサイドウォール絶縁膜SD(22)を突き抜き、エクステンション領域などの浅い不純物領域を突き抜いてしまう恐れがある。

しかし、電源電位コンタクトCcとN型半導体領域10bはSRAM動作中、電源電位 VCで同電位である。

このため、上記のように電源電位コンタクトCcがエクステンション領域などの浅い不 30 純物領域を突き抜いたとしても、リークは発生せず、SRAM動作には影響しない。

**[**0101**]** 

< 第 2 実施形態 >

[半導体記憶装置のレイアウト]

本実施形態に係る半導体記憶装置はSRAMである。

図12本実施形態に係るメモリセルのレイアウトを示す平面図であり、図面上6つのト ランジスタを有する1個のメモリセルMCを示している。

また、図13は、本実施形態に係るメモリセルのレイアウトを示す平面図であり、図面 上8つのメモリセルMC11,MC12,MC13,MC14,MC21,MC22,M C23,MC24を示している。

40

本実施形態のSRAMは、接地コンタクトCg、電源電位コンタクトCc、共通コンタ クトCs、記憶ノードコンタクトCn、ビットコンタクトCb、ワードコンタクトCwの 径について、Cb=Cn=Cw<Cc=Cg=Csとなっている。

上記を除いて、実質的に第1実施形態のSRAMと同様の構成である。

**[**0102**]** 

本実施形態に係る半導体記憶装置によれば、SRAMにおいて、基準電位を印加するための接地コンタクトCgと、電源電位を印加するための前記電源電位コンタクトCcの径が、共通コンタクトCsを除く他のコンタクトの径より大きく形成されている。

これにより、コンタクトの微細化が可能であり、接地コンタクトCgと電源電位コンタクトCcはエクステンション領域などの浅い不純物領域を突き抜けても突き抜けた部分の

半導体領域と同電位で動作されるので、リークの発生を回避することができる。 【 0 1 0 3 】

本実施形態のSRAMは、コンタクトの開口径をCb=Cn=Cw<Cc=Cg=Cs とすることを除いて、第1実施形態と同様に製造することができる。 【0104】

本実施形態に係る半導体記憶装置の製造方法によれば、基準電位を印加するための接地 コンタクトCgと、電源電位を印加するための電源電位コンタクトCcの径を、共通コン タクトCsを除く他のコンタクトの径より大きく形成する。

このため、コンタクトの微細化が可能であり、接地コンタクトCgと電源電位コンタク トCcはエクステンション領域などの浅い不純物領域を突き抜けても突き抜けた部分の半 <sup>10</sup> 導体領域と同電位で動作されるので、リークの発生を回避することができる。

【0105】

本発明は上記の実施形態に限定されない。

例えば、上記の実施形態においては、Cb=Cn=Cw<Cc=Cg<Cs、あるいは、Cb=Cn=Cw<Cc=Cg=Csとしているが、CsについてはCc及びCgと大きいサイズでもよく、同じサイズでもよい。Cwについては特に限定はなく、Cc及びCgより小さいサイズでもよく、同じサイズでもよい。

その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。

【符号の説明】

【0106】

10a ・・・P型半導体領域、10b ・・・N型半導体領域、11 ・・・素子分離 絶縁膜、12a,12b ・・・エクステンション領域、13a,13b ・・・ソースド レイン領域、14・・・高融点金属シリサイド層、20・・・ゲート絶縁膜、21,2 1 a , 2 1 b ・・・ゲート電極、 2 2 , 2 2 b ・・・サイドウォール絶縁膜、 2 3 ・ ・・高融点金属シリサイド層、30・・・層間絶縁膜、31・・・プラグ、32・・ ・上層配線、MC,MC11~MC24
・・・メモリセル,P1
・・・第1P型半導体 領域、P2 ・・・第2P型半導体領域、N1 ・・・第1N型半導体領域、N2 ・・・ 第2N型半導体領域、LTr ・・・ロードトランジスタ、LTr1 ・・・第1ロードト ランジスタ、LTr2 ・・・第2ロードトランジスタ、DTr ・・・ドライバトランジ スタ、DTr1 ・・・第1ドライバトランジスタ、DTr2 ・・・第2ドライバトラン ジスタ、TTr ・・・転送トランジスタ、TTr1 ・・・第1転送トランジスタ、TT r 2 ・・・第 2 転送トランジスタ、 I ・・・素子分離絶縁膜、 C b ・・・ビットコン タクト、Cn ・・・記憶ノードコンタクト、Cw ・・・ワードコンタクト、Cc ・・ ・電源電位コンタクト、Cg ・・・接地コンタクト、Cs ・・・共通コンタクト、WL ・・・ワードライン、BL ・・・ビットライン、BL/ ・・・反転ビットライン、N D ・・・第1記憶ノード、ND/ ・・・第2記憶ノード、G1 ・・・第1ゲート電極 、G2 ・・・第2ゲート電極、G3 ・・・第3ゲート電極、G4 ・・・第4ゲート電 極、 G 5 ・・・第 5 ゲート電極、 G 6 ・・・第 6 ゲート電極



















【図5】

【図6】









【図7】

【図8】









(22)

【図9】

【図10】









【図11】

【図12】





【図13】

(24)







## 【図15】

【図16】







【図17】







フロントページの続き

(51)Int.CI. <b>H01</b> L	21/28	(20	06.01)		FΙ						テーマコード(参考)
		(	,								
F ターム(参考	) 5F033	HH04	HH25	HH28	JJ04	KK01	KK25	KK28	MM07	NN12	NN34
		PP15	QQ09	QQ31	QQ37	QQ48	QQ70	QQ73	RR04	SS11	TT08
		VV16	XX09								
	5F048	AB01	AB04	AC03	AC10	BA01	BB05	BC06	BE03	BF06	BF07
		BF16	BG13	DA23							
	5F083	BS01	BS13	BS27	GA06	JA35	JA53	MA04	MA19	NA01	PR13
		PR36									