



I271626

圖式



第1圖


圖式



第2圖

式圖

第3圖





94年10月28日


修正本 I271626

| | |
|---------------|----------------------|
| 申請日期：92.6.17 | IPC分類 |
| 申請案號：92116442 | G06F 13/38 (2006.01) |

(以上各欄由本局填註)

發明專利說明書

| | | |
|--------------------|-----------------------|--|
| 一、 發明名稱 | 中文 | 可程式邏輯控制器之微處理器間之資料傳輸方法 |
| | 英文 | Data Transmission Method for Microprocessors of Programmable Logic Controller |
| 二、 發明人 (共1人) | 姓名 (中文) | 1. 杜俊謙 |
| | 姓名 (英文) | 1. Chun-Yen TU |
| | 國籍 (中英文) | 1. 中華民國 TW |
| 三、 申請人 (共1人) | 名稱或 姓名 (中文) | 1. 台達電子工業股份有限公司 |
| | 名稱或 姓名 (英文) | 1. DELTA ELECTRONICS, INC. |
| | 國籍 (中英文) | 1. 中華民國 TW |
| | 住居所 (營業所) (中 文) | 1. 桃園縣龜山鄉山頂村興邦路31-1號 (本地址與前向貴局申請者相同) |
| | 住居所 (營業所) (英 文) | 1. No. 31-1, Hsing-Pang Rd., Kuei-Shan Hsiang, Shan-Ting Tsun, Taoyuan, Taiwan, R. O. C. |
| | 代表人 (中文) | 1. 鄭崇華 |
| 代表人 (英文) | 1. Chung-Hua CHENG | |



I271626

案號 92116442

年 月 日 修正

一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十七條第一項國際優先權

無

二、主張專利法第二十九條第一項國內優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十二條第二項第一款或第二款規定之事實，其事實發生日期為：

四、有關生物材料已寄存於國外：

寄存國家：

無

寄存機構：

寄存日期：

寄存號碼：

有關生物材料已寄存於國內(本局所指定之寄存機構)：

寄存機構：

無

寄存日期：

寄存號碼：

不須寄存生物材料者：所屬技術領域中具有通常知識者易於獲得時，不須寄存。



五、發明說明 (1)

【發明所屬之技術領域】

本發明係為一種可程式邏輯控制器之微處理器間之資料傳輸方法，特別是一種可大幅減少資料傳輸所需輸入/輸出腳位之通訊協定。



【先前技術】

可程式邏輯控制器，係一種固態電子裝置，它利用來自輸入/輸出裝置的回授信號及儲存的程式，控制機械或程序的操作。而可程式邏輯控制器主要係由處理中心單元及輸入/輸出模組介面兩大部分所組成。其中，處理中心單元一般均利用微處理器作為可程式邏輯控制器的中央處理單元。

而微處理器間之資料傳輸模式可分為並列傳輸及串列傳輸，所謂的並列傳輸係在同一時間內以數個位元為一個轉移單位的傳輸方式，即傳輸的資料中位元組中的每一個位元都有自己的通道，而且每一個位元組中的所有位元都能同時用來傳輸，故傳輸速度較快，但是由於並列傳輸所需的通道數(I/O腳位)較多，所以價格較貴。因此多僅限於短距離傳輸之用。

而串列傳輸則係將資料拆成一個位元接一個位元的方式傳送，接收時再重新組合，即傳輸的資料其位元組中的每一個位元必須沿著同一條通道依序傳輸，目前串列傳輸的介面主要計有UART、SPI及I2C。

通用非同步收發器 (Universal Asynchronous Receiver Transmitter, UART)，是微處理器和外部進行通訊的重要介面部件，主要用於串平行數據轉換，雖然目



五、發明說明 (2)

前大部分的微處理器均有此模組，但卻存有資料傳輸速率無法自動選擇及任意選擇的缺點。

至於 SPI 及 I2C 等介面模組則由於應用不廣泛，若微處理器未加裝此模組，將會無法得到快速的資料傳輸。

【發明內容】



本發明的主要目的即為提供一種可節省可程式邏輯控制器的微處理器於資料傳輸時所需之輸入 / 輸出腳位，且可彈性調整資料傳輸速率之通訊協定。

為達上述之目的，本發明之可程式邏輯控制器之微處理器間之資料傳輸方法，係將作為主機之微處理器透過一輸入 / 輸出腳位來傳輸及接收資料訊號，再透過另一輸入 / 輸出腳位來傳輸時脈訊號。

而作為副機之微處理器亦透過一輸入 / 輸出腳位來傳輸及接收資料訊號，再透過另一輸入 / 輸出腳位來接收時脈訊號。

而資料訊號則包括有一命令碼、一起始位址、一資料長度及至少一個以上的資料本體所組成，每一個字元組均係由八個資料位元、一個檢查位元及一個回應位元所組成，其中命令碼之第一位元至第四位元係用以決定資料之傳輸速率，第五位元用以確認傳輸速率，第六位元至第八位元用以定義資料之傳輸協定，第九位元用以傳送一同位元以檢查資料傳送時是否錯誤，而第十位元則為回應位元，用以確認資料傳輸完整。

為使對本發明的目的、構造特徵及其功能有進一步的了解，茲配合圖示詳細說明如下：



五、發明說明 (3)

【實施方式】

請參考「第1圖」所示，為本發明之電路方塊示意圖，如圖所示：此可程式邏輯控制器之微處理器間之資料傳輸方法，係將二微處理器11、12定義為主機（master）及副機（slave），且作為主機之微處理器11係透過一設於此微處理機11上之輸入/輸出（I/O）腳位13來傳輸及接收資料訊號21至作為副機之微處理器12，再透過另一設於此微處理機11上之輸入/輸出（I/O）腳位14傳輸時脈訊號22至作為副機之微處理器12。

而作為副機之微處理器12亦係透過一設於此微處理機12上之輸入/輸出（I/O）腳位15來傳輸及接收資料訊號21至作為主機之微處理器11，再透過另一設於此微處理器12上之輸入/輸出（I/O）腳位16接收作為主機之微處理器11發出之時脈訊號22。



請參考「第2圖」所示，為本發明之資料訊號格式示意圖，如圖所示：而上述資料訊號21係由一命令碼31、一接續於此命令碼31之起始位址32、一接續於此起始位址32之資料長度33及一接續於此資料長度33之至少一個以上之資料本體34等字元組所組成，且各字元組均由8個資料位元、1個檢查位元及1個回應位元等共10個位元所組成。

此命令碼31，係用以定義資料之初始值。

此起始位址32，係用以定義資料之起始位址。

此資料長度33，係用以定義資料之長度。

請參考「第3圖」所示，為本發明之命令碼及時脈訊號示意圖，如圖所示：命令碼31於資料尚未傳輸前，係維



五、發明說明 (4)

持在 1 狀態 (MARK) ，然後作為主機之微處理器 11 送出之第一位元至第四位元 (b0 至 b3) 固定為 0101 狀態，則作為副機之微處理器 12 藉由時脈訊號 22 紀錄各位元的時間 (t0 至 t2) ，接著當作為主機的微處理器 11 送出第五位元 (b4) 為 0 狀態 (SPACE) 時，作為副機之微處理器 12 將依主機 11 送出第一位元至第五位元所需之時間 (t0 至 t3) 計算出資料的傳輸速率，並於主機 11 送出第六位元 (b5) 時，副機 12 藉由時脈再次確認 t4 所需之時間是否與先前所計算出的資料傳輸速率相同。



若副機 12 判斷相同則繼續接收資料，第六位元至第八位元 (b5 - b7) 則用以定義主機 11 與副機 12 間之傳輸協定，若為 000 是十六位元的讀出模式，011 是八位元的讀出模式，101 是十六位元的寫入模式，110 則是八位元的寫入模式。

第九位元 (b8) 為檢查位元，用於傳送一個同位元以檢查資料傳送時是否錯誤，若第九位元為 0 狀態，則為偶同位檢查模式，若第九位元為 1 狀態，則為奇同位檢查模式。

第十位元 (b9) 為副機回應位元，若第十位元為 1 狀態，則表示副機 12 已正確收到主機 11 訊號可開始傳送資料，若第十位元為 0 狀態，則表示副機 12 未正確收到主機 11 訊號。

綜上所述，本發明實具有下述優點：

(一)、本發明之串列傳輸僅需利用到微處理器之兩根輸入 / 輸出 (I/O) 腳位即可進行資料傳輸，一根輸入 /




五、發明說明 (5)

輸出 (I/O) 腳位傳輸資料訊號，另一根輸入 / 輸出 (I/O) 腳位傳輸時脈訊號，可大幅改善傳統並列傳輸需使用過多腳位的缺點。

(二)、本發明可藉由命令碼的定義來決定兩微處理機間之資料傳輸速率，並可彈性調整起始位址為八位元位址或十六位元位址。

以上所述者，僅為本發明其中的較佳實施例而已，並非用來限定本發明的實施範圍；即凡依本發明申請專利範圍所作的均等變化與修飾，皆為本發明專利範圍所涵蓋。




圖式簡單說明

第 1 圖為本發明之電路方塊示意圖；
第 2 圖為本發明之資料訊號格式示意圖；以及
第 3 圖為本發明之命令碼及時脈訊號示意圖。

【圖式符號說明】

| | |
|-------------|-----------|
| 11、12 | 微處理器 |
| 13、14、15、16 | 輸入 / 輸出腳位 |
| 21 | 資料訊號 |
| 22 | 時脈訊號 |
| 31 | 命令碼 |
| 32 | 起始位址 |
| 33 | 資料長度 |
| 34 | 資料本體 |





四、中文發明摘要 (發明名稱：)

一種可程式邏輯控制器之微處理器間之資料傳輸方法，係利用微處理器之一輸入/輸出腳位傳輸資料訊號，再利用另一輸入/輸出腳位傳輸時脈訊號，而資料訊號的格式則由一命令碼、一起始位址、一資料長度及至少一個以上之資料本體等字元組所組成，其中每一個字元組係由八個資料位元、一個檢查位元及一個回應位元所組成。

五、英文發明摘要 (發明名稱：)

A data transmission method for microprocessors is accomplished by using an I/O to transmit data signals while another one to transmit pulse-wave signals, wherein the data signal consists of a command code character, an initial address character, a data-length character, and at least one data-conception character, and each character consists of eight data bits, one parity bit, and



I271626

案號 92116442

年 月 日 修正

四、中文發明摘要 (發明名稱：)

五、英文發明摘要 (發明名稱：)

one responding bit.




六、申請專利範圍

1. 一種可程式邏輯控制器之微處理器間之資料傳輸方法，係將二微處理器定義為主機及副機，其特徵在於：
 該主機及該副機分設有二相對應之輸入/輸出(I/O)腳位，則該主機及該副機分別藉由其一之輸入/輸出(I/O)腳位來傳輸及接收一資料訊號，並分別藉由另一輸入/輸出(I/O)腳位來傳輸一時脈訊號至該副機接收。
2. 一種可程式邏輯控制器之微處理器間之資料訊號編碼方法，應用於微處理器間之資料傳輸，其中該等微處理器分別定義為主機及副機，該主機及該副機分別設有二相對應之輸入/輸出(I/O)腳位，該編碼方法包括有下列步驟：

將一資料訊號依據下列字元組編碼，包括有一命令碼，係用以定義資料之初始值；一起始位址，係接續於該命令碼，用以定義資料之起始位址；一資料長度，係接續於該起始位址，用以定義資料之長度；以及至少一個以上之資料本體，係接續於該資料長度；其中該命令碼之字元組係由八個資料位元、一個檢查位元及一個回應位元所組成；

將待送出之命令碼之第一位元至第四位元固定為邏輯0101狀態，並根據一時脈訊號紀錄該第一位元至第四位元的傳送時間；

當送出之命令碼之第五位元為邏輯0狀態時，依據所送出之第一位元至第五位元所需之時間計算出資料的傳



六、申請專利範圍

輸速率；

當送出之命令碼之第六位元時，確認傳輸該第六位元所需之時間是否與先前所計算出之資料傳輸速率相同；以及

若傳輸該第六位元所需之時間與先前所計算出之資料傳輸速率相同則繼續傳送及/或接收資料。

3.如申請專利範圍第2項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該命令碼之第一位元至第四位元係用以決定資料之傳輸速率。


4.如申請專利範圍第2項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該命令碼之第五位元用以確認傳輸速率。

5.如申請專利範圍第2項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該命令碼之第六位元至第八位元係用以定義資料之傳輸協定。

6.如申請專利範圍第5項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該第六位元至第八位元若為000狀態，則為十六位元讀出模式。

7.如申請專利範圍第5項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該第六位元至第八位元若為011狀態，則為八位元讀出模式。

8.如申請專利範圍第5項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該第六位元至第八位元若為101狀態，則為十六位元寫入模式。



六、申請專利範圍

- 9.如申請專利範圍第5項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該第六位元至第八位元若為110狀態，則為八位元寫入模式。
- 10.如申請專利範圍第2項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該命令碼之第九位元係為檢查位元，即藉由傳送同一位元以檢查資料傳送時是否錯誤。
- 11.如申請專利範圍第2項所述之可程式邏輯控制器之微處理器間之資料訊號編碼方法，其中該命令碼之第十位元係為回應位元，用以確認資料傳輸完整。



I271626

案號 92116442

年 月 日 修正

六、指定代表圖

(一)、本案代表圖為：第 ___2___ 圖

(二)、本案代表圖之元件代表符號簡單說明：

| | | | |
|----|------|----|------|
| 31 | 命令碼 | 32 | 起始位址 |
| 33 | 資料長度 | 34 | 資料本體 |

