## (12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成30年6月29日 (2018.6.29)

## 特許第6360443号

(P6360443)

(45) 発行日 平成30年7月18日(2018.7.18)

(19) **日本国特許庁(JP)** 

	FΙ		
(2006.01)	HO1L	21/82	С
(2006.01)	GO6F	17/50	662G
(2006.01)	HO1L	21/82	W
( <b>200</b> 6, 01)	HO1L	29/78	301Z
	(2006. 01) (2006. 01) (2006. 01) (2006. 01)	F I (2006.01) HO 1 L (2006.01) GO 6 F (2006.01) HO 1 L (2006.01) HO 1 L	F I (2006.01) HO 1 L 21/82 (2006.01) GO 6 F 17/50 (2006.01) HO 1 L 21/82 (2006.01) HO 1 L 29/78

請求項の数 10 (全 11 頁)

<ul> <li>(21)出願番号</li> <li>(22)出願日</li> <li>(65)公開番号</li> <li>(43)公開日</li> <li>審査請求日</li> </ul>	特願2015-5958 (P2015-5958) 平成27年1月15日 (2015.1.15) 特開2016-134391 (P2016-134391A) 平成28年7月25日 (2016.7.25) 平成29年11月14日 (2017.11.14)	(73)特許権者 (74)代理人 (72)発明者	諸 302062931         ルネサスエレクトロニクス株式会社         東京都江東区豊洲三丁目2番24号         110001195         特許業務法人深見特許事務所         坂元 英雄         神奈川県横浜市神奈川区金港町3番地1         ルネサスシステムデザイン株式会社内
		審査官	宇多川 勉 最終頁に続く

(54) 【発明の名称】回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラム

(57)【特許請求の範囲】

【請求項1】

レイアウト設計データに基づいてトランジスタのゲート電極が延伸する方向に並ぶよう にしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔 、および前記方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクト の隣接するコンタクト間の間隔を第1の間隔とし、前記複数の第1のコンタクトと前記ゲ ート電極との間隔および前記複数の第2のコンタクトと前記ゲート電極との間隔を第2の 間隔として計測する計測部と、

前記計測部により計測された前記第1および前記第2の間隔に基づいて前記トランジス タの前記ゲート電極と前記ソース拡散層および前記ドレイン拡散層との間のフリンジ容量 <sup>10</sup> を算出する算出部と、

前記算出部で算出された前記トランジスタのフリンジ容量に基づいてレイアウトシミュ レーションを実行する処理部とを備える、回路シミュレーション装置。

【請求項2】

前記算出部は、前記第1および第2の間隔に従って予め規定されるフリンジ容量を算出 する算出テーブルに従って、前記計測部により計測された前記第1および前記第2の間隔 に基づいてフリンジ容量を算出する、請求項1記載の回路シミュレーション装置。 【請求項3】

前記算出テーブルは、前記第1の間隔毎に前記第2の間隔に従うフリンジ容量の特性が 異なる複数のテーブルを有する、請求項2記載の回路シミュレーション装置。 【請求項4】

前記レイアウト設計データは、マスクレイアウト設計データである、請求項1記載の回 路シミュレーション装置。

【請求項5】

前記処理部は、SPICE (Simulation Program with Integrated Circuit Emphasis)を利用したレイアウトシミュレーションを実行する、請求項1記載の回路シミュレーション装置。

【請求項6】

前記処理部は、寄生抵抗および寄生容量の情報を含むネットリスト情報に基づくSPI CEを利用したレイアウトシミュレーションを実行し、

10

20

前記トランジスタのフリンジ容量は、前記寄生容量の情報に含まれる、請求項5記載の 回路シミュレーション装置。

【請求項7】

前記寄生容量の情報は、オーバーラップ容量およびコンタクトプラグ間容量をさらに含 む、請求項6記載の回路シミュレーション装置。

【請求項8】

前記フリンジ容量は、前記複数の第1および第2のコンタクトの配置に依存しない第1 の容量特性パラメータと、前記複数の第1および第2のコンタクトの配置に依存する第2 の容量特性パラメータとを含む、請求項1記載の回路シミュレーション装置。

【請求項9】

レイアウト設計データに基づいてトランジスタのゲート電極が延伸する方向に並ぶよう にしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔 、および前記方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクト の隣接するコンタクト間の間隔を第1の間隔とし、前記複数の第1のコンタクトと前記ゲ ート電極との間隔および前記複数の第2のコンタクトと前記ゲート電極との間隔を第2の 間隔として計測するステップと、

計測された前記第1および前記第2の間隔に基づいて前記トランジスタの前記ゲート電 極と前記ソース拡散層および前記ドレイン拡散層との間のフリンジ容量を算出するステッ プと、

算出された前記トランジスタのフリンジ容量に基づいてレイアウトシミュレーションを <sup>30</sup> 実行するステップとを備える、回路シミュレーション方法。

【請求項10】

回路シミュレーション装置のコンピュータにおいて実行される回路シミュレーションプ ログラムであって、

前記プログラムは、前記コンピュータに、

レイアウト設計データに基づいてトランジスタのゲート電極が延伸する方向に並ぶよう にしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコンタクト間の間隔 、および前記方向に並ぶようにしてドレイン拡散層に設けられた複数の第2のコンタクト の隣接するコンタクト間の間隔を第1の間隔とし、前記複数の第1のコンタクトと前記ゲ ート電極との間隔および前記複数の第2のコンタクトと前記ゲート電極との間隔を第2の 間隔として計測するステップと、

40

計測された前記第1および前記第2の間隔に基づいて前記トランジスタの前記ゲート電 極と前記ソース拡散層および前記ドレイン拡散層との間のフリンジ容量を算出するステッ プと、

算出された前記トランジスタのフリンジ容量に基づいてレイアウトシミュレーションを 実行するステップとを備える、処理を実行させる、回路シミュレーションプログラム。 【発明の詳細な説明】

【技術分野】

[0001]

本開示は、回路シミュレーション装置、回路シミュレーション方法および回路シミュレ 50

(2)

ーションプログラムに関し、トランジスタを備えた半導体装置の回路シミュレーション装 置、回路シミュレーション方法および回路シミュレーションプログラムに関する。 【背景技術】

[0002]

近年、半導体装置の回路シミュレーションの重要性がますます増大してきている。 この点で、従来の半導体装置においては、MOS-FETトランジスタのゲートの容量 記線容量の影響が大きく、それに対しMOS-FETトランジスタの近傍容量の影響は 無視できる程度であった。

[0003]

10 一方で、微細化に伴い、回路シミュレーションとシリコンデバイスとの実測値が合わな いという問題が生じている。一例として、40nmテクノロジのデジタル回路のリングオ シレータでは、周波数10%を超えるシミュレーション誤差が発生した。

[0004]

主な原因は、MOS-FETトランジスタの近傍容量のシミュレーション精度の誤差で ある。

[0005]

MOS-FETトランジスタの近傍容量の特性が相対的に大きくなり、回路周波数への 影響が大きくなってきている。特に、MOS-FETトランジスタの近傍容量で、ゲート フリンジ容量や、ゲートオーバーラップ容量や、ゲートコンタクトプラグ間容量は、回路 設計で重要な特性となっている。

 $\begin{bmatrix} 0 & 0 & 0 & 6 \end{bmatrix}$ 

この点で、特開2011-129615号公報においては、ゲートとソース及びドレイ ンとの重なり部分の容量であるゲートオーバーラップ容量を抽出する方式が示されている

【先行技術文献】

【特許文献】

[0007]

【 特 許 文 献 1 】 特 開 2 0 1 1 - 1 2 9 6 1 5 号 公 報

【発明の概要】

【発明が解決しようとする課題】

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 

一方で、MOS-FETトランジスタの近傍容量の1つであるゲートフリンジ容量につ いては固定値が一般的に用いられており、精度の高い回路シミュレーションを保障するも のではなかった。

[0009]

本開示は、上記の課題を解決するためになされたものであって、精度の高い回路シミュ レーションが可能な回路シミュレーション装置、回路シミュレーション方法および回路シ ミュレーションプログラムを提供することを目的とする。

40 その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろ う。

【課題を解決するための手段】

[0011]

一実施例によれば、回路シミュレーション装置は、計測部と、算出部と、処理部とを備 える。計測部は、レイアウト設計データに基づいてトランジスタのゲート電極が延伸する 方向に並ぶようにしてソース拡散層に設けられた複数の第1のコンタクトの隣接するコン タクト間の間隔、および方向に並ぶようにしてドレイン拡散層に設けられた複数の第2の コンタクトの隣接するコンタクト間の間隔を第1の間隔とする。また、計測部は、複数の 第1のコンタクトとゲート電極との間隔および複数の第2のコンタクトとゲート電極との 間隔を第2の間隔として計測する。算出部は、計測部により計測された第1および第2の

(3)

30

20

50

フリンジ容量を算出する。処理部は、算出部で算出されたトランジスタのフリンジ容量に 基づいてレイアウトシミュレーションを実行する。 【発明の効果】 【0012】

ー実施例によれば、回路シミュレーション装置は、精度の高い回路シミュレーションが 可能である。

【図面の簡単な説明】

【0013】

- 【図1】実施形態に基づく回路シミュレーション装置1を説明する図である。
- 【図2】実施形態に基づくリングオシレータ回路の一例を説明する図である。

【図3】実施形態に基づくインバータIVのレイアウト構成を説明する図である。

【図4】実施形態に基づくネットリストの一例を説明する図である。

【図5】トランジスタの寄生抵抗(R)および寄生容量(C)を説明する図である。

【図6】寄生RC付きネットリストNRの一例を説明する図である。

【図7】実施形態に基づくトランジスタのフリンジ容量について説明する図である。

【図8】LPE部14の処理を説明するフロー図である。

【図9】レイアウト寸法計測部16でレイアウト設計データに基づくコンタクトプラグの 配置に従って計測される寸法dc,dpcを説明する図である。

【図10】実施形態に基づくフリンジ容量Cfdelを算出するテーブルである。 【発明を実施するための形態】

【光明を美心するための形

【0014】

本実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。

【0015】

以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定され るものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない

[0016]

図1は、実施形態に基づく回路シミュレーション装置1を説明する図である。

図1に示されるように、回路シミュレーション装置1は、SPICE(Simulation Pro gram with Integrated Circuit Emphasis)シミュレーション装置であり、回路設計デー タと、シミュレーションモデルファイルSMとの入力に基づいて回路レベルでのシミュー レーションを実行する回路検証部10を含む。回路検証部10のシミュレーション結果と してレイアウト設計に用いられる回路構成要素(素子)の各種パラメータPDが算出され る。

[0017]

また、回路シミュレーション装置1は、レイアウト設計部12と、LPE (Layout Par asitic Extraction)部14と、レイアウト検証部20とを含む。

【0018】

40

10

20

30

レイアウト設計部12は、当該パラメータPDに従ってレイアウト設計データLDを生 成する。

【0019】

LPE部14は、レイアウト寸法計測部16と、寄生RC特性計算部18とを含む。 レイアウト寸法計測部16は、レイアウト設計データLDに従って各種レイアウト寸法 を計測(計算)する。

【0020】

寄生RC特性計算部18は、計測されたレイアウト寸法に従ってMOS-FETトランジスタ(以下、単にトランジスタとも称する)の寄生抵抗(R)および寄生容量(C)を計算し、寄生抵抗および寄生容量を考慮した寄生RC付きネットリストNRを出力する。

50

間隔に基づいてトランジスタのゲート電極とソース拡散層およびドレイン拡散層との間の

[0021]

レイアウト検証部20は、寄生RC付きネットリストNRとシミュレーションモデルフ ァイルSMとに基づいてシミュレーション結果SDを出力する。

【 0 0 2 2 】

図2は、実施形態に基づくリングオシレータ回路の一例を説明する図である。

図 2 に示されるように、複数のインバータ I V が直列に接続されるとともに、リング状 に接続された構成が示されている。また、インバータ I V は、 P チャネル M O S トランジ スタおよび N チャネル M O S トランジスタとを含む。

【0023】

回路検証部10は、回路設計データとして一例としてリングオシレータ回路の回路図と <sup>10</sup> 、シミュレーションモデルファイルとに基づいて回路シミュレーションを実行する。当該 回路シミュレーションにより、設計したリングオシレータ回路が所望の特性(例えば周波 数特性)が出力されるか否かを検証する。所望の特性が出力されない場合には、再び各種 パラメータPDを調整して所望の特性が出力されるように調整する。

【0024】

レイアウト設計部12は、回路検証部10での回路シミュレーションにより所望の特性 が得られるリングオシレータ回路の検証結果として得られるパラメータPDに従ってレイ アウト設計データLDを設計する。具体的には、リングオシレータ回路を形成するための マスクレイアウトパターンを設計する。

[0025]

図3は、実施形態に基づくインバータエVのレイアウト構成を説明する図である。

図3に示されるように、当該レイアウト構成は、レイアウト設計データLDの一部である。

[0026]

インバータIVは、PチャネルMOSトランジスタおよびNチャネルMOSトランジス タを有する。PチャネルMOSトランジスタのソース拡散層は、コンタクトプラグ間隔C TSで配置されたコンタクトプラグCPを介して電源線VDDと接続される。また、ドレ イン拡散層は、コンタクトプラグ間隔CTSで配置されたコンタクトプラグCPを介して 出力信号が出力される信号線OUTと接続される。

【0027】

ゲートは、入力信号が入力される信号線INと接続される。

同様に、NチャネルMOSトランジスタのソース拡散層は、コンタクトプラグ間隔CT Sで配置されたコンタクトプラグCPを介して接地線VSSと接続される。また、ドレイ ン拡散層は、コンタクトプラグ間隔CTSで配置されたコンタクトプラグCPを介して出 力信号が出力される信号線OUTと接続される。

【0028】

また、レイアウト設計部12は、レイアウト設計データLDとして、シミュレーション で利用するネットリストを設計する。

[0029]

図4は、実施形態に基づくネットリストの一例を説明する図である。

40

図4に示されるように、ここでは、図3のレイアウト構成のインバータIVのNチャネ ルMOSトランジスタのゲートを構成する1層の金属配線層(M1)のゲート長Lおよび ゲート幅Wの長さが一例として示されている。他のレイアウト構成についても同様にネッ トリストとして記述されている。

【 0 0 3 0 】

LPE部14は、レイアウト設計部12により設計されたレイアウト設計データLDに 基づいて寄生RC特性を計算する。

【0031】

図 5 は、トランジスタの寄生抵抗(R)および寄生容量(C)を説明する図である。 図 5 に示されるように、1 つのトランジスタに対して回路シミュレーションに影響を与 <sup>50</sup>

20

20

30

40

える種々の寄生抵抗(R)および寄生容量(C)が付加された状態が示されている。 【0032】

LPE部14のレイアウト寸法計測部16は、レイアウト設計データLDに従って寄生 RC特性を演算するために必要な各種レイアウト寸法を計測する。

【 0 0 3 3 】

寄生RC特性計算部18は、計測されたレイアウト寸法に従ってトランジスタの各寄生 抵抗(R)および寄生容量(C)を計算する。

【0034】

寄生容量として、本例においては主にフリンジ容量について説明するが、フリンジ容量 だけでなく、オーバーラップ容量およびコンタクトプラグ間容量も算出した寄生容量を計 <sup>10</sup> 算する。

[0035]

図6は、寄生RC付きネットリストNRの一例を説明する図である。

図6に示されるように、ここでは、図4のネットリストに加えて、インバータIVのN チャネルMOSトランジスタの寄生抵抗(R)および寄生容量(C)の寄生RC特性に関 する情報が述されている。

【0036】

また、レイアウト寸法計測部16により計測されたレイアウト寸法の情報も記述されて いる。例えば、トランジスタのソース拡散層の長さSAおよびドレイン拡散層の長さSB が記述されている。

[0037]

レイアウト検証部20は、寄生RC付きネットリストNRと、シミュレーションモデル ファイルSMとに基づいてレイアウトシミュレーションを実行する。当該レイアウトシミ ュレーションにより、設計したリングオシレータ回路が所望の特性(例えば周波数特性) が出力されるか否かを検証する。所望の特性が出力されない場合には、再びレイアウト設 計データを調整して所望の特性が出力されるように調整する。

[0038]

<フリンジ容量について>

図7は、実施形態に基づくトランジスタのフリンジ容量について説明する図である。

[0039]

図7には、トランジスタの断面構造が示されている。

具体的には、トランジスタは、ドレイン拡散層32と、ソース拡散層36と、ゲート3 4と、コンタクトプラグ30とを含む。

[0040]

ここで、ゲート34とソース拡散層36およびドレイン拡散層32との重なり部分の容量であるゲートオーバーラップ容量Covと、ゲート34とコンタクトプラグ30との間のコンタクトプラグ間容量Cctとが示されている。

[0041]

また、ゲート34とソース拡散層36およびドレイン拡散層32との間のフリンジ容量 Cfとが示されている。

[0042]

従来においては、ゲート34とソース拡散層36およびドレイン拡散層32との間のフ リンジ容量Cfは、ソース拡散層36およびドレイン拡散層32に接続されるコンタクト プラグの配置によらず、固定値で設定されていた。

【0043】

実際には、コンタクトプラグ30が配置されると、ソース拡散層36およびドレイン拡 散層32への電気力線が一部シールドされ、フリンジ容量Cfが減少する物理現象が生じる。

[0044]

本例においては、コンタクトプラグ30の配置によらず決まるフリンジ容量成分Cf1 50

(6)

(第1の容量特性パラメータ)と、コンタクトプラグの配置に従って特性が変わるフリンジ容量成分をCf2,Cf3(第2の容量特性パラメータ)として説明する。 【0045】

フリンジ容量成分Cf2は、コンタクトプラグ30を配置した場合、ソース拡散層36 およびドレイン拡散層32上へ電気力線が物理的に接続されない物理原理から配置に応じ て変動する容量成分である。

【0046】

フリンジ容量成分Cf3は、コンタクトプラグ30を配置した場合、コンタクトプラグ 30からゲート方向後方部への拡散層上へ電気力線が物理的に接続されない物理原理から 配置に応じて変動する容量成分である。

【0047】

微細化が進むにつれて、ゲート、コンタクトプラグ間の寸法が小さくなるため、フリンジ容量成分Cf1に対して、変動するフリンジ容量成分Cf2,Cf3の割合が相対的に 大きくなる。

[0048]

したがって、従来のシミュレーションで利用するフリンジ容量と実測値のフリンジ容量 との間には無視できない乖離が生じていた

それゆえ、コンタクトプラグの配置によって電気力線がシールドされ、ソース及びドレインの拡散層へ接続されるフリンジ容量が減少する物理現象が生じるため、コンタクトプラグの配置に従う寸法dc,dpcに応じて変動するフリンジ容量Cfdel(Cf2+ 20 Cf3)を算出する必要がある。

【0049】

ここで、寸法dcは、隣接するコンタクトプラグ間の寸法(第1の間隔)である。端に 設けられたコンタクトプラグの場合には、拡散層の端と当該コンタクトプラグとの間の寸 法である。寸法dpcは、ゲートとコンタクトプラグ間の寸法(第2の間隔)である。 【0050】

図8は、LPE部14の処理を説明するフロー図である。

図 8 に示されるように、まず、レイアウト設計データに基づいて寸法 d c , d p c を計 測する処理を実行する(ステップ S 2 )。

【0051】

30

40

10

次に、計測した寸法dc,dpcに基づいてフリンジ容量Cfdelを算出する(ステップS4)。

【0052】

次に、固定されたフリンジ容量 C f 1 と、変動するフリンジ容量 C f d e l を寄生 R C 付きネットリストに付加する処理を実行する(ステップ S 6 )。

【0053】

そして、処理を終了する(エンド)。

図9は、レイアウト寸法計測部16でレイアウト設計データに基づくコンタクトプラグの配置に従って計測される寸法dc,dpcを説明する図である。

【0054】

図9に示されるように、ソース拡散層には、ゲート電極が延伸する方向に並ぶようにして2つのコンタクトプラグCP1,CP2が配置される。また、ドレイン拡散層には、ゲート電極が延伸する方向に並ぶようにして2つのコンタクトプラグCP3,CP4が配置される。

[0055]

コンタクトプラグCP1のゲートとの間の寸法dpcは、dpc1として計測(計算) される。

[0056]

また、コンタクトプラグCP1の拡散層の端までの寸法dcは、dc1として計測(計 算)される。

50

【0057】

コンタクトプラグCP2のゲートとの間の寸法dpcは、dpc2として計測(計算) される。

【0058】

また、コンタクトプラグCP1とCP2との間の寸法dcは、dc2として計測(計算)される。

【0059】

コンタクトプラグCP2の拡散層の端までの寸法dcは、dc3として計測(計算)される。

【0060】

10

コンタクトプラグCP3のゲートとの間の寸法dpcは、dpc3として計測(計算) される。

【0061】

また、コンタクトプラグCP3の拡散層の端までの寸法dcは、dc3として計測(計算)される。

【0062】

コンタクトプラグCP4のゲートとの間の寸法dpcは、dpc4として計測(計算) される。

【0063】

また、コンタクトプラグCP3とCP4との間の寸法dcは、dc4として計測(計算 <sup>20</sup>)される。

[0064]

コンタクトプラグCP4の拡散層の端までの寸法dcは、dc5として計測(計算)される。

[0065]

図10は、実施形態に基づくフリンジ容量Cfdelを算出するテーブルである。

図10に示されるように、寸法dc,dpcに従う変動するフリンジ容量Cfdelの 特性線が示されている。当該テーブルは、予め寸法を測定して実験等することにより得ら れる特性線である。

【0066】

30

40

また、当該テーブルは、LPE部14に保持されていても良いし、格納された図示しな い記憶部から取得するようにしても良い。

【0067】

寄生RC特性計算部18は、レイアウト寸法計測部16で計測された寸法に基づいて当該テーブルを利用してフリンジ容量を計算する。

【0068】

ー例として寸法dc1,dc2,dc3(dc1>dc2>dc3)それぞれに対応す るフリンジ容量の特性線が設けられている。ここでは、寸法dpcと、dcとをパラメー タとするcfdel関数の特性線が示されている。

[0069]

当該フリンジ容量は、単位長当たりのフリンジ容量である。

したがって、ソース側のフリンジ容量Cfdelは、cfdel(dpc1,dc1) × w1 + cfdel(dpc2,dc2)× w2 / 2 + cfdel(dpc2,dc2) × w2 / 2 + cfdel(dpc2,dc3)× w3として算出することが可能である。 【0070】

同様に、ドレイン側のフリンジ容量Cfdelは、cfdel(dpc3,dc3)× w4+cfdel(dpc3,dc4)×w5/2+cfdel(dpc4,dc4)× w5/2+cfdel(dpc4,dc5)×w6として算出することが可能である。 【0071】

当該フリンジ容量Cfdelと、固定されたフリンジ容量Cf1とに基づきフリンジ容 50

(8)

量 C f を算出することが可能である。

【0072】

そして、当該情報が寄生RC付きネットリストに付加されて、レイアウト検証部20で レイアウトシミュレーションを実行することにより精度の高いシミュレーションが可能と なる。

【0073】

また、本実施形態におけるプログラムとして、上記の図8等で説明した処理をパーソナ ルコンピュータで実行可能なアプリケーションを提供してもよい。このとき、本実施の形 態に係るプログラムは、パーソナルコンピュータ上で実行される各種アプリケーションの 一部の機能として組み込まれてもよい。

10

【符号の説明】 【0074】

1 回路シミュレーション装置、10 回路検証部、12 レイアウト設計部、14 LPE部、16 レイアウト寸法計測部、18 寄生RC特性計算部、20 レイアウト 検証部。



(10)





【図7】



【図8】 図8 (スタート) レイアウト設計データに基づいてdc, dpc計測処理 \$4 dc, dpcからCfdel算出処理 -S6 ¥ Cf1, Cfdelを寄生RC付きネットリストへ付加処理 (エンド) 【図9】 図9 ゲート CP1 CP3 dç w1 dpc dc3 w4 w2 w5 w3 dò *v*6

Ŵ

ドレイン拡散層

CP4

ソース拡散層

CP2



フロントページの続き

(56)参考文献 特開平11-284170(JP,A) 特開2010-010515(JP,A) 特開2013-232135(JP,A) 特開平10-050849(JP,A) 特開2011-129615(JP,A)

(58)調査した分野(Int.Cl., DB名)

Η0	1	L	2	1	/	8	2	
G 0	6	F	1	7	/	5	0	
Η0	1	L	2	1	/	3	3	6
H 0	1	L	2	9	/	7	8	