(12) 公開特許公報(A)

(11)特許出願公開番号 特開2007-298947 (P2007-298947A)

(43) 公開日 平成19年11月15日(2007.11.15)

								-	
(51) Int.Cl.			FΙ				テーマコ	コード	(参考)
GO2F	1/1368	(2006.01)	GO2F	1/1368			2H09	Э2	
HO1L	29/786	(2006.01)	HO1L	29/78	618C		5009	94	
HO1L	21/336	(2006.01)	HO1L	29/78	3 627C 5F110				
G09F	9/30	(2006.01)	GO9F	9/30	338				
GO9F	<i>9/3</i> 5	(2006.01)	GO9F	9/35					
				審査	請求 有	請求項6	の数 22 () L	(全 21 頁)
(21) 出願番号		特願2006-351676 (P2006-351676)		(71) 出願人	. 5014260	46			
(22) 出願日		平成18年12月27日 (2006.12.27)		エルジー、フィ			リップス エルシーデー		
(31) 優先権主張番号		10-2006-0040062			カンパニー,リミテッド				
(32)優先日		平成18年5月3日(2006.5.3)			大韓民国 ソウル,ヨンドゥンポーク,				′ポーク,ヨ
(33)優先権主張国		韓国(KR)		イドードン 20					
				(74)代理人	. 1000644	47			
					弁理士	岡部	正夫		
				(74)代理人	. 1000851	76			
					弁理士	加藤	伸晃		
				(74)代理人	. 1000941	12			
					弁理士	岡部	讓		
				(74) 代理人	. 1000969	43			
					弁理士	臼井	伸一		
				(74)代理人	. 1001014	98			
					弁理士	越智	隆夫		
								最終	(頁に続く

(54) 【発明の名称】液晶表示装置及びその製造方法

(57)【要約】

【課題】本発明の目的は、薄膜トランジスタの特性を向 上させる液晶表示装置及びその製造方法を提供すること である。

【解決手段】本発明の液晶表示装置は、基板201上に 、チャンネル部215aと、チャンネル部215aの両 側のオーミックコンタクト部215bを有して、エッジ 部の側面は、テーパー状である半導体層215と、半導 体層215を覆うゲート絶縁膜220と、ゲート絶縁膜 220上に位置して、チャンネル部215aに対応する ゲート電極235と、半導体層215と接触するソース 電極250及びドレイン電極253と、ドレイン電極2 53と接触する画素電極270とを含むことを特徴とす る。





(19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタクト部を有して、 エッジ部の側面は、テーパー状である半導体層と、

半導体層を覆うゲート絶縁膜と、

- ゲート絶縁膜上に位置して、前記チャンネル部に対応するゲート電極と、
- 前記半導体層と接触するソース電極及びドレイン電極と、
- 前記ドレイン電極と接触する画素電極とを含むことを特徴とする液晶表示装置。
- 【請求項2】

前記エッジ部の側面は、前記基板面と30°ないし60°を成すことを特徴とする請求 10 項1に記載の液晶表示装置。

【請求項3】

前記エッジ部の周辺の前記ゲート絶縁膜の段差部は、前記ゲート絶縁膜の他の部分と実質的に同一な厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、前記ゲート電極の他の部分と実質的に同一な厚さであることを特徴とする請求項1に記載の液晶表示装置。

【請求項4】

前記半導体層は、ポリシリコンを含むことを特徴とする請求項1に記載の液晶表示装置

【請求項5】

20

30

40

前記半導体層は、前記チャンネル部と前記オーミックコンタクト部との間に位置するL DD部をさらに含むことを特徴とする請求項1に記載の液晶表示装置。

【請求項6】

基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタクト部を有して、 エッジ部の側面は、少なくとも二つの階段形状を有する半導体層と、

半導体層を覆うゲート絶縁膜と、

ゲート絶縁膜上に位置して、前記チャンネル部に対応するゲート電極と、

- 前記半導体層と接触するソース電極及びドレイン電極と、
- 前記ドレイン電極と接触する画素電極とを含むことを特徴とする液晶表示装置。
- 【請求項7】

前記エッジ部の周辺の前記ゲート絶縁膜の段差部は、前記ゲート絶縁膜の他の部分と実質的に同一な厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、前記ゲート電極の他の部分と実質的に同一な厚さであることを特徴とする請求項6に記載の液晶表示装置。

- 【請求項8】
- 前 記 半 導 体 層 は 、 ポ リ シ リ コ ン を 含 む こ と を 特 徴 と す る 請 求 項 6 に 記 載 の 液 晶 表 示 装 置

【請求項9】

前記半導体層は、前記チャンネル部と前記オーミックコンタクト部との間に位置するL DD部をさらに含むことを特徴とする請求項6に記載の液晶表示装置。

【請求項10】

- 基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタクト部を有して、 エッジ部の側面は、テーパー状である半導体層を形成する段階と、
- 半導体層を覆うゲート絶縁膜を形成する段階と、 ゲート絶縁膜上に位置して、前記チャンネル部に対応するゲート電極を形成する段階と .
- 前記半導体層と接触するソース電極及びドレイン電極を形成する段階と、

【請求項11】

前記ドレイン電極と接触する画素電極を形成する段階とを含むことを特徴とする液晶表示装置の製造方法。

前記エッジ部の側面は、前記基板面と30。ないし60。を成すことを特徴とする請求

項10に記載の液晶表示装置の製造方法。 【請求項12】 前記テーパー状の側面部を形成する段階は、 ポリシリコン層を形成する段階と、 前記ポリシリコン層上にフォトレジストパターンを形成する段階と、 前記ポリシリコン層に対するドライエッチングと前記フォトレジストパターンに対する アッシングを同時に行う段階とを含むことを特徴とする請求項10に記載の液晶表示装置 の製造方法。 【請求項13】 前記オーミックコンタクト部を形成する段階は、前記テーパー状の側面部を形成した後 、前記ゲート電極をドーピングマスクとして使用して、 n [÷] または p [÷] に前記半導体層を ド ー ピン グ す る 段 階 を 含 む こ と を 特 徴 と す る 請 求 項 1 2 に 記 載 の 液 晶 表 示 装 置 の 製 造 方 法 【請求項14】 前 記 エ ッ ジ 部 の 周 辺 の 前 記 ゲ ー ト 絶 縁 膜 の 段 差 部 は 、 前 記 ゲ ー ト 絶 縁 膜 の 他 の 部 分 と 実 質的に同一な厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、前記ゲー ト電極の他の部分と実質的に同一な厚さであることを特徴とする請求項10に記載の液晶 表示装置の製造方法。 【請求項15】 前記半導体層を形成する段階は、前記チャンネル部と前記オーミックコンタクト部との 間にLDD部を形成する段階をさらに含むことを特徴とする請求項10に記載の液晶表示 装置の製造方法。 【請求項16】 基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタクト部を有して、 エッジ部の側面は、少なくとも二つの階段形状を有する半導体層を形成する段階と、 半導体層を覆うゲート絶縁膜を形成する段階と、 ゲート絶縁膜上に位置して、前記チャンネル部に対応するゲート電極を形成する段階と 前記半導体層と接触するソース電極及びドレイン電極を形成する段階と、 前記ドレイン電極と接触する画素電極を形成する段階とを含むことを特徴とする液晶表 示装置の製造方法。 【請求項17】 前記少なくとも二つの階段形状を形成する段階は、 ポリシリコン層を形成する段階と、 前記ポリシリコン層上にフォトレジストパターンを形成する段階と、 前記フォトレジストパターンを使用して、前記ポリシリコン層に対して第1ドライエッ チングを行う段階と、 前記フォトレジストパターンをアッシングする段階と、 前記アッシングされたフォトレジストパターンを使用して、前記第1ドライエッチング されたポリシリコン層に対して第2ドライエッチングを行う段階とを含み、 前記第1ドライエッチング、アッシング、第2ドライエッチングは、少なくとも一度は 繰り返すことを特徴とする請求項16に記載の液晶表示装置の製造方法。 【請求項18】 前記オーミックコンタクト部を形成する段階は、前記少なくとも二つの階段を形成した 後、前記ゲート電極をドーピングマスクとして使用して、 n ⁺ または p ⁺ に前記半導体層 を ド ー ピン グ す る 段 階 を 含 む こ と を 特 徴 と す る 請 求 項 1 7 に 記 載 の 液 晶 表 示 装 置 の 製 造 方 法。

【請求項19】

前記エッジ部の周辺の前記ゲート絶縁膜の段差部は、前記ゲート絶縁膜の他の部分と同 50

10

20

30

(4)

ーな厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、前記ゲート電極の 他の部分と実質的に同一な厚さであることを特徴とする請求項16に記載の液晶表示装置 の製造方法。

【請求項20】

前記半導体層を形成する段階は、前記チャンネル部と前記オーミックコンタクト部との間にLDD部を形成する段階をさらに含むことを特徴とする請求項16に記載の液晶表示 装置の製造方法。

【請求項21】

基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタクト部を有して、 エッジ部の側面は、外側の方向に厚さが減少する半導体層と、

半導体層を覆うゲート絶縁膜と、

ゲート絶縁膜上に位置して、前記チャンネル部に対応するゲート電極と、

前記半導体層と接触するソース電極及びドレイン電極と、

前記ドレイン電極と接触する画素電極とを含むことを特徴とする液晶表示装置。

【請求項22】

前記エッジ部は、少なくとも二つの階段形状を有し、側面がテーパー状であることを特徴とする請求項21に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、液晶表示装置に係り、特に、液晶表示装置及びその製造方法に関する。

【背景技術】

[0002]

最近、液晶表示装置は、消費電力が低く、携帯性が良好な技術集約的で付加価値の高い 次世代の先端ディスプレー装置として脚光を浴びている。

液晶表示装置は、薄膜トランジスタ(TFT)を含むアレイ基板とカラーフィルター基 板との間に液晶を注入して、液晶の異方性による光の屈折率の差を利用して映像効果を得 る非発光画像表示装置に当たる。

[0003]

現在は、薄膜トランジスタと画素電極が行列方式に配列された能動行列液晶表示装置A 30 M-LCDが解像度及び動画の具現能力が優れて最も注目を浴びている。薄膜トランジス タ素子としては、水素化された非晶質シリコンa-Si:Hが主に利用されるが、これは 、低温工程が可能で、低価の絶縁基板が使用できるからである。

[0004]

ところが、水素化された非晶質シリコン a - S i : H は、原子配列が無秩序であるため に、弱い結合 (weak Si-Si bond)及びダングリングボンド (dangling bond)が存在して、光 の照射や電場の印加時、準安定状態に変化され薄膜トランジスタ素子として安全性が問題 になって、電気的特性 (低い電界効果移動度: 0.1 ~ 1.0 cm² / V s)が悪くて駆動回路と して使用し難い。

【 0 0 0 5 】

従って、一般的には、別途に製作された駆動素子を液晶パネルに連結して使用している。代表的な例として、駆動素子をTCPで製作して液晶パネルに付着して使用する。この時、TCPは、PCBと液晶パネル間に付着して、PCT基板から入力される信号を受けて液晶パネルに伝達する。

[0006]

ところが、駆動ICの実装費用が液晶表示装置の原価の殆どであって、液晶パネルの解 像度が高くなって、アレイ基板のゲート配線及びデータ配線をTCPに連結する基板外部 のパッドピッチが小さくなり、TCPボンディング自体が難しくなっている。 【0007】

従って、最近は、非晶質シリコンを利用した薄膜トランジスタより電界効果移動度等の 50

20

10

優れた駆動素子として動作できるポリシリコンを半導体層とするポリシリコン薄膜トランジスタを備える液晶表示装置が提案されている。 【0008】

ポリシリコンは、非晶質シリコン a - S i に比べて電界効果移動度等の電気的特性が優れている。従って、ポリシリコンを利用してアレイ基板に直接駆動回路を形成することによって別途の駆動ICを付着しなくても良いために、費用が減少して実装も簡単になる。 【0009】

図 1 と図 2 は、各々従来のポリシリコンを使用した薄膜トランジスタを有する液晶表示 装置用アレイ基板をチャンネル部の長手方向と幅手方向に沿って切断した断面図である。 【 0 0 1 0 】

図1と図2に示したように、基板15上にバッファ層18が形成されており、その上に、ポリシリコンで形成された半導体層23がスイッチング領域TrAに形成される。この時、スイッチング領域TrAの半導体層23は、一定な厚さを有して、中央の純粋ポリシリコンで構成されるチャンネル部23aと、チャンネル部23aの両側に不純物がドーピングされたオーミックコンタクト部23bを含む。オーミックコンタクト部23bがn型の不純物でドーピングされたn型のオーミックコンタクト部23bである場合、チャンネル部23aとn型のオーミックコンタクト部23bとの間に、低濃度不純物がドーピングされたLDD(lightly dopped drain)部23cが形成される。

【0011】

半導体層23上にゲート絶縁膜28が全面に形成されており、ゲート絶縁膜28上に、20 半導体層23の中央のチャンネル部23aに対応するゲート電極35が形成される。 【0012】

ゲート電極35が形成されたゲート絶縁膜28上に、ゲート絶縁膜28より厚く形成されて、オーミックコンタクト部23bを各々露出させる半導体層コンタクトホール45a、45bを有する層間絶縁膜43が全面に形成される。層間絶縁膜43上に半導体層23、さらに正確には、半導体層23のうち、不純物がドーピングされ形成されたオーミックコンタクト部23bと各々接触して、相互に離隔するソース電極48及びドレイン電極53が形成される。

[0013]

ソース電極48及びドレイン電極53と露出された層間絶縁膜43上に、ドレイン電極 30 53を露出させるドレインコンタクトホール63を有する保護層60が全面に形成される 。保護層60上にドレインコンタクトホール63を通じてドレイン電極53と接触する画 素電極65が形成される。

[0014]

前述した従来のアレイ基板において、半導体層23及びその上部に形成されたゲート絶 縁膜28とゲート電極35の構造をより詳しく説明する。半導体層23は、純粋ポリシリ コンで構成されたチャンネル部23aと不純物がドーピングされ形成されたオーミックコ ンタクト部23b及びLDD部23cが同一な厚さで形成される。さらに、半導体層23 の端側、すなわち、エッジ部Aの側面がバッファ層18の表面に対して80°以上の高い テーパー角 1を有して、基板15に対して実質的に、垂直な状態で形成される。 【0015】

このような半導体層23の構造によって、その上部に比較的に薄い厚さのゲート絶縁膜28は、半導体層23のエッジ部Aの上部では、蒸着特性上、ステップカバレッジが悪い。従って、半導体層23のエッジ部Aに近接したゲート絶縁膜28は、半導体層23の段差を反映して、半導体層23の中央部Bに近接したゲート絶縁膜28の厚さt1より薄い厚さt2で形成される。

[0016]

このような構造に影響を受けて金属物質のスパッタリングによって形成されるゲート電極35また半導体層23のエッジ部Aに対応する部分での厚さt3が他の部分での厚さt4に比べて、薄く形成される。

10

【0017】

半導体層23のエッジ部Aで、その上部のゲート絶縁膜28とゲート電極35が他の部 分に比べて薄い厚さt2、t3で形成されるので、フリンジ効果によって半導体層23の エッジ部Aで電界が強く形成され、これにより、チャンネル部23aの幅手方向に沿って 強いサイド電流が流れる。従って、電界が歪曲される現象が発生する。 【0018】

(6)

これに関連して、ゲート電圧の変化によるドレイン電流の変化を示したトランスファー カーブ(LDD部の幅は、1µm、チャンネル比(W/L)、すなわち、チャンネル部の幅と 長さは、各々4µm、4µmで形成される)の特性を示した図3を参照する。ゲート電圧 が0Vから3Vになる区間、すなわち、線形領域では、ドレイン電流が線形的に増加しな ければならないが、前述したフリンジ効果によって半導体層のエッジ部に強い電界が形成 されサイド電流が流れる。サイド電流は、ドレイン電流の流れを邪魔するので、ドレイン 電流の変化量が急激に落ちて線形的に変化しない部分、すなわち、ハンプ(hump)が発生す る。

ハンプが発生すると、薄膜トランジスタのオン / オフ時間の遅延が長引いて、スイッチ ング素子としての特性低下が発生する。

【発明の開示】

【発明が解決しようとする課題】

【0019】

本発明は、前述したような問題を解決するために、薄膜トランジスタの特性を向上させ 20 る液晶表示装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

[0020]

本発明は、前述したような目的を達成するために、基板上に、チャンネル部と、チャン ネル部の両側のオーミックコンタクト部を有して、エッジ部の側面は、テーパー状である 半導体層と;半導体層を覆うゲート絶縁膜と;ゲート絶縁膜上に位置して、前記チャンネ ル部に対応するゲート電極と;前記半導体層と接触するソース電極及びドレイン電極と; 前記ドレイン電極と接触する画素電極とを含むことを特徴とする液晶表示装置を提供する

【0021】

ここで、前記エッジ部の側面は、前記基板面と30°ないし60°を成して、前記エッジ部の周辺の前記ゲート絶縁膜の段差部は、前記ゲート絶縁膜の他の部分と実質的に同一な厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、前記ゲート電極の他の部分と実質的に同一な厚さである。

前記半導体層は、ポリシリコンを含み、また、前記半導体層は、前記チャンネル部と前記オーミックコンタクト部間に位置するLDD部をさらに含む。 【0022】

また、本発明は、基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタクト部を有して、エッジ部の側面は、少なくとも二つの階段を有する半導体層と;半導体層を覆うゲート絶縁膜と;ゲート絶縁膜上に位置して、前記チャンネル部に対応するゲート電極と;前記半導体層と接触するソース電極及びドレイン電極と;前記ドレイン電極と接触する画素電極とを含むことを特徴とする液晶表示装置を提供する。 【0023】

ここで、前記エッジ部の周辺の前記ゲート絶縁膜の段差部は、前記ゲート絶縁膜の他の 部分と実質的に同一な厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、 前記ゲート電極の他の部分と実質的に同一な厚さである。

前記半導体層は、ポリシリコンを含み、また、前記半導体層は、前記チャンネル部と前 記オーミックコンタクト部間に位置するLDD部をさらに含む。 【0024】

一方、本発明は、基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタ 50

30

40

クト部を有して、エッジ部の側面は、テーパー状である半導体層を形成する段階と;半導体層を覆うゲート絶縁膜を形成する段階と;ゲート絶縁膜上に位置して、前記チャンネル 部に対応するゲート電極を形成する段階と;前記半導体層と接触するソース電極及びドレ イン電極を形成する段階と;前記ドレイン電極と接触する画素電極を形成する段階とを含 むことを特徴とする液晶表示装置の製造方法を提供する。

(7)

[0025]

ここで、前記エッジ部の側面は、前記基板面と30。ないし60。を成す。

前記テーパー状の側面部を形成する段階は、ポリシリコン層を形成する段階と;前記ポ リシリコン層上にフォトレジストパターンを形成する段階と;前記ポリシリコン層に対す るドライエッチングと前記フォトレジストパターンに対するアッシングを同時に行う段階 とを含む。

[0026]

前記オーミックコンタクト部を形成する段階は、前記テーパー状の側面部を形成した後、前記ゲート電極をドーピングマスクとして使用して、 n ⁺ または p ⁺ に前記半導体層を ドーピングする段階を含む。

【0027】

前記エッジ部の周辺の前記ゲート絶縁膜の段差部は、前記ゲート絶縁膜の他の部分と実質的に同一な厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、前記ゲート電極の他の部分と実質的に同一な厚さである。

[0028]

前記半導体層を形成する段階は、前記チャンネル部と前記オーミックコンタクト部間に LDD部を形成する段階をさらに含む。

[0029]

さらに、本発明は、基板上に、チャンネル部と、チャンネル部の両側のオーミックコン タクト部を有して、エッジ部の側面は、少なくとも二つの階段を有する半導体層を形成す る段階と;半導体層を覆うゲート絶縁膜を形成する段階と;ゲート絶縁膜上に位置して、 前記チャンネル部に対応するゲート電極を形成する段階と;前記半導体層と接触するソー ス電極及びドレイン電極を形成する段階と;前記ドレイン電極と接触する画素電極を形成 する段階とを含むことを特徴とする液晶表示装置の製造方法を提供する。

[0030]

ここで、前記少なくとも二つの階段を形成する段階は、ポリシリコン層を形成する段階 と;前記ポリシリコン層上にフォトレジストパターンを形成する段階と;前記フォトレジ ストパターンを使用して、前記ポリシリコン層に対して第1ドライエッチングを行う段階 と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォト レジストパターンを使用して、前記第1ドライエッチングされたポリシリコン層に対して 第2ドライエッチングを行う段階とを含み、前記第1ドライエッチング、アッシング、第 2ドライエッチングは、少なくとも一度繰り返す液晶表示装置の製造方法を提供する。 【0031】

ここで、前記オーミックコンタクト部を形成する段階は、前記少なくとも二つの階段を 形成した後、前記ゲート電極をドーピングマスクとして使用して、 n⁺ または p⁺ に前記 40 半導体層をドーピングする段階を含む。

【 0 0 3 2 】

前記エッジ部の周辺の前記ゲート絶縁膜の段差部は、前記ゲート絶縁膜の他の部分と同ーな厚さであって、前記エッジ部の周辺の前記ゲート電極の段差部は、前記ゲート電極の他の部分と実質的に同一な厚さである。

[0033]

前記半導体層を形成する段階は、前記チャンネル部と前記オーミックコンタクト部間に LDD部を形成する段階をさらに含む。

【0034】

10

また、本発明は、基板上に、チャンネル部と、チャンネル部の両側のオーミックコンタ 50

クト部を有して、エッジ部の側面は、外側の方向に厚さが減少する半導体層と;半導体層 を覆うゲート絶縁膜と;ゲート絶縁膜上に位置して、前記チャンネル部に対応するゲート 電極と;前記半導体層と接触するソース電極及びドレイン電極と;前記ドレイン電極と接 触する画素電極とを含むことを特徴とする液晶表示装置を提供する。

ここで、前記エッジ部は、少なくとも二つの階段を有したり、側面がテーパー状であったりする。

【 0 0 3 5 】

以下、添付された図を参照して、本発明の実施例を説明する。

【発明の効果】

【 0 0 3 6 】

10

本発明によるポリシリコンを利用した液晶表示装置は、ポリシリコンの半導体層を、そのエッジ部が基板面に対して緩やかなテーパー角になるように形成したり、または多段構造で形成したりして、半導体層のエッジ部でゲート絶縁膜の厚さの減少を防ぐ。これによって、フリンジ効果を減少させハンプの発生を抑制して、薄膜トランジスタの特性が向上する。

【実施例1】

[0037]

図4と図5は、各々本発明の実施例1によるポリシリコンを使用した薄膜トランジスタ を有する液晶表示装置用アレイ基板をチャンネル部の長手方向と幅手方向に沿って切断し た断面図である。ここで、チャンネル部の長手方向は、ソース電極とドレイン電極との間 の方向であって、チャンネル部の幅手方向は、長手方向に垂直な方向であって、ゲート電 極の延長方向に当たる。

[0038]

図4と図5に示したように、基板101上の全面にバッファ層105が形成されている。バッファ層105上に各画素領域P内のスイッチング領域TrAにおいて、その中央部 Bは、一定な厚さt5であって、エッジ部Aは、バッファ層105と成す角 2が従来の 80°よりは小さい値、例えば、30°以上60°以下の値であって、厚さは、外側の方 向に行くほど緩やかに減少するテーパー状で半導体層115が形成される。 【0039】

半導体層115は、高濃度の不純物がドーピングされたポリシリコンで構成されたオー 30 ミックコンタクト部115 bと純粋ポリシリコンで構成されたチャンネル部115 aを含 む。また、チャンネル部115 aとオーミックコンタクト部115 bとの間には、低濃度 の不純物がドーピングされたポリシリコンで構成されたLDD部115 c が形成される。 これは、 n 型の不純物をドーピングして n 型のオーミックコンタクト部を有する n 型の薄 膜トランジスタを形成したものである。

[0040]

p型の不純物をドーピングして p型のオーミックコンタクト部を形成する場合、LDD 部を形成しなくても良い。このような形態の半導体層115を形成する方法は、以下に示 す製造方法を説明する時、具体的にする。

[0041]

前述したように、エッジ部Aで所定の角 2 に緩やかに厚さが減少するテーパー状の半 導体層115上にゲート絶縁膜120が形成される。ゲート絶縁膜120上にチャンネル 部115aに対応してゲート電極135が形成される。ゲート電極135は、幅手方向に 沿ってチャンネル部115aを完全に覆う。但し、ゲート絶縁膜120は、ゲート電極1 35の下部のみ形成される。

【0042】

ゲート絶縁膜120は、半導体層115のエッジ部Aが、最外角から緩やかに中央部B に向って徐々に厚くなる形態であって、急激な段差が生成されないことによって半導体層 115が形成された部分と、半導体層115の外部に露出されたバッファ層105に対し て同一な厚さt6をで形成される。 20

20

30

50

[0043]

ゲート絶縁膜120の上部に形成されたゲート電極135も、ゲート絶縁膜120が半 導体層115に対して緩やかな段差を有して形成されるために、これを反映して比較的均 ーな厚さt7で形成される。ゲート電極135は、幅手方向に沿ってチャンネル部115 aを完全に覆う。尚、実施例1でのゲート絶縁膜120は、半導体層115全面に形成さ れて、オーミックコンタクト部115bの一部を露出させる半導体層コンタクトホール1 45a、145bを有して形成されているが、ゲート電極135が形成された部分のみに 形成される場合もある。

 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$

ゲート電極135及び外部に露出されたゲート絶縁膜120上に、半導体層115のう 10 ち、チャンネル部115aの両側に各々位置したオーミックコンタクト部115bの一部 を各々露出させる半導体層コンタクトホール145a、145bを有する層間絶縁膜14 0が形成される。ゲート絶縁膜120は、層間絶縁膜140と半導体層コンタクトホール 145a、145bを共通に有する。

【0045】

層間絶縁膜140上に、半導体層コンタクトホール145a、145bを通じて露出されたオーミックコンタクト部115bと各々接触して、相互に離隔するソース電極150 及びドレイン電極153が形成される。下部のポリシリコンの半導体層115からソース 電極150及びドレイン電極153まで形成されることによって、この間に形成されたゲ ート絶縁膜120とゲート電極135と、さらにスイッチング素子である薄膜トランジス タを構成する。

[0046]

相互に離隔したソース電極150及びドレイン電極153上に、全面にドレイン電極1 53の一部を露出させるドレインコンタクトホール163を有する保護層160が形成される。保護層160上に、ドレインコンタクトホール163を通じてドレイン電極153 と接触する画素電極170が画素領域Pに形成される。

【0047】

前述した断面構造においては、ゲート配線とデータ配線は、図面には示してないが、ゲート配線は、ゲート電極135と同一層に同一物質で形成され、データ配線は、ゲート配線と交差して画素領域Pを定義し、ソース電極150及びドレイン電極153と同一層に同一物質で形成されて、ソース電極150に連結される。

[0048]

実施例1によるポリシリコン半導体層115を有する薄膜トランジスタを備える液晶表示装置用アレイ基板は、半導体層115において、角 2 が充分に小さいエッジ部Aを構成する。これによって、その上部に形成されるゲート絶縁膜120とゲート電極135が 半導体層115の中央部Bとエッジ部Aで各々一定な厚さt6、t7になる。すなわち、 ゲート絶縁膜120とゲート電極135の段差部の厚さは各々、他の部分の厚さと実質的 に同一になる。

[0049]

このように、半導体層115のエッジ部Aでのゲート絶縁膜120の厚さの減少によっ 40 てフリンジ効果に基づいた電界の集中を防いで、チャンネル部の幅手方向に沿うサイド電 流が減少する。さらに、半導体層115のエッジ部Aが中央部Bに比べて薄く形成される ことによって半導体層115の内部で移動する正孔または電子等のキャリア数が減少して 、サイド電流が減少する。従って、ドレイン電流は正常に流れて、ハンプの発生が抑制さ れる。結局、薄膜トランジスタの信頼性が向上する。

【実施例2】

[0050]

図6と図7は、各々本発明の実施例2によるポリシリコンを使用した薄膜トランジスタ を有する液晶表示装置用アレイ基板をチャンネル部の長手方向と幅手方向に沿って切断し た断面図である。 (10)

この時、半導体層、ゲート絶縁膜とゲート電極を除いた他の構成要素は、実施例1と類 似であるので、半導体層、ゲート絶縁膜とゲート電極の構成要素の構造を主に説明する。 【0051】

図6と図7に示したように、基板201上にバッファ層205が形成されている。バッファ層205上に、各画素領域P内のスイッチング領域TrAには、エッジ部Aを除いた部分の厚さt11が実質的に同一なポリシリコンの半導体層215が形成される。半導体層215のエッジ部Aは、多段構造であって、外側の方向に厚さが減少する。例えば、エッジ部Aは、少なくとも二つの階段を有している。このうち、下部の階段の厚さt12は、中央部Bの厚さt11の1/2に当たり、上部の階段の厚さは、中央部Bの厚さt11001/2に当たる。尚、下部の階段の厚さt12は、上部の階段の厚さと異なる場合がある。

[0052]

このような構成の半導体層215上にゲート絶縁膜220を形成する時、半導体層21 5のエッジ部Aでバッファ層205との段差が減少されることによって実質的にゲート絶 縁膜220のステップカバレッジが向上する。すなわち、半導体層215のエッジ部Aに 対応する領域を含み、基板の全領域において、比較的同一な厚さt13をでゲート絶縁膜 220を構成することができる。

【0053】

このように、半導体層215のエッジ部Aでのゲート絶縁膜220の厚さの減少によっ てフリンジ効果に基づいた電界の集中を防いで、チャンネル部の幅手方向に沿うサイド電 流が減少する。さらに、半導体層215のエッジ部Aが中央部Bに比べて薄く形成される ことによって半導体層215の内部で移動する正孔または電子等のキャリア数が減少して 、サイド電流が減少する。従って、ドレイン電流は、正常に流れて、ハンプの発生が抑制 される。結局、薄膜トランジスタの信頼性が向上する。

【 0 0 5 4 】

図8は、本発明の実施例2による構造の半導体層を基板上に形成した後、拡大して撮ったSEM (scanning electron microscope)写真であって、図9は、本発明の実施例2による液晶表示装置用アレイ基板において、ゲート電圧の変化によるドレイン電流の変化を示したトランスファーカーブ(LDD部の幅は、1µm、チャンネル比(W/L)、すなわち、チャンネルの幅と長さは、各々4µm、4µmで形成される)の特性を示したグラフである。

【0055】

図8と図9に示したように、中央部Bに比べてエッジ部Aが薄い厚さで基板上に半導体 層を形成して薄膜トランジスタを完成した場合、ゲート電圧が0Vから2Vの区間、すな わち、線形領域でドレイン電流は線形的に増加して、ハンプは発生しない。 【0056】

さらに、従来のように同一な厚さまたはエッジ部の角が80。以上のポリシリコンの半 導体層を形成したアレイ基板のトランスファーカーブ特性のグラフにおいては、ハンプの 発生領域を含む線形領域は、ゲート電圧が0Vから3Vの間の領域(Vds=9Vの場合) になる(図3参照)。

【0057】

ところが、エッジ部Aと中央部Bの厚さを異なるようにした半導体層を有する本発明に よるアレイ基板のトランスファーカープ特性のグラフ(図 8 参照)では、線形領域は、ゲー ト電圧が0 V から1.5 V の間の領域(V d s = 9 V の場合)になる。すなわち、線形領域 のゲート電圧の変化の幅がさらに減少することによってスイッチング素子としての特性が さらに向上する。

【0058】

スイッチング素子としての動作は、薄膜トランジスタのオン/オフ動作をさらに速く行うので、線形領域で傾きが急激になるほど有利であって、このような速いスイッチングは、ゲート配線の信号の遅延を防ぐ効果がさらにあるために、液晶表示装置用アレイ基板の

10

30

40

50

特性を向上させる。

【 実 施 例 3 】

[0059]

図10は、実施例2に提示した半導体層の変形例であって、本発明の実施例3によるポリシリコンを使用した薄膜トランジスタを有する液晶表示装置用アレイ基板をチャンネル 部の長手方向に沿って切断した断面図である。

【 0 0 6 0 】

図10に示したように、半導体層315のエッジ部Aを3段以上の多段構造で形成する こともできる。この場合、半導体層315のエッジ部Aは、実施例2(図6参照)に提示し た半導体層よりさらに多い多段形態の段差で構成される。例えば、半導体層315のエッ ジ部Aで三つの階段が形成された場合、各階段の厚さt14、t16、t17は、中央部 Bの厚さt15の1/3になる。尚、各階段の厚さt14、t16、t17は、相互に異 なってもよい。このように、階段の数が増加することによって、各階段の厚さは、ゲート 絶縁膜320の厚さt13に比べてさらに水準が薄くなるので、ゲート絶縁膜320は、 エッジ部Aでさらに均一な厚さで形成される。

[0061]

以後、本発明の実施例1ないし3によるポリシリコンの半導体層を有する液晶表示装置 用アレイ基板の製造方法を説明する。

実施例1ないし3の場合、半導体層の形成方法だけに一部の差があって、それ以外の構成要素に対する製造方法は、類似に行われるため、実施例2を基準にその製造方法を説明 2 する。また、実施例1及び実施例3については、構造が異なる半導体層の形成段階において、差異のある部分を主に説明する。

[0062]

図 1 1 A ないし図 1 1 L は、本発明の実施例 2 によるポリシリコンの半導体層を有する 液晶表示装置用アレイ基板を製造する方法を示した断面図である。 【 0 0 6 3 】

図11Aに示したように、透明な絶縁基板201上に無機絶縁物質である窒化シリコン SiN_xまたは酸化シリコンSiO₂を蒸着してバッファ層205を形成する。非晶質シ リコンa-Siをポリシリコンに結晶化する場合、レーザーの照射または熱処理時に発生 する熱によって基板201の内部に存在するアルカリイオン、例えば、カリウムイオンK ^{*}、ナトリウムイオンNa^{*}等が発生する。バッファ層205は、このようなアルカリイ オンによってポリシリコンで構成された半導体層の膜の特性の低下を防ぐためのものであ る。尚、バッファ層205が省略される構造とする場合もある。

[0064]

バッファ層205上に非晶質シリコンa-Siを蒸着して非晶質シリコン層を全面に形成して、エキシマーレーザーを利用したELA(Excimer Laser Annealing)法またはSL S(Sequential lateral Solidification)結晶化法または熱処理法またはMILC(metal induced lateral crystallization)法等の結晶化工程を行って非晶質シリコン層をポリ シリコン層212に結晶化する。

[0065]

次いで、ポリシリコン層212上にフォトレジストを全面に塗布してフォトレジスト層 を形成する。フォトレジスト層(図示せず)にマスクを利用して露光を実施した後、露光さ れたフォトレジスト層(図示せず)を現像することによって各画素領域Pのスイッチング領 域TrAに対応して第3厚さt21及び第1幅w21を有する第1フォトレジストパター ン281を形成する。

[0066]

図11Bに示したように、第3厚さt21及び第1幅w21を有する第1フォトレジス トパターン281をエッチングマスクとして利用して、第1ドライエッチングを実施する 。これによって、第1フォトレジストパターン281の外部に露出されたポリシリコン層 (図11Aの212)を除去して、第1フォトレジストパターン281と同一な第1幅w2 10

20

40

1 を有するポリシリコンの半導体層215を形成する。この時、半導体層215は、全体的に同一な第1厚さt11を有して形成される。 【0067】

ポリシリコン層のドライエッチングは、HBr、Cl₂、SF₆、Br₂ガスまたはこれらガスが2種またはそれ以上を混合した混合ガスで満たされた真空のチェンバー内でプ ラズマ処理することによって行われる。この場合、ポリシリコン層と反応するガスは、第 1フォトレジストパターン281とは反応しないので、第1ドライエッチングの前後にお いてその形態にほとんど変化がない。第1ドライエッチングは、異方性を有する。 【0068】

図11Cに示したように、前述したガス及びプラズマ処理による第1ドライエッチング 10 を実施した基板201を、同一なチェンバー内でガスをO2に変えた後、プラズマ処理し てアッシングする。これによって、第3厚さt21及び第1幅w21を有する第1フォト レジストパターン281で、その厚さ及び幅が減少した第4厚さt22及び第2幅w22 を有する第2フォトレジストパターン282を形成する。

【0069】

この時、アッシングは、等方性を有して行われることによって第3厚さt21及び第1 幅w21を有する第1フォトレジストパターン281の上部及び側面を同時に除去する。 02ガスの濃度を一定にした状態でアッシングの時間を調節することによって、その除去 される量(幅の大きさ)を決める。

[0070]

また、アッシングによって第1フォトレジストパターン281の幅と厚さが減少した第 4厚さt22及び第2幅w22を有する第2フォトレジストパターン282が形成される ために、第1フォトレジストパターン281が覆っていた半導体層215のエッジ部Aが 第2フォトレジストパターン282の外部に露出される。 【0071】

図11Dに示したように、第4厚さt22及び第2幅w22を有する第2フォトレジス トパターン282の外部に露出された半導体層215のエッジ部Aをチェンバー内のガス をO2から、HBr、Cl₂、SF₆、Br₂ガスまたはこれらガスの混合ガスにまた変 えて、所定時間、例えば、第1ドライエッチングの進行時間よりは短い時間の間、第2ド ライエッチングを実施する。これによって、露出された半導体層215のエッジ部Aを部 分的に除去して、第1厚さt11より薄い第2厚さt12になる。この時、第2ドライエ ッチングの時間を適切に調節することによって、例えば、第2厚さt12を第1厚さt1 1の1/2程度にすることができる。

【0072】

この時、半導体層215のエッジ部Aの厚さを減少させるために行う第2ドライエッチングは、異方性特性を有するドライエッチングである。 【0073】

図11Eに示したように、半導体層215上に残っている第2フォトレジストパターン (図11Dの282)をアッシングまたはストリップを行って除去する。これによって、本 発明の実施例2によるエッジ部Aに二つの階段を有する半導体層215が形成される。 【0074】

この場合、第2フォトレジストパターンを除去する前に、アッシングとドライエッチン グをもう一度行うと、実施例3のように、エッジ部Aに三つの階段を有する半導体層を形 成することができる。これと類似な方法として、アッシングとドライエッチングをさらに 行うと、エッジ部Aにさらに多い数の多段構造を有する半導体層を形成することができる

[0075]

実施例1で提示した、エッジ部の側面がテーパー状である半導体層の形成方法を図12 Aないし図12Cを参照して説明する。

図 1 2 A に示したように、ポリシリコン層 1 1 2 上に第 5 厚さt31及び第3幅w31 50

20

を有するフォトレジストパターン181を形成する。

図12Bと図12Cに示したように、フォトレジストパターン181及びその外部に露 出されたポリシリコン層112が形成された基板101を真空のチェンバーに移動させた 後、チェンバー内にポリシリコンと反応するガス、すなわち、HBr、Cl₂、SF₆、 Br₂ガスまたはこれらガスの2種以上を混合した混合ガスとフォトレジストパターン1 81と反応するO₂を少量注入した後、プラズマ処理を行ってドライエッチングを実施す る。

(13)

[0076]

この時、チェンバーの内部は、ポリシリコン層112と反応するガスと、フォトレジス トパターン181と反応する酸素O2が少量混合された雰囲気で形成することによって、 実際には、ドライエッチングだけが行われるのではなく、アッシングまで行われる。従っ て、フォトレジストパターン181の外部に露出されたポリシリコン層112が除去され ると同時に、フォトレジストパターン181の厚さと幅が、所定程度に除去される。(t 31 t32 t33とw31 w32 w33) 【0077】

フォトレジストパターン181がアッシングによって徐々に除去されると同時に、半導体層は、アッシングされているフォトレジストパターン181をエッチングマスクとして利用してドライエッチングが徐々に行われる。従って、最初のフォトレジストパターン(図12Aの181)の外郭線の下部からアッシングが完了されたフォトレジストパターン(図12Cの181)の外郭線の下部までの半導体層112のエッチングの時間とエッチングの程度は、連続的に減少する。エッチングが完了する時点は、最初のフォトレジストパターンの外郭線の下部の半導体層112が完全に除去される時点である。このように、半導体層115のエッジ部Aがドライエッチングの時間の差があることによって最外角部から中央部Bに行くほど徐々に厚い厚さの形態で、すなわち、バッファ層105の表面に対して所定の角 2 を有して形成される。

[0078]

例えば、半導体層115のエッジ部Aがバッファ層105の表面と成す角 2 は、30 °以上60°以下になる。半導体層115のエッジ部Aの所定の角 2 の大きさは、ポリ シリコン層112と反応するガスと混合される酸素O2の量によって調節される。 【0079】

次いで、図11Fないし図11Lをさらに参照して、半導体層及びそれ以外の構成要素の形成方法を説明する。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

前述した方法のように、エッジ部Aが多段構造の半導体層(図11Eの215)または緩やかな角(図12Cの2)を有するエッジ部Aを含む半導体層(図12Cの115)を形成した後、図11Fに示したように、半導体層215上に、全面に無機絶縁物質、例えば、酸化シリコンSiO2または窒化シリコンSiNxを蒸着することによってゲート絶縁膜220を形成する。

[0081]

ゲート絶縁膜220は、蒸着の特性上、従来においては、バッファ層と半導体層が比較 40 的に大きい段差を有することによって、段差を有する半導体層のエッジ部Aの上部では他 の領域に比べてその厚さが薄くなっていた。

[0082]

ところが、本発明の実施例のように、多段構造(またはテーパー状)によって半導体層2 15のエッジ部Aの厚さが外側の方向に減少されゲート絶縁膜220は、実質的に同一な 厚さt13を有する。

【0083】

尚、ゲート絶縁膜220を構成する物質、すなわち、酸化シリコンSiO2または窒化シリコンSiNxのステップカバレッジ特性が充分にカバーできる程度になって、ゲート 絶縁膜の厚さは、わずかな誤差範囲、例えば、ゲート絶縁膜の厚さの10-15%以内で

20

10

形成される。

【0084】

半導体層215との段差を克服して全体的に、適正誤差範囲内の一定な厚さt13のゲート絶縁膜220上に、金属物質を蒸着して金属層(図示せず)を形成する。この時、金属層(図示せず)は、ゲート絶縁膜220の上部で比較的に一定な厚さで形成される。これは、ゲート絶縁膜220がその下部の半導体層215から影響を受けて、それ自体がエッジ部Aで緩やかな角を有して形成されることによって、その上部に形成される金属層もゲート絶縁膜220に形成された緩やかな段差を克服して、比較的に同一な厚さで形成される

(14)

[0085]

10

さらに、金属物質の場合、無機絶縁物質より段差に対するステップカバレッジが優れていて、より段差部での厚さの減少なしに均一な厚さで形成される。

【0086】

図11Gに示したように、全体的に、比較的均一な厚さで形成された金属層(図示せず) に対してマスク工程によってパターニングし、ゲート絶縁膜220上に一方向に延長する ゲート配線(図示せず)を形成すると同時に、スイッチング領域TrAにゲート配線(図示 せず)から分岐したゲート電極235を形成する。

【0087】

この時、図11Gでは、ゲート電極235が半導体層215のエッジ部Aに形成されな いように示しているが、図7では、半導体層215のエッジ部Aに対応してゲート絶縁膜 20 220の上部に形成されるゲート電極235を示している。

[0088]

この場合、ゲート絶縁膜220が半導体層215のエッジ部Aと中央部Bで実質的に同 ーな厚さで形成されたように、ゲート電極235も実質的に同一な厚さで形成される。 【0089】

図11Hに示したように、ゲート電極235をドーピングマスクとして利用して、半導体層215に高ドーズ量を有するイオン注入によってn^{*}型またはp^{*}型へのドーピングをしてオーミックコンタクト部215bを形成する。この時、ゲート電極235によってドーピングされてない半導体層領域には、チャンネル部215aが形成される。 【0090】

ここで、 n⁺ 型ヘドーピングすることによって n 型のオーミックコンタクト部 2 1 5 b を形成した場合、ゲート電極 2 3 5 の下部のチャンネル部 2 1 5 a とオーミックコンタク ト部 2 1 5 b との間に、低ドーズ量でドーピングされた L D D 部 2 1 5 c をさらに形成す ることができる。

【0091】

このようなLDD部215cの形成は、ゲート電極235を形成する際に、ゲート電極 235よりさらに幅の広いゲートパターンを形成した後、ゲートパターンの上部にフォト レジストパターンが残っている状態で、ゲートパターン及びその上部のフォトレジストパ ターンをドーピングマスクとして利用して、高濃度でn⁺型へのドーピングを実施して n 型のオーミックコンタクト部215bを形成する。次いで、等方性のアッシングを行って フォトレジストパターンの側面を所定幅除去してゲートパターンの両端の一部を露出させ て、アッシングされたフォトレジストパターンの外部に露出されたゲートパターンをエッ チングしてゲート電極235を形成する。この状態で、低濃度でn-型へのドーピングを 実施することによってチャンネル部215aとオーミックコンタクト部215bとの間に 、LDD部215cを形成することができる。

【0092】

また、図面には示してないが、多数の画素領域 P で構成され画像を表示する表示領域以 外の非表示装置に構成される駆動回路部において、 C M O S タイプのインバーターを構成 する場合、 n⁺ 及び p⁺ ドーピングを両方実施する。この時、 n⁺ ドーピングを実施する 場合、 p⁺ ドーピングされた p 型のオーミックコンタクト部を有する p 型の薄膜トランジ 30

50

スタが形成される部分には、フォトレジスト等でドーピングマスクを形成した後、 n⁺ ドーピングを実施する。逆に、 p⁺ ドーピングを実施する場合、 n型の薄膜トランジスタが 形成される部分には、フォトレジスト等でドーピングマスクを形成した後、 p⁺ ドーピン グを実施することによって n型及び p型のオーミックコンタクト部を形成する。 【0093】

図11Iに示したように、ゲート電極235とゲート配線(図示せず)上に、全面に無機 絶縁物質である酸化シリコンSiO₂または窒化シリコンSiN_×を蒸着したり、または 有機絶縁物質であるベンゾシクロブテンBCBまたはアクリル系樹脂を塗布したりして層 間絶縁膜240を形成する。また、層間絶縁膜240をパターニングすることによって両 側のオーミックコンタクト部215bを各々露出させる半導体層コンタクトホール245 a、245bを形成する。この時、層間絶縁膜240のエッチング時、その下部のゲート 絶縁膜220まで同時にエッチングすることによって半導体層コンタクトホール245a 、245bは、オーミックコンタクト部215bを露出させる。 【0094】

図11Jに示したように、半導体層コンタクトホール245a、245bを備えた層間 絶縁膜240上に、全面に金属物質を蒸着して、マスク工程によってパターニングして、 層間絶縁膜240上に下部のゲート配線(図示せず)と交差して画素領域Pを定義するデー タ配線(図示せず)を形成すると同時に、スイッチング領域TrAには、データ配線(図示 せず)から分岐して半導体層コンタクトホール245aを通じてオーミックコンタクト部 215bと接触するソース電極250と、ソース電極250と離隔して他の半導体層コン タクトホール245bを通じてオーミックコンタクト部215bと接触するドレイン電極 253を形成する。

[0095]

図11Kに示したように、データ配線 (図示せず)とソース電極250及びドレイン電極 253上に、全面に無機絶縁物質である窒化シリコンSiN_×または酸化シリコンSiO 2を蒸着したり、または有機絶縁物質であるベンゾシクロプテンBCBまたはアクリル系 樹脂を塗布したりして保護層260を形成する。保護層260をマスク工程によってパタ ーニングして、スイッチング領域TrAにドレイン電極253を露出させるドレインコン タクトホール263を形成する。

【0096】

図11Lに示したように、ドレインコンタクトホール263が形成された保護層260 上に、透明導電性物質であるインジウムースズーオキサイドITOまたはインジウムージ ンクーオキサイドIZOを全面に蒸着する。透明導電性物質をマスク工程によってパター ニングして、ドレインコンタクトホール263を通じてドレイン電極253と接触する画 素電極270を形成する。

前述したような工程を行って、本発明の実施例による液晶表示装置用アレイ基板を完成 する。

【図面の簡単な説明】

【0097】

【図1】従来のポリシリコンを使用した薄膜トランジスタを有する液晶表示装置用アレイ 40 基板をチャンネル部の長手方向に沿って切断した断面図である。

【 図 2 】従来のポリシリコンを使用した薄膜トランジスタを有する液晶表示装置用アレイ 基板をチャンネル部の幅手方向に沿って切断した断面図である。

【図3】従来のポリシリコン薄膜トランジスタのゲート電圧の変化によるドレイン電流の 変化を説明するためのグラフである。

【図 4 】本発明の実施例 1 によるポリシリコンを使用した薄膜トランジスタを有する液晶 表示装置用アレイ基板をチャンネル部の長手方向に沿って切断した断面図である。

【 図 5 】本発明の実施例 1 によるポリシリコンを使用した薄膜トランジスタを有する液晶 表示装置用アレイ基板をチャンネル部の幅手方向に沿って切断した断面図である。

【図6】本発明の実施例2によるポリシリコンを使用した薄膜トランジスタを有する液晶 50

10

20

30

(15)

表示装置用アレイ基板をチャンネル部の長手方向に沿って切断した断面図である。 【図7】本発明の実施例2によるポリシリコンを使用した薄膜トランジスタを有する液晶 表示装置用アレイ基板をチャンネル部の幅手方向に沿って切断した断面図である。 【図8】本発明の実施例2による構造の半導体層を基板上に形成した後、拡大して撮った S E M 写真である。 【図9】本発明の実施例2による液晶表示装置用アレイ基板において、ゲート電圧の変化 によるドレイン電流の変化を説明するためのグラフである。 【図10】本発明の実施例3によるポリシリコンを使用した薄膜トランジスタを有する液 晶表示装置用アレイ基板をチャンネル部の長手方向に沿って切断した断面図である。 【図11A】本発明の実施例2によるポリシリコンの半導体層を有する液晶表示装置用ア 10 レイ基板を製造する方法を説明するための断面図である。 【図11B】図11Aに続く製造工程を示す断面図である。 【図11C】図11日に続く製造工程を示す断面図である。 【図11D】図11Cに続く製造工程を示す断面図である。 【図11E】図11Dに続く製造工程を示す断面図である。 【図11F】図11Eに続く製造工程を示す断面図である。 【図11G】図11Fに続く製造工程を示す断面図である。 【図11日】図11Gに続く製造工程を示す断面図である。 【図11I】図11日に続く製造工程を示す断面図である。 【図11J】図11Iに続く製造工程を示す断面図である。 20 【図11K】図11」に続く製造工程を示す断面図である。 【図11L】図11Kに続く製造工程を示す断面図である。 【図12A】本発明の実施例1によるテーパー状の半導体層を形成する方法を説明するた めの断面図である。 【図12B】図12Aに続く製造工程を示す断面図である。 【図12C】図12日に続く製造工程を示す断面図である。 【符号の説明】 [0098]201:基板 205:バッファ層 30 2 1 5 : 半導体層 215a:チャンネル部 2 1 5 b : オーミックコンタクト部 215 c: L D D 部 2 2 0 : ゲート絶縁膜 235:ゲート電極 2 4 0 : 層間絶縁膜 245a、245b:半導体層コンタクトホール 40 250:ソース電極 253:ドレイン電極 2 6 0 : 保護層 263:ドレインコンタクトホール

270: 画素電極



【図2】



-0.1





【図5】









【図9】









【図11B】



【図11C】



【図11D】













.



【図11I】





【図11K】





【図12A】





【図12C】







フロントページの続き (74)代理人 100104352 弁理士 朝日 伸光 (74)代理人 100128657 弁理士 三山 勝巳 (72)発明者 ヤン ジュンヨン 大韓民国 420-031 キョンギ ブチョンシ ウォンミグ サン1ドン ヘンボクハンメウ ル ソヘ アパート 2407/1304 (72)発明者 オウ ジェヨン 大韓民国 437-081 キョンギ ウィワンシ ネソン1ドン ポイル アパート 101/ 210 (72)発明者 キム スプル 大韓民国 463-827 キョンギ ソンナムシ ブンダング ヤタッドン ヒョンデ 1パー ク 105/801 Fターム(参考) 2H092 GA59 JA25 JA28 JA36 JA44 JA46 KA04 KA10 KA18 MA15 MA18 MA27 MA41 NA21 5C094 AA53 BA03 BA43 DB01 FA03 FB14 GB10 5F110 AA06 AA30 BB01 BB04 CC02 DD13 DD14 FF02 FF03 FF27 GG02 GG13 GG22 GG28 GG29 GG42 HJ13 HM15 NN23 NN24 NN27 NN33 NN36 NN72 PP01 PP03 QQ01 QQ04