

## (12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织  
国 际 局(43) 国际公布日  
2019 年 10 月 31 日 (31.10.2019)

WIPO | PCT

(10) 国际公布号

WO 2019/205905 A1

(51) 国际专利分类号:  
**G09G 3/3208** (2016.01)**CO., LTD.)** [CN/CN]; 中国安徽省合肥市铜陵北路2177号, Anhui 230012 (CN)。

(21) 国际申请号: PCT/CN2019/081052

(72) 发明人: 化磊(**HUA, Lei**); 中国北京市北京经济技术开发区地泽路9号, Beijing 100176 (CN)。

(22) 国际申请日: 2019 年 4 月 2 日 (02.04.2019)

凌杰(**LING, Jie**); 中国北京市北京经济技术开发区地泽路9号, Beijing 100176 (CN)。江然

(25) 申请语言: 中文

(**JIANG, Ran**); 中国北京市北京经济技术开发区地泽路9号, Beijing 100176 (CN)。林晓华

(26) 公布语言: 中文

(**LIN, Xiaohua**); 中国北京市北京经济技术开发区地泽路9号, Beijing 100176 (CN)。秦磊

(30) 优先权:

(**QIN, Lei**); 中国北京市北京经济技术开发区地泽路9号, Beijing 100176 (CN)。

201820593626.1 2018年4月24日 (24.04.2018) CN

(71) 申请人: 京 东 方 科 技 集 团 股 份 有 限 公 司

(74) 代理人: 北京市柳沈律师事务所(**LIU, SHEN & ASSOCIATES**); 中国北京市海淀区彩和坊路10号1号楼10层, Beijing 100080 (CN)。(**BOE TECHNOLOGY GROUP CO., LTD.**) [CN/CN];


中国北京市朝阳区酒仙桥路10号, Beijing

100015 (CN)。 合肥京东方光电科技有限公司

(**HEFEI BOE OPTOELECTRONICS TECHNOLOGY**

(54) Title: PIXEL DRIVING CIRCUIT AND DRIVING METHOD THEREFOR, AND DISPLAY DEVICE

(54) 发明名称: 像素驱动电路及其驱动方法、及显示装置



(57) Abstract: Provided are a pixel driving circuit and a driving method therefor, and a display device. The pixel driving circuit (100) comprises: a write sub-circuit (10) for transmitting a data voltage provided by a signal input end (VD) to an amplification sub-circuit under the control of a scanning signal end (SC); the amplification sub-circuit (20) for generating an amplified electrical signal (Io) according to the data voltage (Vi) and outputting the amplified electrical signal (Io) to a driving sub-circuit (30); the driving sub-circuit (30) for obtaining the data voltage (Vi) based on the amplified electrical signal (Io) output by the amplification sub-circuit (20) and



(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第21条(3))。

---

providing a light-emitting device (40) with a driving current under the control of the data voltage ( $V_i$ ); and the light-emitting device (40) for emitting light according to the driving current output by the driving sub-circuit (30).

(57) 摘要: 一种像素驱动电路及其驱动方法、显示装置。该像素驱动电路(100)包括写入子电路(10), 用于在扫描信号端(SC)的控制下, 将信号输入端(VD)提供的数据电压传输至放大子电路; 放大子电路(20), 用于根据数据电压( $V_i$ )生成放大电信号( $I_o$ ), 并输出放大电信号( $I_o$ )至驱动子电路(30); 驱动子电路(30), 用于基于放大子电路(20)输出的放大电信号( $I_o$ )得到数据电压( $V_i$ ), 并在数据电压( $V_i$ )的控制下, 向发光器件(40)提供驱动电流; 发光器件(40), 用于根据驱动子电路(30)输出的驱动电流进行发光。

## 像素驱动电路及其驱动方法、及显示装置

本申请要求于 2018 年 04 月 24 日递交的中国专利申请第 201820593626.1 号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。

### 技术领域

本公开的实施例涉及一种像素驱动电路及其驱动方法、显示装置。

### 10 背景技术

有机发光二极管（Organic Light Emitting Diode，OLED）显示装置是目前研究领域的热点之一，与液晶显示装置（Liquid Crystal Display，LCD）相比，OLED 显示装置具有低能耗、生产成本低、自发光、宽视角、高亮度、高对比度及响应速度快等优点。

15 OLED 显示装置的驱动电路的驱动方式与 LCD 的驱动电路的驱动方式不同，OLED 显示装置的驱动电路采用电流驱动的方式，LCD 的驱动电路则采用电压驱动的方式。相比于电压驱动，电流驱动更容易受晶体管开启电压、载流子迁移率及电路压降影响。

### 20 发明内容

本公开的实施例提供一种像素驱动电路及其驱动方法、显示装置，用于解决数据电压较小时，存储电容的充电时间较长的问题。

本公开至少一些实施例提供一种像素驱动电路，包括写入子电路、放大子电路和驱动子电路；所述写入子电路连接扫描信号端、信号输入端以及所述放大子电路；所述写入子电路用于在所述扫描信号端的控制下，将所述信号输入端提供的数据电压传输至所述放大子电路；所述放大子电路还连接所述驱动子电路；所述放大子电路用于根据所述数据电压生成放大电信号，并输出所述放大电信号至所述驱动子电路；所述驱动子电路还连接发光器件，所述驱动子电路用于基于所述放大子电路输出的所述放大电信号得到所述数据电压，并在所述数据电压的控制下，向所述发光器件提供驱动电流；所述发光器件用于根据所述驱动电流进行发光。

例如，在本公开至少一些实施例提供的像素驱动电路中，所述放大子电路包括第一晶体管和第二晶体管；所述第一晶体管的栅极连接所述写入子电路，所述第一晶体管的第一极连接第一电压端，所述第一晶体管的第二极与所述第二晶体管的第一极和所述驱动子电路连接；所述第二晶体管的栅极连接所述写入子电路，所述第二晶体管的第二极与第二电压端连接，所述第二晶体管的第一极与所述驱动子电路连接。  
5

例如，在本公开至少一些实施例提供的像素驱动电路中，所述第一电压端输出的第一电压大于所述第二电压端输出的第二电压，所述第一晶体管为N型晶体管，第二晶体管为P型晶体管；或者，所述第一电压端输出的第一电压小于所述第二电压端输出的第二电压，所述第一晶体管为P型晶体管，所述第二晶体管为N型晶体管。  
10

例如，在本公开至少一些实施例提供的像素驱动电路中，所述第一电压的绝对值和所述第二电压的绝对值相同。

例如，在本公开至少一些实施例提供的像素驱动电路中，所述第一晶体管的阈值电压的绝对值与所述第二晶体管的阈值电压的绝对值相同。  
15

例如，在本公开至少一些实施例提供的像素驱动电路中，所述放大子电路还包括第一二极管和第二二极管；所述第一二极管的第一极连接所述第一晶体管的栅极，所述第一二极管的第二极连接所述写入子电路；所述第二二极管的第一极连接所述写入子电路，所述第二二极管的第二极连接所述第二晶体管的栅极。  
20

例如，在本公开至少一些实施例提供的像素驱动电路中，所述第一二极管的正向导通电压与所述第一晶体管的阈值电压的绝对值相同；所述第二二极管的正向导通电压与所述第二晶体管的阈值电压的绝对值相同。

例如，在本公开至少一些实施例提供的像素驱动电路中，所述放大子电路还包括：第一电阻和第二电阻；所述第一电阻的第一端连接所述第一电压端，所述第一电阻的第二端连接所述第一二极管的第一极；所述第二电阻的第一端连接所述第二二极管的第二极，所述第二电阻的第二端连接所述第二电压端。  
25

例如，在本公开至少一些实施例提供的像素驱动电路中，所述写入子电路包括第三晶体管；所述第三晶体管的栅极连接所述扫描信号端，所述第三晶体管的第一极连接所述信号输入端，所述第三晶体管的第二极与所述放大子电路连接。  
30

例如，在本公开至少一些实施例提供的像素驱动电路中，所述驱动子电路包括存储电容和第四晶体管；所述存储电容用于基于所述放大子电路输出的所述放大电信号得到并存储所述数据电压；所述第四晶体管用于在所述数据电压的控制下，向所述发光器件提供驱动电流。

5 例如，在本公开至少一些实施例提供的像素驱动电路中，所述存储电容的第一端与所述放大子电路连接以接收所述放大电信号，所述存储电容的第二端连接第三电压端；所述第四晶体管的栅极连接所述放大子电路和所述存储电容的第一端，所述第四晶体管的第一极连接所述第三电压端，所述第四晶体管的第二极与所述发光器件连接。

10 例如，在本公开至少一些实施例提供的像素驱动电路中，所述发光器件包括发光二极管；所述发光二极管的阳极连接所述驱动子电路，所述发光二极管的阴极连接第四电压端。

本公开至少一些实施例还提供一种显示装置，包括如上所述的任意一种像素驱动电路。

15 本公开至少一些实施例还提供一种如上面任一项所述的像素驱动电路的驱动方法，包括：在数据写入阶段，将所述数据电压写入所述放大子电路，基于所述数据电压，通过所述放大子电路生成所述放大电信号，将所述放大电信号写入所述驱动子电路，所述驱动子电路基于所述放大电信号得到所述数据电压；在发光阶段，基于所述数据电压，通过所述驱动子电路驱动所述发光器件20 发光。

### 附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，而非25 对本发明的限制。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一些实施例提供的一种像素驱动电路的结构示意图；

图2为一种输入存储电容的电压和存储电容上产生的电压的一种波形对比图；

30 图3为本公开一些实施例提供的一种输入存储电容的电压和存储电容上产生的电压的一种波形对比图；

图 4 为本公开一些实施例提供的一种像素驱动电路的电路结构示意图；  
图 5 为本公开一些实施例提供的另一种像素驱动电路的电路结构示意图；  
图 6 为图 5 所示的像素驱动电路的工作示意图；  
图 7 为图 5 所示的像素驱动电路的工作流程图；  
5 图 8 为本公开一些实施例提供的一种显示装置的示意性框图；  
图 9 为本公开一些实施例提供的一种像素驱动电路的驱动方法的示意性流  
程图。

### 具体实施方式

10 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

15 除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、  
20 “下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

25 OLED 显示装置的每个子像素内设置有像素驱动电路和 OLED 器件，该像素驱动电路能够根据输入的数据电压生成驱动 OLED 器件发光的驱动电流。然而，当上述数据电压较小时，使得该像素驱动电路中的存储电容的充电时间较长，从而降低了 OLED 器件的响应速度，进而影响了产品的品质。

30 本公开至少一些实施例提供一种像素驱动电路及其驱动方法、显示装置，在该像素驱动电路中，写入子电路可以将数据电压先写入放大子电路，然后放大子电路基于数据电压得到放大电信号，然后放大电信号被传输至驱动子电

路，并对该驱动子电路中的例如存储电容进行充电，在此情况下，写入子电路通过放大子电路根据数据电压的变化规律，向驱动子电路中的存储电容提供与数据电压波形相同或近似相同的放大的电信号，也就是说，可以通过放大子电路对向上述存储电容提供的电信号（例如，电流信号）进行放大，使得存储电容直接通过放大的电信号进行充电，从而缩短了存储电容的充电时间，能够解决当写入子电路提供的数据电压较小时，存储电容的充电时间较长的问题。  
5

下面结合附图对本公开的实施例及其示例进行详细说明。

本公开至少一些实施例提供一种像素驱动电路，图 1 为本公开一些实施例提供的一种像素驱动电路的结构示意图；图 2 为一种输入存储电容的电压和存储电容上产生的电压的一种波形对比图；图 3 为本公开一些实施例提供的一种输入存储电容的电压和存储电容上产生的电压的一种波形对比图；图 4 为本公开一些实施例提供的一种像素驱动电路的电路结构示意图。  
10

例如，如图 1 所示，该像素驱动电路 100 包括写入子电路 10、放大子电路 20 和驱动子电路 30。像素驱动电路 100 用于驱动发光器件 40 发光。  
15

例如，写入子电路 10 连接扫描信号端 SC、信号输入端 VD 以及放大子电路 20。该写入子电路 10 用于在扫描信号端 SC 提供的扫描信号的控制下，将信号输入端 VD 提供的数据电压  $V_i$  传输至放大子电路 20。  
20

例如，放大子电路 20 还连接驱动子电路 30。该放大子电路 20 用于根据写入子电路 10 输出的数据电压  $V_i$  生成放大电信号  $I_o$ ，并输出放大电信号  $I_o$  至驱动子电路 30。  
25

例如，如图 1 所示，放大子电路 20 还连接第一电压端 V1 和第二电压端 V2，例如，放大电信号  $I_o$  可以根据第一电压端 V1 或第二电压端 V2 输出的直流电压产生。  
30

例如，第一电压端 V1 可以输出恒定的第一电压 VDD，而第二电压端 V2 可以输出恒定第二电压 VSS。例如，第一电压 VDD 和第二电压 VSS 均为直流电压。

例如，第一电压 VDD 和第二电压 VSS 的符号相反，即若第一电压 VDD 为正电压，则第二电压 VSS 为负电压，相应地，若第一电压 VDD 为负电压，则第二电压 VSS 为正电压。第一电压端 V1 输出的第一电压 VDD 的绝对值与第二电压端 V2 输出的第二电压 VSS 的绝对值相同。  
35

例如，驱动子电路 30 还连接发光器件 40，该驱动子电路 30 用于基于放大

子电路 20 输出的放大电信号  $I_o$  得到数据电压  $V_i$ ，并在数据电压  $V_i$  的控制下，向发光器件 40 提供驱动电流。

例如，驱动子电路 30 还连接第三电压端  $V_3$ 。需要说明的是，第三电压端  $V_3$  可以输出恒定的第三电压  $V_{CC}$ ，第三电压  $V_{CC}$  也为直流电压。

5 例如，如图 4 所示，该驱动子电路 30 可以包括存储电容  $C_{st}$ ，存储电容  $C_{st}$  用于基于放大子电路 20 输出的放大电信号  $I_o$  得到并存储数据电压  $V_i$ 。

例如，该存储电容  $C_{st}$  的第一端与放大子电路 20 连接以接收放大电信号  $I_o$ ，存储电容  $C_{st}$  的第二端连接第三电压端  $V_3$ 。例如，发光器件 40 的第一端连接驱动子电路 30，发光器件 40 的第二端连接第四电压端  $V_{BB}$ ，第四电压端  $V_{BB}$  例如为接地端  $GND$ ，即发光器件 40 的阴极连接接地端  $GND$ ，该发光器件 40 用于根据驱动子电路 30 输出的驱动电流进行发光。

10 例如，如图 4 所示，发光器件 40 可以包括发光二极管  $D_3$  等。发光二极管  $D_3$  可以为有机发光二极管或量子点发光二极管 (QLED)。在此情况下，发光器件 40 的第一端包括发光二极管  $D_3$  的阳极，发光器件 40 的第二端包括发光 15 二极管  $D_3$  的阴极，也就是说，发光二极管  $D_3$  的阳极连接驱动子电路 30，发光二极管  $D_3$  的阴极连接接地端 ( $GND$ )。

由上述可知，本公开提供的像素驱动电路中，写入子电路 10 可以将信号输入端  $VD$  提供的数据电压  $V_i$  先写入放大子电路 20。该放大子电路 20 可以根据上述数据电压  $V_i$  产生放大电信号  $I_o$ ，并将放大电信号  $I_o$  传输至驱动子电路 20，以对该驱动子电路 30 中的存储电容  $C_{st}$  进行充电。

在此情况下，写入子电路 10 通过放大子电路 20 根据数据电压  $V_i$  的变化规律，向驱动子电路 30 中的存储电容提供与数据电压  $V_i$  对应的放大电信号  $I_o$ ，也就是说，可以通过放大子电路 20 对向上述存储电容  $C_{st}$  提供的电信号进行放大，使得存储电容  $C_{st}$  直接通过放大的电信号进行充电，从而缩短了存储电容  $C_{st}$  的充电时间，能够解决当写入子电路 10 提供的数据电压较小时，存储电容  $C_{st}$  的充电时间较长的问题。

30 例如，如图 2 所示，当写入子电路 10 直接将数据电压  $V_i$  写入至驱动子电路 30 时，在该数据电压  $V_i$  较小，例如电压幅值为 0.1~0.4V 左右时，驱动子电路 30 接收到的电压  $V_o$  (即驱动子电路 30 的存储电容  $C_{st}$  上产生的电压) 的波形与数据电压  $V_i$  的波形相比，存在明显的延时 (图 2 中的虚线圈所示)，从而导致该驱动子电路 30 中的存储电容  $C_{st}$  的充电时间延长，进而影响到与该驱

动子电路 30 相连接的发光器件 40 的响应速度。

此外，当写入子电路 10 将数据电压  $V_i$  经过放大子电路 20 后，再输入至驱动子电路 30 时，在该放大子电路 20 的放大作用下，根据数据电压 ( $V_i$ ) 的变化规律，利用直流电压端，例如，第一电压端  $V_1$  或第二电压端  $V_2$  产生的放大电信号直接向驱动子电路 30 中的存储电容进行充电，使得存储电容的充电时间大大减小。在此情况下，如图 3 所示，即使数据电压  $V_i$  较小，例如电压幅值为 0.1~0.4V 左右时，驱动子电路 30 接收到的电压  $V_o$  的波形与  $V_i$  的波形相比，无明显延时（图 3 中的虚线圈所示），从而使得该驱动子电路 30 中的存储电容的充电时间减小，进而可以提高与该驱动子电路 30 相连接的发光器件 40 的响应速度。

以下结合图 4 对图 1 所示的像素驱动电路中各个子电路的具体结构进行详细的说明。

例如，如图 4 所示，在一些示例中，放大子电路 20 可以包括第一晶体管  $T_1$  和第二晶体管  $T_2$ 。

例如，第一晶体管  $T_1$  的栅极连接写入子电路 10，该第一晶体管  $T_1$  的第一极连接第一电压端  $V_1$ ，第一晶体管  $T_1$  的第二极与第二晶体管  $T_2$  的第一极和驱动子电路 30 连接。

第二晶体管  $T_2$  的栅极连接写入子电路 10，第二晶体管  $T_2$  的第二极与第二电压端  $V_2$  连接，第二晶体管  $T_2$  的第一极与驱动子电路 30 连接。

例如，当第一电压端  $V_1$  输出的第一电压  $VDD$  大于第二电压端  $V_2$  输出的第二电压  $VSS$  时，即第一电压  $VDD$  为正电压，第二电压  $VSS$  为负电压时，第一晶体管  $T_1$  可以为 N 型晶体管，第二晶体管  $T_2$  可以为 P 型晶体管；或者，当第一电压端  $V_1$  输出的第一电压  $VDD$  小于第二电压端  $V_2$  输出的第二电压  $VSS$  时，即第一电压  $VDD$  为负电压，第二电压  $VSS$  为正电压时，第一晶体管  $T_1$  可以为 P 型晶体管，第二晶体管  $T_2$  可以为 N 型晶体管。

以下为了方便说明，均是以第一晶体管  $T_1$  为 N 型晶体管，第二晶体管  $T_2$  为 P 型晶体管为例进行的说明。

此外，第一晶体管  $T_1$  和第二晶体管  $T_2$  的工作特性参数可以相同，即第一晶体管  $T_1$  的阈值电压的绝对值与第二晶体管  $T_2$  的阈值电压的绝对值相同。例如，第一晶体管  $T_1$  的阈值电压的绝对值与第二晶体管  $T_2$  的阈值电压的绝对值可以均为  $|V_{th}|$ 。

在此情况下，在信号输入端 VD 输入的数据电压  $V_i$  的控制下，第一晶体管 T1 和第二晶体管 T2 中，一个可以处于例如放大区（例如，线性放大区），而另一个可以处于截止区。处于放大区的晶体管，可以基于数据电压  $V_i$  生成放大电信号，并输出放大电信号至驱动子电路 30，从而对该驱动子电路 30 中的存储电容  $C_{st}$  进行充电。

例如，当信号输入端 VD 输入的数据电压  $V_i$  大于第一晶体管 T1 阈值电压的绝对值，即  $V_i > |V_{th}|$  时，例如，第一晶体管 T1 可以工作于放大区，此时，第二晶体管 T2 工作于截止区。当信号输入端 VD 输入的数据电压  $V_i$  小于第二晶体管 T2 阈值电压的绝对值的负值，即  $V_i < -|V_{th}|$  时，例如，第二晶体管 T2 可以工作于放大区，此时，第一晶体管 T1 工作于截止区。

当信号输入端 VD 输入的数据电压  $V_i$  在  $(-|V_{th}|, |V_{th}|)$  的范围内时，即  $-|V_{th}| < V_i < |V_{th}|$  时，上述第一晶体管 T1 和第二晶体管 T2 会均处于截止区，从而使得放大子电路 20 无信号输出，从而使得放大子电路 20 输出的放大电信号的波形失真，即发生交越失真现象。

为了解决上述问题，本公开提供的另一些技术方案中，如图 5 所示，该放大子电路 20 还可以包括第一二极管 D1 和第二二极管 D2。

例如，第一二极管 D1 的第一极连接第一晶体管 T1 的栅极，第一二极管 D2 的第二极连接写入子电路 10。

第二二极管 D2 的第一极连接写入子电路 10，第二二极管 D2 的第二极连接第二晶体管 T2 的栅极。

例如，第一二极管 D2 的第二极还连接第二二极管 D2 的第一极。

例如，第一二极管 D1 的第一极为第一二极管 D1 的阳极，第一二极管 D1 的第二极为第一二极管 D1 的阴极；第二二极管 D2 的第一极为第二二极管 D2 的阳极，第二二极管 D2 的第二极为第二二极管 D2 的阴极。

例如，第一二极管 D1 的正向导通电压与第一晶体管 T1 的阈值电压的绝对值相同。此外，第二二极管 D2 的正向导通电压与第二晶体管 T2 的阈值电压的绝对值相同。此时，在第一晶体管 T1 的阈值电压的绝对值和第二晶体管 T2 的阈值电压的绝对值相同的情况下，第一二极管 D1 的正向导通电压与第二二极管 D2 的正向导通电压相同。

在此情况下，可以通过第一二极管 D1 对第一晶体管 T1 的阈值电压进行抵消，从而使得信号输入端 VD 输入的数据电压  $V_i$  无需大于第一晶体管 T1 阈

值电压的绝对值，而是大于零时，该第一晶体管 T1 即可以处于放大区。同理，通过第二二极管 D2 可以对第二晶体管 T2 的阈值电压进行抵消，从而使得信号输入端 VD 输入的数据电压  $V_i$  无需小于第二晶体管 T2 阈值电压的绝对值的幅值，而是小于零时，该第二晶体管 T2 即可以处于放大区。也就是说，在图 5 所示的示例中，当信号输入端 VD 输入的数据电压  $V_i$  大于零，即  $V_i > 0$  时，第一晶体管 T1 可以工作于放大区，此时，第二晶体管 T2 工作于截止区。当信号输入端 VD 输入的数据电压  $V_i$  小于零，即  $V_i < 0$  时，第二晶体管 T2 可以工作于放大区，此时，第一晶体管 T1 工作于截止区。

由此，可以解决图 4 所示的放大子电路 20（即推挽电路）存在交越失真的问题。

例如，放大子电路 20，如图 5 所示，还可以包括用于滤波的第一电阻 R1 和第二电阻 R2。

例如，第一电阻 R1 的第一端连接第一电压端 V1，第一电阻 R1 的第二端连接第一二极管 D1 的第一极。

第二电阻 R2 的第一端连接第二二极管 D2 的第二极，第二电阻 R2 的第二端连接第二电压端 V2。

例如，第一电阻 R1 的阻值和第二电阻 R2 的阻值可以根据实际应用需求设计，第一电阻 R1 的阻值和第二电阻 R2 的阻值可以相同，也可以不相同，本公开对此不作限制。

此外，如图 4 和图 5 所示，写入子电路 10 包括第三晶体管 T3。该第三晶体管 T3 的栅极连接扫描信号端 SC 以接收扫描信号，第三晶体管 T3 的第一极连接信号输入端 VD，第三晶体管 T3 的第二极与放大子电路 20 连接。

例如，在图 4 所示的示例中，该第三晶体管 T3 的第二极与第一晶体管 T1 的栅极和第二晶体管 T2 的栅极连接。在图 5 所示的示例中，该第三晶体管 T3 的第二极与第一二极管 D1 的第二极和第二二极管 D2 的第一极均连接。

此外，驱动子电路 30 还包括第四晶体管 T4，第四晶体管 T4 用于在存储电容 Cst 上存储的数据电压的控制下，向发光器件 40 提供驱动电流。该第四晶体管 T4 的栅极连接放大子电路 20 和存储电容 Cst 的第一端，第四晶体管 T4 的第一极连接第三电压端 V3，第四晶体管 T4 的第二极与发光器件 40 连接。

例如，在发光器件 40 为发光二极管 D3 时，第四晶体管 T4 的第二极可以与该发光二极管 D3 的阳极连接。

需要说明的是，第三晶体管 T3 和第四晶体管 T4 可以为 N 型晶体管或者为 P 型晶体管，本公开对此不作限定。在图 4 和图 5 中，是以第三晶体管 T3 和第四晶体管 T4 为 P 型晶体管为例进行说明本公开的实施例。

需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。

例如，按照晶体管的特性，晶体管可以分为 N 型晶体管和 P 型晶体管，为了清楚起见，本公开的实施例以第二晶体管 T2、第三晶体管 T3 和第四晶体管 T4 均为 P 型晶体管（例如，P 型 MOS 晶体管）和第一晶体管 T1 为 N 型晶体管（例如，N 型 MOS 晶体管）为例详细阐述了本公开的技术方案，然而本公开的实施例的晶体管不限于 P 型晶体管，本领域技术人员还可以根据实际需要利用 N 型晶体管实现本公开的实施例中的第二晶体管 T2、第三晶体管 T3 和第四晶体管 T4 的功能，利用 P 型晶体管实现本公开的实施例中的第一晶体管 T1 的功能。

例如，第一晶体管 T1、第二晶体管 T2、第三晶体管 T3 以及第四晶体管 T4 中任意一个晶体管的第一极可以为漏极，第二极可以为源极，或者任意一个晶体管的第一极可以为源极，第二极可以为漏极。

例如，如图 6 所示，为 P 型晶体管的第二晶体管 T2、第三晶体管 T3 以及第四晶体管 T4 的第一极为源极（S），第二极为漏极（D）；为 N 型晶体管的第一晶体管 T1 的第一极为漏极（D），第二极为源极（S）。

值得注意的是，写入子电路 10、放大子电路 20 和驱动子电路 30 不限于上述实施例中描述的结构，其具体结构可以根据实际应用需求进行设定。此外，根据实际需求，该像素驱动电路 100 还可以包括发光控制子电路、补偿子电路、复位子电路等。本公开的实施例对像素驱动电路 100 的具体结构不作限定。

以下以图 5 所示的像素驱动电路的结构为例，对该像素驱动电路 100 的控制方法进行说明。

例如，如图 7 所示，像素驱动电路 100 的控制方法包括：

S101、扫描信号端 SC 输入扫描信号。

例如，如图 6 所示，扫描信号端 SC 输入的扫描信号被输入至第三晶体管 T3 的栅极 (G)。以第三晶体管 T3 为 P 型晶体管为例。当该扫描信号端 SC 输入的扫描信号处于低电平 (L) 时，执行步骤 S102。当扫描信号端 SC 输入的扫描信号处于高电平 (H) 时，执行步骤 S103。

S102、当扫描信号处于低电平 (L) 时，在扫描信号的控制下，第三晶体管 T3 导通。

此时，由于第三晶体管 T3 处于饱和导通的状态，如图 6 所示，该第三晶体管 T3 的源极电压 Vs 与漏极电压 Vd 相同。

S103、当扫描信号处于高电平 (H) 时，在扫描信号的控制下，第三晶体管 T3 截止。

S104、信号输入端 VD 输出数据电压 Vi。

例如，数据电压 Vi 被输出至第三晶体管 T3 的第一极 (即源极 S)。

例如，如图 5 和图 6 所示，由于上放大子电路 20 中设置有用于消除第一晶体管 T1 的阈值电压的第一二极管 D1，以及用于消除第二晶体管 T2 的阈值电压的第二二极管 D2。

因此，当数据电压  $Vi > 0$  时，执行步骤 S105、第一晶体管 T1 导通。此时，第一晶体管 T1 处于放大区，第二晶体管 T2 截止，即第二晶体管 T2 处于截止区。

或者，当数据电压  $Vi < 0$  时，执行步骤 S106、第二晶体管 T2 导通。此时，第二晶体管 T2 处于放大区，第一晶体管 T1 截止，即第一晶体管 T1 处于截止区。

在第一晶体管 T1 或第二晶体管 T2 导通后，第一晶体管 T1 或第二晶体管 T2 生成放大电信号，该放大电信号被传输至驱动子电路 30。

S107、利用放大电信号对存储电容 Cst 进行充电。

此时，存储电容 Cst 上存储的电压  $Vo=Vi$ 。例如，放大子电路 20 输出的放大电信号可以为电流，且放大子电路 20 输出的电流  $Io=A \times Ii$ ，其中，A 为放大子电路 20 的电流放大倍数，且 A 大于 1。A 的数值与第一晶体管 T1 和第二晶体管 T2 的工艺参数相关，例如，工艺参数可以包括基区厚度、基区面积、掺杂浓度等。例如，A 的数值与第一晶体管 T1 和第二晶体管 T2 的基区面积成正比。

例如，存储电容 Cst 上存储的电荷 Q 满足以下公式：

$$Q = I_o \times t = A \times I_i \times t = A \times t \times \int I_i(t) dt.$$

其中，t 为存储电容 Cst 的充电时间。

此外，由于  $Q = Cst \times Vgs$ ；其中，Cst 为存储电容 Cst 的电容值，Vgs 为第 5 四晶体管 T4 的栅源电压。

$$\text{因此，充电时间 } t = Cst \times Vgs / (A \times \int I_i(t) dt) \dots \dots \dots (1).$$

由公式 (1) 可知，存储电容 Cst 的充电时间 t 与放大子电路 20 的电流放大倍数 A 成反比。当像素驱动电路 100 不包括放大子电路 20 时，则利用电流 Ii 直接对存储电容 Cst 进行充电，相当于此时 A 为 1；当像素驱动电路 100 不包括放大子电路 20 时，则利用电流 Io 对存储电容 Cst 进行充电，存储电容 Cst 需要被充电至数据电压 Vi，由于电流 Io 大于电流 Ii，从而可以减小存储电容 Cst 的充电时间。因此，在上述放大子电路 20 的作用下，可以有效减小存储电容 Cst 的充电时间，解决当写入子电路提供的数据电压较小时，存储电容 Cst 的充电时间较长的问题。

15 例如，当存储电容 Cst 充电到一定阶段（即存储电容 Cst 上存储的电压（即 Vgs）大于第四晶体管 T4 的阈值电压时），执行步骤 S108、第四晶体管 T4 导通。

例如，当存储电容 Cst 充电结束后，存储电容 Cst 上的电压与数据电压 Vi 相同。

20 例如，当第四晶体管 T4 导通后，可以形成从第三电源端 V3 至接地端 GND 的导电通路。根据第四晶体管 T4 的电流公式，流经第四晶体管 T4 的驱动电流  $I_{D3}$  可以表示为：

$$I_{D3} = \frac{1}{2} K(Vgs - Vthl)$$

其中，K 为第四晶体管 T4 的工艺常数，Vgs 为存储电容 Cst 上存储的电压，25 Vthl 为第四晶体管 T4 的阈值电压。例如，K 可以表示为：

$$K = 0.5 \mu_n C_{ox} (W/L)$$

其中， $\mu_n$  为第四晶体管 T4 的电子迁移率， $C_{ox}$  为第四晶体管 T4 的栅极单位电容量，W 为第四晶体管 T4 的沟道宽，L 为第四晶体管 T4 的沟道长。

S109、在驱动电流的驱动下，发光二极管 D3 发光。

30 本公开至少一些实施例还提供一种显示装置，图 8 为本公开一些实施例提

供的一种显示装置的示意性框图。

例如，如图 8 所示，该显示装置 80 包括如上所述的任意一种像素驱动电路 100。例如，显示装置 80 具有与前述实施例提供的像素驱动电路相同的技术效果，此处不再赘述。

5 例如，显示装置 80 包括多个像素单元 110，多个像素单元 110 可以阵列排布，根据实际应用需求，显示装置 80 例如可以包括 1440 行、900 列的像素单元 110。每个像素单元 110 可以包括上述任一实施例所述的像素驱动电路 100。

需要说明的是，在本公开实施例中，显示装置 80 可以为显示器、电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。

10 例如，显示装置 80 还可以包括栅极驱动器。栅极驱动器还被配置为通过多条栅线与像素驱动电路 100 中的写入子电路电连接，以用于为写入子电路提供扫描信号。

15 例如，显示装置 80 还可以包括数据驱动器。数据驱动器被配置为向像素驱动电路 100 提供数据信号。该数据信号可以为电压信号，用于控制相应像素单元 110 的发光器件的发光强度。数据信号的电压越高则代表灰阶越大，由此使得发光器件的发光强度越大。

需要说明的是，对于显示装置 80 的其它组成部分（例如控制装置、图像数据编码/解码装置、时钟电路等）均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。

20 本公开实施例还提供一种像素驱动电路的驱动方法，该驱动方法可以应用于上述任一项所述的像素驱动电路。

图 9 为本公开一实施例提供的一种像素驱动电路的驱动方法的示意性流程图。如图 9 所示，像素驱动电路的驱动方法包括以下步骤：

25 步骤 S901：在数据写入阶段，将数据电压写入放大子电路，基于数据电压，通过放大子电路生成放大电信号，将放大电信号写入驱动子电路，驱动子电路基于放大电信号得到数据电压；

步骤 S902：在发光阶段，基于数据电压，通过驱动子电路驱动发光器件发光。

30 需要说明的是，关于步骤 S901 和步骤 S902 的具体说明可以参看上述关于图 7 的相关描述，重复之处在此不再赘述。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于

此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

## 权利要求书

1、一种像素驱动电路，包括写入子电路、放大子电路和驱动子电路；

其中，所述写入子电路连接扫描信号端、信号输入端以及所述放大子电路，

5 所述写入子电路用于在所述扫描信号端的控制下，将所述信号输入端提供的数据电压传输至所述放大子电路；

所述放大子电路还连接所述驱动子电路，所述放大子电路用于根据所述数据电压生成放大电信号，并输出所述放大电信号至所述驱动子电路；

所述驱动子电路还连接发光器件，所述驱动子电路用于基于所述放大子电

10 路输出的所述放大电信号得到所述数据电压，并在所述数据电压的控制下，向所述发光器件提供驱动电流；

所述发光器件用于根据所述驱动电流进行发光。

2、根据权利要求 1 所述的像素驱动电路，其中，所述放大子电路包括第一晶体管和第二晶体管；

15 所述第一晶体管的栅极连接所述写入子电路，所述第一晶体管的第一极连接第一电压端，所述第一晶体管的第二极与所述第二晶体管的第一极和所述驱动子电路连接；

所述第二晶体管的栅极连接所述写入子电路，所述第二晶体管的第二极与第二电压端连接，所述第二晶体管的第一极与所述驱动子电路连接。

20 3、根据权利要求 2 所述的像素驱动电路，其中，

所述第一电压端输出的第一电压大于所述第二电压端输出的第二电压，所述第一晶体管为 N 型晶体管，第二晶体管为 P 型晶体管；

或者，所述第一电压端输出的第一电压小于所述第二电压端输出的第二电压，所述第一晶体管为 P 型晶体管，所述第二晶体管为 N 型晶体管。

25 4、根据权利要求 3 所述的像素驱动电路，其中，所述第一电压的绝对值和所述第二电压的绝对值相同。

5、根据权利要求 2-4 任一项所述的像素驱动电路，其中，所述第一晶体管的阈值电压的绝对值与所述第二晶体管的阈值电压的绝对值相同。

6、根据权利要求 2-5 任一项所述的像素驱动电路，其中，所述放大子电

30 路还包括第一二极管和第二二极管；

所述第一二极管的第一极连接所述第一晶体管的栅极，所述第一二极管的

第二极连接所述写入子电路；

所述第二二极管的第一极连接所述写入子电路，所述第二二极管的第二极连接所述第二晶体管的栅极。

5 7、根据权利要求 6 所述的像素驱动电路，其中，所述第一二极管的正向导通电压与所述第一晶体管的阈值电压的绝对值相同；

所述第二二极管的正向导通电压与所述第二晶体管的阈值电压的绝对值相同。

8、根据权利要求 6 或 7 所述的像素驱动电路，其中，所述放大子电路还包括：第一电阻和第二电阻；

10 所述第一电阻的第一端连接所述第一电压端，所述第一电阻的第二端连接所述第一二极管的第一极；

所述第二电阻的第一端连接所述第二二极管的第二极，所述第二电阻的第二端连接所述第二电压端。

15 9、根据权利要求 1-8 任一项所述的像素驱动电路，其中，所述写入子电路包括第三晶体管；

所述第三晶体管的栅极连接所述扫描信号端，所述第三晶体管的第一极连接所述信号输入端，所述第三晶体管的第二极与所述放大子电路连接。

10 10、根据权利要求 1-9 任一项所述的像素驱动电路，其中，所述驱动子电路包括存储电容和第四晶体管；

20 所述存储电容用于基于所述放大子电路输出的所述放大电信号得到并存储所述数据电压；

所述第四晶体管用于在所述数据电压的控制下，向所述发光器件提供驱动电流。

25 11、根据权利要求 10 所述的像素驱动电路，其中，所述存储电容的第一端与所述放大子电路连接以接收所述放大电信号，所述存储电容的第二端连接第三电压端；

所述第四晶体管的栅极连接所述放大子电路和所述存储电容的第一端，所述第四晶体管的第一极连接所述第三电压端，所述第四晶体管的第二极与所述发光器件连接。

30 12、根据权利要求 1-11 任一项所述的像素驱动电路，其中，所述发光器件包括发光二极管；

所述发光二极管的阳极连接所述驱动子电路，所述发光二极管的阴极连接第四电压端。

13、一种显示装置，包括如权利要求 1-12 任一项所述的像素驱动电路。

14、一种如权利要求 1-12 任一项所述的像素驱动电路的驱动方法，包括：

5 在数据写入阶段，将所述数据电压写入所述放大子电路，基于所述数据电压，通过所述放大子电路生成所述放大电信号，将所述放大电信号写入所述驱动子电路，所述驱动子电路基于所述放大电信号得到所述数据电压；

在发光阶段，基于所述数据电压，通过所述驱动子电路驱动所述发光器件发光。






图 2






图 4




图 5




图 6




图 7




图 8




图 9

# INTERNATIONAL SEARCH REPORT

International application No.

**PCT/CN2019/081052**

## **A. CLASSIFICATION OF SUBJECT MATTER**

G09G 3/3208(2016.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

## **B. FIELDS SEARCHED**

Minimum documentation searched (classification system followed by classification symbols)

G09G3/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, CNTXT, CNKI, VEN, IEEE, USTXT, EPTXT, WOTXT: 推挽, 电容, 充电, 响应, 放大, 缓冲, 数据, 二极管, 电阻, 槽极, 漏极, 源极, push pull, capacitor, charge, response, amplify, buffer, data, diode, resistor, gate, drain, source

## **C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 208014348 U (HEFEI BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) 26 October 2018 (2018-10-26) entire document	1-14
X	US 2014/0168038 A1 (SAMSUNG DISPLAY CO., LTD.) 14 June 2014 (2014-06-14) description, paragraphs [0049]-[0071], and figures 1-3	1, 9-14
Y	US 2014/0168038 A1 (SAMSUNG DISPLAY CO., LTD.) 14 June 2014 (2014-06-14) description, paragraphs [0049]-[0071], and figures 1-3	2-8
Y	CN 206178518 U (SUZHOU UNIVERSITY OF SCIENCE AND TECHNOLOGY) 17 May 2017 (2017-05-17) description, paragraphs [0035]-[0039], and figure 4	2-8
A	CN 103325343 A (BOE TECHNOLOGY GROUP CO., LTD.) 25 September 2013 (2013-09-25) entire document	1-14
A	US 2013/0201173 A1 (IGNIS INNOVATION INCORPORATED) 08 August 2013 (2013-08-08) entire document	1-14

Further documents are listed in the continuation of Box C.

See patent family annex.

- \* Special categories of cited documents:
- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier application or patent but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

- "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- "&" document member of the same patent family

Date of the actual completion of the international search  <b>14 June 2019</b>	Date of mailing of the international search report  <b>03 July 2019</b>
Name and mailing address of the ISA/CN  <b>National Intellectual Property Administration, PRC (ISA/CN) No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing 100088 China</b>	Authorized officer
Facsimile No. <b>(86-10)62019451</b>	Telephone No.

**INTERNATIONAL SEARCH REPORT****Information on patent family members**

International application No.

**PCT/CN2019/081052**

Patent document cited in search report		Publication date (day/month/year)		Patent family member(s)			Publication date (day/month/year)
CN	208014348	U	26 October 2018		None		
US	2014/0168038	A1	14 June 2014	US	9202410	B2	01 December 2015
				KR	20140076696	A	23 June 2014
CN	206178518	U	17 May 2017		None		
CN	103325343	A	25 September 2013	WO	2015000275	A1	08 January 2015
				US	2015220201	A1	06 August 2015
				CN	103325343	B	03 February 2016
				US	9501170	B2	22 November 2016
US	2013/0201173	A1	08 August 2013	US	8599191	B2	03 December 2013

## 国际检索报告

国际申请号

PCT/CN2019/081052

## A. 主题的分类

G09G 3/3208 (2016. 01) i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

## B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G3/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS, CNTXT, CNKI, VEN, IEEE, USTXT, EPTXT, WOTXT:推挽, 电容, 充电, 响应, 放大, 缓冲, 数据, 二极管, 电阻, 栅极, 漏极, 源极, push pull, capacitor, charge, response, amplify, buffer, data, diode, resistor, gate, drain, source

## C. 相关文件

类型*	引用文件, 必要时, 指明相关段落	相关的权利要求
PX	CN 208014348 U (合肥京东方光电科技有限公司) 2018年 10月 26日 (2018 - 10 - 26) 全文	1-14
X	US 2014/0168038 A1 (SUNG DISPLAY CO LTD) 2014年 6月 14日 (2014 - 06 - 14) 说明书第49-71段, 附图1-3	1, 9-14
Y	US 2014/0168038 A1 (SUNG DISPLAY CO LTD) 2014年 6月 14日 (2014 - 06 - 14) 说明书第49-71段, 附图1-3	2-8
Y	CN 206178518 U (苏州科技大学) 2017年 5月 17日 (2017 - 05 - 17) 说明书第35-39段, 附图4	2-8
A	CN 103325343 A (京东方科技集团股份有限公司) 2013年 9月 25日 (2013 - 09 - 25) 全文	1-14
A	US 2013/0201173 A1 (IGNIS INNOVATION INC) 2013年 8月 8日 (2013 - 08 - 08) 全文	1-14

其余文件在C栏的续页中列出。见同族专利附件。

\* 引用文件的具体类型：  
 “A” 认为不特别相关的表示了现有技术一般状态的文件  
 “E” 在国际申请日的当天或之后公布的在先申请或专利  
 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)  
 “O” 涉及口头公开、使用、展览或其他方式公开的文件  
 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件  
 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性  
 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性  
 “&” 同族专利的文件

国际检索实际完成的日期  2019年 6月 14日	国际检索报告邮寄日期  2019年 7月 3日
ISA/CN的名称和邮寄地址  中国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451	受权官员  姜婷婷 电话号码 (86-20)28958038

国际检索报告  
关于同族专利的信息

国际申请号

PCT/CN2019/081052

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	208014348	U	2018年 10月 26日	无			
US	2014/0168038	A1	2014年 6月 14日	US	9202410	B2	2015年 12月 1日
				KR	20140076696	A	2014年 6月 23日
CN	206178518	U	2017年 5月 17日	无			
CN	103325343	A	2013年 9月 25日	WO	2015000275	A1	2015年 1月 8日
				US	2015220201	A1	2015年 8月 6日
				CN	103325343	B	2016年 2月 3日
				US	9501170	B2	2016年 11月 22日
US	2013/0201173	A1	2013年 8月 8日	US	8599191	B2	2013年 12月 3日

表 PCT/ISA/210 (同族专利附件) (2015年1月)