(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号 特開2004-47503

(P2004-47503A)

(43) 公開日 平成16年2月12日 (2004.2.12)

(51) Int.C1. ⁷	F I	テーマコード (参考)
HO1L 29/78	HO1L 29/78 3O1G	5 F 1 4 O
HOIL 29/861	HO1L 29/91 L	

審査請求 未請求 請求項の数 10 OL (全 17 頁)

(21) 出願番号 (22) 出願日	特願2002-198993 (P2002-198993) 平成14年7月8日 (2002.7.8)	(71) 出願人	000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
		(74)代理人	100087479
			弁理士 北野 好人
		(74) 代理人	100114915
			弁理士 三村 治彦
		(72) 発明者	谷田義明
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(72)発明者	杉山 芳弘
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
			最終頁に続く

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】絶縁膜の材料としてA12O3等を用いる場合 であっても、フラットバンド電圧のシフトを抑制し得る 半導体装置及びその製造方法を提供する。

【解決手段】半導体基板上に形成された、III族元素 及びV族元素の一方である第1の元素を含む酸化物より 成る中間層と、中間層上に形成された、III族元素及 びV族元素の他方である第2の元素の酸化物より成る絶 縁膜と、絶縁膜上に形成された電極とを有している。第 1の元素を含む酸化物より成る中間層が形成されている ため、ゲート絶縁膜の材料としてA1203等を用いた 場合であっても、界面準位密度を低く抑えることができ る。従って、フラットバンド電圧の大きなシフトを防止 し得る半導体装置及びその製造方法を提供することがで きる。

【選択図】 図1

本発明の第1実施形態による半導体装置を示す断面図



(2)

【特許請求の範囲】 【請求項1】 半 導 体 基 板 上 に 形 成 さ れ た 、 III 族 元 素 及 び V 族 元 素 の 一 方 で あ る 第 1 の 元 素 を 含 む 酸 化物より成る中間層と、 前記中間層上に形成された、III族元素及びV族元素の他方である第2の元素の酸化物 より成る絶縁膜と、 前記絶縁膜上に形成された電極と を有することを特徴とする半導体装置。 【請求項2】 請求項1記載の半導体装置において、 前記絶縁膜と前記電極との間に形成され、前記第1の元素を含む酸化物より成る他の中間 層を更に有する ことを特徴とする半導体装置。 【請求項3】 請求項1又は2記載の半導体装置において、 前記中間層及び/又は前記他の中間層は、前記第1の元素と前記第2の元素とを含む酸化 物より成る ことを特徴とする半導体装置。 【請求項4】 請求項1乃至3のいずれか1項に記載の半導体装置において、 前記絶縁膜の膜厚は、5 nm以下である ことを特徴とする半導体装置。 【請求項5】 請求項1乃至4のいずれか1項に記載の半導体装置において、 前

記

第

2

の

元

素

は

、

A

1

、

S

c

、

Y

又

は

L

a

で

あ

る

こ

あ

し

a

で

あ

る

こ

し

a

で

あ

る

こ

b

い

し

a

で

あ

る

こ

し

a

で

あ

る

こ

し

a

で

あ

る

こ

し

a

で

あ

る

こ

b

い

し

a

で

あ

る

こ

b

い

し

a

で

あ

る

こ

b

い

し

a

で

あ

る

こ

b

い

し

a

で

あ

る

こ

し

a

で

あ

る

こ

b

い

し

a

で

あ

る

こ

b

い

し

a

で

あ

る

こ

し

a

で

あ

る

こ

b

い

に

a

で

あ

る

に

a

で

あ

る

に

a

で

あ

る

に

a

で

あ

る

こ

b

い

し

い

い

し

い

い

い

い

い

し

い<br ことを特徴とする半導体装置。 【請求項6】 請求項5記載の半導体装置において、 前 記 絶 縁 膜 は 、 A l ₂ O ₃ 膜 、 S c ₂ O ₃ 膜 、 Y ₂ O ₃ 膜 又 は L a ₂ O ₃ 膜 で あ る ことを特徴とする半導体装置。 【請求項7】 請求項1乃至6のいずれか1項に記載の半導体装置において、 前

記

第

1

の

元

素

は

、

T

a

、

V

、

N

b

、

T

h

又

は

U

で

あ

る
 ことを特徴とする半導体装置。 【請求項8】 半導体基板上に、III族元素及びV族元素の一方である第1の元素を含む酸化物より成 る中間層を形成する工程と、 前記中間層上に、III族元素及びV族元素の他方である第2の元素の酸化物より成る絶 縁膜を形成する工程と、 前記絶縁膜上に電極を形成する工程と を有することを特徴とする半導体装置の製造方法。 【請求項9】 請求項8記載の半導体装置の製造方法において、 前記中間層を形成する工程では、前記第1の元素を含む第1の原料と前記第2の元素を含 む第2の原料とを用いて、前記第1の元素と前記第2の元素とを含む酸化物より成る前記 中間層を形成し、 前記絶縁膜を形成する工程では、前記第2の原料を用いて前記絶縁膜を形成する ことを特徴とする半導体装置の製造方法。 【請求項10】

請求項8又は9記載の半導体装置の製造方法において、

10

20

30

前記絶縁膜を形成する工程の後、前記電極を形成する工程の前に、前記第1の原料と前記 第2の原料とを用いて、前記第1の元素と前記第2の元素とを含む酸化物より成る他の中 間層を形成する工程を更に有する ことを特徴とする半導体装置の製造方法。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 本発明は、半導体装置及びその製造方法に係り、特にMOS構造を有する半導体装置及び その製造方法に関する。 $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 10 【従来の技術】 従来より、MOS(Metal Oxide Semiconductor)構造の絶縁 膜としては、SiOっ膜が広く用いられてきた。そして、半導体装置の微細化に伴って、 S i O ₂ 膜の薄膜化が進められてきた。しかし、S i O ₂ 膜の薄膜化は 3 n m 程度が限界 といわれている。このため、SiO。より誘電率の高い材料を用いてゲート絶縁膜を構成 することが検討されている。 [0003]従 来 の 半 導 体 プ ロ セ ス と の 整 合 性 が 良 好 で あ り 、 し か も 、 誘 電 率 が S i O 。 よ り 高 い 材 料 として、Al2 О3が注目されている。 [0004]20 ゲート絶縁膜の材料としてA1。0。が用いられた提案されている半導体装置について、 図13を用いて説明する。図13は、提案されている半導体装置を示す断面図である。 [0005]図13に示すように、シリコン基板106には、素子領域108を画定する素子分離領域 110が形成されている。素子領域108内のシリコン基板106上には、A1。O。よ り成るゲート絶縁膜114が形成されている。ゲート絶縁膜114上には、ポリシリコン より成るゲート電極116が形成されている。ゲート電極116上には、キャップ膜11 8 が形成されている。ゲート電極116の両側のシリコン基板106には、エクステンシ ョンソースドレインの浅い領域を構成する不純物拡散領域120aが形成されている。ゲ ート電極116の側面には、サイドウォール絶縁膜122が形成されている。側面にサイ 30 ドウォール絶縁膜122が形成されたゲート電極116の両側には、エクステンションソ ー ス ド レ イ ン の 深 い 領 域 を 構 成 す る 不 純 物 拡 散 領 域 1 2 0 b が 形 成 さ れ て い る 。 不 純 物 拡 散領域120aと不純物拡散領域120bとにより、エクステンションソースドレイン構 造のソース/ドレイン拡散層120が構成されている。こうして、提案されている半導体 装置が構成されている。 [0006]【発明が解決しようとする課題】 しかしながら、ゲート絶縁膜114の材料としてA1203を用いた場合には、フラット バンド電圧が大きくシフトしてしまう。図14は、C-V特性を示すグラフである。横軸 はゲートバイアスを示しており、縦軸は静電容量を示している。図14から分かるように 40 、ゲート絶縁膜の材料としてA1203を用いた場合には、ゲート絶縁膜の材料としてS iOっを用いた場合と比較して、フラットバンド電圧が約0.4Vもシフトしまう。 [0007]しかも、フラットバンド電圧のシフトは、A1203膜の膜厚が薄くなるほど大きくなる 傾向がある。図15は、A1,O,膜の膜厚とフラットバンド電圧のシフトとの関係を示 すグラフである。横軸は酸化膜換算膜厚を示しており、縦軸はフラットバンド電圧のシフ トを示している。測定条件は、以下の通りである。即ち、基板としてp型のシリコン基板

を用い、絶縁膜として窒素が添加されたA1,O3膜を用い、電極としてポリシリコン膜 を用いた。測定温度は、 - 2.5 とした。図 1.5 から分かるように、 A.1.2 O.3 膜の膜厚

が薄くなるほどフラットバンド電圧のシフトは大きくなる傾向がある。

(3)

【 0 0 0 8 】

フラットバンド電圧が大きくシフトしてしまうと、所望のしきい値電圧が得られなくなる。このため、ゲート絶縁膜の材料として、Al₂O₃等を用いた場合であっても、フラットバンド電圧のシフトを抑制し得る技術が待望されていた。

【 0 0 0 9 】

本発明の目的は、絶縁膜の材料としてAl2O3等を用いる場合であっても、フラットバンド電圧のシフトを抑制し得る半導体装置及びその製造方法を提供することにある。 【0010】

【課題を解決するための手段】

上記目的は、半導体基板上に形成された、III族元素及びV族元素の一方である第1の 10 元素を含む酸化物より成る中間層と、前記中間層上に形成された、III族元素及びV族 元素の他方である第2の元素の酸化物より成る絶縁膜と、前記絶縁膜上に形成された電極 とを有することを特徴とする半導体装置により達成される。

【0011】

また、上記目的は、半導体基板上に、III族元素及びV族元素の一方である第1の元素 を含む酸化物より成る中間層を形成する工程と、前記中間層上に、III族元素及びV族 元素の他方である第2の元素の酸化物より成る絶縁膜を形成する工程と、前記絶縁膜上に 電極を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される

[0012]

【発明の実施の形態】

[第1実施形態]

本発明の第1実施形態による半導体装置及びその製造方法を図1乃至図4を用いて説明する。図1は、本実施形態による半導体装置を示す断面図である。

【0013】

(半 導 体 装 置)

まず、本実施形態による半導体装置について、図1を用いて説明する。

図 1 に示すように、シリコン基板 6 には、素子領域 8 を画定する素子分離領域 1 0 が形成 されている。

【0015】

素子領域8におけるシリコン基板10上には、例えば厚さ1nmの中間層12が形成されている。中間層12は、少なくともTaを含む酸化物より成るものである。具体的には、 中間層12として、AlとTaとSiとO(酸素)とを含む膜が用いられている。中間層 12の厚さは、例えば1nmとなっている。

[0016]

中間 層 1 2 上には、 例えば 膜 厚 4 n m の A l 2 O 3 より成るゲート絶縁 膜 1 4 が形成されている。

【0017】

ゲート絶縁膜14上には、例えば厚さ100~200nmのポリシリコンより成るゲート 40 電極16が形成されている。

【0018】

ゲート電極16の両側のシリコン基板10には、エクステンションソースドレインの浅い 領域を構成する不純物拡散領域20 a が形成されている。

[0019]

ゲート電極16の側面には、例えばSiO2より成るサイドウォール絶縁膜22が形成されている。

[0020]

側面にサイドウォール絶縁膜22が形成されたゲート電極16の両側のシリコン基板10 には、エクステンションソースドレインの深い領域を構成する不純物拡散領域20bが形 5

50

20

成されている。

【 0 0 2 1 】

不純物拡散領域20aと不純物拡散領域20bとにより、エクステンションソースドレイン構造のソース / ドレイン拡散層20が形成されている。

【 0 0 2 2 】

こうして本実施形態による半導体装置が構成されている。

【 0 0 2 3 】

本実施形態による半導体装置は、シリコン基板 6 と A 1 2 O 3 より成るゲート絶縁膜 1 4 との間に、少なくとも T a を含む酸化物より成る中間層 1 4 が形成されていることに主な 特徴がある。

[0024]

ゲート絶縁膜としてAl₂ O₃を用いた提案されている半導体装置では、基板はIV族元素であるSiにより構成されている一方、ゲート絶縁膜にはIII族元素であるAlが含まれているため、シリコン基板とゲート絶縁膜との界面にAlによる未結合手が生じ、界面準位密度が高くなってしまっていた。界面準位密度が高くなると、表面ポテンシャルに応じて、界面に電荷が蓄積される。しかし、最も重要なのは未結合手等によって生じた膜中の電荷であり、これがフラットバンド電圧の大きなシフトを招いてしまっていた。 【0025】

これに対し、本実施形態では、シリコン基板6とAl₂ O₃より成るゲート絶縁膜16との間に、少なくともTaを含む酸化物より成る中間層が形成されている。ゲート絶縁膜1 20 4に含まれているAlはIII族元素であるのに対し、中間層12に含まれているTaは V族元素であるため、本実施形態によれば、Alによる未結合手が生じるのを防止するこ とができる。従って、本実施形態によれば、ゲート絶縁膜14の材料としてAl₂ O₃を 用いた場合であっても、固定電荷量を低く抑えることができ、フラットバンド電圧の大き なシフトを防止することができる。

[0026]

(半導体装置の製造方法)

次に、本実施形態による半導体装置の製造方法を図2乃至図4を用いて説明する。図2乃 至図4は、本実施形態による半導体装置の製造方法を示す工程断面図である。

[0027]

まず、図2(a)に示すように、例えば面方位(001)のシリコン基板6を用意する。 【0028】

次に、 例えば L O C O S 法又は S T I 法により、 シリコン 基板 6 に、 素子領域 8 を画定す る素子分離領域 1 0 を形成する。

【0029】

次に、例えば0.5%のHF水溶液を用いて、犠牲酸化膜を除去する。

【 0 0 3 0 】

次に、図2(b)に示すように、全面に、例えばMOCVD法により、少なくともTaを含む中間層12を形成する。具体的には、中間層12として、AlとTaとSiとOとを含む膜を形成する。中間層12の厚さは、例えば1nmとする。中間層12を形成する際には、減圧下にて、Taの原料ガスとAlの原料ガスとO2ガスとを供給する。Taの原料としては、例えば、Pent‐Etochisi‐Tantalate(PET)を用いる。Alの原料としては、例えば、Tri‐Ethele‐Aluminum(TEA)を用いる。

[0031]

次に、全面に、例えばMOCVDにより、Al₂ O₃より成るゲート絶縁膜14を形成する。ゲート絶縁膜14の膜厚は、例えば4nmとする。Alの原料としては、上記と同様に、例えば、Tri‐Ethele‐Aluminum(TEA)を用いる。なお、中間 層12とゲート絶縁膜14とは、連続した工程で形成すればよい。 【0032】

40

30

次に、N2雰囲気中で、800、10秒の熱処理を行う。 [0033]次に、図2(c)に示すように、全面に、例えばCVD法により、膜厚100~200n mのポリシリコン膜16を形成する。ポリシリコン膜16は、後工程においてパターニン グされてゲート電極となるものである。ポリシリコン膜16を形成する際の成膜条件は、 例えば650 とする。 [0034]次に、図3(a)に示すように、フォトリソグラフィ技術を用い、ポリシリコン膜16を パターニングする。ポリシリコン膜16をパターニングする際には、例えばドライエッチ ングを用いる。こうして、ポリシリコンより成るゲート電極16が形成される。 10 [0035] 次に、図3(b)に示すように、ゲート電極16をマスクとして、イオン注入法により、 ゲート電極16の両側のシリコン基板6に不純物を導入する。これにより、エクステンシ ョンソースドレインの浅い領域を構成する不純物拡散領域20aが形成される。 [0036]次に、全面に、例えば膜厚130nmのシリコン窒化酸化膜を形成する。この後、シリコ ン窒化酸化膜を異方性エッチングする。これにより、ゲート電極の側面に、シリコン窒化 酸化 膜より 成 る サ イ ド ウ ォ ー ル 絶 縁 膜 2 2 が 形 成 さ れ る (図 4 (a) 参 照) 。 次に、側面にサイドウォール絶縁膜22が形成されたゲート電極16をマスクとして、イ 20 オン注入法により、シリコン基板6に不純物を導入する。これにより、エクステンション ソースドレインの深い領域を構成する不純物拡散領域20bが形成される。こうして、不 純物拡散領域20aと不純物拡散領域20bとにより構成されたエクステンションソース ドレイン構造のソース / ドレイン拡散層20が形成される。 [0038]こうして本実施形態による半導体装置が製造される。 [0039](評価結果) 次に、本実施形態による半導体装置の評価結果について説明する。 [0040]30 まず、 CV特性を測定することにより、フラットバンド電圧のシフト V_{fb}を求めた。 この結果、フラットバンド電圧のシフト Vfbは、0.2Vと小さく抑えられており、 良好であった。 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$ また、コンダクタンス法により、界面準位密度を求めた。この結果、界面準位密度は、5 ×10¹⁰ cm⁻² / e V と低く抑えられており、良好であった。 $\begin{bmatrix} 0 & 0 & 4 & 2 \end{bmatrix}$ これらのことから、本実施形態によれば、ゲート絶縁膜の材料としてA1203を用いた 場合であっても、界面準位密度が低く、フラットバンド電圧のシフトの小さい半導体装置 を提供し得ることがわかる。 40 [0043] 「第2実施形態] 本発明の第2実施形態による半導体装置及びその製造方法を図5乃至図8を用いて説明す る。図5は、本実施形態による半導体装置を示す断面図である。図1乃至図4に示す第1 実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して 説明を省略または簡潔にする。 [0044](半導体装置) まず、本実施形態による半導体装置について図5を用いて説明する。 [0045]50

(6)

本実施形態による半導体装置は、シリコン基板6とゲート絶縁膜14との間に中間層12 が形成されているのみならず、ゲート絶縁膜14とゲート電極16との間にも中間層12 a形成されていることに主な特徴がある。 [0046]図5に示すように、本実施形態では、ゲート絶縁膜14とゲート電極16との間にも、中 間層12aが形成されている。中間層12aとしては、例えば中間層12と同様のものを 用いることができる。 [0047]ポリシリコンより成るゲート電極はIV族元素であるSiにより構成されている一方、A 1 。 O 。より成るゲート絶縁膜には V 族元素である A 1 が含まれているため、ゲート絶縁 10 膜とゲート電極とが接している場合には、ゲート絶縁膜とゲート電極との界面にA1によ る未結合手が生じ、固定電荷量が多くなる要因となる。 [0048]本 実 施 形 態 に よ れ ば 、 シ リ コ ン 基 板 6 と ゲ ー ト 絶 縁 膜 1 4 と の 間 に 中 間 層 1 2 が 形 成 さ れ ているのみならず、ゲート絶縁膜14とゲート電極16との間にも中間層12aが形成さ れているため、シリコン基板6とゲート絶縁膜14との界面における固定電荷を低減し得 るのみならず、ゲート絶縁膜14とゲート電極16との界面における固定電荷をも低減し 得る。従って、本実施形態によれば、フラットバンド電圧のシフトをより抑制し得る半導 体装置を提供することができる。 [0049]20 (半導体装置の製造方法) 次に、本実施形態による半導体装置の製造方法を図6乃至図8を用いて説明する。 [0050]まず、ゲート絶縁 膜 1 4 を形成する工程までは、図 2 (a) 及び図 2 (b) を用いて上述 した 半 導 体 装 置 の 製 造 方 法 と 同 様 で あ る の で 説 明 を 省 略 す る (図 6 (a) 及 び 図 6 (b) 参照)。 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$ 次に、図6(b)に示すように、全面に、MOCVD法により、中間層12aを形成する 。中間層12aの形成方法は、例えば、上述した中間層12の形成方法と同様とする。 [0052]30 この後の図 6 (c) 乃至図 8 (b) に示す半導体装置の製造方法は、図 2 (c) 乃至図 4 (b)を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。 [0053]こうして本実施形態による半導体装置が製造される。 [0054]「第3実施形態] 本発明の第3実施形態による半導体装置及びその製造方法を図9乃至図12を用いて説明 する。図9は、本実施形態による半導体装置を示す断面図である。図1乃至図8に示す第 1又は第2実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符 号を付して説明を省略または簡潔にする。 40 [0055] (半導体装置) まず、本実施形態による半導体装置について図9を用いて説明する。 [0056]本実施形態による半導体装置は、シリコン基板6とゲート絶縁膜14との間には中間層1 2 が形成されておらず、ゲート絶縁膜14とゲート絶縁膜16との間にのみ中間層12a が形成されていることに主な特徴がある。 [0057]図 9 に示すように、本実施形態では、シリコン基板 1 0 上に、ゲート絶縁膜 1 4 が直接形 成されている。 50

[0058]ゲート絶縁膜14とゲート電極16との間には、中間層12aが形成されている。 [0059]このように、シリコン基板8とゲート絶縁膜14との界面に中間層12を形成することな く、ゲート絶縁膜14とゲート電極16との間にのみ中間層12aを形成してもよい。 [0060]本実施形態による半導体装置では、シリコン基板6とゲート絶縁膜14との間に中間層1 2 が形成されていないため、シリコン基板 6 とゲート絶縁膜 1 4 との界面における固定電 荷は低減し得ないが、ゲート絶縁膜14とゲート電極16との間には中間層12aが形成 されているため、ゲート絶縁膜14とゲート電極16との界面における固定電荷について 10 は低減し得る。従って、本実施形態によっても、フラットバンド電圧のシフトを抑制する ことは可能である。 [0061](半導体装置の製造方法) 次に、本実施形態による半導体装置の製造方法を図10乃至図12を用いて説明する。 [0062]まず、犠牲酸化膜を除去する工程までは、図2(a)を用いて上述した半導体装置の製造 方法と同様であるので説明を省略する。 [0063]次に、図10(b)に示すように、中間層12を形成することなく、全面に、ゲート絶縁 20 膜14を形成する。ゲート絶縁膜14の形成方法は、例えば上記と同様とする。 [0064]次に、全面に、中間層12aを形成する。中間層12aの形成方法は、例えば上記と同様 とする。 [0065]この後の図10(c)乃至図12(b)に示す半導体装置の製造方法は、図2(c)乃至 図4(b)を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する。 [0066]こうして本実施形態による半導体装置が製造される。 **[**0067**]** 30 「変形実施形態] 本発明は上記実施形態に限らず種々の変形が可能である。 [0068]例えば、上記実施形態では、中間層としてA1とTaとSiとOとを含む膜を用いる場合 を例に説明したが、中間層はA1とTaとSiとOとを含む膜に限定されるものではなく 、 V 族元素を含む酸化物より成る膜を広く用いることができる。例えば、中間層として、 A1とV(バナジウム)とSiとOとを含む膜、A1とNbとSiとOとを含む膜、A1 とUとSiとOとを含む膜等を用いてもよい。V、Nb、UはいずれもV族元素であるた め、III族元素であるA1による未結合手の生成を防止することが可能である。 $\begin{bmatrix} 0 & 0 & 6 & 9 \end{bmatrix}$ 40 また、上記実施形態では、中間層にA1が含まれていたが、中間層にA1が含まれていな くてもよい。 [0070]また、上記実施形態では、中間層に窒素が含まれていない場合を例に説明したが、中間層 にNを含ませてもよい。中間層に窒素を含ませることにより、ゲート電極中に導入された B (ボロン)等のドーパント不純物がシリコン基板側に突き抜けてしまうのを防止するこ とが可能となる。中間層に窒素を含ませる場合、中間層中における窒素の体積密度は例え ば1%以下とすればよい。 また、上記実施形態では、Al2O3より成るゲート絶縁膜の膜厚を4nmとしたが、ゲ 50

(8)

ート絶縁膜の膜厚は4nmに限定されるものではない。ただし、Al2O₃より成るゲー ト絶縁膜の膜厚が5nmより薄くなるとフラットバンド電圧のシフトが顕著になる傾向が あるため、本発明は、 A 1 。 O 。より成るゲート絶縁膜の膜厚が 5 n m 以下の場合に特に 有効である。

(9)

[0072]

また、上記実施形態では、ゲート絶縁膜としてA12O3膜を用いる場合を例に説明した が、ゲート絶縁膜はA1203膜に限定されるものではない。本発明の原理は、ゲート絶 縁膜が、III族元素を含む酸化物より成る膜である場合に広く適用することができる。 例えば、ゲート絶縁膜が、Sc,Oュ膜、Y,Oュ膜、La,Oュ膜等であってもよい。 ゲート絶縁膜に含まれるSc、Y、LaはいずれもIII族元素である一方、中間層にV 族元素が含まれているため、未結合手の発生を防止することができ、固定電荷を低減する ことができる。

[0073]

また、上記実施形態では、ゲート絶縁膜としてIII族元素を含む酸化物より成る膜を用 いる 場 合 を 例 に 説 明 し た が 、 ゲ ー ト 絶 縁 膜 と し て V 族 元 素 を 含 む 酸 化 物 よ り 成 る 膜 を 用 い てもよい。ゲート絶縁膜としてV族元素を含む酸化物より成る膜を用いる場合には、中間 層としてIII族元素を含む酸化物より成る膜を用いればよい。例えば、III族元素を 含む酸化物より成る中間層としては、例えばThを含む酸化物より成る膜等を用いること が可能である。

[0074]

また、上記実施形態では、本発明の原理をMOS型トランジスタに適用する場合を例に説 明したが、本発明の原理はMOS型トランジスタのみならず、他のあらゆる半導体装置に 適用することが可能である。例えば、本発明の原理は、MOSダイオードの絶縁膜に適用 することが可能である。即ち、MOSダイオードの絶縁膜として例えばIII族元素を含 む 酸 化 物 よ り 成 る 膜 を 用 い 、 絶 縁 膜 と 半 導 体 基 板 と の 間 や 絶 縁 膜 と 電 極 と の 間 に 例 え ば V 族元素を含む酸化物より成る中間層を形成すればよい。また、MOSダイオードの絶縁膜 として、例えばV族元素を含む酸化物より成る膜を用い、絶縁膜と半導体基板との間や絶 縁膜と電極との間に例えばIII族元素を含む酸化物より成る中間層を形成してもよい。 また、本発明の原理は、フローティングゲート型のトランジスタのトンネル絶縁膜にも適 用することが可能である。即ち、トンネル絶縁膜として例えばIII族元素を含む酸化物 より成る膜を用い、トンネル絶縁膜と半導体基板との間やトンネル絶縁膜と電極との間に 例えばV族元素を含む酸化物より成る中間層を形成すればよい。また、トンネル絶縁膜と して、例えばV族元素を含む酸化物より成る膜を用い、トンネル絶縁膜と半導体基板との 間 や ト ン ネ ル 絶 縁 膜 と 電 極 と の 間 に 例 え ば III 族 元 素 を 含 む 酸 化 物 よ り 成 る 膜 を 形 成 す ればよい。

[0075]

また、上記実施形態では、シリコン基板を用いる場合を例に説明したが、シリコン基板に 限定されるものではなく、本発明の原理は、IV族元素より成る半導体基板を用いる場合 に広く適用することが可能である。例えば、シリコンゲルマニウム基板等を用いる場合に も本発明の原理を適用することが可能である。

[0076]

(付記1) |半 導 体 基 板 上 に 形 成 さ れ た 、 III 族 元 素 及 び V 族 元 素 の 一 方 で あ る 第 1 の 元素を含む酸化物より成る中間層と、

前記中間層上に形成された、III族元素及びV族元素の他方である第2の元素の酸化物 より成る絶縁膜と、

前記絶縁膜上に形成された電極と

を有することを特徴とする半導体装置。

[0077]

(付記2) 付記1記載の半導体装置において、

前記絶縁膜と前記電極との間に形成され、前記第1の元素を含む酸化物より成る他の中間 50

10

20



層を更に有する ことを特徴とする半導体装置。 [0078](付記3) 付記1又は2記載の半導体装置において、 前記中間層及び/又は前記他の中間層は、前記第1の元素と前記第2の元素とを含む酸化 物より成る ことを特徴とする半導体装置。 [0 0 7 9] (付記4) 付記1乃至3のいずれかに記載の半導体装置において、 前記絶縁膜の膜厚は、5nm以下である ことを特徴とする半導体装置。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ (付記5) 付記1乃至4のいずれかに記載の半導体装置において、 前記第2の元素は、A1、Sc、Y又はLaである ことを特徴とする半導体装置。 $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$ (付記6) 付記5記載の半導体装置において、 前記 絶縁 膜 は 、 A l , O ュ 膜 、 S c , O ュ 膜 、 Y , O ュ 膜 又 は L a , O ュ 膜 で あ る ことを特徴とする半導体装置。 [0082](付記7) 付記1乃至6のいずれかに記載の半導体装置において、 前記第1の元素は、Ta、V、Nb、Th又はUである ことを特徴とする半導体装置。 [0083](付記8) 付記1乃至7のいずれかに記載の半導体装置において、 前記中間層及び/又は前記他の中間層は、更に窒素を含む ことを特徴とする半導体装置。 [0084](付記9) 半導体基板上に形成された、III族元素及びV族元素の一方である元素の 酸化物より成る絶縁膜と、 前記 絶 縁 膜 上 に 形 成 さ れ た 、 III 族 元 素 及 び V 族 元 素 の 他 方 で あ る 元 素 を 含 む 酸 化 物 よ り成る中間層と、 前記中間層上に形成された電極と を有することを特徴とする半導体装置。 [0085](付記10) 半導体基板上に、III族元素及びV族元素の一方である第1の元素を含 む酸化物より成る中間層を形成する工程と、 前記 中 間 層 上 に 、 III族 元 素 及 び V 族 元 素 の 他 方 で あ る 第 2 の 元 素 の 酸 化 物 よ り 成 る 絶 縁膜を形成する工程と、 前記絶縁膜上に電極を形成する工程と を有することを特徴とする半導体装置の製造方法。 [0086](付記11) 付記10記載の半導体装置の製造方法において、 前記中間層を形成する工程では、前記第1の元素を含む第1の原料と前記第2の元素を含 む第2の原料とを用いて、前記第1の元素と前記第2の元素とを含む酸化物より成る前記 中間層を形成し、 前記絶縁膜を形成する工程では、前記第2の原料を用いて前記絶縁膜を形成する ことを特徴とする半導体装置の製造方法。 (付記12) 付記10又は11記載の半導体装置の製造方法において、

50

10

20

30

前記絶縁膜を形成する工程の後、前記電極を形成する工程の前に、前記第1の原料と前記 第2の原料とを用いて、前記第1の元素と前記第2の元素とを含む酸化物より成る他の中 間層を形成する工程を更に有する ことを特徴とする半導体装置の製造方法。 [0088]【発明の効果】 以上の通り、本発明によれば、半導体基板とIII族元素及びV族元素の一方である元素 の酸化物より成るゲート絶縁膜との間に、III族元素及びV族元素の他方である元素を 含む酸化物より成る中間層が形成されているため、ゲート絶縁膜の材料としてAl。Os 等を用いた場合であっても、固定電荷を低減することができる。従って、本発明によれば 、フラットバンド電圧の大きなシフトを防止し得る半導体装置及びその製造方法を提供す ることができる。 【図面の簡単な説明】 【図1】本発明の第1実施形態による半導体装置を示す断面図である。 【図2】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その1) である。 【図3】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その2) である。 【図4】本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その3) である。 【図5】本発明の第2実施形態による半導体装置を示す断面図である。 【図6】本発明の第2実施形態による半導体装置の製造方法を示す工程断面図(その1) である。 【図7】本発明の第2実施形態による半導体装置の製造方法を示す工程断面図(その2) である。 【図8】本発明の第2実施形態による半導体装置の製造方法を示す工程断面図(その3) である。 【図9】本発明の第3実施形態による半導体装置を示す断面図である。 【図10】本発明の第3実施形態による半導体装置の製造方法を示す工程断面図(その1)である。 【 図 1 1 】 本 発 明 の 第 3 実 施 形 態 に よ る 半 導 体 装 置 の 製 造 方 法 を 示 す 工 程 断 面 図 (そ の 2) である。 【 図 1 2 】 本 発 明 の 第 3 実 施 形 態 に よ る 半 導 体 装 置 の 製 造 方 法 を 示 す 工 程 断 面 図 (そ の 3)である。 【図13】提案されている半導体装置を示す断面図である。 【図14】C-V特性を示すグラフである。 る。 【符号の説明】 6...シリコン基板 8 ... 素子領域 1 0 ... 素子分離領域 12、12a...中間層 1 4 ... ゲート絶縁膜 16…ゲート電極 20…ソース / ドレイン拡散層 20a、20b...不純物拡散領域 2 2 … サイドウォール絶縁膜 106…シリコン基板 108...素子領域

(11)

50

10

20

30

- 1 1 4 ... ゲート絶縁膜
- 1 1 6 ... ゲート電極
- 118...キャップ膜
- 1 2 0 … ソース / ドレイン 拡散層
- 1 2 0 a 、 1 2 0 b ... 不 純 物 拡 散 領 域
- 1 2 2 … サイドウォール絶縁膜

【図1】

本発明の第1実施形態による半導体装置を示す断面図



【図2】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その1)



【図3】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その2)







【図4】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その3)







【 図 5 】 本発明の第2実施形態による半導体装置を示す断面図



【図6】

本発明の第2実施形態による半導体装置の製造方法を示す 工程断面図(その1)



【図7】

本発明の第2実施形態による半導体装置の製造方法を示す 工程断面図(その2)



(b)



【図8】

本発明の第2実施形態による半導体装置の製造方法を示す 工程断面図(その3)



(b)



【 図 9 】 本発明の第3実施形態による半導体装置を示す断面図



【図10】

本発明の第3実施形態による半導体装置の製造方法を示す 工程断面図(その1)



本発明の第3実施形態による半導体装置の製造方法を示す 工程断面図(その2)







【図12】

本発明の第3実施形態による半導体装置の製造方法を示す 工程断面図(その3)







【 図 1 3 】 提案されている半導体装置を示す断面図





C-V特性を示すグラフ



【図15】 Al₂O₃膜の膜厚とフラットバンド電圧のシフトとの 関係を示すグラフ



フロントページの続き

F ターム(参考) 5F140 AA00 AC14 AC39 BA01 BA05 BA20 BD01 BD02 BD11 BD13 BE10 BF01 BF04 BG08 BG11 BG12 BG28 BG38 BG53 BH15 BK02 BK13 CB01 CB04 CE10