(12) **特許公報(B2)**

(11)特許番号

特許第5990929号

(P5990929)

(45) 発行日 平成28年9月14日(2016.9.14) (24) 登録日 平成28年8月26日 (2016.8.26) FΙ (51) Int. CL. HO4R 17/00 (2006.01) HO4R 17/00332A A61B 8/00 (2006.01) A 6 1 B 8/00 GO1N 29/24 (2006.01) HO4R 17/00330H HO1L 41/09 (2006.01) GO1N 29/24HO1L 41/08С (全 17 頁) 請求項の数 18 ||(73)特許権者 000002369 特願2012-38401 (P2012-38401) (21) 出願番号 (22) 出願日 平成24年2月24日 (2012.2.24) セイコーエプソン株式会社 (65) 公開番号 特開2013-175878 (P2013-175878A) 東京都新宿区新宿四丁目1番6号 (43) 公開日 平成25年9月5日(2013.9.5) (74)代理人 100090479 平成27年2月24日 (2015.2.24) 弁理士 井上 一 審査請求日 (74)代理人 100104710 弁理士 竹腰 昇 (74)代理人 100124682 弁理士 黒田 泰 (72)発明者 西脇 学 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 審査官 武田 裕司

最終頁に続く

10

(54) 【発明の名称】超音波トランスデューサー装置およびプローブ並びに電子機器および超音波診断装置

(57)【特許請求の範囲】

(19) 日本国特許庁(JP)

【請求項1】

複数の開口がアレイ状に配置された基板と、

前記複数の開口に設けられ<u>、行方向及び列方向に配列され</u>る超音波トランスデューサー 素子と、

前記超音波トランスデューサー素子が設けられる前記基板の第1面とは反対側の前記基 板の第2面に対向配置され、第1配線を有する配線基板と、

前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および 前記第1 配線を相互に電気的に接続する第2 配線を有する配線部材と、

を備え、

前記基板は、

<u>前記行方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記行方向に並</u> ぶ前記超音波トランスデューサー素子に接続される1本の第1電極と、

前記第1電極の両端にそれぞれ個別に接続される第1電極端子と、

<u>前記列方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記列方向に並</u> ぶ前記超音波トランスデューサー素子に接続される1本の第2電極と、

- 前記第2電極の両端にそれぞれ個別に接続される第2電極端子と、
- を備えることを特徴とする超音波トランスデューサー装置。

【請求項2】

請求項1に記載の超音波トランスデューサー装置において、前記第1配線に接続される ²⁰

集積回路をさらに備え、前記集積回路は、前記超音波トランスデューサー素子に接続され る導電線の本数よりも少ない本数の信号処理側の入出力端子を有することを特徴とする超 音波トランスデューサー装置。

【請求項3】

請求項2に記載の超音波トランスデューサー装置において、前記集積回路はマルチプレ クサーを含むことを特徴とする超音波トランスデューサー装置。

【請求項4】

請求項2または3に記載の超音波トランスデューサー装置において、前記基板と対向す る前記配線基板の第1面とは反対側の前記配線基板の第2面に形成されて、前記集積回路 に接続される外部接続端子をさらに備えることを特徴とする超音波トランスデューサー装 置。

【請求項5】

請求項4に記載の超音波トランスデューサー装置において、前記集積回路は、前記配線 基板の前記第2面に実装される集積回路チップを含むことを特徴とする超音波トランスデ ューサー装置。

【請求項6】

請求項4に記載の超音波トランスデューサー装置において、前記集積回路は、前記配線 基板の前記第2面に形成されるモノリシック集積回路を含むことを特徴とする超音波トラ ンスデューサー装置。

【請求項7】

請求項4に記載の超音波トランスデューサー装置において、 前記配線部材は、前記第2配線を含む導電線を有するフレキシブルプリント基板であり

前記集積回路は、前記フレキシブルプリント基板に実装され、かつ前記導電線に接続されている集積回路チップを含むことを特徴とする超音波トランスデューサー装置。 【請求項8】

請求項2または3に記載の超音波トランスデューサー装置において、前記基板と対向す る前記配線基板の第1面に形成されて、前記集積回路に接続される外部接続端子をさらに 備えることを特徴とする超音波トランスデューサー装置。

【請求項9】

請求項1~8のいずれか1項に記載の超音波トランスデューサー装置において、前記配線基板は、前記基板に重ねられる板材から形成され、前記開口同士の間の壁は少なくとも 部分的に前記配線基板に固着されることを特徴とする超音波トランスデューサー装置。 【請求項10】

請求項1に記載の超音波トランスデューサー装置において、<u>前記</u>第1配線に接続される 集積回路をさらに備え、前記集積回路は、前記超音波トランスデューサー素子に接続され るパルサーを含むことを特徴とする超音波トランスデューサー装置。

【請求項11】

請求項10に記載の超音波トランスデューサー装置において、前記集積回路は、前記超 音波トランスデューサー素子に接続されるアナログデジタル変換器をさらに含むことを特 ⁴⁰ 徴とする超音波トランスデューサー装置。

【請求項12】

請求項1に記載の超音波トランスデューサー装置において、前記基板と対向する前記配 線基板の第1面とは反対側の前記配線基板の第2面に形成されて、前記第1配線に接続さ れる外部接続端子をさらに備えることを特徴とする超音波トランスデューサー装置。

【請求項13】

請求項1に記載の超音波トランスデューサー装置において、前記基板と対向する前記配 線基板の第1面に形成されて、前記第1配線に接続される外部接続端子をさらに備えるこ とを特徴とする超音波トランスデューサー装置。

【請求項14】

10

20

(3)

請求項1~<u>13</u>のいずれか1項に記載の超音波トランスデューサー装置と、前記超音波 トランスデューサー装置を支持する筐体とを備えることを特徴とするプローブ。 【請求項15】

請求項<u>14</u>に記載のプローブと、前記プローブに接続されて、前記超音波トランスデュ ーサー素子の出力を処理する処理回路とを備えることを特徴とする電子機器。

【請求項16】

請求項<u>14</u>に記載のプローブと、前記プローブに接続されて、前記超音波トランスデュ ーサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置と 、を備えることを特徴とする超音波診断装置。

【請求項17】

複数の開口がアレイ状に配置された基板と、

前記開口に設けられる超音波トランスデューサー素子と、

前記超音波トランスデューサー素子が設けられる前記基板の第1面とは反対側の前記基 板の第2面に対向配置され、第1配線を有する配線基板と、

前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および 前記第1配線を相互に電気的に接続する第2配線を有する配線部材と、を備える超音波ト ランスデューサー装置を含み、

前記基板は、

<u>前記行方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記行方向に並</u> ぶ前記超音波トランスデューサー素子に接続される1本の<u>第1</u>電極と、

前記第1電極の両端にそれぞれ個別に接続される第1電極端子と、

<u>前記列方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記列方向に並</u> ぶ前記超音波トランスデューサー素子に接続される1本の第2電極と、

____前記第2電極の両端にそれぞれ個別に接続される第2電極端子と、_

を備えることを特徴とする電子機器。

【請求項18】

複数の開口がアレイ状に配置された基板と、

前記開口に設けられる超音波トランスデューサー素子と、

前記超音波トランスデューサー素子が設けられる前記基板の第1面とは反対側の前記基 板の第2面に対向配置され、第1配線を有する配線基板と、

前記基板および前記配線基板に接続されて、前記超音波トランスデューサー素子および 前記第1配線を相互に電気的に接続する第2配線を有する配線部材と、を備える超音波ト ランスデューサー装置を含み、

前記基板は、

<u>前記行方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記行方向に並</u> ぶ前記超音波トランスデューサー素子に接続される1本の第1電極と、

前記第1電極の両端にそれぞれ個別に接続される第1電極端子と、

<u>前記列方向に並ぶ前記超音波トランスデューサー素子に共通に延びて、前記列方向に並</u> ぶ前記超音波トランスデューサー素子に接続される1本の第2電極と、

前記第2電極の両端にそれぞれ個別に接続される第2電極端子と、

を備えることを特徴とする超音波診断装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、アレイ状に配置された開口を有する基板と、個々の開口に設けられる超音波 トランスデューサー素子とを備える超音波トランスデューサー装置、および、それを利用 したプローブ、並びに、そういったプローブを利用した電子機器および超音波診断装置等 に関する。

【背景技術】

20

30

40

[0002]

例えば特許文献1に開示されるように、超音波トランスデューサー素子チップは基板を 備える。基板には複数の開口が形成される。個々の開口に超音波トランスデューサー素子 が設けられる。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2011-82624号公報

【特許文献2】特開2011-56258号公報

【特許文献 3 】特開 2 0 0 6 - 1 2 2 1 8 8 号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

特許文献2はバルク型の超音波トランスデューサー素子を開示する。バルク型の超音波 トランスデューサー素子では基板に開口は形成されない。基板は板厚に形成されることが できる。基板の強度は十分に確保されることができる。基板上で集積回路は構築されるこ とができる。

[0005]

その一方で、前述のように、超音波トランスデューサー素子チップの構成にあたって基 板に複数の開口が形成されると、基板の強度は低下する。特に、開口の形成にエッチング 20 処理が利用されることから、基板の厚みは縮小されることが望まれる。基板の薄型化は基 板の強度の低下をさらに誘引する。こうした基板に対して集積回路の形成はこれまでのと ころ提案されていない。

[0006]

本発明の少なくとも1つの態様によれば、集積回路の接続にあたって確実に薄型化され ることができる超音波トランスデューサー素子チップは提供されることができる。 【課題を解決するための手段】

[0007]

(1)本発明の一態様は、複数の開口がアレイ状に配置された基板と、個々の前記複数 の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサー素 子が設けられる前記基板の第1面とは反対側の前記基板の第2面に対向配置され、第1配 線を有する配線基板と、前記基板および前記配線基板に接続されて、前記超音波トランス デューサー素子および前記第1配線を相互に電気的に接続する第2配線を有する配線部材 とを備える超音波トランスデューサー装置に関する。

[0008]

こうして第2配線は基板および配線基板の外側に配置されることができる。基板と配線 基板との間に接続端子の配置は省略されることができる。その結果、基板は配線基板に重 ね合わせられることができる。基板および配線基板の距離は最大限に縮小される。したが って、集積回路の接続にあたって基板および配線基板の厚みは縮小される。しかも、基板 が配線基板に重ね合わせられれば、基板の強度は補強されることができる。基板は確実に 薄型化されることができる。こうして超音波トランスデューサー装置で薄型化は実現され ることができる。

[0009]

(2) 超音波トランスデューサー装置は、<u>前記</u>第1 配線に接続される集積回路をさらに 備えることができる。前記集積回路は、前記超音波トランスデューサー素子に接続される 導電線の本数よりも少ない本数の信号処理側の入出力端子を有することができる。信号処 理側の入出力端子の端子数は超音波トランスデューサー素子に接続される導電線の本数よ りも減少する。その結果、超音波トランスデューサー装置に接続されるケーブルやコネク ターのサイズは縮小されることができる。超音波トランスデューサー装置は従来に比べて 狭小な空間に収容されることができる。

50

30

[0010]

(3)前記集積回路はマルチプレクサーを含むことができる。マルチプレクサーは、超 音波トランスデューサー素子に接続される導電線と、導電線の本数よりも少ない本数の信 号処理側の入出力端子との間で接続関係を管理する。したがって、マルチプレクサーは、 超音波トランスデューサー装置に接続されるケーブルやコネクターのサイズの縮小に大い に貢献する。

[0011]

(4)超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第1面と は反対側の前記配線基板の第2面に形成されて、前記集積回路に接続される外部接続端子 をさらに備えることができる。こうして超音波トランスデューサー装置は1つのユニット ¹⁰ として取り扱われることができる。

[0012]

(5)前記集積回路は、前記配線基板の前記第2面に実装される集積回路チップを含む ことができる。集積回路チップは、基板を含む二次元平面に沿って広がらないことから、 超音波トランスデューサー装置の小型化に貢献することができる。

[0013]

(6)前記集積回路は、前記配線基板の前記第2面に形成されるモノリシック集積回路 を含むことができる。モノリシック集積回路は配線基板の第2面に形成されることから超 音波トランスデューサー装置の小型化に貢献することができる。

【0014】

(7) 超音波トランスデューサー装置は、前記配線部材は、前記第2配線を含む導電線 を有するフレキシブルプリント基板であり、前記集積回路は、前記フレキシブルプリント 基板に実装され、かつ前記導電線に接続されている集積回路チップを含むことができる。 集積回路チップは、基板を含む二次元平面に沿って広がらないことから、超音波トランス デューサー装置の小型化に貢献することができる。

[0015]

(8) 超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第1面に 形成されて、前記集積回路に接続される外部接続端子をさらに備えることができる。こう して超音波トランスデューサー装置は1つのユニットとして取り扱われることができる。 しかも、外部接続端子の形成作業、および、外部接続端子および第1配線の接続作業はい ずれも配線基板の第1面で実施されることができ、製造工程の複雑化は回避されることが できる。

【0016】

(9)前記配線基板は、前記基板に重ねられる板材から形成され、前記開口同士の間の 壁は少なくとも部分的に前記配線基板に固着されることができる。開口同士の間で壁の剛 性は高められることができる。その結果、壁の振動(残響振動)は抑制されることができ る。超音波トランスデューサー素子の振動特性は安定化することができる。

【0017】

(10)超音波トランスデューサー装置は、<u>前記</u>第1配線に接続される集積回路をさら に備えることができる。前記集積回路は、前記超音波トランスデ

40

20

30

ューサー素子に接続されるパルサーを含むことができる。超音波トランスデューサー素子 とパルサーとの間で距離は短縮される。したがって、超音波トランスデューサー素子に供 給される共振信号のS/N比は高められることができる。

【0018】

(11)前記集積回路は、前記超音波トランスデューサー素子に接続されるアナログデジタル変換器をさらに含むことができる。超音波トランスデューサー素子とアナログデジタル変換器との間で距離は短縮される。したがって、超音波トランスデューサー素子から 出力される検出信号のS/N比は高められることができる。

【0019】

(12)超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第1面 50

とは反対側の前記配線基板の第2面に形成されて、前記第1配線に接続される外部接続端 子をさらに備えることができる。こうして超音波トランスデューサー装置は1つのユニッ トとして取り扱われることができる。

【0020】

(13)超音波トランスデューサー装置は、前記基板と対向する前記配線基板の第1面 に形成されて、前記第1配線に接続される外部接続端子をさらに備えることができる。こ うして超音波トランスデューサー装置は1つのユニットとして取り扱われることができる 。しかも、外部接続端子の形成作業、および、外部接続端子および第1配線の接続作業は いずれも配線基板の第1面で実施されることができ、製造工程の複雑化は回避されること ができる。

【0021】

(14)超音波トランスデューサー装置は、前記基板に形成されて、前記配列の行方向 に並ぶ素子に共通に延びる1本の電極と、前記基板に形成されて、前記電極の両端にそれ ぞれ個別に接続される電極端子とを備えることができる。電極には両端の接続端子から信 号が入力される。したがって、電圧降下の影響はできるだけ低減されることができる。 【0022】

(15)超音波トランスデューサー装置は、前記基板に形成されて、前記配列の列方向 に並ぶ素子に共通に延びる1本の第2電極と、前記基板に形成されて、前記第2電極の両 端にそれぞれ個別に接続される第2電極端子とを備えることができる。電極には両端の接 続端子から信号が入力される。したがって、電圧降下の影響はできるだけ低減されること ができる。

20

30

40

10

【 0 0 2 3 】

(16)超音波トランスデューサー装置はプローブで利用されることができる。プロー ブは、超音波トランスデューサー装置と、前記超音波トランスデューサー装置を支持する 筐体とを備えることができる。

[0024]

(17)プローブは電子機器で利用されることができる。電子機器は、プローブと、前 記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理する処理回路 とを備えることができる。

【0025】

(18) プローブは超音波診断装置で利用されることができる。超音波診断装置は、プローブと、前記プローブに接続されて、前記超音波トランスデューサー素子の出力を処理し、画像を生成する処理回路と、前記画像を表示する表示装置とを備えることができる。 【0026】

(19)本発明の他の態様は、複数の開口がアレイ状に配置された基板と、個々の前記 複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデューサ ー素子が設けられる前記基板の第1面とは反対側の前記基板の第2面に対向配置され、第 1配線を有する配線基板と、前記基板および前記配線基板に接続されて、前記超音波トラ ンスデューサー素子および前記第1配線を相互に電気的に接続する第2配線を有する配線 部材と、を備える超音波トランスデューサー装置を含む電子機器に関する。 【0027】

(20)本発明のさらに他の態様は、複数の開口がアレイ状に配置された基板と、個々 の前記複数の開口に設けられる超音波トランスデューサー素子と、前記超音波トランスデ ューサー素子が設けられる前記基板の第1面とは反対側の前記基板の第2面に対向配置さ れ、第1配線を有する配線基板と、前記基板および前記配線基板に接続されて、前記超音 波トランスデューサー素子および前記第1配線を相互に電気的に接続する第2配線を有す る配線部材と、を備える超音波トランスデューサー装置を含む超音波診断装置に関する。 【図面の簡単な説明】

[0028]

【図1】一実施形態に係る電子機器の一具体例すなわち超音波診断装置を概略的に示す外 50

(7)

観図である。

【図2】超音波プローブの拡大正面図である。

【図3】超音波トランスデューサー素子チップユニットの拡大平面図である。

【図4】図3の4-4線に沿った断面図である。

【図5】図4に対応し、変形例に係る超音波トランスデューサー素子チップユニットの拡 大断面図である。

【図6】超音波診断装置の回路構成を概略的に示すブロック図である。

【図7】図3に対応し、第2実施形態に係る超音波トランスデューサー素子チップユニッ トの断面図である。

10 【図8】図3に対応し、第3実施形態に係る超音波トランスデューサー素子チップユニッ トの断面図である。

【図9】図3に対応し、第4実施形態に係る超音波トランスデューサー素子チップユニッ トの断面図である。

【発明を実施するための形態】

[0029]

以下、添付図面を参照しつつ本発明の一実施形態を説明する。なお、以下に説明する本 実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、 本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

(1)超音波診断装置の全体構成

図1は本発明の一実施形態に係る電子機器の一具体例すなわち超音波診断装置(超音波 検出装置)11の構成を概略的に示す。超音波診断装置11は装置端末12と超音波プロ ーブ(プローブ)13とを備える。装置端末12と超音波プローブ13とはケーブル14 で相互に接続される。装置端末12と超音波プローブ13とはケーブル14を通じて電気 信号をやりとりする。装置端末12にはディスプレイパネル(表示装置)15が組み込ま れる。ディスプレイパネル15の画面は装置端末12の表面で露出する。装置端末12で は、後述されるように、超音波プローブ13で検出された超音波に基づき画像が生成され る。画像化された検出結果がディスプレイパネル15の画面に表示される。

[0031]

30 図2に示されるように、超音波プローブ13は筐体16を有する。筐体16内には超音 波トランスデューサー素子チップユニット(以下「チップユニット」という)17が収容 される。チップユニット17は超音波トランスデューサー素子チップ(以下「素子チップ 」という)18を備える。素子チップ18の表面は筐体16の表面で露出することができ る。素子チップ18は表面から超音波を出力するとともに超音波の反射波を受信する。 [0032]

図3は素子チップ18の平面図を概略的に示す。素子チップ18は基板21を備える。 基板21の表面(第1面)には素子アレイ22が形成される。素子アレイ22はアレイ状 に配置された超音波トランスデューサー素子(以下「素子」という)23で構成される。 アレイは複数行複数列のマトリクスで形成される。その他、アレイでは千鳥配置が確立さ れてもよい。千鳥配置では偶数列の素子23群は奇数列の素子23群に対して行ピッチの 2分の1でずらされればよい。奇数列および偶数列の一方の素子数は他方の素子数に比べ て1つ少なくてもよい。個々の素子23は圧電素子部を備える。圧電素子部は下部電極2 4、上部電極25および圧電体膜26で構成される。個々の素子23ごとに下部電極24 および上部電極25の間に圧電体膜26が挟み込まれる。

[0033]

下部電極24は複数本の第1導電体(電極)24aを有する。第1導電体24aは配列 の行方向に相互に平行に延びる。1行の素子23ごとに1本の第1導電体24aが割り当 てられる。1本の第1導電体24aは配列の行方向に並ぶ素子23の圧電体膜26に共通 に配置される。第1導電体24aの両端は1対の引き出し配線27にそれぞれ接続される 。引き出し配線27は配列の列方向に相互に平行に延びる。したがって、全ての第1導電 20

体 2 4 a は同一長さを有する。こうしてマトリクス全体の素子 2 3 に共通に下部電極 2 4 は接続される。

【0034】

上部電極25は複数本の第2導電体(第2電極)25aを有する。第2導電体25aは 配列の列方向に相互に平行に延びる。1列の素子23ごとに1本の第2導電体25aが割 り当てられる。1本の第2導電体25aは配列の列方向に並ぶ素子23の圧電体膜26に 共通に配置される。列ごとに素子23の通電は切り替えられる。こうした通電の切り替え に応じてラインスキャンやセクタースキャンは実現される。1列の素子23は同時に超音 波を出力することから、1列の個数すなわち配列の行数は超音波の出力レベルに応じて決 定されることができる。行数は例えば10~15行程度に設定されればよい。図中では省 略されて5行が描かれる。配列の列数はスキャンの範囲の広がりに応じて決定されること ができる。列数は例えば128列や256列に設定されればよい。図中では省略されて8 列が描かれる。

【0035】

基板21の輪郭は、相互に平行な1対の直線29で仕切られて対向する第1辺21aおよび第2辺21bを有する。素子アレイ22の外周と基板21の輪郭との間に広がる周縁 領域31には、第1辺21aに沿って第1辺21aに平行に1ラインの第1端子アレイ3 2aが形成され、第2辺21bに沿って第2辺21bに平行に1ラインの第2端子アレイ 32bが形成される。第1端子アレイ32aは1対の下部電極端子33および複数の上部 電極端子34で構成される。同様に、第2端子アレイ32bは1対の下部電極端子35お よび複数の上部電極端子36で構成される。1本の引き出し配線27の両端にそれぞれ下 部電極端子33、35は接続される。引き出し配線27および下部電極端子33、35は 素子アレイ22を二等分する垂直面で面対称に形成されればよい。1本の第2導電体25 aの両端にそれぞれ上部電極端子34、36は接続される。第2導電体25aおよび上部 電極端子34、36は素子アレイ22を二等分する垂直面で面対称に形成されればよい。 ここでは、基板21の輪郭は矩形に形成される。基板21の輪郭は正方形であってもよく 台形であってもよい。

[0036]

チップユニット17は第1フレキシブルプリント基板(以下「第1フレキ」という)3 7 および第2フレキシブルプリント基板(以下「第2フレキ」という)41を備える。第 1フレキ37は基板21に連結される。連結にあたって第1フレキ37は第1端子アレイ 32aに覆い被さる。第1フレキ37の第1端37aには下部電極端子33および上部電 極端子34に個別に対応して導電線すなわち第1信号線(第2配線)38が形成される。 第1信号線38は下部電極端子33および上部電極端子34に個別に向き合わせられ個別 に接合される。同様に、第2フレキ41は基板21に連結される。連結にあたって第2フ レキ41は第2端子アレイ32bに覆い被さる。第2フレキ41の第1端41aには下部 電極端子35および上部電極端子36に個別に対応して導電線すなわち第2信号線(第2 配線)42が形成される。第2信号線42は下部電極端子35および上部電極端子36に 個別に向き合わせられ個別に接合される。

【0037】

図4に示されるように、個々の素子23は振動膜43を有する。振動膜43の構築にあたって基板21の基体44には個々の素子23ごとに開口45が形成される。開口45は基体44に対してアレイ状に配置される。基体44の表面には可撓膜46が一面に形成される。可撓膜46は、基体44の表面に積層される酸化シリコン(SiO₂)層47と、酸化シリコン層47の表面に積層される酸化ジルコニウム(ZrO₂)層48とで構成される。可撓膜46は開口45に接する。こうして開口45の輪郭に対応して可撓膜46の一部が振動膜43として機能する。酸化シリコン層47の膜厚は共振周波数に基づき決定されることができる。開口45の輪郭で素子23の輪郭は規定される。開口45のアレイの輪郭で素子アレイ22の輪郭は規定されることができる。

10

振動膜43の表面に下部電極24、圧電体膜26および上部電極25が順番に積層され る。下部電極24には例えばチタン(Ti)、イリジウム(Ir)、白金(Pt)および チタン(Ti)の積層膜が用いられることができる。圧電体膜26は例えばジルコン酸チ タン酸鉛(PΖΤ)で形成されることができる。上部電極25は例えばイリジウム(Ιr) で形成されることができる。下部電極24および上部電極25にはその他の導電材が利 用されてもよく、圧電体膜26にはその他の圧電材料が用いられてもよい。ここでは、上 部電極25の下で圧電体膜26は完全に下部電極24を覆う。圧電体膜26の働きで上部 電極25と下部電極24との間で短絡は回避されることができる。

[0039]

10 基板21の表面には保護膜49が積層される。保護膜49は例えば全面にわたって基板 21の表面に覆い被さる。その結果、素子アレイ22や第1および第2端子アレイ32a 、32b、第1および第2フレキ37、41の第1端37a、41aは保護膜49で覆わ れる。保護膜49には例えばシリコーン樹脂膜が用いられることができる。保護膜49は 素子アレイ22の構造や、第1端子アレイ32aおよび第1フレキ37の接合、第2端 子アレイ32bおよび第2フレキ41の接合を保護する。

[0040]

隣接する開口45同士の間には仕切り壁51が区画される。開口45同士は仕切り壁5 1 で仕切られる。開口45同士の間隔は仕切り壁51の厚みtに相当する。開口45の深 さは仕切り壁51の高さ日に相当する。仕切り壁51の厚みtが縮小されれば、振動膜4 3の配置密度は高められる。素子チップ18の小型化に寄与することができる。厚みtに 比べて仕切り壁51の高さ日が大きければ、素子チップ18の曲げ剛性は高められること ができる。こうして開口45同士の間隔は開口45の深さよりも小さく設定される。

20

[0041]

基板21の裏面(第2面)には配線基板52が固定される。配線基板52の表面(第1 面)に基板21の裏面が重ねられる。配線基板52は基板21の裏面で開口45を塞ぐ。 配線基板52はリジッドな基材を備えることができる。配線基板52は例えばシリコン基 板から形成されることができる。基体44の板厚は例えば100um程度に設定され、配 線基板52の板厚は例えば100~150μm程度に設定される。ここでは、仕切り壁5 1は配線基板52に結合される。面同士で接合されればよい。

[0042]

配線基板52の裏面(第2面)には第1配線54が形成される。第1配線54は導電材 の薄膜で構成されることができる。導電材には例えば銅といった金属材料が用いられるこ とができる。薄膜は配線基板52の裏面に配線パターンを描くことができる。

[0043]

配線基板52の裏面には集積回路(IC)チップ55が実装される。集積回路チップ5 5は集積回路を構成する。集積回路は第1配線54に接続される。

[0044]

配線基板52の裏面には外部接続端子56が形成される。外部接続端子56は第1配線 54に接続される。外部接続端子56は例えばパッド形状の導電材で構成されることがで きる。導電材には例えば銅といった金属材料が用いられることができる。外部接続端子5 6に導電材のバンプ57が結合されてもよい。外部接続端子56は第1配線54経由で集 積回路に接続される。ここでは、外部接続端子56にはケーブル14の信号線が結合され る。その他、図5に示されるように、外部接続端子56に代えて配線基板52の裏面には コネクター59が設置されることができる。コネクター59は第1配線54に接続される _ コネクター59は筐体16内で受け側のコネクター(図示されず)に結合されることが できる。受け側のコネクターにはケーブル14の一端が結合されることができる。 [0045]

配線基板52には第1フレキ37および第2フレキ41がそれぞれ個別に支持される。 支持にあたって第1フレキ37および第2フレキ41は配線基板52の裏面に連結される 。配線基板52の裏面には中継端子58が形成される。中継端子58は第1配線54に接

30

続される。中継端子58には第1フレキ37の第2端37bおよび第2フレキ41の第2 端41bがそれぞれ覆い被さる。中継端子58には第1信号線38および第2信号線42 が個別に接続される。第1信号線38および第2信号線42は例えばはんだや導電接着剤 で中継端子58に接合されることができる。こうして第1信号線38および第2信号線4 2は少なくとも基板21上の素子アレイ22および第1配線54の間で電気的導通を確立 する。

【0046】

(2)超音波診断装置の回路構成

図6に示されるように、集積回路はマルチプレクサー61および送受信回路62を備え る。マルチプレクサー61は素子23側のポート群61aと信号処理側のポート群61b とを備える。素子23側のポート群61aには第1配線54経由で第1信号線38および 第2信号線42が接続される。こうしてポート群61aは素子アレイ22に繋がる。ここ では、信号処理側のポート群61bには送受信回路62の規定数の信号線63が接続され る。規定数はスキャンにあたって同時に出力される素子23の列数に相当する。マルチプ レクサー61は素子23側のポートと信号処理側すなわちケーブル14側のポートとの間 で相互接続を管理する。

【0047】

送受信回路62は規定数の切り替えスイッチ64を備える。個々の切り替えスイッチ6 4はそれぞれ個別に対応の信号線63に接続される。送受信回路62は個々の切り替えス イッチ64ごとに送信経路65および受信経路66を備える。切り替えスイッチ64には 送信経路65と受信経路66とが並列に接続される。切り替えスイッチ64はマルチプレ クサー61に選択的に送信経路65または受信経路66を接続する。送信経路65にはパ ルサー67が組み込まれる。パルサー67は振動膜43の共振周波数に応じた周波数でパ ルス信号を出力する。受信経路66にはアンプ68、ローパスフィルター(LPF)69 およびアナログデジタル変換器(ADC)71が組み込まれる。個々の素子23の検出信 号は増幅されてデジタル信号に変換される。

【0048】

送受信回路62は駆動/受信回路72を備える。送信経路65および受信経路66は駆動/受信回路72に接続される。駆動/受信回路72はスキャンの形態に応じて同時にパルサー67を制御する。駆動/受信回路72はスキャンの形態に応じて検出信号のデジタル信号を受信する。駆動/受信回路72は制御線73でマルチプレクサー61に接続される。マルチプレクサー61は駆動/受信回路72から供給される制御信号に基づき相互接続の管理を実施する。

【0049】

装置端末12には処理回路74が組み込まれる。処理回路74は例えば中央演算処理装置(CPU)やメモリーを備えることができる。超音波診断装置11の全体動作は処理回路74の処理に従って制御される。ユーザーから入力される指示に応じて処理回路74は駆動/受信回路72を制御する。処理回路74は素子23の検出信号に応じて画像を生成する。画像は描画データで特定される。

【0050】

装置端末12には描画回路75が組み込まれる。描画回路75は処理回路74に接続される。描画回路75にはディスプレイパネル15が接続される。描画回路75は処理回路74で生成された描画データに応じて駆動信号を生成する。駆動信号はディスプレイパネル15に送り込まれる。その結果、ディスプレイパネル15に画像が映し出される。

【0051】

(3) 超音波診断装置の動作

次に超音波診断装置11の動作を簡単に説明する。処理回路74は駆動/受信回路72 に超音波の送信および受信を指示する。駆動/受信回路72はマルチプレクサー61に制 御信号を供給するとともに個々のパルサー67に駆動信号を供給する。パルサー67は駆 動信号の供給に応じてパルス信号を出力する。マルチプレクサー61は制御信号の指示に 10

20

従ってポート群61 bのポートにポート群61 aのポートを接続する。パルス信号はポートの選択に応じて下部電極端子33、35 および上部電極端子34、36を通じて列ごとに素子23に供給される。パルス信号の供給に応じて振動膜43は振動する。その結果、対象物(例えば人体の内部)に向けて所望の超音波は発せられる。

(11)

【0052】

超音波の送信後、切り替えスイッチ64は切り替えられる。マルチプレクサー61はポートの接続関係を維持する。切り替えスイッチ64は送信経路65および信号線63の接続に代えて受信経路66および信号線63の接続を確立する。超音波の反射波は振動膜4 3を振動させる。その結果、素子23から検出信号が出力される。検出信号はデジタル信号に変換されて駆動/受信回路72に送り込まれる。

【0053】

超音波の送信および受信は繰り返される。繰り返しにあたってマルチプレクサー61は ポートの接続関係を変更する。その結果、ラインスキャンやセクタースキャンは実現され る。スキャンが完了すると、処理回路74は検出信号のデジタル信号に基づき画像を形成 する。形成された画像はディスプレイパネル15の画面に表示される。

【0054】

チップユニット17では基板21および配線基板52は第1フレキ37および第2フレ キ41で電気的に接続される。第1フレキ37および第2フレキ41は基板21および配 線基板52の外側に配置される。基板21と配線基板52との間に接続端子の配置は省略 されることができる。その結果、基板21は配線基板52に重ね合わせられることができ る。基板21および配線基板52の距離は最大限に縮小される。したがって、集積回路の 接続にあたって基板21および配線基板52の厚みは縮小される。

【 0 0 5 5 】

素子チップ18では基板21の裏面に配線基板52が接合される。配線基板52は基板 21の強度を補強する。基板21の板厚が例えば100µm程度に設定されても、配線基 板52は基板21の破損を防止することができる。その一方で、パルク型の超音波トラン スデューサー素子で素子アレイが構成される場合には、基板の板厚は500µm~数mm 程度に設定される。たとえ配線基板52が接合されても、素子チップ18の厚みは、パル ク型の超音波トランスデューサー素子で素子アレイが構成される場合に比べて確実に縮小 されることができる。加えて、振動膜43の音響インピーダンスはバルク型の超音波トラ ンスデューサー素子に比べて人体のそれに近いことから、素子チップ18ではバルク型の 超音波トランスデューサー素子に比べて音響インピーダンスの整合層が省略されることが できる。こういった整合層の省略は素子チップ18の薄型化にさらに寄与することができ る。

[0056]

さらに、素子チップ18では仕切り壁51は配線基板52に結合される。仕切り壁51 の剛性は高められることができる。その結果、仕切り壁51の振動(残響振動)は抑制さ れることができる。素子23の振動特性は安定化することができる。その一方で、仕切り 壁51の厚みtが高さHより小さいと、断面のアスペクト比の関係で、仕切り壁51の曲 げ剛性は素子チップ18の面内方向に弱まる。仕切り壁51が配線基板52に結合されな いと、仕切り壁51は素子チップ18の面内方向に振動しやすい。いわゆるクロストーク が発生してしまう。

【0057】

素子チップ18には集積回路が組み込まれる。集積回路チップ55は、素子アレイ22 に接続される導電線の本数すなわち下部電極端子33、35および上部電極端子34、3 6の個数よりも少ない本数の入出力端子で外部接続端子56に接続されることができる。 集積回路チップ55の入出力端子の端子数は下部電極端子33、35および上部電極端子 34、36の個数よりも減少する。その結果、素子チップ18に接続されるケーブル14 やコネクターのサイズは縮小されることができる。素子チップ18は従来に比べて狭小な 空間に収容されることができる。 10

20



(12)

[0058]

特に、集積回路チップ55にはマルチプレクサー61が組み込まれる。マルチプレクサ ー61は、下部電極端子33、35および上部電極端子34、36に接続されるポート群 61 aと、下部電極端子33、35 および上部電極端子34、36の個数よりも少ない本 数の信号処理側のポート群61bとの間で接続関係を管理する。したがって、マルチプレ クサー61は、素子チップ18に接続されるケーブル14やコネクターのサイズの縮小に 大いに貢献する。

[0059]

加えて、集積回路チップ55にはパルサー67が組み込まれる。素子23とパルサー6 7との間で距離は短縮される。したがって、素子23に供給される共振信号のS/N比は 高められることができる。また、集積回路チップ55にはアナログデジタル変換器71が さらに組み込まれる。素子23とアナログデジタル変換器71との間で距離は短縮される 。したがって、素子33から出力される検出信号のS/N比は高められることができる。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

素子チップ18では配線基板52の裏面に外部接続端子56が形成される。こうしてチ ップユニット17は1つのユニットとして取り扱われることができる。外部接続端子56 で簡単に実装されることができる。しかも、外部接続端子56は基板21の裏側に引き回 されることから、基板21を含む二次元平面に沿って配線基板52の広がりは抑制される ことができる。チップユニット17の小型化に貢献することができる。

[0061]

素子チップ18では下部電極24は第1導電体24aを有する。第1導電体24aの両 端はそれぞれ引き出し配線27に接続される。引き出し配線27には下部電極端子33、 35から共振信号が入力される。こうして第1導電体24aには両端から共振信号が供給 されることから、電圧降下の影響はできるだけ低減されることができる。同様に、上部電 極25は第2導電体25aを有する。第2導電体25aの両端はそれぞれ上部電極端子3 4、36に接続される。したがって、第2導電体25aには両端の上部電極端子34、3 6から共振信号が供給される。電圧降下の影響はできるだけ抑制されることができる。 [0062]

(4)第2実施形態に係るチップユニットの構成

図7は第2実施形態に係るチップユニット17の構成を概略的に示す。超音波診断装置 11は前述の素子チップ18に代えて素子チップ18aを利用することができる。この第 2 実施形態では、第1 実施形態の集積回路チップ55に代わって、配線基板52の裏面に 形成されるモノリシック集積回路81で前述の集積回路が構成される。モノリシック集積 回路81は配線基板52の裏面に形成されることから素子チップ18aの小型化に貢献す ることができる。他の構成は前述の第1実施形態と同様に構成されることができる。例え ば図7では第1配線は図示されていないが、第1実施形態と同様に配線基板52の裏面に 第1配線が形成され、モノリシック集積回路81、外部接続端子56、中継端子58が第 1 配線に接続される。その他、前述の第1実施形態と均等な構成や構造には同一の参照符 号が付され、重複する説明は割愛される。

[0063]

(5)第3実施形態に係るチップユニットの構成

図8は第3実施形態に係るチップユニット17の構成を概略的に示す。超音波診断装置 11は前述の素子チップ18に代えて素子チップ18bを利用することができる。この第 3 実施形態では集積回路チップ5 5 は第 1 フレキ 3 7 および (または) 第 2 フレキ 4 1 に 実装される。第1フレキ37上で集積回路チップ55は第1フレキ37の導電線に接続さ れる。第2フレキ41上で集積回路チップ55は第2フレキ41の導電線に接続される。 集積回路チップ55は、基板21を含む二次元平面に沿って広がらないことから、素子チ ップ18bの小型化に貢献することができる。他の構成は前述の第1実施形態および第2 実施形態と同様に構成されることができる。例えば図8では第1配線は図示されていない が、第1実施形態と同様に配線基板52の裏面に第1配線が形成され、モノリシック集積 10

20

回路81、外部接続端子56、中継端子58が第1配線に接続される。その他、前述の第 1および第2実施形態と均等な構成や構造には同一の参照符号が付され、重複する説明は 割愛される。

【0064】

(6)第4実施形態に係るチップユニットの構成

図9は第4実施形態に係るチップユニット17の構成を概略的に示す。超音波診断装置 11は前述の素子チップ18に代えて素子チップ18cを利用することができる。この第 4実施形態では前述の配線基板52に代えて配線基板82が用いられる。配線基板82は 表面で基板21を受け止める。配線基板82の裏面は平面に形成される。配線基板82の 表面に第1配線83が形成される。第1配線83の形成にあたって配線基板82は基板2 1の輪郭よりも外側に広がる。第1配線83は導電材の薄膜で構成されることができる。 導電材には例えば銅といった金属材料が用いられることができる。薄膜は配線基板82の 表面に配線パターンを描くことができる。

【0065】

配線基板82には第1フレキ37および第2フレキ41がそれぞれ個別に支持される。 支持にあたって第1フレキ37および第2フレキ41は配線基板82の表面に連結される。 配線基板82の表面には中継端子84が形成される。中継端子84は第1配線83に繋 がる。中継端子84には第1フレキ37の第2端37bおよび第2フレキ41の第2端4 1bがそれぞれ覆い被さる。中継端子84には第1信号線38および第2信号線42が個 別に接続される。第1信号線38および第2信号線42は例えばはんだや導電接着剤で中 継端子84に接合されることができる。こうして第1信号線38および第2信号線42は 少なくとも基板21上の素子アレイ22および第1配線83の間で電気的導通を確立する 。配線基板82の表面には集積回路チップ55が実装される。集積回路は第1配線83に 繋がる。

【0066】

配線基板82の表面には外部接続端子85が形成される。外部接続端子85は第1配線 83に接続される。外部接続端子85は例えばパッド形状の導電材で構成されることがで きる。導電材には例えば銅といった金属材料が用いられることができる。外部接続端子8 5は例えばワイヤーボンディング86でケーブル14の信号線に結合されることができる。外部接続端子85は第1配線83経由で集積回路に接続される。

【0067】

こうした素子チップ18 cの採用によれば、外部接続端子85の形成作業、および、外部接続端子85および第1配線83の接続作業はいずれも配線基板82の表面で実施されることができ、製造工程の複雑化は回避されることができる。他の構成は前述の第1~第3実施形態と同様に構成されることができる。前述の第1~第3実施形態と均等な構成や構造には同一の参照符号が付され、重複する説明は割愛される。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効 果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるで あろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細 書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載 された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換え られることができる。また、超音波診断装置11、超音波プローブ13、チップユニット 17、超音波トランスデューサー素子23、集積回路、処理回路74等の構成および動作 も本実施形態で説明したものに限定されず、種々の変形が可能である。

【符号の説明】

【0069】

11 超音波診断装置(電子機器)、13 プローブ(超音波プローブ)、16 筐体 、17 超音波トランスデューサー装置(超音波トランスデューサー素子チップユニット)、18 超音波トランスデューサー素子チップ、21 基板、23 超音波トランスデ

10

20



ューサー素子、38 第2配線(第1信号線)、42 第2配線(第2信号線)、45 開口、52 配線基板、54 第1 配線、55 集積回路(集積回路チップ)、56 外 部接続端子、61 マルチプレクサー、67 パルサー、71 アナログデジタル変換器 、74 処理回路、81 集積回路(モノリシック集積回路)、82 配線基板、83 第1配線、85 外部接続端子。











(15)













【図7】









フロントページの続き

(56)参考文献 国際公開第2011/139602(WO,A1) 実開平01-008978(JP,U) 特開2005-199067(JP,A) 特開2011-056258(JP,A) 特開2010-233224(JP,A) 特開2010-259678(JP,A) 特開2008-125043(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 4 R	17/00
A 6 1 B	8/00
G 0 1 N	29/24
H 0 1 L	41/09