

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-210956

(P2006-210956A)

(43) 公開日 平成18年8月10日(2006.8.10)

(51) Int.CI.

H01L 23/50

(2006.01)

F 1

H01L 23/50

H01L 23/50

テーマコード(参考)

M

R

5 F O 6 7

審査請求 有 請求項の数 4 O L (全 34 頁)

(21) 出願番号	特願2006-129324 (P2006-129324)
(22) 出願日	平成18年5月8日(2006.5.8)
(62) 分割の表示	特願平10-48080の分割
原出願日	平成10年2月27日(1998.2.27)
(31) 優先権主張番号	特願平9-44227
(32) 優先日	平成9年2月27日(1997.2.27)
(33) 優先権主張国	日本国(JP)

(71) 出願人	000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
(74) 代理人	100070150 弁理士 伊東 忠彦
(72) 発明者	川島 豊茂 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
(72) 発明者	佐藤 光孝 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
(72) 発明者	藤沢 哲也 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】半導体装置


(57) 【要約】

【課題】本発明は実装密度を向上させるためリードの一部のみをパッケージの壁面に露出させた構成の半導体装置に関し、半導体装置と実装基板との熱線膨張率差により発生する応力を緩和することにより、実装性及び信頼性の向上を図ることを課題とする。

【解決手段】実装基板18にはんだ20(軟質接合材)を用いて表面実装される半導体装置であって、半導体チップ11と、半導体チップ11を封止するパッケージ17と、一端側が半導体チップ11と電気的に接続されると共に他端側がパッケージ17の壁面に露出して外部端子16を形成し、この外部端子16を除く他の部分はパッケージ17に封止された構成の複数のリード14と、パッケージ17の外部端子16が露出された壁面に形成されており外部端子16に対し突出するよう形成されたパッケージ側突出部22とを具備する。

【選択図】図9

本発明の第5実施例である半導体装置及びその実装構造を説明するための図



【特許請求の範囲】**【請求項 1】**

実装基板に軟質接合材を用いて表面実装される半導体装置であって、半導体チップと、該半導体チップを封止するパッケージと、前記半導体チップと電気的に接続されると共に前記パッケージの底面に露出して外部端子を形成する複数のリードと、前記パッケージの前記外部端子が露出された底面に形成されており、前記外部端子に対し突出するよう形成されたパッケージ側突出部とを具備することを特徴とする半導体装置。

10

【請求項 2】

請求項 1 記載の半導体装置において、前記パッケージ側突出部の前記外部端子からの突出量を $20 \mu m \sim 150 \mu m$ に設定したことを特徴とする半導体装置。

【請求項 3】

請求項 1 記載の半導体装置において、前記パッケージ側突出部の前記外部端子からの突出量を H_2 とすると共に、前記リードの厚さを T とした場合、前記突出量 H_2 が $0.4 \times T \leq H_2 \leq 3.0 \times T$ となるよう設定したことを特徴とする半導体装置。

【請求項 4】

請求項 1 乃至 3 のいずれかに記載の半導体装置であって、前記軟質接合材としてはんだを用いたことを特徴とする半導体装置。

20

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は半導体装置に係り、特に実装密度を向上させるためリードの一部のみをパッケージの壁面に露出させた構成の半導体装置に関する。

【0002】

近年の電子機器の小型化、高速化、更には高機能化に伴い、それらに用いられる半導体装置についても同様の要求がある。

30

【0003】

また、このような半導体装置自体に対する要求に加え、半導体装置を基板に実装する時の信頼性の向上も望まれている。即ち、半導体装置の実装時には加熱処理が行われるため、半導体装置と実装基板の熱線膨張率差に起因して熱応力が発生するおそれがある。

【0004】

そこで、半導体装置の小型化及び実装時における信頼性の向上を共に実現しうる半導体装置が望まれている。

【背景技術】**【0005】**

図 37 は従来における半導体装置 10 の斜視図であり、図 38 は図 37 における A - A 線に沿う断面図である。この半導体装置 1 は、本出願人が先に提案した半導体装置であり、特許文献 1 及び特許文献 2 に開示されたものである。

40

【0006】

各図に示す半導体装置 1 は、半導体チップ 2、この半導体チップ 2 を封止する樹脂パッケージ 3、夫々の一端部 4a が半導体チップ 2 とワイヤ 5 により接続されると共に他端側がパッケージ 3 の底面 3a (壁面) に露出して外部端子 6 を形成するリード 4、半導体チップ 2 が搭載されるステージ 7 等により構成されている。即ち、半導体装置 10 では、リード 4 の外部端子 6 を除く他の部分はパッケージ 3 内に封止された構成とされている。

【0007】

上記構成とされた半導体装置 1 では、リード 4 の内、外部端子 6 となる部分が樹脂パッ

50

ケージ 3 の底面 3 a に露出した構成となるため、リード 4 のパッケージ 3 より側方への張り出し量を短くでき、これにより実装密度の向上を図ることができる。また、リードの張り出し部の曲げ加工が不要であり、この曲げ加工用の金型も不要となり、製造コストの低減を図ることができる等の種々の効果を奏するものである。

【特許文献 1】特開昭 63 - 15453 号公報

【特許文献 2】特開昭 63 - 15451 号公報

【発明の開示】

【発明が解決しようとする課題】

【0008】

ところで、半導体装置 1 とこれを実装する実装基板とは材質が異なっているため、その熱線膨張率も異なっている。また、半導体装置 1 を実装基板 8 に実装する時には、例えばはんだリフロー処理等の加熱処理が実施され、図 38 に示されるように、外部端子 6 は実装基板 8 にはんだ 9 を用いて接合される。従って、実装時において加熱処理を行った場合、上記熱線膨張率の差に起因して外部端子 6 と実装基板 8 との間に応力が発生する。

【0009】

この応力は、従来から一般的に用いられているリードがパッケージから外方に長く延出した構成のパッケージ構造、即ち S O P (Small Outline Package), Q F P (Quad Flat Package) 等のパッケージ構造の場合には特に問題となるようなことはなかった。これは、リードがパッケージから外方に長く延出したパッケージ構造では、金属製のリードがバネとして機能するため、熱線膨張率差に起因した応力が印加されてもリードが弾性変形することにより応力が吸収されることによる。

【0010】

これに対し、図 37 及び図 38 に示す半導体装置 1 は、リード 4 の外部端子 6 を除く他の部分はパッケージ 3 内に封止された構造となっているため、上記の応力をリード 4 の弾性変形で逃がすことはできない。このため、半導体装置 1 と実装基板 8 との熱線膨張率差により発生する応力は、特に半導体装置 1 と実装基板との接合部分に印加され、最悪の場合には接合部に配設されたはんだ 9 に損傷が生じたり、またパッケージ 17 にクラックが発生したりするおそれがある。

【0011】

一方、図 39 は半導体装置 1 の外部端子 6 を拡大して示しており、また図 40 は図 39 における B - B 断面であり、はんだ 9 による接合部分を拡大して示している。

【0012】

ところで、通常図 37 乃至図 40 に示される樹脂封止型の半導体装置 1 を製造する場合、樹脂封止工程を実施した後、リードフレームに対して表面処理（メッキ処理）を行い、その後にリードの成形工程（プレス処理）を実施する。このプレス処理により、切断面においてはリードフレームの基材が露出した状態となり、よって表面処理がされていない状態となる。

【0013】

このため、はんだ 9 を用いて半導体装置 1 を基板 8 に接合する際、メッキ処理が行われていない部分ははんだ 9 の濡れ性が低下するため、図 40 (A) に示されるように、切断面 6 a においてはんだ 9 は実装されない状態となる。これに対し実装性が高い望ましい実装構造は、図 40 (B) に示されるように、外部端子 6 のパッケージ 3 から露出している部分を全てはんだ 9 で覆うような構造である。当然、はんだ 9 が外部端子 6 と接合している面積は実装強度に比例することとなり、よってメッキ処理が行われていない部分が増大すると、外部端子 6 と基板 8 との実装性が低下してしまう。

【0014】

このように、従来の半導体装置 1 は小型化及び低コスト化を図ることができるものの、実装性及び信頼性が低下する可能性があるという問題点があった。

【0015】

本発明は上記の点に鑑みてなされたものであり、半導体装置と実装基板との熱線膨張率

10

20

30

40

50

差により発生する応力を緩和することにより、実装性及び信頼性の向上を図った半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0016】

上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。

【0017】

請求項1記載の発明では、

実装基板に軟質接合材を用いて表面実装される半導体装置であって、

半導体チップと、

この半導体チップを封止するパッケージと、

一端側が前記半導体チップと電気的に接続されると共に他端側が前記パッケージの底面に露出して外部端子を形成する、複数のリードと、

前記パッケージの前記外部端子が露出された底面に形成されており、前記外部端子に対し突出するよう形成されたパッケージ側突出部と
を具備することを特徴とするものである。

【0018】

また、請求項2記載の発明では、

前記請求項1記載の半導体装置において、

前記パッケージ側突出部の前記外部端子からの突出量を $20\text{ }\mu\text{m} \sim 150\text{ }\mu\text{m}$ に設定したことを特徴とするものである。 20

【0019】

また、請求項3記載の発明では、

前記請求項1記載の半導体装置において、

前記パッケージ側突出部の前記外部端子からの突出量を H_2 とすると共に、前記リードの厚さをTとした場合、前記突出量 H_2 が $0.4 \times T \leq H_2 \leq 3.0 \times T$ となるよう設定したことを特徴とするものである。

【0020】

また、請求項4記載の発明では、

前記請求項1乃至3のいずれかに記載の半導体装置であって、

前記軟質接合材としてはんだを用いたことを特徴とするものである。 30

【0021】

上記の各手段は、次のように作用する。

【0022】

請求項1記載の発明によれば、

実装基板に軟質接合材を用いて表面実装される半導体装置において、パッケージの壁面に露出した外部端子にパッケージの底面より突出するよう形成されたリード側突出部を形成したことにより、リード側突出部を設けない構成(従来構成)に比べて外部端子に配設される軟質接合材の厚みを増大させることができる。

【0023】

即ち、従来のようにリード側突出部を設けない構成では、半導体装置を実装基板に対し離した状態に支持する構成が設けられていなかったため、半導体装置と実装基板との間に介装される軟質接合材の厚みは薄くなっていた。しかし、リード側突出部を設けることにより、このリード側突出部の突出高さが軟質接合材の最低限の高さとして確保されることとなる。よって、リード側突出部を設けることにより、従来構成に比べて外部端子に配設される軟質接合材の厚みを増大させることができる。 40

【0024】

一方、軟質接合材は半導体装置を実装基板に接合させる機能を有すると共に、軟質であるために半導体装置と実装基板との接合部分に発生する応力を吸収する応力吸収部材としての機能も奏する。この軟質接合材の応力吸収機能は、軟質接合材の厚さが大きくなる程 50

増大する。従って、リード側突出部を設け軟質接合材の厚みを増大させることにより、軟質接合材の応力吸収機能を増大させることができる。

【0025】

よって、半導体装置と実装基板の熱線膨張率に起因して熱応力が発生しても、軟質接合材によりこの応力を確実に吸収することが可能となり、接合部における損傷及びパッケージにおけるクラック発生を防止でき、従って半導体装置の実装性及び信頼性を向上させることができる。

【0026】

また、請求項2記載の発明のように、
パッケージ側突出部の外部端子からの突出量を $20\text{ }\mu\text{m} \sim 150\text{ }\mu\text{m}$ に設定したことにより、有効に応力緩和を図ることができる。10

【0027】

また、請求項3記載の発明のように、
パッケージ側突出部の外部端子からの突出量を H_2 とすると共に、リードの厚さをTとした場合、前記突出量 H_2 が $0.4 \times T - H_2 = 3.0 \times T$ となるよう設定したことにより、有効に応力緩和を図ることができる。

【0028】

また、請求項4記載の発明によれば、
軟質接合材としてはんだを用いることにより、半導体装置と実装基板の熱線膨張率に起因して発生する熱応力の緩和、及び半導体装置と実装基板との接合性の向上を図ることができる。20

【0029】

即ち、はんだは半導体装置を実装基板に接合する接合部材として一般に用いられているものであり、その接合性には実績を有している。また周知のように、はんだは軟質な金属であるため、変形することにより半導体装置と実装基板の熱線膨張率に起因して発生する熱応力を吸収することができる。特に、はんだは融点が低いため、熱応力が問題となる加熱時には軟化しており、有効に熱応力を吸収することができる。従って、軟質接合材としてはんだを用いることにより、熱応力の緩和と接合性の向上を共に図ることができる。

【発明の効果】

【0030】

上述の如く本発明によれば、下記のような種々の効果を実現できる。30

【0031】

請求項1記載の発明によれば、半導体装置と実装基板の熱線膨張率に起因して熱応力が発生しても、軟質接合材によりこの応力を確実に吸収することが可能となり、接合部における損傷及びパッケージにおけるクラック発生を防止でき、従って半導体装置の実装性及び信頼性を向上させることができる。

【0032】

また、請求項2及び請求項3記載の発明によれば、有効に応力緩和を行うことができる。40

【0033】

また、請求項4記載の発明によれば、軟質接合材としてはんだを用いることにより、半導体装置と実装基板の熱線膨張率に起因して発生する熱応力の緩和及び半導体装置と実装基板との接合性の向上を図ることができる。

【発明を実施するための最良の形態】

【0034】

次に、本発明を実施するための最良の形態について図面と共に説明する。

【0035】

図1乃至図3は本発明の第1実施例である半導体装置10を示しており、図1は半導体装置10の横断面を、図2は半導体装置10の外観を、図3は半導体装置10の底面を夫々示している。以下、各図を用いて半導体装置10の構成について説明する。

【0036】

図1に示されるように、半導体チップ11はステージ12に固着されている。この半導体チップ11は、例えばメモリチップ用のチップであり、その形状は比較的大きな形状を有している。また、この半導体チップ11に設けられている電極パッド13は、チップ上面の中央位置に長手方向に沿って形成されている。

【0037】

また、同図において14は複数のリードであり、その一端側14aと半導体チップ11の電極パッド13とは、ワイヤ15により接続されている。また、リード14は、半導体装置10の高さ方向(図中、矢印Hで示す方向)に対し折曲形成されており、図1に示すように側部より見て略Z形状(或いは逆Z形状)とされている。よって、リード14は上記の一端側14aより先ず水平方向(図中、矢印Gで示す方向)に延出した後、下方へ延出し、再び他端側が水平となる形状を有している。尚、後に詳述するように、リード14の上記した一端側14aと異なる側の端部は外部端子16を構成する。

【0038】

一方、各図において17は樹脂製のパッケージであり、その内部に前記した半導体チップ11、ワイヤ15、及び複数のリード14は封止され保護される。このパッケージ17は、平面的に見て半導体チップ11の面積と略等しい面積を有するよう構成されており(いわゆる、チップサイズパッケージ化がされており)、よって小型化が図られている。

【0039】

また、上記したリード14の内、外部端子16の露出面16aはパッケージ17の底面部17aに露出するよう構成されている。更に、外部端子16にはパッケージ17の底面部17a(壁面)より突出するよう形成されたリード側突出部19が形成されている。そして、このリード側突出部19が形成された外部端子16を実装基板18(図4参照)に半田付けすることにより、半導体装置10は実装基板18に実装される。

【0040】

外部端子16の露出面16aをパッケージ17の底面部17aに対して露出させる方法としては、パッケージ17を樹脂モールドする際用いる金型に外部端子16を直接当接させることにより樹脂に覆われないようすること等が考えられ、比較的容易に形成することができる。

【0041】

また、リード側突出部19をパッケージ17の底面部17a(壁面)より突出するよう形成する方法としては、本実施例ではパッケージ17を成形した状態においてパッケージ17の側方にリード14の一部が延出するよう構成しておき、このパッケージ17より延出した部分を折曲形成することによりリード側突出部19を形成する方法を用いている。

【0042】

この方法により形成されるリード側突出部19は、リード14と一体的な構成となり、別個に部品を必要としないためコストの低減を図ることができる。更に、上記の方法によればパッケージ17を成形する際に用いる金型は従来と同様のものを用いることができるため、金型コストの低減を図ることもできる。

【0043】

ここで、半導体装置10の構成上の特徴について説明する。図1に示すように、半導体装置10は、内設された複数のリード14がパッケージ17内で高さ方向Hに対し、その略全部が半導体チップ11と重なり合った構造を有している。即ち、リード14と半導体チップ11はパッケージ17内で平面的に見てオーバーラップした構造を有している。

【0044】

いま、各リード14の水平方向(矢印G方向)の長さをL1とすると、上記リード14と半導体チップ11のオーバーラップ量L2は、 $L_2 = 2 \times L_1$ で表すことができる。また前記のように、パッケージ17は平面的に見て半導体チップ11の面積と略等しい面積を有するよう構成されているため、よって半導体チップ11の長さをL3とすると半導体装置10の水平方向の長さも略L3となる。

10

20

30

40

50

【0045】

これに対して、図20及び図21で示した従来構成の半導体装置1の構造ではパッケージ3の寸法L4は、大略半導体チップ11の長さL3にリード14の長さ $2 \times L_1$ を加算した値となる($L_4 = L_3 + 2 \times L_1$)。即ち、半導体装置10は、従来構成の半導体装置1に比べて上記オーバーラップ量L2だけ小型化を図ることができる。

【0046】

このように、半導体装置10は、従来構成の半導体装置1に比べて大幅に小型化ができるため、実装基板に対する実装効率を向上させることができ、延いては半導体装置10を搭載する機器類の小型化、高性能化を図ることが可能となる。 続いて、上記構成を有する半導体装置10を実装基板18に実装する実装構造上の特徴について図4を用いて説明する。図4(A)は半導体装置10のリード側突出部19近傍を拡大して示す図であり、図4(B)は半導体装置10を実装基板18に実装した状態を示している。

10

【0047】

尚、図4では説明及び図示の便宜上、半導体チップ11とリード14とのオーバーラップ量が少ない構成を図示している。また、図4に示す半導体装置10はステージ12がパッケージ17から露出した構成となっており、放熱性の向上が図られている。

【0048】

前記したように、本実施例に係る半導体装置10は、外部端子16にパッケージ17の底面部17aより突出するリード側突出部19が形成されている。このリード側突出部19を設けることにより、リード側突出部19を設けない従来構成の半導体装置1(図20, 図21参照)に比べ、実装基板18に対し半導体装置10を高い信頼性を持って実装することが可能となる。以下、その理由について説明する。

20

【0049】

従来のようにリード側突出部19を設けない構成の半導体装置1では、半導体装置1を実装基板7に対し離間した状態に支持する構成が設けられていなかった。このため、図38に示されるように、半導体装置1と実装基板8との間に介装されて両者を接合するはんだ9の厚み(図38に矢印tで示す)は薄くなっていた。

【0050】

これに対し、本実施例に係る半導体装置10のように外部端子16にパッケージ17の底面部17aより突出するリード側突出部19を設けることにより、このリード側突出部19の突出高さ(図中、矢印H₁で示す)がはんだ20(軟質接合材)の最低限の高さとして確保されることとなる。よって、リード側突出部19を設けることにより、従来の実装構造に比べて外部端子16に配設されるはんだ20の厚みを増大させることができる。

30

【0051】

一方、軟質接合材であるはんだ20は、半導体装置10を実装基板18に接合させる機能を有すると共に、軟質であるために半導体装置10と実装基板18との間に介装される応力吸収部材としての機能も奏する。即ち、はんだ20は軟質な金属であるため、変形することにより半導体装置10と実装基板18の熱線膨張率に起因して発生する熱応力を吸収することができる。

40

【0052】

特に、はんだ20は融点が低いため、熱応力が問題となる加熱時には軟化しており、有效地に熱応力を吸収することができる。また一方において、はんだ20は半導体装置を実装基板に接合する接合部材として用いられているものであり、その接合性には実績を有している。従って、軟質接合材としてははんだ20を用いることにより、熱応力の緩和と接合性の向上を共に図ることができる。

【0053】

また、このはんだ20の応力吸収機能は、はんだ20の厚さが大きくなる程増大する。従って、リード側突出部19を設ければはんだ20の厚みを増大させることによりはんだ20の応力吸収機能を増大し、よって半導体装置10と実装基板18の熱線膨張率に起因して熱応力が発生しても、はんだ20によりこの熱応力を確実に吸収することが可能となる。

50

これにより、半導体装置 10 と実装基板 18 との接合部における損傷及びパッケージにおけるクラック発生を防止でき、従って半導体装置 10 の実装性及び信頼性を向上させることができる。

【0054】

ここで、本発明者が実施したリード側突出部 19 の底面部 17a からの突出量 H_1 と、半導体装置 10 を実装基板 18 に実装した時に発生する不良率との関係について図 5 を用いて説明する。図 5 は、縦軸に実装時の不良率を示し、横軸にリード側突出部 19 の底面部 17a からの突出量 H_1 を示している。

【0055】

尚、実装時の不良率 (B) とは、リード側突出部 19 の高さが同一とされた複数個 (N) の半導体装置 10 を実装基板 18 に実装した際に、上記した個数 (N) に対し接合不良が発生した数 (n) の割合 ($B = (n / N) \times 100$)) をいう。また、横軸にとったリード側突出部 19 の底面部 17a からの突出量 H_1 は、リード 14 の厚さ寸法 (T) を基準として示している。

【0056】

図 5 から明らかなように、突出量 H_1 が $(0.4 \times T)$ 以上となった時 ($H_1 > 0.4 \times T$) に不良率 (B) は急激に減少していることが判る。これは、突出量 H_1 を $(0.4 \times T)$ 以上とすることにより、はんだ 20 の厚さも大となり、前記した半導体装置 10 と実装基板 18 との間に発生する熱応力をはんだ 20 が有効に吸収することによる。よって、リード側突出部 19 の底面部 17a からの突出量 H_1 を $(0.4 \times T)$ 以上となるよう設定することにより、接合部における損傷及びパッケージ 17 におけるクラック発生は防止され、半導体装置 10 と実装基板 18 とを高い信頼性を持って接合することができる。

【0057】

一方、リード側突出部 19 の底面部 17a からの突出量 H_1 があまりに大きくなると、はんだ 20 の高さ方向 (図 1 における H 方向) の長さが大きくなり機械的強度が低下してしまう。従って、リード側突出部 19 の突出量 H_1 があまりに大きくなると半導体装置 10 と実装基板 18 との接合力が低下してしまい、やはり実装時における信頼性の低下を招いてしまう。はんだ 20 が高い信頼性を有して半導体装置 10 と実装基板 18 とを接合するためには、リード側突出部 19 の突出量 H_1 は $(3.0 \times T)$ 以下 (即ち、 $H_1 < 3.0 \times T$) であることが望ましい。

【0058】

従って、以上の結果を総括すると、リード側突出部 19 の底面部 17a からの突出量 H_1 が、 $(0.4 \times T)$ 以上でかつ $(3.0 \times T)$ 以下の時、即ち $0.4 \times T < H_1 < 3.0 \times T$ の条件を満たすようリード側突出部 19 の底面部 17a からの突出量 H_1 を設定することにより、半導体装置 10 と実装基板 18 の熱線膨張率に起因して発生する熱応力をはんだ 20 により有効に吸収することができると共に、はんだ 20 に半導体装置 10 を実装基板 18 に接合するに足る所定の接合強度を持たせることができ、よって半導体装置 10 の実装性及び信頼性を向上させることができる。

【0059】

また、チップサイズパッケージ構造を有した半導体装置 10 において、一般に用いられるリード 14 の厚さ寸法 T は約 $50 \mu m$ ($T = 50 \mu m$) である。従って、このリード 14 の厚さ寸法 T を上記条件 ($0.4 \times T < H_1 < 3.0 \times T$) に代入すると、 $20 < H_1 < 150$ となる。即ち、リード側突出部 19 の底面部 17a からの突出量 H_1 を $20 \mu m \sim 150 \mu m$ に設定することにより、半導体装置 10 の実装性及び信頼性を向上させることができる。

【0060】

続いて、本発明の第 2 実施例について説明する。

【0061】

図 6 は本発明の第 2 実施例である半導体装置 10A 及びその実装構造を示している。図 6 (A) は半導体装置 10A のリード側突出部 19A 近傍を拡大して示す図であり、図 6

10

20

30

40

50

(B) は半導体装置 10A を実装基板 18 に実装した状態を示している。尚、同図に示す半導体装置 10A において、既に説明した半導体装置 10 と同一構成部分については同一符号を付してその説明を省略する。

【0062】

前記した第 1 実施例に係る半導体装置 10 では、リード側突出部 19 を形成するのに、パッケージ 17 を成形した後にリード 14 のパッケージ 17 から延出した部分を折曲形成する方法を採用していた。しかるにこの方法では、リード 14 の折曲時に過剰な折り曲げ力が印加されると、外部端子 16 がパッケージ 17 から剥離してしまうおそれがある。

【0063】

これに対し本実施例では、外部端子 16 の先端部をリード 14 の加工時に同時に折曲形成することによりリード側突出部 19A を形成することを特徴とするものである。この方法を用いることにより、パッケージ 17 の成形時には既にリード側突出部 19A は形成されているため、外部端子 16 がパッケージ 17 から剥離するようなことはない。また、リード側突出部 19A はリード加工時に同時に形成されるため、容易かつ効率的にリード側突出部 19A を形成することができる。

【0064】

また、本実施例においても第 1 実施例と同様に、リード側突出部 19A の底面部 17a からの突出量 H_1 は、リード 14 の厚さ寸法を T とした場合、 $0.4 \times T \leq H_1 \leq 3.0 \times T$ の条件を満たすよう設定されている。また、具体的な寸法としては、突出量 H_1 は $20 \mu m \sim 150 \mu m$ の間となるよう設定されている。

【0065】

従って、第 1 実施例に係る半導体装置 10 を実装する時と同様に、半導体装置 10A と実装基板 18 の熱線膨張率に起因して発生する熱応力をはんだ 20 により有効に吸収することができ、かつ半導体装置 10A を実装基板 18 に接合させる所定の接合強度をはんだ 20 に持たせることができ、よって半導体装置 10A の実装性及び信頼性を向上させることができる。

【0066】

尚、本実施例において採用したパッケージ 17 を成形する前にリード側突出部 19A が形成される方法では、単に従来からの金型を用いてパッケージ 17 を成形するのでは、外部端子 16 及びリード側突出部 19A が樹脂により覆われてしまう。

【0067】

かかるに、これを防止し外部端子 16 の露出面 16a をパッケージ 17 の底面部 17a に露出させるには、金型のリード側突出部 19A と対向する位置に予め凹部を形成しておけばよい。これにより、樹脂モールド時においてリード側突出部 19A は凹部内に位置し、よって外部端子 16 の露出面 16a は金型と直接当接した状態となるため、露出面 16a 及びリード側突出部 19A をパッケージ 17 から露出させることができる。

【0068】

続いて、本発明の第 3 実施例について説明する。

【0069】

図 7 は本発明の第 3 実施例である半導体装置 10B 及びその実装構造を示している。図 7 (A) は半導体装置 10B のリード側突出部 19B 近傍を拡大して示す図であり、図 7 (B) は半導体装置 10B を実装基板 18 に実装した状態を示している。尚、同図においても、既に説明した半導体装置 10 と同一構成部分については同一符号を付してその説明を省略する。

【0070】

前記した第 1 及び第 2 実施例に係る半導体装置 10, 10A では、リード側突出部 19, 19A をパッケージ 17 の底面部 17a から突出させるのに、リード 14 に対し折曲形成を行っていた。これに対し本実施例では、外部端子 16 にプレス加工を行うことにより、リード側突出部 19B を形成したことを特徴とするものである。

【0071】

10

20

30

40

50

この方法を用いることにより、第2実施例と同様にパッケージ17の成形時には既にリード側突出部19Bは形成されているため、外部端子16がパッケージ17から剥離するようなことはない。また、リード側突出部19Bはリード加工時に同時に形成することができ、容易かつ効率的にリード側突出部19Bを形成することができる。

【0072】

また、本実施例においても第1及び第2実施例と同様に、リード側突出部19Bの底面部17aからの突出量H₁は、リード14の厚さ寸法をTとした場合、 $0.4 \times T - H_1 = 3.0 \times T$ の条件を満たすように、また、具体的な寸法としては、突出量H₁は $20 \mu m \sim 150 \mu m$ の間にあるように設定されている。

【0073】

従って、第1及び第2実施例に係る半導体装置10, 10Aを実装する時と同様に、半導体装置10Bと実装基板18の熱線膨張率に起因して発生する熱応力をはんだ20により有効に吸収することができ、かつ半導体装置10Bを実装基板18に接合するに足る所定の接合強度をはんだ20に持たせることができ、よって半導体装置10Bの実装性及び信頼性を向上させることができる。

【0074】

続いて、本発明の第4実施例について説明する。

【0075】

図8は本発明の第4実施例である半導体装置10C及びその実装構造を示している。図8(A)は半導体装置10Cの外部端子16近傍を拡大して示す図であり、図8(B)は半導体装置10Cを実装基板18Aに実装した状態を示している。尚、同図においても、既に説明した半導体装置10と同一構成部分については同一符号を付してその説明を省略する。

【0076】

前記した第1乃至第3実施例に係る半導体装置10, 10A, 10Bでは、リード側突出部19, 19A, 19Bをリード14に形成することにより、実装時におけるはんだ20の厚さを大きくする構成とした。これに対し本実施例では、半導体装置10Cにリード側突出部19, 19A, 19Bは形成されておらず、その代わりに実装基板18Aにスペーサ部21を形成したことを特徴とするものである。

【0077】

このように、実装基板18Aにスペーサ部21を形成することにより、半導体装置10Cを実装基板18Aの表面に対し離間した状態で支持することが可能となり、半導体装置10Cと実装基板18Aとの間に形成された離間部分にはんだ20を配設することができる。

【0078】

このスペーサ部21の実装基板18Aの表面からの突出量H₄は、リード14の厚さ寸法をTとした場合、 $0.4 \times T - H_4 = 3.0 \times T$ の条件を満たすように、また具体的な寸法としては $20 \mu m \sim 150 \mu m$ の間にあるように設定されている。

【0079】

上記構成とされたスペーサ部21を実装基板18Aに形成することにより、このスペーサ部21の高さがはんだ20の最低限の高さとして確保されることとなる。よって、スペーサ部21を設けることにより、はんだ20の厚みを増大させることができる。

【0080】

従って、第1乃至第3実施例に係る半導体装置10, 10A, 10Bを実装する時と同様に、半導体装置10Cと実装基板18Aの熱線膨張率に起因して発生する熱応力をはんだ20により有効に吸収することができ、かつ半導体装置10Cを実装基板18Aに接合するに足る所定の接合強度をはんだ20に持たせることができため、半導体装置10Cの実装性及び信頼性を向上させることができる。

【0081】

続いて、本発明の第5実施例について説明する。

10

20

30

40

50

【0082】

図9は本発明の第5実施例である半導体装置10D及びその実装構造を示している。図9(A)は半導体装置10Dの外部端子16近傍を拡大して示す図であり、図9(B)は半導体装置10Dを実装基板18に実装した状態を示している。尚、同図においても、既に説明した半導体装置10と同一構成部分については同一符号を付してその説明を省略する。

【0083】

前記した第4実施例に係る半導体装置10C及びその実装構造では、実装基板18Aにスペーサ部21を形成することにより、実装時におけるはんだ20の厚さを大きくする構成とした。これに対し本実施例では、半導体装置10Dを構成するパッケージ17の底面部17aに下方に向け突出したパッケージ側突出部22を形成したことを特徴とするものである。10

【0084】

このパッケージ側突出部22はパッケージ17の成形時に同時に形成されるものであり、よってパッケージ側突出部22はパッケージ17と一体的な構成とされている。よって、パッケージ側突出部22の形成は容易であり、かつ半導体装置10の製造工程を増やすことなく形成することができる。

【0085】

上記のように、パッケージ17にパッケージ側突出部22を形成することにより、半導体装置10Dを実装基板18の表面に対し離間した状態で支持することが可能となり、半導体装置10Dと実装基板18との間に形成された離間部分にはんだ20を配設することができる。20

【0086】

このパッケージ側突出部22の底面部17aからの突出量H₂は、リード14の厚さ寸法をTとした場合、 $0.4 \times T - H_2 = 3.0 \times T$ の条件を満たすように、また具体的な寸法としては $20 \mu m \sim 150 \mu m$ の間にあるように設定されている。

【0087】

上記構成とされたパッケージ側突出部22を半導体装置10D(パッケージ17)に形成することにより、このパッケージ側突出部22の高さがはんだ20の最低限の高さとして確保されることとなる。よって、パッケージ側突出部22を設けることにより、はんだ20の厚みを増大させることができる。30

【0088】

従って、第1乃至第4実施例に係る半導体装置10, 10A~10Cを実装する時と同様に、半導体装置10Dと実装基板18の熱線膨張率に起因して発生する熱応力をはんだ20により有效地に吸収することができ、かつ半導体装置10Dを実装基板18に接合するに足る所定の接合強度をはんだ20に持たせることができが可能となり、よって半導体装置10Dの実装性及び信頼性を向上させることができる。

【0089】

続いて、本発明の第6実施例について説明する。

【0090】

図10は本発明の第6実施例である半導体装置10E及びその実装構造を示している。図10(A)は半導体装置10Eの外部端子16近傍を拡大して示す図であり、図10(B)は半導体装置10Eを実装基板18に実装した状態を示している。尚、同図においても、既に説明した半導体装置10と同一構成部分については同一符号を付してその説明を省略する。40

【0091】

前記した第1乃至第3実施例に係る半導体装置10, 10A, 10Bでは、リード側突出部19, 19A, 19Bをリード14に形成することにより、実装時におけるはんだ20の厚さを大きくする構成とした。これに対し本実施例では、リード14にリード側凹部23を形成することにより、実装時におけるはんだ20の厚さを大きくする構成としたこ50

とを特徴とするものである。

【0092】

本実施例では、略Z形状とされたリード14の折り曲がり部分を利用してリード側凹部23を形成しており、またリード側凹部23の形成部分においてはパッケージ17を構成する樹脂が配設されないよう構成している。即ち、リード側凹部23はパッケージ17から露出した構造となっている。

【0093】

上記のように、リード14にリード側凹部23を形成し、このリード側凹部23がパッケージ17から露出した構成とすることにより、半導体装置10Eを実装基板18に実装した状態においてリード側凹部23と実装基板18とは対向離間した状態となり、この離間部分にははんだ20を配設することが可能となる。

【0094】

このリード側凹部23の底面部17aからの窪み量をH₃は、リード14の厚さ寸法をTとした場合、 $0.4 \times T - H_3 = 3.0 \times T$ の条件を満たすように、また具体的な寸法としては $20 \mu m \sim 150 \mu m$ の間にあるように設定されている。

【0095】

上記構成とされたリード側凹部23を設けることにより、このリード側凹部23の窪み量をH₃がはんだ20の最低限の高さとして確保されることとなる。よって、リード側凹部23を設けることにより、はんだ20の厚みを増大させることができる。

【0096】

従って、上記した各実施例に係る半導体装置10, 10A～10Dを実装する時と同様に、半導体装置10Eと実装基板18の熱線膨張率に起因して発生する熱応力をはんだ20により有効に吸収することができ、かつ半導体装置10Eを実装基板18に接合するに足る所定の接合強度をはんだ20に持たせることができるとなり、よって半導体装置10Eの実装性及び信頼性を向上させることができる。

【0097】

続いて、本発明の第7実施例について説明する。

【0098】

図11は本発明の第7実施例である半導体装置10F及びその実装構造を示している。図11(A)は半導体装置10Fの外部端子16近傍を拡大して示す図であり、図11(B)は半導体装置10Fを実装基板18に実装した状態を示している。尚、同図においても、既に説明した半導体装置10と同一構成部分については同一符号を付してその説明を省略する。

【0099】

前記した第6実施例に係る半導体装置10Eでは、略Z形状とされたリード14の折り曲がり部分を利用してリード側凹部23を形成し、これにより実装時におけるはんだ20の厚さを大きくする構成とした。これに対し本実施例では、リード14にエッチング加工を実施することによりリード側凹部23Aを形成し、実装時におけるはんだ20の厚さを大きくする構成としたことを特徴とするものである。

【0100】

このリード側凹部23Aを形成するには、先ず外部端子16の部分のみリード材が2層構造となるよう構成しておき(即ち、2枚のリード材が重ね合わされた状態に接合しておき)、その後に図11(A)に符号26で示す部分を残して下層のリード材をエッチング加工により除去する。これにより、リード14に窪んだ形状のリード側凹部23Aを形成することができる。

【0101】

尚、エッチング加工のタイミングは、リード14の形成時に実施しても、またパッケージ17を形成した後に実施してもよい。また、リード側凹部23Aの形成は、上記したエッチング加工による方法の他に、例えばプレス加工(塑性加工)を実施することによっても形成することができる。

【0102】

上記のように、リード14にリード側凹部23Aを形成し、このリード側凹部23Aがパッケージ17から露出した構成とすることにより、半導体装置10Fを実装基板18に実装した状態においてリード側凹部23Aと実装基板18とは対向離間した状態となり、この離間部分にはんだ20を配設することが可能となる。

【0103】

このリード側凹部23Aの底面部17aからの窪み量H₃は、リード14の厚さ寸法をTとした場合、 $0.4 \times T < H_3 < 3.0 \times T$ の条件を満たすように、また、具体的な寸法としては、 $20 \mu m \sim 150 \mu m$ の間にあるように設定されている。

【0104】

上記構成とされたリード側凹部23Aを設けることにより、このリード側凹部23Aの窪み量をH₃がはんだ20の最低限の高さとして確保されることとなる。よって、リード側凹部23Aを設けることにより、はんだ20の厚みを増大させることができる。

【0105】

従って、上記した各実施例に係る半導体装置10, 10A～10Eを実装する時と同様に、半導体装置10Fと実装基板18の熱線膨張率に起因して発生する熱応力をはんだ20により有効に吸収することができ、かつ半導体装置10Fを実装基板18に接合するに足る所定の接合強度をはんだ20に持たせることができるとなり、よって半導体装置10Fの実装性及び信頼性を向上させることができる。

【0106】

図12は本発明の第8実施例である半導体装置10L及びその実装構造を示している。図12(A)は半導体装置10Lのリード側突出部19C近傍を拡大して示す図であり、図12(B)は半導体装置10Lを実装基板18に実装した状態を示す図であり、更に図12(C)はリード側突出部19Cの形成方法の一例を示す図である。尚、同図に示す半導体装置10Aにおいて、既に説明した半導体装置10と同一構成部分については同一符号を付してその説明を省略する。

【0107】

本実施例に係る半導体装置10Lは、図12(C)に示されるように、外部端子16の先端部をリード14の加工時に同時に略U字状に折曲形成し、リード側突出部19Aがパッケージ17の底面部17aと対向するよう形成したことを特徴とするものである。

【0108】

この構成とされたリード側突出部19Cは、略U字状の形状を有しているため、リード側突出部19Cにバネ性を持たせることができる。即ち、はんだ接合が行われるリード側突出部19Cとパッケージ17の底面部17aとの間には空間部が形成され、よって応力が印加されてもリード側突出部19Cはこの空間部内において可撓変形可能な構成となる。よって、応力(熱応力)が印加されてもリード側突出部19Cが可撓変形することによりこの応力は吸収され、よってパッケージ17にクラックが発生することを有効に防止することができる。これにより、半導体装置10Lの実装性及び信頼性を向上させることができる。

【0109】

続いて、本発明の第9実施例について説明する。

【0110】

図13乃至図16は本発明の第9実施例である半導体装置の実装構造を説明するための図である。図13は比較例として従来の実装構造を示しており、図14ははんだ20の配設方法を示しており、図15は本実施例に係る外部端子16a～16eを示しており、更に図16は本実施例により半導体装置10Gが回路基板18に実装された状態を示している。

【0111】

前記した各実施例では、半導体装置10, 10A～10Fと実装基板18, 18Aとを接合するはんだ20の配設量は、夫々の半導体装置10, 10A～10Fに複数個配設さ

10

20

30

40

50

れる各外部端子 16において、全て同量配設される構成とされていた。

【0112】

これに対し本実施例では、半導体装置 10Gに発生する反り量が大なる位置に配設されるはんだ 20d の配設量を、半導体装置 10Gに発生する反り量が小なる位置に配設されるはんだ 20a の配設量に比べて多く設定したことを特徴とする。この実装構造を採用することにより、半導体装置 10Gに反りが発生しても、確実に半導体装置 10Gを実装基板 18 に実装することが可能となる。以下、この理由について説明する。

【0113】

ここで、従来の実装構造において半導体装置 10 に反りが発生した時の実装基板 18 と半導体装置 10 との状態を考察する。

10

【0114】

いま、図 13 に示されるように、半導体装置 10 が上に凸の湾曲形状に反った場合を想定する。半導体装置 10 が上に凸の湾曲形状に反った場合、実装基板 18 と半導体装置 10 との離間距離は中央部が最も離間し、両端部に向かうにつれて離間距離は小さくなる。(尚、半導体装置 10 が下に凸の湾曲形状に反ったとすると、実装基板 18 と半導体装置 10 との離間距離は両端部が最も離間し、中央に向かうにつれて離間距離は小さくなる)。

【0115】

一方、半導体装置 10 の外部端子 16 の数に対応して複数個設けられるはんだ 20 の実装後における形状は、前記のように従来では各外部端子 16 においてはんだ配設量は全て等しくしていたため、実装基板 18 と半導体装置 10 との離間距離が大きいとはんだ 20 は引き延ばされた状態となりその断面積は小さくなり(図中、符号 20c, 20d で示す状態)、逆に実装基板 18 と半導体装置 10 との離間距離が小さいと断面積は大きくなる(図中、符号 20a, 20b で示す状態)。

20

【0116】

従って、実装基板 18 と半導体装置 10 との離間距離が最も大きい位置、即ち図 12 に示す半導体装置 10 が上に凸の湾曲形状に反った場合では中央部においてはんだ 20c, 20d の断面積が細くなり電気的接続不良及び接合不良が発生するおそれがある。

【0117】

これに対し本実施例では、上記のように半導体装置 10G に発生する反り量が大なる位置に配設されるはんだ 20g, 20h の配設量を、半導体装置 10G に発生する反り量が小なる位置に配設されるはんだ 20e, 20f の配設量に比べて多くなるよう設定している。

30

【0118】

このように、半導体装置 10G の反り量に応じて配設されるはんだ 20 の配設量を可変する方法としては次のような方法が考えられる。

【0119】

図 14 は、半導体装置 10G (10) に設けられた外部端子 16 (同図には現れず) にはんだ 20 を配設する方法を示している。同図に示されるように、はんだ 20 を外部端子 16 に配設するには、一般に厚膜印刷法が用いられており、具体的には外部端子 16 の形成位置に対応する位置に開口を有したマスク 25 を用い、このマスク 25 上でスキージ 24 を移動させることによりはんだペースト 27 をマスク 25 に形成された開口を介して外部端子 16 の上部に印刷形成する。

40

【0120】

そこで本実施例では、図 15 に示されるように、半導体装置 10G に発生する反り量が大なる位置に配設される外部端子 16d, 16e の形状を、半導体装置 10G の反り量が小なる位置に配設される外部端子 16b, 16c の形状に比べて大きく設定すると共に、マスク 25 に形成される開口の面積をこれに対応して異ならせる構成とした。

【0121】

上記構成において、図 14 に示した厚膜印刷を実施すると、半導体装置 10G に発生す

50

る反り量が大なる位置に配設されるはんだ 20 g , 20 h の配設量を、半導体装置 10 G の反り量が小なる位置に配設されるはんだ 20 e , 20 f の配設量に比べて多く設定することができる。

【0122】

従って、図 16 に示されるように半導体装置 10 G に反りが発生しても、はんだ 20 e ~ 20 h の配設位置に拘わらず（中央部、両端部に拘わらず）はんだ 20 e ~ 20 h の断面積を均一化することができ、よって電気的接続不良及び接合不良の発生を抑制することができ確実に半導体装置 10 G を実装基板 18 に実装することが可能となる。

【0123】

尚、上記した各実施例では、図 3 に示されるように、外部端子 16 が半導体装置 10 , 10 A ~ 10 G の底面両端部に夫々一例に列設した構成を示した。しかるに、近年の半導体装置の高密度化に伴い外部端子数は増大する傾向にあり、よって図 17 に示される半導体装置 10 H ように、外側外部端子 16 A と内側外部端子 16 B とを千鳥状に配設することが行われている。このような、外側外部端子 16 A と内側外部端子 16 B とを千鳥状に配設した半導体装置 10 H においても、上記した各実施例を適用することは可能である。

【0124】

続いて、本発明の第 10 乃至第 12 実施例について図 18 乃至図 20 を用いて説明する。第 10 乃至第 12 実施例は、外部端子 16 とはんだ 20 （図示を省略）との接合強度を向上させることを目的としている。

【0125】

図 18 は第 10 実施例である半導体装置 10 I を示しており、図 18 (A) は外部端子 16 の近傍を拡大して示しており、また図 18 (B) は外部端子 16 の露出面 16 a を示している。同図に示されるように、本実施例では外部端子 16 の露出面 16 a に多数の小径溝 16 -1 を形成したことを特徴とするものである。

【0126】

このように、はんだ 20 と接合される露出面 16 a に多数の小径溝 16 -1 を形成することにより、露出面 16 a とはんだ 20 との接触面積を増大することができ、よってリード 14 とはんだ 20 との接合強度を向上させることができる。これにより、半導体装置 10 I と実装基板 18 (図示せず) との実装信頼性を向上することができる。

【0127】

図 19 は第 11 実施例である半導体装置 10 J を示しており、図 19 (A) は外部端子 16 の近傍を拡大して示しており、また図 19 (B) は外部端子 16 の露出面 16 a を示している。同図に示されるように、本実施例では外部端子 16 の露出面 16 a に多数の三角溝 16 -2 を形成したことを特徴とするものである。

【0128】

このように、はんだ 20 と接合される露出面 16 a に多数の三角溝 16 -2 を形成することによっても、露出面 16 a とはんだ 20 との接触面積を増大することができ、よってリード 14 とはんだ 20 との接合強度を向上させることができ可能となる。

【0129】

尚、露出面 16 a に形成される溝形状は、前記した図 18 及び図 19 に示した構成に限定されるものではなく、露出面 16 a とはんだ 20 との接触面積を増大することができる形状であれば他の形状としてもよく、更に露出面 16 a の表面全体を粗面化した構成としてもよい。

【0130】

図 20 は、第 12 実施例である半導体装置 10 K の外部端子 16 近傍を拡大して示す図である。同図に示されるように、本実施例では外部端子 16 の露出面 16 a 及びこれと対向する内側面 16 f の双方に多数の三角溝 16 -2 を形成したことを特徴とするものである。

【0131】

この構成とすることにより、露出面 16 a においては多数の三角溝 16 -2 を形成するこ

10

20

30

40

50

とによりはんだ20との接触面積を増大することができ、よってリード14とはんだ20との接合強度を向上させることができ可能となる。また、内側面16fにおいては多数の三角溝16-2を形成することによりパッケージ17との接触面積を増大することができ、よってリード14とパッケージ17との接合強度を向上させることができる。

【0132】

次に、本発明の第13実施例乃至第15実施例について、図21乃至図23を用いて説明する。

【0133】

図21は発明の第13実施例である半導体装置10Mを説明するための図である。図21(A)は半導体装置10Mの要部(リード側突出部19D)を拡大して示す図であり、10また図21(B)はリード側突出部19Dの形成方法を説明するための図である。

【0134】

本実施例に係る半導体装置10Mも、リード14の外部端子16に配設されたリード側突出部19Dをパッケージ17の壁面より突出するよう形成している。更に、本実施例では、リード側突出部19Dの先端部における幅寸法(図中、W1で示す)をパッケージ17の壁面における幅寸法(図中、W2で示す)に対し小さくなるよう構成したことを特徴としている(W1 < W2)。

【0135】

このように、リード側突出部19Dの先端部の幅寸法W1をパッケージ17の壁面における幅寸法W2に比べて小さく構成することにより、リード成形処理時における切断面19D-1(梨地で示す)の面積を小さくすることができる。20

【0136】

前記したように、外部端子16にはリード成形処理前においてはんだメッキ処理が行われるため、プレス加工によりリードの切断処理が実施されると、メッキ膜が形成されていない切断面19D-1が露出することとなる。しかるに、本実施例の構成によれば、上記のように切断面19D-1の面積を小さくできるため、従来に比べてリード側突出部19Dに形成されるメッキ膜の被膜面積は増大する。

【0137】

よって、はんだとリード側突出部19Dとの濡れ性は良好となり、実装性及び半導体装置と実装基板との接合時における信頼性を向上させることができる。この際、リード側突出部19Dの壁面における幅寸法W2と切断面19D-1の幅寸法の比は、W1 / W2 = 1 / 2 ~ 1 / 3となるよう構成することが望ましく、この範囲に設定することにより、はんだの濡れ性を最も良好とすることができる。30

【0138】

上記構成とされたリード側突出部19Dを形成するには、図21(B)に示されるように、リードフレーム40Aの外部端子16の形成位置に予め図示されるような形状(台形形状)の貫通孔41Aを形成しておき、この貫通孔41Aが形成されたリードフレーム40Aにメッキ処理を行った上で、図中破線で示す位置でリードフレーム40Aを切断する。

【0139】

このように、外部端子16に予め貫通孔41Aを形成し、この貫通孔41Aの形成位置で外部端子16(リードフレーム40A)を切断してリード側突出部19Dを形成することにより、容易にかつ確実にW1 < W2を有した形状のリード側突出部19Dを形成することができる。40

【0140】

図22は発明の第14実施例である半導体装置10Nを説明するための図である。図22(A)は半導体装置10Nの要部(リード側突出部19E)を拡大して示す図であり、また図22(B)はリード側突出部19Eの形成方法を説明するための図である。

【0141】

本実施例に係る半導体装置10Nもリード14の外部端子16に配設されたリード側突

50

出部 19 E をパッケージ 17 の壁面より突出するよう形成しており、またリード側突出部 19 D の先端部を二股状に分岐した構成とすることにより、先端部における幅寸法（図中、W 3 で示す）がパッケージ 17 の壁面における幅寸法（図中、W 2 で示す）に対し小さくなるよう構成している（W 1 < W 3）。

【 0 1 4 2 】

このように、リード側突出部 19 E の先端部の幅寸法 W 3 をパッケージ 17 の壁面における幅寸法 W 2 に比べて小さく構成することにより、リード成形処理時における切断面 19 E -1（梨地で示す）の面積を小さくすることができる。

【 0 1 4 3 】

よって、本実施例の構成とすることによっても切断面 19 E -1 の面積を小さくできるため、従来に比べてリード側突出部 19 E に形成されるメッキ膜の被膜面積は増大し、はんだとリード側突出部 19 E との濡れ性は良好となり、実装性及び半導体装置と実装基板との接合時における信頼性を向上させることができる。この際、本実施例においてもリード側突出部 19 E の壁面における幅寸法 W 2 と切断面 19 E -1 の幅寸法（総和したもの）との比は、（W 3 × 2）/W 2 = 1/2 ~ 1/3 となるよう構成することが望ましく、この範囲に設定することにより、はんだの濡れ性を最も良好とすることができます。

【 0 1 4 4 】

上記構成とされたリード側突出部 19 E を形成するには、図 22 (B) に示されるように、リードフレーム 40 B の外部端子 16 の形成位置に予め図示されるような形状（矩形状）の貫通孔 41 B を形成しておき、この貫通孔 41 B が形成されたリードフレーム 40 B にメッキ処理を行った上で、図中破線で示す位置でリードフレーム 40 B を切断する。

【 0 1 4 5 】

このように、外部端子 16 に予め貫通孔 41 B を形成し、この貫通孔 41 B の形成位置で外部端子 16（リードフレーム 40 B）を切断してリード側突出部 19 E を形成することにより、容易にかつ確実に W 3 < W 2 を有した形状のリード側突出部 19 D を形成することができる。

【 0 1 4 6 】

図 23 は発明の第 15 実施例である半導体装置 10 P を説明するための図である。図 23 (A) は半導体装置 10 P の要部（リード側突出部 19 F）を拡大して示す図であり、また図 23 (B) はリード側突出部 19 F の形成方法を説明するための図であり、更に図 23 (C) は半導体装置 10 P の変形例である半導体装置 10 Q を示す図である。

【 0 1 4 7 】

本実施例に係る半導体装置 10 M も、リード 14 の外部端子 16 に配設されたリード側突出部 19 F をパッケージ 17 の壁面より突出するよう形成している。更に、本実施例では、リード側突出部 19 F の先端部における厚さ寸法（図中、T 1 で示す）をパッケージ 17 の壁面における厚さ寸法（図中、T 2 で示す）に対し小さくなるよう構成したことを見特徴としている（T 1 < T 2）。

【 0 1 4 8 】

このように、リード側突出部 19 F の先端部の厚さ寸法 T 1 をパッケージ 17 の壁面における厚さ寸法 T 2 に比べて小さく構成することにより、リード成形処理時における切断面 19 F -1（梨地で示す）の面積を小さくすることができる。

【 0 1 4 9 】

よって、本実施例の構成とすることによっても切断面 19 F -1 の面積を小さくできるため、従来に比べてリード側突出部 19 F に形成されるメッキ膜の被膜面積は増大し、はんだとリード側突出部 19 F との濡れ性は良好となり、実装性及び半導体装置と実装基板との接合時における信頼性を向上させることができます。

【 0 1 5 0 】

上記構成とされたリード側突出部 19 F を形成するには、図 23 (B) に示されるように、リードフレーム 40 C の外部端子 16 の形成位置にエッチング或いはプレス加工等により、内側（パッケージ側）から外側に向け厚さ寸法が小さくなる形状のテーパー部 42

10

20

30

40

50

(図23(A)参照)及び貫通孔41Cを形成しておく。そして、このテーパー部42及び貫通孔41Cが形成されたリードフレーム40Cにメッキ処理を行った上で、図中破線で示す位置でリードフレーム40Cを切断する。

【0151】

このように、外部端子16に予めテーパー部42及び貫通孔41Cを形成し、このテーパー部42の形成位置で外部端子16(リードフレーム40C)を切断してリード側突出部19Fを形成することにより、容易にかつ確実にT1< T2を有した形状のリード側突出部19Fを形成することができる。尚、テーパー部42の形成位置は、図23(A)に示されるように、外部端子16の下部位置に限定されるものではなく、図23(C)に示されるように、外部端子16の上部位置に形成する構成としてもよい。

10

【0152】

続いて、図24乃至図35を用いて、上記した各実施例に係る半導体装置の製造方法について説明する。

【0153】

尚、以下説明する半導体装置の製造方法は、半導体装置の本体部分(以下、装置本体という)を製造した後に実施されるホーニング工程、エッティング工程、めっき工程に特徴を有するものであり、装置本体の製造方法は前記した各公報に開示された方法を適用して製造できるため、以下の説明ではホーニング工程以下の工程についてのみ説明するものとする。

20

【0154】

また、図示及び説明の便宜上、図24乃至図35に示す装置本体90は、リード側突出部及びパッケージ側突出部が形成されていない構成を例に挙げているが、リード側突出部及びパッケージ側突出部が形成された半導体装置に対しても、以下説明する製造方法を適用することができることは勿論である。

【0155】

図24は、本実施例に係る半導体装置の製造方法の一例を示す工程図である。同図に示されるように、装置本体製造工程50が実施され、図25に示す半導体装置本体90が製造されると、ホーニング工程51、エッティング工程52、及びめっき工程53が順次実施されて半導体装置が製造される。尚、ここで半導体装置本体90とは、樹脂パッケージ17の形成処理及びリードフレームの切断処理が終了し、リード14に対する外装処理を残す状態の半導体装置をいうものとする。

30

【0156】

図25は、装置本体製造工程50が終了した状態の半導体装置本体90を示している。図25(A)は半導体装置本体90の要部断面図であり、また図25(B)はリード14の拡大図である。

【0157】

同図に示されるように、装置本体製造工程50が終了した時点では、リード14の実装側の面には不要積層体55が形成されている。この不要積層体55は、装置本体製造工程50で実施される種々の処理(加熱処理、封止処理等)において形成されるものであり、図25(B)に拡大して示すように、外側から樹脂バリ56、ガス吸着層57、酸化皮膜層58、ペイルビー層59、加工変質層60が順次リード14上に積層された構成となっている。また、その厚さは通常2~10μm程度となっている。

40

【0158】

後に説明するように、リード14の表面にはめっき工程において軟質接合材であるはんだめっき処理が実施されるが、上記の不要積層体55がリード14上に形成された状態でははんだめっき処理を実施しても、不要積層体55が存在するとはんだとの接合性は不良となる。よって、不要積層体55が存在するリード14にははんだめっきを施し、この半導体装置を実装基板に実装しても、不要積層体55の部分においてはんだとリード14との間に剥離が発生してしまう。よって、装置本体製造工程50が終了した後、ホーニング工程51、エッティング工程52を実施することにより、不要積層体55の除去処理を行う。

50

【0159】

図26及び図27は、ホーニング工程51を示す図である。このホーニング工程51では、水に研磨材を混入した構成の研磨液を被研磨位置に噴射することによりホーニング処理を行う。従来においても、このホーニング工程は実施されているが、従来では樹脂パッケージ17を形成する際に発生する樹脂バリ56を除去するためにのみ実施されていた。このため、従来では研磨強度の弱い樹脂ビーズを研磨材として用いた研磨液を用いたホーニング処理のみが実施されていた。よって、従来のホーニング工程では、金属の変質層である不要積層体55を除去することはできなかった。

【0160】

これに対し、本実施例に係るホーニング工程51では、第1のホーニング工程と第2のホーニング工程との2回のホーニング処理を実施することを特徴としている。図26(A)は、第1のホーニング工程を示している。この第1のホーニング工程では、不要積層体55に対し高硬度研磨材62を混入した第1の研磨液61を用いてホーニング処理を行う。ここで用いる高硬度研磨材62は、アルミナビーズ、ガラスピーブズ、或いはアルミナビーズとガラスピーブズとを混ぜたものであり、前記した樹脂ビーズに比べて硬度の高いビーズである。

【0161】

また、ホーニング処理の条件としては、研磨材噴射圧力は例えば3.5Kg/cm²、研磨材濃度は例えば20%~30%、半導体装置本体90の搬送スピードは2m/minとしている。この第1のホーニング工程におけるホーニング条件は、従来行われていたホーニング処理のホーニング条件に比べ、研磨噴射圧力及び研磨材濃度については1.5~2.0倍程度、搬送スピードについては1/2~1/3以下に設定されている。このように、第1のホーニング工程は、そのホーニング強度が強く設定されている。

【0162】

上記のようにホーニング条件を設定し、かつ高硬度研磨材62を用いてホーニング処理を行うことにより、ホーニング強度を強めることができる。よって、第1のホーニング工程を実施することにより、樹脂バリ56に加えて不要積層体55の一部を除去することが可能となる。図26(B)は、第1のホーニング工程が終了した状態のリード14を拡大して示している。同図に示す例では、樹脂バリ56に加えてガラス吸着層57及び酸化皮膜層58の一部が除去された例を示している。

【0163】

このように、第1のホーニング工程において、高硬度研磨材62を用いたホーニング強度の強いホーニング処理を行うことにより、樹脂バリ56に加えて不要積層体55の一部を除去する処理を短時間で確実に行うことができる。

【0164】

しかるに、高硬度研磨材62によりホーニング処理を行うと、図26(B)に示されるように、研磨面63(第1の研磨面)が荒れてしまう。このように、研磨面63の表面粗さが粗い状態でエッチング工程52を実施すると、エッチング液が研磨面63の全面に回り込まなくなる現象が発生する。

【0165】

即ち、ホーニング強度が強いホーニング処理を行った場合には、研磨面63に形成される凹凸が大きくなり、特に凹部についてはエッチング処理時にエッチング液が回り込まなくなるおそれがある。よって、高硬度研磨材62を用いたホーニング処理を実施した後、直ちにエッチング処理を実施するのでは、上記した凹部についてはエッチング処理が実施されず、不要積層体55の除去を確実に行うことができなくなってしまう。

【0166】

そこで本実施例では、上記の第1のホーニング工程を実施した後、低硬度研磨材66を用いて第2のホーニング工程を実施することとしている。図27(A)は、第2のホーニング工程を示している。この第2のホーニング工程では、低硬度研磨材66として樹脂ビーズを用いている。また、ホーニング処理の条件としては、研磨材噴射圧力は例えば1.

10

20

30

40

50

5 K g / c m² , 研磨材濃度は例えば 1 5 % % , 半導体装置本体 9 0 の搬送スピードは 3 m / m i n としている。このように、第 2 のホーニング工程では第 1 のホーニング工程に比べてホーニング強度が低く設定されている。

【 0 1 6 7 】

上記のようにホーニング条件を設定し、かつ低硬度研磨材 6 6 を用いた第 2 の研磨液 6 5 にてホーニング処理することにより、図 2 7 (B) に示すように、第 1 のホーニング工程において形成された荒れた研磨面 6 3 を平滑な研磨面 6 7 (第 2 の研磨面) とすることができます。これにより、ホーニング工程 5 1 の次工程として実施されるエッティング工程 5 2 において、研磨面 6 7 の全面に確実にエッティング液を供給することが可能となる。よって、エッティング工程 5 2 において良好なエッティング処理を行うことが可能となり、不要積層体 5 5 の除去処理を確実に行うことができる。

【 0 1 6 8 】

上記したホーニング工程 5 1 が終了すると、続いてエッティング工程 5 2 が実施される。図 2 8 は、エッティング工程 5 2 を実施している半導体装置本体 9 0 を示している。このエッティング工程 5 2 で実施されるエッティング処理は、電解エッティング或いは化学研磨エッティングのいずれをも用いることが可能である。このエッティング工程 5 2 も、ホーニング工程 5 1 と同様に不要積層体 5 5 を除去することを目的として実施される。

【 0 1 6 9 】

従来の製造方法においてもこのエッティング工程は実施されているが、そのエッティング強度は弱いものであった。具体的なエッティング条件としては、電解エッティングを用いた場合には、エッティング時間が X 域 3 0 秒 , Y 域 3 0 秒程度であり、また化学研磨エッティングを用いた場合にはそのエッティング時間は 3 0 秒程度であり、双方共にエッティング量は 1 μ m 以下であった。

【 0 1 7 0 】

これに対し、本実施例で実施するエッティング工程は、エッティング強度を従来に比べて強くし、不要積層体 5 5 のエッティング量を 2 μ m 以上としたことを特徴とするものである。具体的なエッティング条件としては、電解エッティングを用いた場合には、エッティング時間を X 域 1 2 0 秒以上 , Y 域 6 0 秒以上に設定し、また化学研磨エッティングを用いた場合にはそのエッティング時間を 1 2 0 秒以上に設定した。

【 0 1 7 1 】

このように、エッティング工程 5 2 において、不要積層体 5 5 を少なくとも 2 μ m 以上除去することにより、不要積層体 5 5 の残量を更に少なく、或いは完全に無くすことができる。これにより、次工程として実施されるめっき工程 5 3 において軟質接合材（本実施例の場合ははんだ）を確実にリード 1 4 にめっきすることができる。

【 0 1 7 2 】

図 2 9 は、エッティング工程 5 2 が終了した状態の半導体装置本体 9 0 を示している。尚、以下の説明では、同図に示されるように、エッティング工程 5 2 の終了後においても、不要積層体 5 5 の一部（ベイルビー層 5 9 , 加工変質層 6 0 ）が残存した例について説明するものとする。また、エッティング工程 5 2 の終了時において、不要積層体 5 5 が残存するか否かは、装置本体製造工程 5 0 の終了時における不要積層体 5 5 の厚さ（この厚さは、前記のように 2 ~ 1 0 μ m とバラツキがある）による。

【 0 1 7 3 】

上記したエッティング工程 5 2 が終了すると、続いてめっき工程 5 3 が実施される。本実施例では、このめっき工程 5 3 においてはんだめっき処理を行うことにより、リード 1 4 (不要積層体 5 5) 上にはんだめっき膜 7 0 , 7 5 を形成する。また本実施例では、形成されるはんだめっき膜 7 0 , 7 5 の厚さにより、以後実施される処理を異ならせている。以下、形成されるはんだめっき膜 7 0 , 7 5 の厚さにより場合分けして説明するものとする。

【 0 1 7 4 】

本実施例では、形成されるはんだめっき膜 7 0 , 7 5 の厚さが 1 5 μ m 未満と 1 5 μ m

10

20

30

40

50

以上で処理を異ならせている。図30は、めっき工程53において厚さが15μm未満の第1のめっき膜70を形成した半導体装置本体90のリード14を拡大して示している。

【0175】

リード14(不要積層体55)上に15μm未満の厚さの第1のめっき膜70を形成した場合は、図31(A)に示すようにディップ処理が実施される。具体的には、第1のはんだめっき膜70が形成された半導体装置本体90を溶融はんだ72が装填されたはんだディップ槽71に浸漬する。これにより、図31(B)に示されるように、リード14には外装はんだ73が形成される。

【0176】

このように、はんだディップ処理を実施することにより、ディップ処理終了後に形成される外装はんだ73とリード14との接合強度を高めることができる。以下、この理由について説明する。

【0177】

前記したように、エッチング工程52を終了した時点ではリード14の表面に不要積層体55が残存している可能性があり、よって第1のはんだめっき膜70とリード14との接合性は十分であるとはいえない。また、はんだディップ処理を行うことなく、即ちめっき膜の厚さが15μm未満と薄いままでの状態で実装処理を行い加熱処理しても、後に詳述するように、第1のはんだめっき膜70及び不要積層体55の溶融時におけるはんだに対する不要積層体55の割合が高くなり十分な接合性が確保できなくなる。

【0178】

しかるに、本実施例のように第1のはんだめっき膜70が形成された後にはんだディップ処理を実施することにより、ディップ処理時に印加される熱で第1のはんだめっき膜70及び不要積層体55は溶融し、これに伴い不要積層体55ははんだディップ槽71に装填されている溶融はんだ72に溶け込む。

【0179】

この際、不要積層体55ははんだディップ槽71に装填された溶融はんだ72に対し微量であるため、はんだディップ処理によりリード14上に形成される外装はんだ73は、純粋なはんだと等価のものとなる。よって、図31(B)に示されるように、外装はんだ73は直接リード14上に形成されることとなり、かつ外装はんだ73は純粋なはんだと等価であるため、ディップ処理終了後における外装はんだ73とリード14との接合強度を高めることができる。

【0180】

上記のようにして製造された半導体装置を実装基板に実装すると、外装はんだ73とリード14との間には不要積層体55は存在せず、かつ外装はんだ73とリード14との接合強度は強固であるため、実装信頼性の高い実装を行うことができる。よって、半導体装置と実装基板との熱膨張差に起因した応力がリード14と実装基板との接合部分に集中的に印加される半導体装置であっても、この接合部分に破損が発生することを確実に防止することができる。

【0181】

続いて、図32に示されるように、めっき工程53において厚さが15μm以上の厚いはんだめっき膜75(第2のはんだめっき膜)を形成した場合の処理について説明する。本実施例のように、第2のはんだめっき膜75の厚さを15μm以上とすることにより、この構成の半導体装置を実装基板に実装した際の実装信頼性を高めることができる。以下、この理由について説明する。

【0182】

上記のようないくつかの要點を述べたが、不要積層体55上に第2のはんだめっき膜75が形成された半導体装置を実装基板に実装するため加熱処理すると、不要積層体55及び第2のはんだめっき膜75は共に溶融する。この際、不要積層体55はホーニング工程51及びエッチング工程52を経ているため、その付着量(厚さ)は少ない。また、第2のはんだめっき膜75は15μm以上と厚く(多量に)形成されているため、上記のようないくつかの要點を述べたが、不要積層体55及び第2のはんだめっき膜75は共に溶融する。

10

20

30

40

50

のはんだめっき膜 7 5 が共に溶融すると、少量の不要積層体 5 5 は多量存在する第 2 のはんだめっき膜 7 5 内に溶け込んだ状態となる。

【0183】

よって、図 3 3 に示されるように、最終的にリード 1 4 と実装基板 1 8 との間に形成される実装後はんだ 7 6 (第 2 のはんだめっき膜 7 5 と不要積層体 5 5 の合金物) は、実質的にリード 1 4 と直接接合した状態となる。これにより、半導体装置を実装基板 1 8 に実装した後における、実装後はんだ 7 6 とリード 1 4 との接合強度を高めることができる。よって、半導体装置と実装基板 1 8 との間に熱膨張差が存在しても、両者の接合部分に破損が発生することを確実に防止することができ、実装信頼性を高めることができる。

【0184】

図 3 4 及び図 3 5 は、ホーニング工程 5 1 の変形例を示している。

【0185】

前記した実施例では、ホーニング工程 5 1 においてリード 1 4 に形成された不要積層体 5 5 のみを除去する構成としていたが、本変形例では、このホーニング工程 5 1 において、不要積層体 5 5 と共に樹脂パッケージ 1 7 の一部も除去する構成としたことを特徴とするものである。前記したように、ホーニング工程 5 1 で実施される第 1 のホーニング工程では高硬度研磨材 6 2 を用いて強いホーニング処理を実施することができるため、樹脂パッケージ 1 7 を除去処理 (ホーニング処理) することも可能である。

【0186】

このように、ホーニング工程 5 1 において樹脂パッケージ 1 7 の一部を除去することにより、樹脂パッケージ 1 7 から露出するリード 1 4 の面積を広くすることができる。これにより、リード 1 4 に対する外装はんだ 7 3 及び実装後はんだ 7 6 の接合性を向上させることができ、高い実装性を持って半導体装置を実装基板に実装することができる。

【0187】

図 3 4 は、樹脂パッケージ 1 7 のリード 1 4 の近傍位置にのみホーニング処理を行い、部分凹部 8 0 を形成した例を示している。また、図 3 5 は樹脂パッケージ 1 7 の実装側面全体にホーニング処理を行うことにより全体凹部 8 1 を形成した例を示している。このように、ホーニング処理により除去する部位は、マスク処理を行うことにより任意に選定することができる。

【0188】

続いて、図 3 5 に示した半導体装置を実装基板 1 8 に実装する実装構造について説明する。

【0189】

本実施例に係る実装構造では、半導体装置 (半導体装置本体 9 0) と実装基板 1 8 との間にアンダーフィル樹脂 8 2 を配設したことを特徴とするものである。このように、半導体装置と実装基板 1 8 との間にアンダーフィル樹脂 8 2 を配設することにより、リード 1 4 の一部のみが樹脂パッケージ 1 7 の壁面に露出して外部端子 1 6 を形成する構成 (即ち、リード 1 4 が樹脂パッケージ 1 4 から延出しない構成) の半導体装置であっても、半導体装置と実装基板 1 8 との熱膨張差に起因して発生する応力をアンダーフィル樹脂 8 2 で受ける事が可能となる。このため、リード 1 4 と実装基板 1 8 との接合部分 (即ち、実装後はんだ 7 6) に剥離等の破損が発生することを防止することができ、実装信頼性を向上させることができる。

【0190】

また、半導体装置は、樹脂パッケージ 1 7 のリード 1 4 が露出する位置近傍に部分凹部 8 0 が形成されているため、アンダーフィル樹脂 8 2 はこの部分凹部 8 0 内にも充填される。このため、アンダーフィル樹脂 8 2 と樹脂パッケージ 1 7 との接合面積が増大し、また部分凹部 8 0 内に進入したアンダーフィル樹脂 8 2 はアンカー効果を奏するため、半導体装置の実装基板 1 8 に対する実装信頼性をより高めることができる。

【図面の簡単な説明】

【0191】

10

20

30

40

50

【図1】図1は、本発明の第1実施例である半導体装置を説明するための断面図である。

【図2】図2は、本発明の第1実施例である半導体装置を説明するための斜視図である。

【図3】図3は、本発明の第1実施例である半導体装置を説明するための底面図である。

【図4】図4は、本発明の第1実施例である半導体装置及びその実装構造を説明するための図である。

【図5】図5は、実装時に発生する不良率とはんだの厚さとの関係を説明するための図である。

【図6】図6は、本発明の第2実施例である半導体装置及びその実装構造を説明するための図である。

【図7】図7は、本発明の第3実施例である半導体装置及びその実装構造を説明するための図である。

【図8】図8は、本発明の第4実施例である半導体装置及びその実装構造を説明するための図である。

【図9】図9は、本発明の第5実施例である半導体装置及びその実装構造を説明するための図である。

【図10】図10は、本発明の第6実施例である半導体装置の実装構造を説明するための図である。

【図11】図11は、本発明の第7実施例である半導体装置の実装構造を説明するための図である。

【図12】図12は、本発明の第8実施例である半導体装置の実装構造を説明するための図である。

【図13】図13は、従来の半導体装置の実装構造の問題点を説明するための図である。

【図14】図14は、半田ペーストの配設方法を説明するための図である。

【図15】図15は、本発明の第9実施例である半導体装置の実装構造を説明するための図である。

【図16】図16は、本発明の第8実施例である半導体装置の実装構造を説明するための図である。

【図17】図17は、外部端子の配設例を示す図である。

【図18】図18は、本発明の第10実施例である半導体装置を説明するための図である。

【図19】図19は、本発明の第11実施例である半導体装置を説明するための図である。

【図20】図20は、本発明の第12実施例である半導体装置を説明するための図である。

【図21】図21は、本発明の第13実施例である半導体装置を説明するための図である。

【図22】図22は、本発明の第14実施例である半導体装置を説明するための図である。

【図23】図23は、本発明の第15実施例である半導体装置を説明するための図である。

【図24】図24は、本発明に係る半導体装置の製造方法を示す工程図である。

【図25】図25は、本発明の第1実施例である半導体装置の製造方法を説明するための図であり、装置製造工程が終了した状態を示す図である。

【図26】図26は、本発明の第1実施例である半導体装置の製造方法におけるホーニング工程を説明するための図である（その1）。

【図27】図27は、本発明の第1実施例である半導体装置の製造方法におけるホーニング工程を説明するための図である（その2）。

【図28】図28は、本発明の第1実施例である半導体装置の製造方法におけるエッティング工程を説明するための図である。

【図29】図29は、本発明の第1実施例である半導体装置の製造方法を説明するための

10

20

30

40

50

図であり、エッチング工程が終了した状態を示す図である。

【図30】図30は、本発明の第1実施例である半導体装置の製造方法におけるめっき工程を説明するための図である。

【図31】図31は、本発明の第1実施例である半導体装置の製造方法におけるディップ工程を説明するための図である。

【図32】図32は、本発明の第2実施例である半導体装置の製造方法におけるめっき工程を説明するための図である。

【図33】図33は、第2実施例に係る製造方法で製造された半導体装置を実装基板に実装した状態を示す図である。

【図34】図34は、ホーニング工程において、樹脂パッケージに部分凹部を合わせて形成した構成を示す図である。 10

【図35】図35は、ホーニング工程において、樹脂パッケージに全体凹部を合わせて形成した構成を示す図である。

【図36】図36は、図34に示す半導体装置を実装基板に実装する実装構造を説明するための図である。

【図37】図37は、従来の半導体装置の一例を示す図である。

【図38】図38は、従来の半導体装置の一例を示す図である。

【図39】図39は、従来の半導体装置の外部端子の拡大斜視図である。

【図40】図40は、図39のB-B断面とその実装例を示す図である。

【符号の説明】

【0192】

10 , 10A ~ 10Q 半導体装置

11 半導体チップ

12 ステージ

13 電極パッド

14 リード

15 ワイヤ

16 , 16b ~ 16e 外部端子

16A 外側外部端子

16B 内側外部端子

16a 露出面

17 , 31 パッケージ

17a 底面部

18 , 18A 実装基板

19 , 19A ~ 19E リード側突出部

20 はんだ

21 スペーサ部

22 パッケージ側突出部

23 , 23A リード側凹部

40A ~ 40C リードフレーム

41A ~ 41C 貫通孔41

42 テーパー部

55 不要積層体

56 樹脂バリ

61 第1の研磨液

62 高硬度研磨材

63 第1の研磨面

65 第2の研磨液

66 低硬度研磨材

68 加工面

10

20

30

40


50

7 0 第1のはんだめつき膜
 7 1 はんだディップ槽
 7 2 溶融はんだ
 7 3 外装はんだ
 7 5 第2のはんだめつき膜
 7 6 実装後はんだ
 8 0 部分凹部
 8 1 全体凹部
 8 2 アンダーフィル樹脂
 9 0 半導体装置本体

10


【図1】

本発明の第1実施例である半導体装置を説明するための断面図




【図2】

本発明の第1実施例である半導体装置を説明するための斜視図




【図3】

本発明の第1実施例である半導体装置を説明するための底面図




【図4】

本発明の第1実施例である半導体装置及びその実装構造を説明するための図




【図5】

実装時に発生する不良率とはんだの厚さとの関係を説明するための図




【図6】

本発明の第2実施例である半導体装置及びその実装構造を説明するための図




【図7】

本発明の第3実施例である半導体装置及びその実装構造を説明するための図




【図8】

本発明の第4実施例である半導体装置及びその実装構造を説明するための図




【図9】

本発明の第5実施例である半導体装置及びその実装構造を説明するための図




【図10】

本発明の第6実施例である半導体装置の実装構造を説明するための図




【図11】

本発明の第7実施例である半導体装置の実装構造を説明するための図




【図12】

本発明の第8実施例である半導体装置の実装構造を説明するための図




【図13】

従来の半導体装置の実装構造の問題点を説明するための図




【図14】

半田ペーストの配設方法を説明するための図




【図15】

本発明の第9実施例である半導体装置の実装構造を説明するための図




【図16】

本発明の第9実施例である半導体装置の実装構造を説明するための図




【図17】

外部端子の配設例を示す図




【図18】

本発明の第10実施例である半導体装置を説明するための図




【図21】

本発明の第13実施例である半導体装置を説明するための図




【図19】

本発明の第11実施例である半導体装置を説明するための図




【図20】

本発明の第12実施例である半導体装置を説明するための図




【図22】


本発明の第14実施例である半導体装置を説明するための図




【図23】
本発明の第15実施例である半導体装置を説明するための図

**【図24】**


本発明に係る半導体装置の製造方法を示す工程図

**【図25】**


本発明の第1実施例である半導体装置の製造方法を説明するための図であり、装置製造工程が終了した状態を示す図




(B)

**【図26】**

本発明の第1実施例である半導体装置の製造方法におけるホーニング工程を説明するための図(その1)




(B)




【図27】

本発明の第1実施例である半導体装置の製造方法におけるホーニング工程を説明するための図（その2）




(B)




【図28】

本発明の第1実施例である半導体装置の製造方法におけるエッティング工程を説明するための図




(B)




【図29】

本発明の第1実施例である半導体装置の製造方法を説明するための図であり、エッティング工程が終了した状態を示す図




(B)




【図30】

本発明の第1実施例である半導体装置の製造方法におけるめっき工程を説明するための図





(B)




【図31】

本発明の第1実施例である半導体装置の製造方法におけるディップ工程を説明するための図





【図32】

本発明の第2実施例である半導体装置の製造方法におけるめっき工程を説明するための図




【図33】

第2実施例に係る製造方法で製造された半導体装置を実装基板に実装した状態を示す図




【図34】

ホーニング工程において、樹脂パッケージに部分凹部を合わせて形成した構成を示す図




【図35】

ホーニング工程において、樹脂パッケージに全体凹部を合わせて形成した構成を示す図




【図36】

図34に示す半導体装置を実装基板に実装する実装構造を説明するための図




【図37】

従来の半導体装置の一例を示す図




【図38】

従来の半導体装置の一例を示す図




【図39】

従来の半導体装置の外部端子の拡大斜視図



【図40】

図26のB-B断面とその実装例を示す図



フロントページの続き

(72)発明者 関 正明

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

(72)発明者 林田 勝大

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

(72)発明者 浜野 寿夫

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

F ターム(参考) 5F067 AA01 AA13 AB02 BC07 BC12 BE09 CA04