#### (19) 日本国特許庁(JP)

### (12) 特許公報(B2)

(11) 特許番号

### 特許第4483749号

(P4483749)

(45) 発行日 平成22年6月16日(2010.6.16)

- (24) 登録日 平成22年4月2日 (2010.4.2)
- (51) Int.Cl. F I HO2M 1/08 (2006.01) HO2M 1/08 A HO2M 7/48 (2007.01) HO2M 7/48 M

講立頂の数	7	$( \Delta$	18	旦)
	1	V E	10	員人

(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日	特願2005-263555 (P2005-263555) 平成17年9月12日 (2005.9.12) 特開2007-82281 (P2007-82281A) 平成19年3月29日 (2007.3.29)	(73)特許権者 (74)代理人	音 000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地 100121821
審査請求日	平成19年10月9日(2007.10.9)		弁理士 山田 強
		(72)発明者	井ノ下 龍介
			愛知県刈谷市昭和町1丁目1番地 株式会
			社デンソー内
		(72)発明者	大濱健一
			愛知県刈谷市昭和町1丁目1番地 株式会
			社デンソー内
		審査官	杉浦貴之
			鼻奴百に結ノ

(54) 【発明の名称】電力変換回路の制御装置

(57)【特許請求の範囲】

【請求項1】

導通制御端子への電圧の印加により導通状態が制御される電圧駆動形のパワースイッチング素子を備える電力変換回路について、該電力変換回路により入力電力の変換された出力電力を生成すべく前記パワースイッチング素子のスイッチング制御を行なう制御手段を 備える電力変換回路の制御装置において、

スイッチング周波数を把握するためのパラメータを取り込む手段と、

前記パラメータに基づき、前記パワースイッチング素子のスイッチング周波数の増大に より前記スイッチング損失が大きくなる場合に前記パワースイッチング素子のオン状態と オフ状態との間の<u>前記導通制御端子への</u>印加電圧の電圧差を大きくする印加電圧可変手段 とを備えることを特徴とする電力変換回路の制御装置。

10

【請求項2】 前記印加電圧可変手段は、前記オン状態と前記オフ状態とで印加電圧の符号を逆転させ

ることを特徴とする請求項1記載の電力変換回路の制御装置。

【請求項3】

<u>前記パラメータが、前記導通制御端子のオン・オフのタイミングを規定する信号を含む</u> ことを特徴とする請求項1又は2記載の電力変換回路の制御装置。

【請求項4】

前記電力変換回路の出力電力が多相回転機に供給されるものであり、

前記多相回転機の前記スイッチング周波数を増大させる制御を行なう領域が、前記多相 <sup>20</sup>

回転機のトルク及び回転速度によって定められており、

前記パラメータが、前記電力変換回路の出力電流、前記電力変換回路の出力電圧の少な くとも1つを含むことを特徴とする請求項1~3のいずれかに記載の電力変換回路の制御 装置。

【請求項5】

前記電力変換回路の出力電力が多相回転機に供給されるものであり、

<u>前記多相回転機の前記スイッチング周波数を増大させる制御を行なう領域が、前記多相</u>回転機のトルク及び回転速度によって定められており、

前記パラメータが、前記回転機に印加する電圧、前記回転機を流れる電流、前記回転機 に印加する指令電圧、前記回転機に流す指令電流、前記回転機の出力軸の回転速度及び前 記原動機の出力トルクの少なくとも1つを含むことを特徴とする請求項1~4のいずれか に記載の電力変換回路の制御装置。

【請求項6】

前記電力変換回路の出力電力は3相回転機の各相に供給されるものであり、

<u>前記3相回転機の前記スイッチング周波数を増大させる制御を行なう領域が、前記3相</u> 回転機のトルク及び回転速度によって定められており、

<u>前記制御手段は、前記3相の電流がdq軸に変換されたものについての実電流と指令電</u> 流との比較に基づき前記スイッチング制御を行うものであり、

<u>前記印加電圧可変手段は、前記パラメータとして d 軸及び q 軸の電流及び電圧の少なく</u> <u>とも一方を用いることを特徴とする請求項 1 ~ 5 のいずれかに記載の</u>電力変換回路の制御 <sup>20</sup> 装置。

【請求項7】

<u>前記印加電圧可変手段は、前記パラメータと印加電圧との関係を定めるマップを備えて</u> 構成されてなることを特徴とする請求項1~6のいずれかに記載の電力変換回路の制御装 置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、導通制御端子への電圧の印加により導通状態が制御される電圧駆動形のパワ ースイッチング素子を備える電力変換回路について、該電力変換回路により入力電力の変 換された出力電力を生成すべく前記パワースイッチング素子のスイッチング制御を行なう 制御手段を備える電力変換回路の制御装置に関する。

30

40

【背景技術】

[0002]

この種の電力変換回路として、パワースイッチング素子を備え、直流電力を交流電力に 変換して3相モータに供給するインバータが周知である。そして、このインバータの制御 装置としては、各パワースイッチング素子に対するスイッチング制御により、モータの各 相に印加される電圧を制御することで、モータの各相に供給する電力を所望に制御するも のが周知である(特許文献1、2)。

[0003]

ところで、一般に、モータに供給する電力が大きくなるほど、換言すればインバータの 出力電力が大きくなるほど、パワースイッチング素子で生じる電力損失が増大し、パワー スイッチング素子の発熱量の増大を招く傾向がある。そして、この発熱量が過大となると 、パワースイッチング素子の耐熱温度の上限まで上昇することにもなりかねない。

[0004]

そこで従来は、インバータの出力電力が最大電力付近となってもパワースイッチング素 子の発熱量が耐熱温度の上限を超えないように、各パワースイッチング素子を大型化して いた。これにより、パワースイッチング素子の発熱量を低減することができ、ひいては、 モータの駆動に際して、インバータの信頼性を維持することができる。

[0005]

このように、従来のインバータの制御装置では、発熱量の抑制と回路規模の低減とが互いにトレードオフの関係となっていた。

[0006]

なお、上記インバータの制御装置に限らず、導通制御端子への電圧の印加により導通状 態が制御される電圧駆動形のパワースイッチング素子を備える電力変換回路にあっては、 発熱量の抑制と回路規模の低減とが互いにトレードオフの関係となるこうした実情も概ね 共通したものとなっている。

【特許文献1】特開平9-56195号公報

【特許文献2】特開2004-222420号公報

【発明の開示】

【発明が解決しようとする課題】

[0007]

本発明は、上記解決するためになされたものであり、その目的は、導通制御端子への電 圧の印加により導通状態が制御される電圧駆動形のパワースイッチング素子を備える電力 変換回路について、その回路規模の増大を抑制しつつも電力損失を低減することのできる 電力変換回路の制御装置を提供することにある。

【課題を解決するための手段】

[0008]

以下、上記課題を解決するための手段及びその作用効果について記載する。

【 0 0 0 9 】

請求項1記載の発明は、導通制御端子への電圧の印加により導通状態が制御される電圧 駆動形のパワースイッチング素子を備える電力変換回路について、該電力変換回路により 入力電力の変換された出力電力を生成すべく前記パワースイッチング素子のスイッチング 制御を行なう制御手段を備える電力変換回路の制御装置において、スイッチング周波数を 把握するためのパラメータを取り込む手段と、前記パラメータに基づき、前記パワースイ ッチング素子のスイッチング周波数の増大により前記スイッチング損失が大きくなる場合 に前記パワースイッチング素子のオン状態とオフ状態との間の<u>前記導通制御端子への</u>印加 電圧の電圧差を大きくする印加電圧可変手段とを備えることを特徴とする。

【0010】

上記構成では、オン状態における印加電圧の絶対値を大きくしたり、オフ状態における 3 印加電圧の絶対値を大きくしたりすることで、オン状態とオフ状態との印加電圧差が大き くなり、スイッチング時のパワースイッチング素子の電力損失(スイッチング損失)を低 減することができる。このため、電力変換回路の回路規模を抑制しつつも電力損失を低減 することができる。

【0012】

請求項2記載の発明は、請求項1記載の発明において、<u>前記印加電圧可変手段は、前記</u> オン状態と前記オフ状態とで印加電圧の符号を逆転させることを特徴とする。

上記構成では、オン状態とオフ状態とで印加電圧の符号が逆転されるために、オン状態 とオフ状態との間の印加電圧差を大きくすることができ、スイッチング損失をより好適に 低減することができる。

【0022】

請求項<u>3</u>記載の発明は、<u>請求項1又は2記載の発明において、前記パラメータが、前記</u> 導通制御端子のオン・オフのタイミングを規定する信号を含むことを特徴とする。

請求項4記載の発明は、請求項1~3のいずれかに記載の発明において、前記電力変換 回路の出力電力が多相回転機に供給されるものであり、前記多相回転機の前記スイッチン グ周波数を増大させる制御を行なう領域が、前記多相回転機のトルク及び回転速度によっ て定められており、前記パラメータが、前記電力変換回路の出力電流、前記電力変換回路 の出力電圧の少なくとも1つを含むことを特徴とする。

[0026]

請求項5記載の発明は、請求項1~4のいずれかに記載の発明において、前記電力変換 <sup>50</sup>

10

20

30

回路の出力電力が多相回転機に供給されるものであり、<u>前記多相回転機の前記スイッチン</u> グ周波数を増大させる制御を行なう領域が、前記多相回転機のトルク及び回転速度によっ <u>て定められており、</u>前記パラメータが、前記回転機に印加する電圧、前記回転機を流れる 電流、前記回転機に印加する指令電圧、前記回転機に流す指令電流、前記回転機の出力軸 の回転速度及び前記原動機の出力トルクの少なくとも1つを含むことを特徴とする。 【0028】

請求項<u>6</u>記載の発明は、請求項1~<u>5</u>のいずれかに記載の発明において、前記電力変換 回路の出力電力は3相回転機の各相に供給されるものであり、<u>前記3相回転機の前記スイ</u> ッチング周波数を増大させる制御を行なう領域が、前記3相回転機のトルク及び回転速度 によって定められており、前記制御手段は、前記3相の電流がdq軸に変換されたものに ついての実電流と指令電流との比較に基づき前記スイッチング制御を行うものであり、

前記印加電圧可変手段は、前記パラメータとして d 軸及び q 軸の電流及び電圧の少なくとも一方を用いることを特徴とする。

【0029】

上記構成では、 d q 軸にかかるパラメータを用いることで、任意のタイミングにおける サンプリング値を用いて電力損失が大きくなるところを把握することができる。

[0030]

[0031]

請求項<u>7</u>記載の発明は、請求項1~<u>6</u>のいずれかに記載の発明において、前記印加電圧 可変手段は、前記パラメータと印加電圧との関係を定めるマップを備えて構成されてなる ことを特徴とする。

上記構成では、マップを利用することで、制御装置の演算負荷を低減することができる

20

30

10

【発明を実施するための最良の形態】

[0032]

(第1の実施形態)

以下、本発明にかかる電力変換回路の制御装置をハイブリッド車に搭載されるインバー タの制御装置に適用した第1の実施形態について、図面を参照しつつ説明する。

[0033]

図1に、上記インバータ及びその制御装置の全体構成を示す。

【0034】

図示されるように、3相回転機であるモータ2の3つの相(U相、V相、W相)には、 インバータ10が接続されている。このインバータ10は、3相インバータであり、3つ の相のそれぞれに対応したスイッチング素子12,14とスイッチング素子16,18と スイッチング素子20,22との並列接続体を備えて構成されている。更に、インバータ 10は、各スイッチング素子12~22に並列に接続されたダイオード24~34を備え ている。そして、スイッチング素子12及びスイッチング素子14を直列接続する接続点 がモータ2のU相と接続されている。また、スイッチング素子16及びスイッチング素子 18を直列接続する接続点がモータ2のV相と接続されている。更に、スイッチング素子 20及びスイッチング素子22を直列接続する接続点がモータ2のW相と接続されている 。ちなみに、これらスイッチング素子12~22は、本実施形態では、絶縁ゲートバイポ ーラトランジスタ(IGBT)によって構成されている。

インバータ10の各1組のスイッチング素子12,14、スイッチング素子16,18 、スイッチング素子20,22の両端には、コンデンサ40を介して主電源50の電圧が 印加されている。この主電源50は、コンデンサ40の両端に並列接続される一対の直列 接続されたスイッチング素子51,52を備えている。これら各スイッチング素子51, 52には、それぞれダイオード53,54が並列接続されている。また、スイッチング素 子52の両端には、コイル55とコンデンサ56との直列接続体が並列接続されている。 更に、コンデンサ56の両端には、バッテリ57が並列接続されている。

[0036]

一方、MG-ECU60は、モータ2の出力軸の回転角度を検出する位置センサ62や 、U相及びV相に流れる電流を検出する電流センサ64,66、コンデンサ40の両端間 の電圧を検出する電圧センサ42の検出結果を取り込む。そして、MG-ECU60は、 W相に流れる電流を、キルヒホッフの法則に基づき、U相を流れる電流とV相を流れる電 流とから算出する。そして、MG-ECU60は、上記モータ2の出力軸の回転角度や3 つの相を流れるそれぞれの電流等に基づき、駆動回路70を介してスイッチング素子12 ~ 2 2 のスイッチング制御を行う。

[0037]

図2に、MG-ECU60の行なう処理についてのブロック線図を示す。

[0038]

図2において、変換部80は、上記電流センサ64,66に基づきし相を流れる実電流 iuと、V相を流れる実電流ivと、W相を流れる実電流iwとを算出し、これをdq軸 に座標変換して実電流id及び実電流iqを生成する部分である。ちなみに、この座標変 換に際しては、モータ2の回転角度が用いられるために、変換部80には、位置センサ5 2によって検出される回転角度 が入力されている。一方、指令電流生成部82は、例え ばユーザの加速要求や回転角度 等に応じて指令電流igc,idcを生成する部分であ る。この指令電流iqc,idcは、dq軸上での指令値となっている。 [0039]

20 補償器84は、これら指令電流іdcと実電流іdとの差と指令電流iacと実電流i qとの差とに基づき、d軸の指令電圧Vdcとq軸の指令電圧Vqcとを算出する。また 、相電圧指令値生成部86は、指令電圧Vdc,Vacに基づき、3相の指令電圧Vuc 、Vvc,Vwcと、コンデンサ40の両端に印加する指令電圧Vhcとを生成する。ま た、パルス生成部88は、指令電圧Vuc,Vvc,Vwc,Vhcに基づき、スイッチ ング素子12~22や、スイッチング素子51,52を操作する操作信号を生成する。詳 しくは、U相のスイッチング素子12,14のそれぞれを操作する各操作信号gup,g unと、V相のスイッチング素子16,18のそれぞれを操作する各操作信号gvp,g vnと、W相のスイッチング素子20,22のそれぞれを操作する各操作信号gwp,g wnと、主電源50のスイッチング素子51,52のそれぞれを操作する各操作信号Bp , Bnとを生成する。これら各操作信号gup,gun,gvp,gvn,gwp,gw n, Bp, Bnは、スイッチング素子12~22,51,52のオン・オフのタイミング を規定する信号である。

[0040]

一方、ゲート電圧指令値生成部90は、補償器84の出力する指令電圧Vdc、Vgc を取り込み、上記スイッチング素子12~22の各ゲート(導通制御端子)に印加する印 加電圧の指令値である指令印加電圧Vgcを生成する。そして、制御IC92は、指令印 加電圧Vgcに応じたDutyを有する操作信号Dvを上記駆動回路70に出力する。 [0041]

図3に、上記駆動回路70の回路構成を示す。

[0042]

図3では、便宜上、先の図1に示したスイッチング素子12,14を駆動する部分のみ を示している。この駆動回路70は、スイッチング素子12,14の各ゲートに電圧を印 加する各ドライバ71p,71nを備えている。これら各ドライバ71p,71nは、上 記操作信号gup,gunにより駆動される。詳しくは、フォトカプラ72p,72n、 駆動IC73p,73nにより電力変換された上記操作信号gup,gunにより駆動さ れる。一方、電圧変換回路74は、スイッチング素子12,14に印加する印加電圧を生 成するためのものであり、駆動用電源74a及びコンデンサ74bの両端間にトランス7 4 cの一次側コイルが接続されて構成されている。そして、電圧変換回路74の出力(詳 しくはトランス74cの二次側コイルの出力)は、ダイオード75p,75nを介して、 ドライバ71p,71nのそれぞれと並列接続されたコンデンサ76p,76nの両端に 10

30

印加される。

【0043】

こうした構成によれば、先の図2に示した制御IC92から出力される操作信号Dvの Dutyに応じて電圧変換回路74の出力が制御される。このため、上記Dutyによっ て、ドライバ71p,71nから出力される電圧を制御することができ、ひいては、スイ ッチング素子12,14に印加される電圧を制御することができる。 【0044】

なお、先の図1に示した駆動回路70は、各相のスイッチング素子16,18や、スイ ッチング素子20,22毎に、図3に示した各回路を備えており、これら各回路は、MG - ECU60から出力される上記操作信号Dvにより操作される。また、駆動回路70は <sup>10</sup> 、上記操作信号Bp,Bnを電力変換してスイッチング素子51,52の各ゲートに印加 する回路を更に備えている。

【0045】

図3に示す回路を用いることで、各スイッチング素子12~22の各ゲートに印加する 電圧を可変設定することができる。ここで、ゲート電圧の可変設定について詳述する。 【0046】

インバータ10の回路規模を小型化する際には、各スイッチング素子12~22の発熱 が問題となる。この発熱は、各スイッチング素子12~22における電力損失を主因とし て生じる。そして、この電力損失は、各スイッチング素子12~22がオン状態であると きにコレクタからエミッタへと出力される電力の損失(導通損失)と、スイッチング操作 に際して生じる電力の損失(スイッチング損失)とに大別される。

20

30

40

【0047】

図4(a)に、各スイッチング素子12~22のオン状態及びオフ状態におけるコレク タ及びエミッタ間の電圧Vceを示し、図4(b)に、コレクタに流入する電流icを示 し、図4(c)に、これら電圧Vceと電流icとの積によって定義される電気エネルギ の損失を示す。

[0048]

これら損失を低減するためには、スイッチング素子12~22をオン状態に維持する際の印加電圧を大きくすることが有効である。これにより、図5に示すように、コレクタ及びエミッタ間の電圧が低下するために、導通損失が低下する。図5では、閾値電圧が「5.8V」であるIGBTを用いて、ゲート印加電圧(ゲート及びエミッタ間の電圧)を「5~20V」に変化させたときのコレクタ及びエミッタ間電圧Vceを示している。この例では、コレクタ電流icを「400A」としたときに、ゲート印加電圧を「15V」から「20V」に増大させることで、コレクタ及びエミッタ間の電圧Vceは、「0.4V」低減されている。そして、電圧Vceを低減することができれば、導通損失「Vce」も低減される。

【0049】

更に、スイッチング素子12~22がオン状態であるときの印加電圧を増大させること で、オン状態とオフ状態との間でゲートに印加される電圧差が増大する。そして、この電 圧差の増大により、スイッチング損失が低減する。これは、次の理由による。

【0050】

図6に、先の図3に一点鎖線にて囲った回路についてのオン状態からオフ状態への移行 直後の等価回路を示す。この回路は、コンデンサCissと抵抗Rとが直列接続された閉 ループ回路である。ここで、コンデンサCissの両電極は、スイッチング素子14のゲ ート及びエミッタと対応している。この場合、コンデンサCissの両電極間の電圧差V cissは、その初期値Viを用いて以下の式で表現される。

【0051】

 $Vciss(t) = Vi \times exp\{-t/(R \times Ciss)\}$ 

ここで、初期値Viは、オン状態とオフ状態との間の電圧差となる。このため、この電 圧差が大きいほど、ゲート及びエミッタ間の電圧の低下速度が上昇する。これにより、先 <sup>50</sup> の図 4 ( c ) に示したスイッチング損失も、上記電圧差が増大するほど減少することとなる。

【0052】

以上から、スイッチング素子12~22がオン状態であるときの印加電圧を増大させる ことで、これらスイッチング素子12~22の損失を低減することができることがわかる 。ただし、印加電圧を増大させると、スイッチング素子12~22の劣化が促進される懸 念がある。

【0053】

そこで、本実施形態では、インバータ10の発熱量が多いほど、印加電圧を増大させる。これにより、インバータ10の発熱量の増大の抑制と、スイッチング素子12~22の <sup>10</sup> 劣化の抑制との両立を図る。

【0054】

ここで、本実施形態の狙いとするところは、インバータ10の温度上昇(スイッチング 素子12~22)の温度上昇を抑制することにある。このため、所定時間当たりの発熱量 を問題とする。これは、同一時間当たりの発熱量が大きいほどインバータ10の温度上昇 も大きくなると考えられるからである。

【0055】

この所定時間当たりの発熱量が大きいところを先の図4に示した各1回のスイッチング 操作における損失によって把握することは極めて困難である。これは、インバータ10か ら出力される電力が交流であることに鑑みれば、各1回のスイッチング操作における損失 20 の大きさは時々刻々と変化するものであること等による。この所定時間当たりの発熱量が 大きいところは、換言すれば、インバータ10の電力損失が大きいところは、一般的には 、インバータ10の出力が大きいところとなる。

【 0 0 5 6 】

図7(a)に、インバータ10の出力とインバータ10の効率(入力電力と出力電力と の比)との関係を模式的に示す。一般に、インバータ10は、スイッチング素子12~2 2の非線形性等のために、インバータ10の出力が大きいほど電力変換効率が高くなる。 しかし、図7(b)に模式的に示すように、一般的には、インバータ10の電力損失は、 インバータ10の出力が大きくなるほど大きくなる(ただし、スイッチング周波数一定が 前提となる)。

【0057】

したがって、インバータ10の電力損失を問題とする場合、一般的には、インバータ1 0の入力電力や出力電力(出力電力が大きいほど入力電力が大きくなるため)が大きいと きを問題とすることとなる。このため、本実施形態では、インバータ10の出力電力が大 きいときほど、ゲート印加電圧を大きくする。詳しくは、インバータ10の出力電力が所 定以上となるときに、ゲート印加電圧を大きくする。

【0058】

以下、図8を用いて、本実施形態においてゲート印加電圧を増大させる領域について説 明する。

【 0 0 5 9 】

図8は、本実施形態にかかるスイッチング素子12~22のスイッチング制御の態様を 示すものである。図示されるように、モータ2の出力トルクと回転速度によって定義され る領域のうち、回転速度が所定以下である領域では周知の正弦波PWMを用いたスイッチ ング制御がなされる。このPWM制御は、PWM制御を用いてモータ2の各相に正弦波形 状の電圧を印加する制御である。これに対し、回転速度が所定以上となると、過変調PW M制御を経て、矩形波弱め界磁制御がなされる。この矩形波制御は、モータ2の各相に矩 形波形状の電圧を印加するものである。なお、これら制御については、例えば「日経もの づくり 2004、8月号」に記載されている。

[0060]

本実施形態では、図8に網掛けをして示す領域において印加電圧を増大させている。す 50

なわち、回転速度が最大となる領域から、トルクが最大であって回転速度の最大側の領域 までの領域において、印加電圧が増大されている。これは、この領域がインバータ10の 出力が最大となる領域であることによる。

【0061】

すなわち、モータ2の出力は「トルク×回転速度」と定義できるため、モータ2の出力 は、トルクが大きいほど、また回転速度が大きいほど大きくなる。このため、トルク及び 回転速度が最大となる領域において、モータ2の出力は最大となる。一方、モータ2の入 力電力、すなわちインバータ10の出力電力は、「モータ2の出力+モータ2内の銅損+ モータ2内の鉄損+機械損失」である。このため、モータ2の出力が大きいほど、インバ ータ10の出力電力も大きくなる傾向にある。更に、モータ2の回転速度が大きくなれば なるほど、モータ2の逆起電力が増大するために、回転速度が最大となる領域においても 、インバータ10の出力が増大する。

【0062】

図9に、矩形波制御において、スイッチング周波数が「1.25kHz」であって且つ モータ2を流れる電流が「190Arms」であるときについて、オン状態における印加 電圧の増大による電力損失の低減効果を示す。図9では、印加電圧を「15V」としたと きと「20V」としたときとの電力損失を比較して示した。

【0063】

ちなみに、先の図8においては、モータ2の出力が最低レベルの領域も、印加電圧を増 大させる領域として定義されている。これは、本実施形態では、モータ2の低出力領域に <sup>20</sup> おいてスイッチング周波数を増大させる制御を行っていることによる。このように、スイ ッチング周波数が高くなると、スイッチング損失が増大することから、インバータ10の 電力損失が大きくなる。このため、本実施形態では、モータ2の低出力領域においても印 加電圧を増大させる。

[0064]

なお、図8に示す印加電圧の増大領域は、上記指令電圧Vdc,Vqcに基づき、ゲート電圧指令値生成部90によって把握される。すなわち、先の図2に示すように、ゲート 電圧指令値生成部90は、指令電圧Vdc,Vqcと指令印加電圧Vgcとの関係を示し たマップMを備えて構成されており、これによりゲート印加電圧を可変設定する。

【0065】

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

【 0 0 6 6 】

(1)インバータ10の電力損失が所定以上となるとき、オン状態におけるゲート印加 電圧を大きくした。これにより、各スイッチング素子12~22の導通損失とスイッチン グ損失とを低減することができる。このため、インバータ10の回路規模を抑制しつつも 電力損失を低減することができる

(2)指令電圧Vdc,Vqcと指令印加電圧Vgcとの関係を定めるマップを備える ことで、MG-ECU60の演算負荷を低減することができる。

【 0 0 6 7 】

(第2の実施形態)

40

30

10

以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照し つつ説明する。

【0068】

本実施形態では、オン状態とオフ状態とで、パワースイッチング素子12~22のそれ ぞれのゲートに印加する電圧の符号を逆転させる。

【0069】

図10に、本実施形態における上記駆動回路70の構成を示す。図10では、便宜上、 スイッチング素子14を駆動する回路部分のみを示している。また、図10では、先の図 3に示した部材と同様の機能を有する部材については、便宜上同一の符号を付している。 【0070】

図示されるように、ドライバ71nの両端子と並列に、正電源用コンデンサ76pと負 電源用コンデンサ76nとの直列接続体が接続されている。また、電圧変換回路74のト ランス74dは、2つの2次側コイルの直列接続体を備えており、これらの接続点は、正 電源用コンデンサ76p及び負電源用コンデンサ76nの接続点と、フォトカプラ72n の低電位側の端子と、スイッチング素子14のエミッタと接続されている。そして、上記 2次側コイルの高電位側の出力は、ダイオード77pを介して正電源用コンデンサ76p の高電位側の端子に印加される。また、2次側コイルの低電位側は、負電源用コンデンサ 76nの低電位側からの出力がダイオード77nを介して印加される。

【0071】

こうした構成によれば、オン状態においてはゲート印加電圧(エミッタ及びゲート間電 10 圧)を正電圧として且つ、オフ状態においてはゲート印加電圧を負電圧とすることができ る。また、1次側コイルと各2次側コイルとの巻き数比を調整することで、オン状態及び オフ状態における印加電圧の絶対値の比を調整することができる。

【0072】

図11に、先の図10に一点鎖線で囲った回路について、オン状態からオフ状態への切り替え直後の等価回路を示す。

【0073】

この回路は、コンデンサCissと抵抗Rと電圧「 - Vn」の負電源とが直列接続され た閉ループ回路である。ここで、コンデンサCissの両電極は、スイッチング素子14 のゲート及びエミッタと対応している。この場合、コンデンサCissの両電極間の電圧 20 差Vcissは、その初期値Viを用いて以下の式で表現される。

【0074】

 $Vciss(t) = -Vn + Vi \times exp\{-t/(R \times Ciss)\}$ 

ここで、初期値 V i は、オン状態とオフ状態との間の電圧差となる。このため、この電 圧差が大きいほど、ゲート及びエミッタ間の電圧の低下速度が上昇する。そして、本実施 形態では、オン状態とオフ状態とで印加電圧の符号が反転するために、初期値 V i を大き くすることが可能となる。

【0075】

図12に、オン状態からオフ状態への切り替えの前後の印加電圧を「15V」と「0V」とする場合と、「15V」と「-15V」とする場合とについて、先の図6及び図11 に示した等価回路を用いて算出される印加電圧の減少速度を示す。図示されるように、「 15V」から「-15V」へと切り替える方が、電圧の低下速度が上昇するため、高速ス イッチングが可能である。

【0076】

図13に、ゲート印加電圧が「15V」から「6V」まで低下する時間(放電時間)と 、オフ状態の印加電圧との関係を示す。図示されるように、オフ状態における印加電圧の 絶対値を増大させることで、換言すればオン状態とオフ状態との間の印加電圧差を増大さ せることで、電圧の減少速度が上昇する。

【 0 0 7 7 】

以上から、本実施形態では、オン状態とオフ状態とで印加電圧の符号を反転させること <sup>40</sup> で、オフ状態への移行時間が短縮され、ひいては、スイッチング損失を好適に低減するこ とができる。

[0078]

以上説明した本実施形態によれば、先の第1の実施形態の上記(1)及び(2)の効果 に加えて、更に以下の効果が得られるようになる。

【0079】

(3)オン状態とオフ状態とで印加電圧の符号を逆転することで、オン状態とオフ状態 との間の印加電圧差を大きくすることができ、スイッチング損失をより好適に低減するこ とができる。

[0080]

(第3の実施形態)

以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照し つつ説明する。

【0081】

本実施形態では、インバータ10の電力損失が大きいときに、その要因に応じてゲート 印加電圧の可変制御を行なう。

【0082】

図14に、本実施形態における上記駆動回路70の構成を示す。図14では、便宜上、 スイッチング素子14を駆動する回路部分のみを示している。また、図14では、先の図 10に示した部材と同様の機能を有する部材については、便宜上同一の符号を付している

[0083]

本実施形態では、正の印加電圧を生成するための電圧変換回路78と、負の印加電圧を 生成するための電圧変換回路79とを備える。そして、電圧変換回路78の2次側コイル の両端は正電源用コンデンサ76pの両端と接続され、電圧変換回路79の2次側コイル の両端は負電源用コンデンサ76nの両端と接続されている。そして、電圧変換回路78 を駆動する操作信号Dv1と、電圧変換回路79を駆動する操作信号Dv2とが各別に与 えられる。ちなみに、先の図1及び図2においては、操作信号Dvのみしか記載されてい ないが、本実施形態では、図1及び図2の操作信号Dvに代えて、2つの操作信号Dv1 , Dv2を用いる構成とする。

[0084]

こうした構成において、本実施形態では、電力損失が導通損失によるものかスイッチン グ損失によるものかに応じて、オン状態とオフ状態とにおける印加電圧の絶対値の比を可 変とする。具体的には、図15に示すように、印加電圧の増大領域以外では、オン状態の 印加電圧を「15V」とし、オフ状態の印加電圧を「-15V」とする。また、増大領域 のうち、モータ2の高出力領域にあっては、導通損失が支配的と考えられるため、オン状 態の印加電圧を「20V」とし、オフ状態の印加電圧を「-15V」とする。また、増大 領域のうち、モータ2の低出力領域では、スイッチング損失が支配的であるため、オン状

【0085】

以上説明した本実施形態によれば、先の第1の実施形態の上記(1)、(2)の効果や 、先の第2の実施形態の上記(3)の効果に加えて、更に以下の効果が得られるようにな る。

【0086】

(4)スイッチング素子12~22の導通損失が大きいときにオン状態における印加電 圧を増大し、スイッチング素子12~22のスイッチング損失が大きいときにオン状態と オフ状態との間の印加電圧の電圧差を大きくした。これにより、電力損失が大きくなると き、その要因が導通損失であるのか、スイッチング損失であるのかに応じて、印加電圧を より適切に可変制御することができる。

【0087】

(第4の実施形態)

以下、第4の実施形態について、先の第1の実施形態との相違点を中心に図面を参照し つつ説明する。

[0088]

本実施形態では、ゲート印加電圧を、モータ2を流れる電流と回転速度とに基づいて可 変設定する。図16に、本実施形態にかかるMG-ECU60の行なう処理についてのブ ロック線図を示す。なお、図16において、先の図2に示したブロックと同様の機能を有 するものについては、便宜上同一の符号を付している。

【0089】

図示されるように、ゲート電圧指令値生成部90は、実電流iu,ivと、モータ2の 50

20

回転角度 とを取り込む。ここで、実電流iu,ivはモータ2のトルクと相関を有する パラメータである。一方、モータ2の回転角度 から、モータ2の回転速度を算出するこ とができる。このため、本実施形態では、ゲート電圧指令値生成部90が、先の図8に示 したマップを備えて且つ、実電流iu,ivから算出されるトルクと、回転角度 から算 出される回転速度とに基づき、印加電圧を可変設定する。

(11)

【0090】

以上説明した本実施形態によっても、先の第1の実施形態の上記(1)及び(2)の効果に準じた効果を得ることができる。

【0091】

(第5の実施形態)

10

以下、第5の実施形態について、先の第1の実施形態との相違点を中心に図面を参照し つつ説明する。

【0092】

本実施形態では、指令電圧Vuc, Vvc, Vwcと、スイッチング素子12~22の 操作信号gup,gvp,gwpとに基づき、インバータ10の電力損失が高くなる領域 を把握し、これに基づき印加電圧の可変設定を行なう。図17に、本実施形態にかかるM G-ECU60の行なう処理についてのブロック線図を示す。なお、図17において、先 の図2に示したブロックと同様の機能を有するものについては、便宜上同一の符号を付し ている。

【0093】

図示されるように、ゲート電圧指令値生成部90は、指令電圧Vuc, Vvc, Vwc と、操作信号gup,gvp,gwpとを取り込む。そして、指令電圧Vuc, Vvc, Vwcからモータ2の線間電圧が算出できるため、これに基づきモータ2を流れる電流を 把握し、ひいては、各スイッチング素子12~22を流れる電流を把握する。また、操作 信号gup,gvp,gwpに基づきスイッチング周波数を把握する。

【0094】

そして、インバータ10の電力損失(正確にはスイッチング素子12~22の電力損失)を、以下の態様にて算出する。

a.単位時間当たりの導通損失…各スイッチング素子12~22を流れる電流に応じて算 出される各1回のスイッチングにおける導通損失についての単位時間当たりの時間積分値 として算出される。また、これに代えて、単位時間当たりの平均的な導通損失にスイッチ ング周波数を乗算することで算出してもよい。これは例えば、各相の所定周期の電流平均 値に各相のスイッチング周波数を乗算したものについての3相の平均値として算出するこ とができる。

b.単位時間当たりのスイッチング損失…各スイッチング素子12~22を流れる電流に 応じて算出される各1回のスイッチングにおけるスイッチング損失についての単位時間当 たりの時間積分値として算出される。また、これに代えて、スイッチング周波数と、各ス イッチング素子12~22を流れる電流の平均値とに基づき算出してもよい。更に、これ に代えて、スイッチング周波数を簡易的にスイッチング損失を示すパラメータとしてもよい。

【0095】

上記態様にて算出される単位時間当たりの導通損失とスイッチング損失とに基づき、ゲート電圧指令値生成部90により、電力損失が把握される。そして、これにより、印加電 圧が可変設定される。

[0096]

以上説明した本実施形態によっても、先の第1の実施形態の上記(1)の効果を得るこ とができる。

[0097]

(その他の実施形態)

なお、上記各実施形態は、以下のように変更して実施してもよい。

50

40

# 30

[0098]

・先の第4の実施形態では、回転角度 とから算出される回転速度と実電流iu,iv とに基づき指令印加電圧Vgcを算出したがこれに限らない。例えば実電流iu,iv, iwのいずれか1つと回転速度とに基づいて指令印加電圧Vgcを設定してもよい。ただ し、この場合、上記いずれか1つの実電流は、略正弦波形状となるため、その大きさが時 々刻々変化する。このため、時系列に沿ったサンプリング値の平均値を用いてモータ2の トルクを把握するようにする。

[0099]

・第5の実施形態において、スイッチング周波数を把握するためのパラメータとしては、上記操作信号gup,gvp,gwpに限らず、操作信号gun,gvn,gwnであ <sup>10</sup> ってもよい。また、これら6つの操作信号のうちの任意の1つであってもよい。 【0100】

・電力損失の算出態様としては、先の第5の実施形態に例示したものに限らない。例え ば、電流センサ64,66のいずれか一方の検出値と、電圧センサ42の検出値との積に 基づき算出してもよい。すなわち、インバータ10の両端間に印加される電圧(コンデン サ40の両端間電圧)とモータ2を流れる電流との積は、インバータ10の出力電力とな るため、これに基づき電力損失を算出することができる。また、電力損失を算出する代わ りに、上記2つの値と印加電圧値との関係を示すマップを備えて、上記2つの値から印加 電圧を直接設定するようにしてもよい。

[0101]

また、実電流iu,iv,iwのいずれか1つと、指令電圧Vuc,Vvc,Vwcの うちの上記いずれか1つと対応するものとに基づいて、電力損失を把握してもよい。すな わち、これらの積は特定の相についての瞬間的な電力(電力の時間微分値)となるため、 これらの所定時間当たりの積分により特定の相についての電力を算出することができる。 そして、各相の対称性により、例えば算出された電力の3倍をインバータ10の電力とす ることができる。そして、少なくともインバータ10の出力電力が大きいところを、電力 損失が大きいところとすることができる。

・第5の実施形態にかかる駆動回路70を、先の図10に示したものや、先の図14に 示したものとしてもよい。特に、第5の実施形態においても、インバータ10の電力損失 について、それが導通損失によるものかスイッチング損失によりものかを把握することが できるため、図14の構成を有することは特に有効である。

【0103】

・駆動回路70としては、先の図3、図10、図14において例示したものに限らない。例えば電圧変換回路としてチャージポンプやプーストラップを備えるものであってもよい。

[0104]

・印加電圧を可変設定する際に用いるパラメータとしては、上記各実施形態で例示した ものに限らない。例えば先の図2示した補償器84の入力であってもよい。換言すれば、 実電流idと指令電流idcとの差と、実電流iqと指令電流iqcとの差とであっても よい。要は、スイッチング制御を行う際に用いるパラメータに基づき、印加電圧を可変設 定するものであればよい。すなわち、スイッチング制御を行う際に用いるパラメータによ れば、インバータ10の出力電力や、モータ2の出力電力、更には、インバータ10の電 力損失そのもの等を把握することができるため、これらに基づき印加電圧を可変設定する ことができる。

【0105】

・スイッチング制御手法としては、先の図8で例示したものに限らない。例えば、所定の回転速度領域まではPWM制御を行い、回転速度が所定以上である領域においては瞬時 電流値制御を行なうものであってもよい。また、dq変換を行なうものにも限らない。 【0106】 20

30

・導通制御端子への電圧の印加により導通状態が制御される電圧制御形のパワースイッチング素子としては、IGBTに限らない。例えばMOSトランジスタであってもよい。特に、電圧制御形の半導体デバイスにあっては、オン状態における印加電圧(導通端子の電圧を基準とした導通制御端子に印加される電圧)の絶対値を大きくするほど導通損失が増大する傾向等、IGBTと同一の傾向を有するために本発明の適用が有効である。

・パワースイッチング素子としては、導通制御端子に論理「H」の電圧を印加すること でオン状態となるものに限らない。例えばPチャネルMOSトランジスタのように、論理 「L」の電圧を印加することでオン状態となるものであってもよい。この場合であっても 、ソース(導通端子)の電圧に対するゲート(導通制御端子)の電圧の差(この場合、負 の値)の絶対値を大きくすることで導通損失を低減すること等ができる。

【0108】

・電力変換回路としては、インバータ10に限らない。例えばモータ2に供給する高圧 電力を生成するDC - DCコンバータであってもよい。

[0109]

・電力変換回路としては、ハイブリッド車に搭載されるものに限らない。例えば電気自動車に搭載されるものであってもよい。

【図面の簡単な説明】

**[**0 1 1 0 **]** 

【図1】第1の実施形態におけるインバータ及びその制御装置の構成を示す図。

【図2】同実施形態にかかるスイッチング制御の機能ブロック図。

【図3】同実施形態の駆動回路の回路構成を示す回路図。

【図4】各1回のスイッチングによる損失を示すタイムチャート。

【図5】オン状態におけるゲート印加電圧とコレクタ及びエミッタ間の電圧との関係を示 す図。

【図6】スイッチング素子をオン状態からオフ状態に切り替えた直後の等価回路図。

【図7】インバータの出力と効率、電力損失との関係を示す図。

【図8】上記実施形態にかかるスイッチング制御の態様を示す図。

【図9】ゲート印加電圧の増大による導通損失の低減効果を示す図。

【図10】第2の実施形態にかかる駆動回路の回路構成を示す回路図。

【図11】スイッチング素子をオン状態からオフ状態に切り替えた直後の等価回路図。

【図12】印加電圧とスイッチングの高速化との関係を示す図。

【図13】印加電圧とスイッチングの高速化との関係を示す図。

【図14】第3の実施形態にかかる駆動回路の回路構成を示す回路図。

【図15】同実施形態にかかる印加電圧の可変設定の態様を示す図。

【図16】第4の実施形態にかかるスイッチング制御の機能ブロック図。

【図17】第5の実施形態にかかるスイッチング制御の機能ブロック図。

【符号の説明】

【 0 1 1 1 】

2…モータ、10…インバータ、12~22…スイッチング素子、60…ECU、70<sup>40</sup> …駆動回路。

30

10







## 【図3】











【図6】









インバータ出力

【図9】



## 【図10】



【図11】



## 【図12】



【図13】





【図15】

【図16】





【図17】



フロントページの続き

(56)参考文献 特開2004-015884(JP,A) 特開昭62-277063(JP,A) 特開2004-357442(JP,A) 特開平9-56195(JP,A) 特開2004-222420(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 2 M 1 / 0 8

H 0 2 M 7 / 4 8