



(12) 发明专利申请

(10) 申请公布号 CN 105116797 A

(43) 申请公布日 2015. 12. 02

(21) 申请号 201510465760. 4

(22) 申请日 2015. 07. 31

(71) 申请人 上海卫星工程研究所
地址 200240 上海市闵行区华宁路 251 号

(72) 发明人 杨柳 王昊 郭晶晶 张历涛
杨牧 赵瑞峰 张奎彬

(74) 专利代理机构 上海汉声知识产权代理有限公司 31236

代理人 郭国中

(51) Int. Cl.
G05B 19/042(2006. 01)


权利要求书1页 说明书3页 附图1页

(54) 发明名称

多通道高速数据采集编 SOC 芯片

(57) 摘要

本发明提供了一种多通道高速数据采集编 SOC 芯片,所述芯片将各种宇航应用中的常见接口协议以及信号采集调理电路与微处理器集成在一起,并通过已配置的开放式接口对芯片的外设及系统参数进行修改,实现对多通道信号的采集方式、采集速率、与上位机的通信方式等功能,以符合特定应用。所述 SOC 芯片支持 zigbee、1553B、JTAG 及其他协议所规定的特性,采集方式可调、采样速率可调、对外通信方式可选,能够方便的进行系统维护和升级,同时,具有高集成度、低功耗、高通用性、低成本、高性能的优点。



1. 一种多通道高速数据采编 SOC 芯片,包括电源管理模块、MCU 模块、锁相环模块 PLL、多路选择器模块 MUX、信号调理模块、AD 转换器、可编程滤波器、数据组帧模块、三线制同步接口协议模块、存储器接口模块、数字通信接口模块、JTAG 接口协议模块、总线接口协议模块、Zigbee 协议模块,其特征在于:

所述多路选择器模块 MUX、信号调理模块、AD 转换器、可编程滤波器构成一组完整的数据通路,所述多通道高速数据采编 SOC 芯片的对外通信接口只包含了协议部分,物理特性通过使用不同的外部电平转换接口芯片,实现对不同接口电平的兼容性。

2. 根据权利要求 1 所述的多通道高速数据采编 SOC 芯片,其特征在于,MCU 模块采用 local bus 的总线通信方式或者采用点对点的直接通信方式对外通信。

3. 根据权利要求 1 所述的多通道高速数据采编 SOC 芯片,其特征在于,所述的一组完整的数据通路,包含多个信号输入口,多路选择器模块 MUX 根据 MCU 模块的指令要求,选择相应的信号输入口,输入 AD 转换器进行信号采集;

所述多通道高速数据采编 SOC 芯片的内部包含多个信号采集通道。

4. 根据权利要求 2 所述的多通道高速数据采编 SOC 芯片,其特征在于,信号调理模块用于根据 MCU 模块的指令对多路选择器模块 MUX 传输的输入信号进行预处理,将输入信号进行预放大及预滤波,使输入信号适用于 AD 转换器的最佳工作范围。

5. 根据权利要求 2 所述的多通道高速数据采编 SOC 芯片,其特征在于,所述的 AD 转换器的时钟信号由锁相环模块 PLL 输出,锁相环模块 PLL 根据 MCU 模块的控制要求对输出时钟信号进行分频或倍频,通过调节输出时钟信号实现对 AD 转换器采样频率的调节。

6. 根据权利要求 2 所述的多通道高速数据采编 SOC 芯片,其特征在于,所述的可编程滤波器根据 MCU 模块的控制要求,对 AD 转换器采样后的数据进行滤波,保留所需频带内的信号。

7. 根据权利要求 1 所述的多通道高速数据采编 SOC 芯片,其特征在于,所述数据组帧模块将 AD 转换器采样后的数据按照 CCSDS 协议的要求,组帧输出。

8. 根据权利要求 1 至 7 中任一项所述的多通道高速数据采编 SOC 芯片,其特征在于,所述多通道高速数据采编 SOC 芯片内部所有模块的使能端均由 MCU 模块控制,MCU 模块根据实际情况将不使用的模块关闭,降低芯片的功耗。

9. 根据权利要求 1 至 7 中任一项所述的多通道高速数据采编 SOC 芯片,其特征在于,所述存储器接口模块配置有 PROM、SRAM、SDRAM、DDR2 以及 Flash 接口;所述数字通信接口模块配置有 UART 接口、SPI 接口以及 I²C 接口;所述总线接口协议模块配置有 1553B 接口和 SpaceWire 接口。

10. 根据权利要求 9 所述的多通道高速数据采编 SOC 芯片,其特征在于,还包括无线通信接口,所述无线通信接口使用时需要外置射频电路,所述射频电路包括调制解调电路和天线,所述调制解调电路用于完成基带信号的调制和高频信号的解调,所述天线用于完成高频信号的发送和接收。

多通道高速数据采编 SOC 芯片

技术领域

[0001] 本发明涉及多通道高速数据采集编码技术,尤其涉及一种多通道高速数据采编 SOC 芯片。

背景技术

[0002] 当前卫星平台技术正在向多载荷、高精度的方向急剧发展,这对卫星的平台稳定度、姿态控制等方面的技术提出了更高的要求,该类技术的基础是收集和处理卫星平台上的各种传感器信息。这些传感器根据不同的功能和需求,布置在星体的各个不同部位,数量从几十到上百个。这些传感器的输出信号具有路数多、高精度、信号小且易受干扰的特点。

[0003] 目前卫星平台处理通常装有独立的单机来完成这些信号的采集,但这种方案具有缺陷:

[0004] 1、单机体积大占用了星上的有限空间。

[0005] 2、性能匹配受限,功耗大、成本高等,导致了上述方案应用局限性大。

发明内容

[0006] 针对现有技术中的缺陷,本发明的目的是提供一种多通道高速数据采编 SOC 芯片。

[0007] 根据本发明提供的一种多通道高速数据采编 SOC 芯片,包括电源管理模块、MCU 模块、锁相环模块 PLL、多路选择器模块 MUX、信号调理模块、AD 转换器、可编程滤波器、数据组帧模块、三线制同步接口协议模块、存储器接口模块、数字通信接口模块、JTAG 接口协议模块、总线接口协议模块、Zigbee 协议模块;

[0008] 所述多路选择器模块 MUX、信号调理模块、AD 转换器、可编程滤波器器构成一组完整的数据通路,所述多通道高速数据采编 SOC 芯片的对外通信接口(三线制同步接口、数字通信接口、总线协议接口以及存储器接口)只包含了协议部分,物理特性通过使用不同的外部电平转换接口芯片,实现对不同接口电平的兼容性。其中,所述完整的数据通路是对发明中的数据通路的限制,即发明中所述的完整数据通路是由多路选择器模块 MUX、信号调理模块、AD 转换器、可编程滤波器这几个模块组成的。

[0009] 优选地,MCU 模块采用 local bus 的总线通信方式或者采用点对点的直接通信方式对外通信。

[0010] 优选地,所述的一组完整的数据通路,包含多个信号输入口,多路选择器模块 MUX 根据 MCU 模块的指令要求,选择相应的信号输入口,输入 AD 转换器进行信号采集;

[0011] 所述多通道高速数据采编 SOC 芯片的内部包含多个信号采集通道。

[0012] 优选地,信号调理模块用于根据 MCU 模块的指令对多路选择器模块 MUX 传输的输入信号进行预处理,将输入信号进行预放大及预滤波(抗混叠滤波),使输入信号适用于 AD 转换器的最佳工作范围。

[0013] 优选地,所述的 AD 转换器的时钟信号由锁相环模块 PLL 输出,锁相环模块 PLL 根据 MCU 模块的控制要求对输出时钟信号进行分频或倍频,通过调节输出时钟信号实现对 AD 转换器采样频率的调节。

[0014] 优选地,所述的可编程滤波器根据 MCU 模块的控制要求,对 AD 转换器采样后的数据进行滤波,保留所需频带内的信号。

[0015] 优选地,所述数据组帧模块将 AD 转换器采样后的数据按照 CCSDS 协议的要求,组帧输出。

[0016] 优选地,所述多通道高速数据采编 SOC 芯片内部所有模块的使能端均由 MCU 模块控制,MCU 模块根据实际情况将不使用的模块关闭,降低芯片的功耗。

[0017] 优选地,所述存储器接口模块配置有 PROM、SRAM、SDRAM、DDR2 以及 Flash 接口;所述数字通信接口模块配置有 UART 接口、SPI 接口以及 I²C 接口;所述总线接口协议模块配置有 1553B 接口和 SpaceWire 接口。

[0018] 优选地,还包括无线通信接口,所述无线通信接口使用时需要外置射频电路,所述射频电路包括调制解调电路和天线,所述调制解调电路用于完成基带信号的调制和高频信号的解调,所述天线用于完成高频信号的发送和接收。

[0019] 与现有技术相比,本发明具有如下的有益效果:

[0020] 1、所述 SOC 芯片具有高集成度、低功耗、高通用性、低成本、高性能、通用性强的优点。

[0021] 2、所述 SOC 芯片将各种宇航应用中的常见接口协议以及信号采集调理电路与微处理器集成在一起,并通过已配置的开放式接口对芯片的外设及系统参数进行修改,实现对多通道信号的采集方式、采集速率、与上位机的通信方式等功能,以符合特定应用。

[0022] 3、所述 SOC 芯片支持 zigbee、1553B、JTAG 及其他协议所规定的特性,采集方式可调、采样速率可调、对外通信方式可选,能够方便的进行系统维护和升级。

附图说明

[0023] 通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:

[0024] 图 1 为本发明结构框图。

[0025] 图 2 为本发明控制流程。

具体实施方式

[0026] 下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。

[0027] 根据本发明提供的一种多通道高速数据采编 SOC 芯片,包括电源管理模块、MCU 模块、锁相环模块 PLL、多路选择器模块 MUX、信号调理模块、AD 转换器、可编程滤波器、数据组帧模块、三线制同步接口协议模块、存储器接口模块、数字通信接口模块、JTAG 接口协议模块、总线接口协议模块、Zigbee 协议模块;

[0028] 所述多路选择器模块 MUX、信号调理模块、AD 转换器、可编程滤波器器为一组完整的数据通路,通信接口只包含了协议部分,物理特性通过使用不同的外部电平转换接口芯片,实现对不同接口电平的兼容性。

[0029] MCU 模块采用 local bus 的总线通信方式或者采用点对点的直接通信方式对外通信。所述的一组完整的数据通路,包含多个信号输入口,多路选择器模块 MUX 根据 MCU 模块的指令要求,选择相应的信号输入口,输入 AD 转换器进行信号采集;

[0030] 所述多通道高速数据采编 SOC 芯片的内部包含多个信号采集通道。信号调理模块用于根据 MCU 模块的指令对多路选择器模块 MUX 传输的输入信号进行预处理,将输入信号进行预放大及预滤波(抗混叠滤波),使输入信号适用于 AD 转换器的最佳工作范围。所述的 AD 转换器的时钟信号由锁相环模块 PLL 输出,锁相环模块 PLL 根据 MCU 模块的控制要求对输出时钟信号进行分频或倍频,通过调节输出时钟信号实现对 AD 转换器采样频率的调节。所述的可编程滤波器根据 MCU 模块的控制要求,对 AD 转换器采样后的数据进行滤波,保留所需频带内的信号。所述数据组帧模块将 AD 转换器采样后的数据按照 CCSDS 协议的要求,组帧输出。

[0031] 所述多通道高速数据采编 SOC 芯片内部所有模块的使能端均由 MCU 模块控制,MCU 模块根据实际情况将不使用的模块关闭,降低芯片的功耗。所述存储器接口模块配置有 PROM、SRAM、SDRAM、DDR2 以及 Flash 接口;所述数字通信接口模块配置有 UART 接口、SPI 接口以及 I²C 接口;所述总线接口协议模块配置有 1553B 接口和 SpaceWire 接口。所述多通道高速数据采编 SOC 芯片还包括无线通信接口,所述无线通信接口使用时需要外置射频电路,所述射频电路包括调制解调电路和天线,所述调制解调电路用于完成基带信号的调制和射频信号的解调,所述天线用于完成射频信号的发送和接收。

[0032] 所述多通道高速数据采编 SOC 芯片的接口控制方法,包括如下步骤:

[0033] 步骤 1:通过总线接口协议模块接收上位机的控制命令。

[0034] 步骤 2:MCU 模块解析上位机控制命令,对各采集通道进行初始化(初始化内容包括:采样速率、信号带宽、对外通信接口等)。

[0035] 步骤 3:等待总线控制指令,对输入数据进行采样。(输入通道的选择方式,包含在控制指令中而非初始化指令中,使其能够灵活的实现点采、全采、选采等多种采样方式。)

[0036] 步骤 4:将采集数据送入数据组帧模块进行组帧发送。

[0037] 步骤 5:发送完成后等待下一条总线控制指令。

[0038] 以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。




图 1




图 2