(12) 特許公報(B2)

(11) 特許番号

特許第4360733号

(P4360733)

(45) 発行日 平成21年11月11日(2009.11.11)

(19) 日本国特許庁(JP)

(24) 登録日 平成21年8月21日 (2009.8.21)

請求項の数 4 (全 16 頁)

H L

(51) Int.Cl.			FΙ	
G02F	1/1368	(2006.01)	GO2F	1/1368
G02F	1/1345	(2006.01)	GO2F	1/1345
H01L	21/822	(2006.01)	HO1L	27/04
HO1L	27/04	(2006.01)	HO5F	3/02
H05F	3/02	(2006.01)		

 (21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日 	特願2000-62508 (P2000-62508) 平成12年3月7日 (2000.3.7) 特開2001-249360 (P2001-249360A) 平成13年9月14日 (2001.9.14) 平成18年8月10日 (2006.8.10)	(73)特許権者 (74)代理人 (72)発明者	 6 000005049 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号 100104190 弁理士 酒井 昭徳 森田 敬三 神奈川県川崎市中原区上小田中4丁目1番
		審査官	1号 冨士通株式会社内 福田 知喜 最終頁に続く

(54) 【発明の名称】配線構造

(57)【特許請求の範囲】

【請求項1】

<u>硝子基板上に形成された半導体集積回路に接続される複数の信号線部分における配線構</u> 造において、

<u>前記</u>硝子基板上に形成され、一方が複数の端子電極のいずれかに接続され、他方が前記 半導体集積回路に接続された第1の信号線と、

前記第1の信号線の上に設けられた絶縁膜と、

前記絶縁膜の上に設けられ、かつ前記第1の信号線の上を横切り<u>、一方が複数の端子電</u> 極のいずれかに接続され、他方が前記半導体集積回路に接続される第2の信号線と、

前記第2の信号線が前記第1の信号線の上を横切る部分の周辺で、前記第1の信号線と 10 同じ配線層にて、前記第2の信号線に沿ってその下に設けられた補助導電体と、を具備し

前記第2の信号線は、前記端子電極側において前記補助導電体との間に生じる容量より も、前記第1の信号線上を横切る側において前記補助導電体との間に生じる容量が大きく なるように、途中で一旦切れており、

<u>かつコンタクト部および前記補助導電体を介して相互に電気的に接続されている</u>ことを 特徴とする配線構造。

【請求項2】

<u>硝子基板上に形成された半導体集積回路に接続される複数の信号線部分における配線構</u> 造において、 <u>前記硝子基板上に形成され、一方が複数の端子電極のいずれかに接続され、他方が前記</u> 半導体集積回路に接続された第1の信号線と、

前記第1の信号線の上に設けられた絶縁膜と、

<u>前記絶縁膜の上に設けられ、かつ前記第1の信号線の上を横切り、一方が複数の端子電</u> 極のいずれかに接続され、他方が前記半導体集積回路に接続される第2の信号線と、

前記第2の信号線が前記第1の信号線の上を横切る部分の周辺で、前記第1の信号線と 同じ配線層にて、前記第2の信号線に沿ってその下に設けられた補助導電体と、を具備し

<u>\</u>

前記第2の信号線は、前記端子電極側において前記補助導電体との重なり長さ(L1) よりも、前記第1の信号線上を横切る側において前記補助導電体との重なり長さ(L2) ¹⁰ が大きくなるように、途中で一旦切れており、

<u>かつコンタクト部および前記補助導電体を介して相互に電気的に接続されていることを</u> 特徴とする配線構造。

【請求項3】

<u>前記第1の信号線から分岐して前記第2の信号線の下を横切る分岐部を具備することを</u> 特徴とする請求項1または2に記載の配線構造。

【請求項4】

<u>前記第2の信号線から分岐して前記第1の信号線の上を横切る分岐部を具備することを</u> 特徴とする請求項1または2に記載の配線構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、<u>配線構造</u>に関し、特に、ポリシリコン薄膜トランジスタを用いて形成された 駆動回路一体型アクティブマトリクス液晶表示装置のように、硝子等の基板上に形成され た半導体集積回路に対する配線構造に関する。

【0002】

[0003]

近時、液晶表示装置の低コスト化を図るため、低温プロセスで硝子基板上にポリシリコン 薄膜トランジスタを形成する技術が注目されている。この技術によれば、硝子基板上に液 晶表示パネルとともにドライバ回路などの周辺回路を内蔵させることができるため、従来 のような駆動用ICが不要となり、コスト削減が可能となる。しかし、薄膜トランジスタ により硝子基板上にドライバ回路を形成する場合、プロセス工程またはアセンブリ工程で 偶発的に発生することがある静電気からドライバ回路を保護する必要がある。

30

40

20

【従来の技術】 図12~図14は、それ

図12~図14は、それぞれ従来の静電破壊防止構造の要部を示す図である。従来、硝子 基板上に形成したドライバ回路に対する静電破壊防止構造は、図12に示すように、図示 しないドライバ回路に信号線11a,11b,11c,11dを介して接続された端子電 極12a,12b,12c,12dどうしを、終端抵抗13a,13b,13c,13d を介して接続した構成となっている。

【0004】

さらに、図13に示すように、端子電極12a,12b,12c,12dの近くにダイオ ード14a,14b,14c,14dを設ける場合もある。あるいは、図14に示すよう に、ドライバ回路内の電源端子15とグランド端子16との間にダイオード17を設ける 場合もある。駆動回路一体型アクティブマトリクス液晶表示装置では、これらのダイオー ド14a,14b,14c,14d,17は、図15または図16にそれぞれ示すように 、N型のポリシリコン薄膜トランジスタ18またはP型のポリシリコン薄膜トランジスタ 19により形成される。

[0005]

【発明が解決しようとする課題】 しかしながら、端子電極12a,12b,12c,12dどうしを、終端抵抗13a,1 50

3 b , 1 3 c , 1 3 d を介して接続しただけでは、ドライバ回路の静電破壊を十分に防ぐ ことは困難である。また、ポリシリコン薄膜トランジスタの耐圧は30V程度であり、ポ リシリコン薄膜トランジスタ自身が静電気に対して弱い。そのため、薄膜トランジスタに よりダイオード14a,14b,14c,14d,17を形成しても、プロセスやアセン ブリの工程中にダイオード14a,14b,14c,14d,17が静電破壊を起こして しまうと、それ以降の工程では十分な静電気破壊防止機能が得られないという問題点があ る。

[0006]

また、上述した端子電極から印加される静電気による静電破壊に加えて、剥離帯電によっ 10 て静電破壊が起こる場合がある。図17は、剥離帯電による静電破壊を説明するための信 号線レイアウトを示す図であり、図18は、その信号線レイアウトにおいて静電気印加時 の等価回路を示す図である。

[0007]

図17に示す例では、多層配線構造が採用されている。第1~第4の端子電極12a~1 2 d にそれぞれ接続された信号線11a~11dは、第2層目の配線層22に形成されて いる。そのうち信号線11b,11c,11dは、それぞれ第1層目の配線層21に形成 された信号線11e,11f,11gにコンタクト部23を介して接続されている。信号 線11e,11f,11gは信号線11aの下を横切る、すなわち交差している。 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

20 つまり、信号線どうしが交差する場合、その交差する部分において、一方の信号線は第1 層目の配線層21に形成される。他方の信号線は第2層目の配線層22に形成される。通 常、第1層目の配線層21にはゲート配線が形成され、第2層目の配線層22にはデータ 配線が形成される。

[0009]

このようなレイアウトにおいて剥離帯電が発生し、静電気が印加されると、図18に示す ように、基板搬送系24と信号線11aとの間、および基板搬送系24と信号線11b, 11 c , 11 d との間には、それぞれ、硝子基板を誘電体(容量:Cd 1、Cd 2)とし て電圧V1およびV2が発生する。その際、硝子基板の厚さがたとえば0.7mmと薄い ため、Cd1およびCd2は非常に小さくなる。そのため、剥離帯電が発生すると、Vl およびV2は1000~2000V程度となり、V1とV2の電位差は100V以上にな ることがある。

[0010]

図17に示される第1層目の配線層21と第2層目の配線層22との間に介設される層 間絶縁膜の耐圧は30~60V程度である。したがって、第1層目の配線層21に形成さ れた信号線11e,11f,11gと第2層目の配線層22に形成された信号線11aと の交差部分に100Vの電圧が印加されると、静電破壊が発生する。つまり、従来は剥離 帯電によって容易に静電破壊が発生するという問題点がある。

[0011]

なお、図18において、Vin1およびVin2は端子電極をあらわし、Vout1およ びVout2は交差部分でのノードをあらわす。また、C12は層間絶縁膜の容量であり 、Rcはコンタクト部23による抵抗である。

本発明は、上記問題点に鑑みてなされたものであって、硝子等の基板上に形成された半 導体集積回路に対する配線構造を提供することを目的とする。

[0013]

【課題を解決するための手段】

図1は、本発明にかかる配線構造の原理を説明するために信号線のレイアウトを示す図 である。図2は、図1に示すレイアウトの回路図であり、図3は、その回路に静電気が印 加された時の等価回路を示す図である。本発明は、図1に示すように、静電気が発生する と推定される箇所(Vin)と、静電気から保護すべき箇所(Vout)とを電気的に接

30

とを特徴とする。 [0014]静電気が発生すると推定される箇所は、たとえば端子電極Vinである。静電気から保護 すべき箇所は、たとえば、端子電極Vinに接続された信号線31が他の配線層に形成さ れた図示しない信号線と交差する箇所Voutである。また、信号線31が第2層目の配 線層42に形成される場合、補助導電体33は、図示省略した絶縁膜を介して第1層目の 配線層41に形成される。図1に示す例では、信号線31と補助導電体33とはコンタク ト部43を介して電気的に接続されている。 [0015]なお、図2において、Rcはコンタクト部43による抵抗であり、RoおよびRdは配線 抵抗であり、Cdは硝子基板による容量であり、Cgdは第1層目の配線層と第2層目の 配線層との間の層間絶縁膜の容量である。 [0016]静電気が発生した場合、図3に示すように、基板搬送系44と補助導電体33との間には 、硝子基板を誘電体として電圧V2が発生する。また、補助導電体33と信号線31との 間には、層間絶縁膜を誘電体として電圧V1が発生する。V1、V2、CdおよびCgd の間には、つぎの(1)式の関係が成り立つ。 $V 1 : V 2 = 1 / C g d : 1 / C d \cdot \cdot \cdot (1)$ [0017] ここで、硝子基板の容量Cdは層間絶縁膜の容量Cgdのおおよそ1/1000であるた め、V1はおおよそV2の1/1000、すなわちV2/1000となる。したがって、 静電気によりV2が1000~2000Vになっても、V1は、層間絶縁膜の耐圧(30 ~60V程度)よりも低い数V程度にしかならないため、層間絶縁膜の静電破壊を防止す ることができる。 [0018]また、つぎの発明は、上層の配線層に形成された第2の信号線が、その下の配線層に形成 された第1の信号線の上を横切る場合に、第1の信号線から分岐する分岐部を形成し、第 2の信号線が第1の信号線とともにその分岐部の上を横切るようにしたものである。また 、第2の信号線に分岐部を形成し、第2の信号線と分岐部が第1の信号線の上を横切るよ うにしてもよい。 [0019]このようにすれば、第1の信号線と第2の信号線とが交差する部分において、第1の信号 線と第2の信号線との間に設けられた層間絶縁膜の容量が2倍になるので、層間絶縁膜に 印加される電圧が従来の1/2の50V程度となる。したがって、層間絶縁膜の静電破壊 が起こり難くなる。 [0020]【発明の実施の形態】 以下に、本発明の実施の形態にかかる配線構造について図面を参照しつつ詳細に説明す る。 [0021](実施の形態1) 図4は、実施の形態1にかかる静電破壊防止構造の信号線レイアウトを示す図である。第 1 ~ 第 4 の 端 子 電 極 5 2 a , 5 2 b , 5 2 c , 5 2 d に そ れ ぞ れ 接 続 さ れ た 第 1 ~ 第 4 の 信号線 5 1 a , 5 1 b , 5 1 c , 5 1 d は、第 2 層目の配線層 4 2 に形成されている。そ

10

20

30

40

続する信号線31に沿って、その信号線31の下の配線層に補助導電体33を形成したこ

 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$

実施の形態1にかかる静電破壊防止構造では、第1層目の配線層41に第1~第4群の補 助導電体 5 3 a 1 ~ 5 3 a 3 , 5 3 b 1 ~ 5 3 b 3 , 5 3 c 1 ~ 5 3 c 3 , 5 3 d 1 ~ 5 3 d 3 が形成されている。これら補助導電体 5 3 a 1 ~ 5 3 a 3 , 5 3 b 1 ~ 5 3 b 3 , 53 c1 ~ 53 c3 , 53 d1 ~ 53 d3 は、第1 ~ 第4 の端子電極 52 a , 52 b , 5 2 c , 5 2 d と、第 5 ~ 第 7 の信号線 5 1 e , 5 1 f , 5 1 g が第 1 の信号線 5 1 a と交 差する箇所との間で、各信号線51a,51b,51c,51dに沿って断続的、すなわ ち互いに離れた状態で設けられる。

[0023]

10 補助導電体 5 3 a 1 ~ 5 3 a 3 , 5 3 b 1 ~ 5 3 b 3 , 5 3 c 1 ~ 5 3 c 3 , 5 3 d 1 ~ 53d3が断続的に設けられる理由は、第1層目の配線層41が通常ゲート配線であるか らである。つまり、第1層目の配線層41において配線長が長くなると、第1層目の配線 層41に形成された信号線どうしの間で放電が起こり、薄膜トランジスタの特性が劣化し てしまうからである。

[0024]

また、図示例では、各補助導電体53a1~53a3,53b1~53b3,53c1~ 53 c3 , 53 d1 ~ 53 d3 は、コンタクト部 43 を介して各信号線 51 a , 51 b , 5 1 c , 5 1 d に電気的に接続されている。上述した構造は、周知のデバイスプロセスに より作製することができる。

[0025]

つぎに、実施の形態1の作用について説明する。図5は、図4に示す信号線レイアウトの 静電気印加時の等価回路を示す図である。このようなレイアウトにおいて剥離帯電が発生 し、静電気が印加されると、基板搬送系44と第1群の補助導電体53a1~53a3と の間に電圧V21が発生する。第1群の補助導電体53a1~53a3と第1の信号線5 1 a との間には電圧 V 1 1 が発生する。

[0026]

また、 基板 搬送系 4 4 と第 2 ~第 4 群の 補助 導電体 5 3 b 1 ~ 5 3 b 3 , 5 3 c 1 ~ 5 3 c3,53d1~53d3との間に電圧V22が発生する。第2~第4群の補助導電体5 3 b 1 ~ 5 3 b 3 , 5 3 c 1 ~ 5 3 c 3 , 5 3 d 1 ~ 5 3 d 3 と第 2 ~ 第 4 の信号線 5 1 b,51c,51dとの間には電圧V12が発生する。

[0027]

基板搬送系44と補助導電体53a1~53a3,53b1~53b3,53c1~53 c3,53d1~53d3との間の硝子基板の容量をCd1とする。また、補助導電体5 3 a 1 ~ 5 3 a 3 , 5 3 b 1 ~ 5 3 b 3 , 5 3 c 1 ~ 5 3 c 3 , 5 3 d 1 ~ 5 3 d 3 と 第 1~第4の信号線51a,51b,51c,51dとの間の層間絶縁膜の容量をCgd1 とする。V11、V21、Cd1およびCgd1の間には、つぎの(2)式の関係が成り 立つ。

 $V 1 1 : V 2 1 = 1 / C g d 1 : 1 / C d 1 \cdot \cdot \cdot (2)$

[0028]

40 また、V12、V22、Cd1およびCgd1の間には、つぎの(3)式の関係が成り立 っ。

 $V 1 2 : V 2 2 = 1 / C g d 1 : 1 / C d 1 \cdot \cdot \cdot (3)$

 $\begin{bmatrix} 0 & 0 & 2 & 9 \end{bmatrix}$

ここで、Cd1はCgd1のおおよそ1/1000であるため、V11およびV12はそ れぞれV21およびV22のおおよそ1/1000となる。さらに、第1層で形成された 補助導電体がレイアウト的にほぼ等間隔に分散して配置されているため、補助導電体間の 電位差は±10V程度におさえられる。 [0030]

さらに、Vout1-Vout2=Cgd2(Vin1-Vin2)/C12+Cgd2 となり、Vin1とVin2の間にできた電位差の半分以下におさえることが可能である

50



【0031】

したがって、剥離帯電等により V 2 1 および V 2 2 が 1 0 0 0 ~ 2 0 0 0 V になっても、 層間絶縁膜に印加される電圧 V o u t 2 - V o u t 1 は数 V 程度となる。つまり、剥離帯 電によって発生する電荷量がばらついても、層間絶縁膜には数 V 程度しか印可されないた め、静電破壊は起こらない。

(6)

【0032】

図 5 において、 C d 2 は基板搬送系 4 4 と第 5 ~ 第 7 の信号線 5 1 e , 5 1 f , 5 1 g と の間の硝子基板の容量であり、 C g d 2 は第 2 ~ 第 4 の信号線 5 1 b , 5 1 c , 5 1 d と 第 5 ~ 第 7 の信号線 5 1 e , 5 1 f , 5 1 g との間の層間絶縁膜の容量であり、 C 1 2 は 第 5 ~ 第 7 の信号線 5 1 e , 5 1 f , 5 1 g と第 1 の信号線 5 1 a との間の層間絶縁膜の 容量である。

【0033】

上述した実施の形態1によれば、剥離帯電等により静電気が印加されて基板搬送系44と 補助導電体53a1~53a3,53b1~53b3,53c1~53c3,53d1~ 53d3との間の電圧が1000~2000Vになっても、補助導電体53a1~53a 3,53b1~53b3,53c1~53c3,53d1~53d3と信号線51a,5 1b,51c,51dとの間の電圧、すなわち層間絶縁膜に印加される電圧は数V程度に しかならない。層間絶縁膜の耐圧は30~60V程度であるため、剥離帯電により発生す る電荷量がばらついても層間絶縁膜の静電破壊を防止することができる。したがって、歩 留りの高い液晶ディスプレイを形成することができるため、生産性の向上が可能となり、 液晶表示装置を安価に提供することが可能となる。

【0034】

なお、上述した実施の形態1においては、各信号線にそれぞれ補助導電体が3個ずつ配置 されている場合について説明したが、これに限らず、各信号線における補助導電体の数は 2個以下でもよいし、4個以上でもよい。また、できるだけレイアウト的に全面に均等に 配置してあればなおよい。その際でも補助導電体の数はいくつでもかまわない。また、第 1~第4の信号線51a,51b,51c,51dと第1~第4群の補助導電体53a1 ~53a3,53b1~53b3,53c1~53c3,53d1~53d3とを電気的 に接続しなくてもよい。

【0035】

〔実施の形態2〕

図6は、実施の形態2にかかる静電破壊防止構造の信号線レイアウトを示す図である。第 1~第4の端子電極62a,62b,62c,62dにそれぞれ接続された第1~第4の 信号線61a,61b,61c,61dは、第2層目の配線層42に形成されており、い ずれも途中で一旦切れている。そのうち第2~第4の信号線61b,61c,61dは、 それぞれ第1層目の配線層41に形成された第5~第7の信号線61e,61f,61g にコンタクト部43を介して接続されている。第5~第7の信号線61e,61f,61 gは第1の信号線61aの下を横切っている。

[0036]

実施の形態2にかかる静電破壊防止構造では、第1層目の配線層41に第1~第4の補助 導電体63a,63b,63c,63dが形成されている。これら補助導電体63a,6 3b,63c,63dは、第1~第4の端子電極62a,62b,62c,62dと、第 5~第7の信号線61e,61f,61gが第1の信号線61aと交差する箇所との間で 、各信号線61a,62b,62c,61dに沿って設けられる。

【 0 0 3 7 】

第1~第4の信号線61a,61b,61c,61dは、補助導電体63a,63b,6 3c,63dの上で、端子電極62a,62b,62c,62d寄りの位置で一旦途切れ る。つまり、第1~第4の信号線61a,61b,61c,61dと補助導電体63a, 63b,63c,63dとが重なる部分のうち、第5~第7の信号線61e,61f,6 10

20



1gと第1の信号線61aとが交差する側で重なる部分の長さL2が、端子電極62a, 62b,62c,62d側で重なる部分の長さL1よりも長くなる。好ましくは、L2は L1の2倍以上の長さであるとよい。 [0038]第1~第4の信号線61a,61b,61c,61dのうち、長さL1の部分と長さL2 の部分は、それぞれコンタクト部43を介して補助導電体63a,63b,63c,63 dに電気的に接続されている。上述した構造は、周知のデバイスプロセスにより作製する ことができる。 [0039]10 つぎに、実施の形態2の作用について説明する。図7は、図6に示す信号線レイアウトの 各信号線について静電気印加時の等価回路を示す図である。端子電極Vinに静電気が印 加されると、端子電極Vinと信号線の交差部分Voutとの間において、第1~第4の 信号線61a,61b,61c,61dと各補助導電体63a,63b,63c,63d との間の層間絶縁膜を誘電体として電圧V1およびV2が発生する。 [0040]電圧V1は、第1~第4の信号線61a,61b,61c,61dと補助導電体63a, 63b, 63c, 63dとが重なる部分のうち、端子電極 62a, 62b, 62c, 62 d側で重なる部分(図6において長さL1の部分)に発生する。電圧V2は、第1~第4 の信号線61a,61b,61c,61dと補助導電体63a,63b,63c,63d 20 とが重なる部分のうち、信号線が交差する側で重なる部分(図6において長さL2の部分)に発生する。C1およびC2は、それぞれ長さL1およびL2の部分での層間絶縁膜の 容量である。 [0041]ここで、V1、V2、C1およびC2の間には、つぎの(4)式の関係が成り立つ。 $V 1 : V 2 = 1 / C 1 : 1 / C 2 \cdot \cdot \cdot (4)$ [0042]上述したように、L2はL1よりも長いため、C2はC1よりも大きくなる。したがって 、V2はV1よりも小さくなる。つまり、静電気印加時に、信号線が交差する側の層間絶 縁膜には、端子電極側の層間絶縁膜よりも小さな電圧が印加されることになる。L1とL 30 2との比を適切に設定することによって、信号線が交差する側の層間絶縁膜に印加される 電圧を低く抑えることができる。 [0043] 図8は、図6に示す信号線レイアウトの静電気印加時の等価回路を示す図である。端子電 極Vin1,Vin2に静電気が印加されると、第1の信号線61aと補助導電体63a との間で、図6の長さL1の部分に電圧V11が発生し、図6の長さL2の部分に電圧V 12が発生する。また、第2~第4の信号線61b,61c,61dと補助導電体63b ,63c,63dとの間で、図6の長さL1の部分に電圧V21が発生し、図6の長さL 2の部分に電圧 V 2 2 が発生する。 [0044]40 図7に関連して説明したように、C2がC1よりも大きいため、V12およびV22はそ れぞれV11およびV21よりも小さくなる。ここで、C1がC2のおおよそ1/10と なるようにL1およびL2を設定すると、V12およびV22はそれぞれV11およびV 21のおおよそ1/10となる。したがって、端子電極間に印加される静電気にばらつき

/10となる。つまり、信号線どうしが交差する部分の層間絶縁膜に印可される電圧は、 V11とV21の電位差の1/10となる。

[0045]

図 8 において、 R c はコンタクト部による抵抗であり、 C 1 2 は第 5 ~ 第 7 の信号線 6 1 e , 6 1 f , 6 1 g と第 1 の信号線 6 1 a との間の層間絶縁膜の容量である。 【 0 0 4 6 】

があり、V11およびV21に電位差が生じても、V12およびV22の電位差はその1

(7)

上述した実施の形態2によれば、端子電極間に印加される静電気に電位差が生じても、信 号線どうしが交差する部分の層間絶縁膜に印可される電圧は、端子電極間の電位差よりも 小さくなり、たとえば1/10となる。つまり、その交差部分の層間絶縁膜に印加される 電圧を耐圧以下に抑えることができるので、層間絶縁膜の静電破壊を防止することができ る。したがって、歩留りの高い液晶ディスプレイを形成することができるため、生産性の 向上が可能となり、液晶表示装置を安価に提供することが可能となる。

(8)

〔実施の形態3〕

図9は、実施の形態3にかかる静電破壊防止構造の信号線レイアウトを示す図である。第 1および第2の端子電極72a,72bにそれぞれ接続された第1および第2の信号線7 1a,71bは、第2層目の配線層42に形成されている。第3~第5の信号線71c, 71d,71eは第2層目の配線層42に形成されている。第1および第2の信号線71 a,71bは、コンタクト部43を介して、第1層目の配線層41に形成された第6およ び第7の信号線71f,71gに接続されている。

[0048]

実施の形態3にかかる静電破壊防止構造では、第1層目の配線層41に、第6および第7 の信号線71f,71gからそれぞれ分岐した分岐部73a,73bが形成されている。 これら分岐部73a,73bはそれぞれ第6および第7の信号線71f,71gに電気的 に接続されている。第6および第7の信号線71f,71gは、分岐部73a,73bと ともに、第3~第5の信号線71c,71d,71eの下を横切っている。なお、分岐部 73a,73bは端子電極72a,72b側に向かって分岐していてもよいし、その反対 向きに分岐していてもよい。上述した構造は、周知のデバイスプロセスにより作製するこ とができる。

【0049】

上述した実施の形態3によれば、第1層目の配線層41に形成された第6および第7の信 号線71f,71gが、それらから分岐した分岐部73a,73bとともに、第2層目の 配線層42に形成された第3~第5の信号線71c,71d,71eの下を横切っている ため、その交差部分において第1層目の配線層41と第2層目の配線層42との間の層間 絶縁膜の容量が2倍になる。つまり、層間絶縁膜に印加される電圧が従来の1/2の50 V程度となる。層間絶縁膜の耐圧は最大60Vであるため、信号線どうしが交差する部分 において、層間絶縁膜の静電破壊が起こり難くなる。したがって、歩留りの高い液晶ディ スプレイを形成することができるため、生産性の向上が可能となり、液晶表示装置を安価 に提供することが可能となる。

【 0 0 5 0 】

(実施の形態4)

図10は、実施の形態4にかかる静電破壊防止構造の信号線レイアウトを示す図である。 実施の形態4は、実施の形態3の静電破壊防止構造に実施の形態1の静電破壊防止構造を 適用したものである。すなわち、第2層目の配線層42に形成された信号線81の下を、 第1層目の配線層41に形成された信号線82が横切る部分において、信号線82から分 岐した分岐部83も信号線81の下を横切っている。さらに、信号線81の下には、信号 線81に沿って断続的に補助導電体84が複数設けられている。このような構造は、周知 のデバイスプロセスにより作製することができる。実施の形態4によれば、上述した実施 の形態3の効果に加えて、実施の形態1の効果も奏する。

【0051】

〔実施の形態5〕

図11は、実施の形態5にかかる静電破壊防止構造の信号線レイアウトを示す図である。 実施の形態5は、実施の形態3の静電破壊防止構造に実施の形態2の静電破壊防止構造を 適用したものである。すなわち、第2層目の配線層42に形成された信号線91の下を、 第1層目の配線層41に形成された信号線92が横切る部分において、信号線91に分岐 部93を設け、その分岐部93の下を信号線92が横切っている。さらに、信号線91の

10

30

10

20

30

40

50

下には、信号線91に沿って補助導電体94が設けられている。信号線91は、途中で一 旦切れており、コンタクト部43および補助導電体94を介して相互に電気的に接続され ている。このような構造は、周知のデバイスプロセスにより作製することができる。実施 の形態5によれば、上述した実施の形態3の効果に加えて、実施の形態2の効果も奏する [0052]以上において本発明は、硝子基板上に形成された半導体集積回路に対する静電破壊防止構 造に限らず、半導体基板上に形成された集積回路に対する静電破壊防止構造にも適用する ことができる。 [0053]〔付記〕 また、以下のような付記1~付記13を請求項とすることもできる。 [0054](付記1) 硝子基板上に形成された第1の信号線と、 前記第1の信号線の上に設けられた絶縁膜と、 前記絶縁膜の上に設けられ、かつ前記第1の信号線の上を横切る第2の信号線と、 前記第2の信号線が前記第1の信号線の上を横切る部分の周辺で、前記第1の信号線と同 じ配線層にて、前記第2の信号線に沿ってその下に設けられた補助導電体と、 を具備することを特徴とする静電破壊防止構造。 [0055]前記補助導電体は互いに離れた状態で複数設けられていることを特徴とする (付記2) 付記1に記載の静電破壊防止構造。 [0056](付記3) 前記補助導電体はコンタクト部を介して前記第2の信号線に電気的に接続さ れていることを特徴とする付記1または2に記載の静電破壊防止構造。 [0057](付記4) 前記第2の信号線は、途中で一旦切れており、コンタクト部および前記補助 導電体を介して相互に電気的に接続されていることを特徴とする付記1に記載の静電破壊 防止構造。 [0058](付記5) 前記第2の信号線の基部は端子電極に接続されており、前記第2の信号線は 前記端子電極側において前記補助導電体との間に生じる容量よりも、前記第1の信号線 上を横切る側において前記補助導電体との間に生じる容量が大きくなるように、途中で一 旦切れていることを特徴とする付記4に記載の静電破壊防止構造。 [0059] (付記6) 第1の信号線と、 前記第1の信号線の上に設けられた絶縁膜と、 前記絶縁膜の上に設けられ、かつ前記第1の信号線の上を横切る第2の信号線と、 前記第1の信号線から分岐して前記第2の信号線の下を横切る分岐部と、 を具備することを特徴とする静電破壊防止構造。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ (付記7) 前記第1の信号線と同じ配線層にて、前記第2の信号線に沿ってその下に補 助導電体が設けられていることを特徴とする付記6に記載の静電破壊防止構造。 [0061](付記8) 前記補助導電体は互いに離れた状態で複数設けられていることを特徴とする 付記7に記載の静電破壊防止構造。 [0062] (付記9) 前記補助導電体はコンタクト部を介して前記第2の信号線に電気的に接続さ れていることを特徴とする付記7または8に記載の静電破壊防止構造。 [0063]

(9)

前記第2の信号線は、途中で一旦切れており、コンタクト部および前記補助導電体を介し て相互に電気的に接続されていることを特徴とする付記10に記載の静電破壊防止構造。 [0065]前記第2の信号線の基部は端子電極に接続されており、前記第2の信号線 (付記12) は、前記端子電極側において前記補助導電体との間に生じる容量よりも、前記第1の信号 線上を横切る側において前記補助導電体との間に生じる容量が大きくなるように、途中で 一旦切れていることを特徴とする付記11に記載の静電破壊防止構造。 [0066](付記13) 前記第1の信号線、前記絶縁膜および前記第2の信号線は同一の硝子基板 上に形成されていることを特徴とする付記1~12のいずれか一つに記載の静電破壊防止 [0067] 【発明の効果】 本発明によれば、静電気が発生すると推定される箇所と、静電気から保護すべき箇所とを 電気的に接続する信号線に沿って、その信号線の下の配線層に補助導電体を形成したため 剥離帯電等による静電気の発生時に基板搬送系と補助導電体との間に1000~200 0Vの電圧が発生しても、補助導電体と信号線との間に発生する電圧を数V程度に抑える ことができる。補助導電体が形成された配線層と信号線が形成された配線層との間の層間 絶縁膜の耐圧は30~60V程度であるため、層間絶縁膜の静電破壊を防ぐことができる

前記第1の信号線と同じ配線層にて、前記第2の信号線に沿ってその下に

[0068]

構造。

(付記10) 第1の信号線と、

[0064]

(付記11)

前記第1の信号線の上に設けられた絶縁膜と、

を具備することを特徴とする静電破壊防止構造。

設けられた補助導電体をさらに具備し、

また、上層の配線層に形成された第2の信号線が、その下の配線層に形成された第1の 信号線の上を横切る場合に、第1の信号線または第2の信号線に分岐部を形成し、その分 岐部とともに第2の信号線と第1の信号線とが交差するようにしたため、その交差部分に おいて第1の信号線と第2の信号線との間の層間絶縁膜の容量が2倍になる。したがって 層間絶縁膜に印加される電圧が従来の1/2の50V程度となる。層間絶縁膜の耐圧が 最大で60Vであるため、層間絶縁膜の静電破壊が起こり難くなる。

【図面の簡単な説明】

【図1】本発明にかかる静電破壊防止構造の原理を説明するために信号線レイアウトを示 す図である。

【図2】図1に示すレイアウトの回路図である。

【図3】図2に示す回路の静電気印加時の等価回路を示す図である。

【図4】実施の形態1にかかる静電破壊防止構造の信号線レイアウトを示す図である。

【図5】図4に示す信号線レイアウトの静電気印加時の等価回路を示す図である。

【図6】実施の形態2にかかる静電破壊防止構造の信号線レイアウトを示す図である。 【図7】図6に示す信号線レイアウトにおいて各信号線についての静電気印加時の等価回 路を示す図である。

【図8】図6に示す信号線レイアウトの静電気印加時の等価回路を示す図である。 【図9】実施の形態3にかかる静電破壊防止構造の信号線レイアウトを示す図である。 【図10】実施の形態4にかかる静電破壊防止構造の信号線レイアウトを示す図である。 【図11】実施の形態5にかかる静電破壊防止構造の信号線レイアウトを示す図である。 【図12】従来の静電破壊防止構造の要部を示す図である。

10

20

30

40

50

前記絶縁膜の上に設けられ、かつ前記第1の信号線の上を横切る第2の信号線と、

前記第2の信号線から分岐して前記第1の信号線の上を横切る分岐部と、

10

【図13】従来の静電破壊防止構造の要部を示す図である。 【図14】従来の静電破壊防止構造の要部を示す図である。 【図15】N型の薄膜トランジスタにより構成されるダイオードを示す図である。 【図16】N型の薄膜トランジスタにより構成されるダイオードを示す図である。 【図17】剥離帯電による静電破壊を説明するために従来の信号線レイアウトを示す図で ある。 【図18】図17に示す信号線レイアウトにおいて剥離帯電による静電気印加時の等価回 路を示す図である。 【符号の説明】 Cd, Cd1, Cd2 硝子基板の容量 C g d , C g d 1 , C g d 2 , C 1 2 , C 1 , C 2 層間絶縁膜の容量 31, 51a~51g, 61a~61g, 71a~71g, 81, 82, 91, 92 信号線 3 3 , 5 3 a 1 ~ 5 3 d 3 , 6 3 a ~ 6 3 d , 8 4 , 9 4 補助導電体 4 1 第1層目の配線層 42 第2層目の配線層 43 コンタクト部 5 2 a ~ 5 2 d , 6 2 a ~ 6 2 d , 7 2 a , 7 2 b 端子雷極 73a,73b,83,93 分岐部

【図1】

【図2】

本発明にかかる静電破壊防止構造の原理を説明するために信号線 レイアウトを示す図





図1に示すレイアウトの回路図

(11)

【図4】

図2に示す回路の静電気印加時の等価回路を示す図







【図5】

【図6】



実施の形態2にかかる静電破壊防止構造の信号線レイアウトを示す図



図6に示す信号線レイアウトにおいて各信号線についての 静電気印加時の等価回路を示す図



図6に示す信号線レイアウトの静電気印加時の等価回路を示す図



【図9】

実施の形態 3 にかかる静電破壊防止構造の信号線レイアウトを示す図



【図10】

実施の形態4にかかる静電破壊防止構造の信号線レイアウトを示す図



【図8】





【図13】

【図14】





従来の静電破壊防止構造の要部を示す図





【図16】

N型の薄膜トランジスタにより構成されるダイオードを示す図

N型

N型の薄膜トランジスタにより構成されるダイオードを示す図

-0

 \cap

0

0



【図18】



図17に示す信号線レイアウトにおいて剥離帯電による静電気印加時の 等価回路を示す図

フロントページの続き

(56)参考文献 特開平10-198292(JP,A) 特開平11-109409(JP,A) 特開平05-297404(JP,A) 特開平06-160904(JP,A) 特開平02-232628(JP,A)

(58)調査した分野(Int.Cl., DB名)

G02F 1/1368 G02F 1/1345 H01L 27/04