【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成18年1月19日(2006.1.19) 【公表番号】特表2005-510881(P2005-510881A) 【公表日】平成17年4月21日(2005.4.21) 【年通号数】公開·登録公報2005-016 【出願番号】特願2003-548314(P2003-548314) 【国際特許分類】 H01L 29/78 (2006.01) H01L 21/336 (2006.01)[FI] H 0 1 L 29/78 653A 652F H 0 1 L 29/78 H 0 1 L 29/78 652G H 0 1 L 29/78 658A H 0 1 L 29/78 658E H 0 1 L 29/78 658G 【手続補正書】 【提出日】平成17年11月21日(2005.11.21) 【手続補正1】 【補正対象書類名】特許請求の範囲 【補正対象項目名】全文 【補正方法】変更 【補正の内容】 【特許請求の範囲】 【請求項1】 第1の伝導性の基板と、 上記基板上に形成され、上記第1の伝導性を有し、多数キャリア濃度が該基板よりも低 いエピタキシャル層と、 上記エピタキシャル層の上面から該エピタキシャル層内に延びるトレンチと、 上記トレンチの内壁の少なくとも一部を覆う絶縁層と、 上記絶縁層に接し、上記トレンチ内に埋め込まれた導電領域と、 上記トレンチの底部と基板間のエピタキシャル層内に形成され、上記第1の伝導性を有 し、多数キャリア濃度が該基板より低く、上記エピタキシャル層よりも高く、該トレンチ の 底 部 よ り も 広 く 、 該 ト レ ン チ の 底 部 か ら 該 基 板 に 亘 る 距 離 の 1 0 0 % に 亘 る 不 純 物 ド ー プ領域と、 上記エピタキシャル層の上部内に上記トレンチに隣接して形成され、該エピタキシャル 層の上面から、該トレンチより浅い深さまで延びる、第2の伝導性のボディ領域と、 上記ボディ領域の上部内に上記トレンチに隣接して形成された、第1の伝導性のソース 領 域 と を 備 え る ト レン チ 金 属 酸 化 膜 半 導 体 電 界 効 果 ト ラ ン ジ ス タ デ バ イ ス 。 【請求項2】 上記第1の伝導性は、n型伝導性であり、上記第2の伝導性は、p型伝導性であること を 特 徴 と す る 請 求 項 1 記 載 の ト レン チ 金 属 酸 化 膜 半 導 体 電 界 効 果 ト ラ ン ジ ス タ デ バ イ ス 。 【請求項3】 上記不純物ドープ領域は、リンがドープされていることを特徴とする請求項2記載のト レンチ 金 属 酸 化 膜 半 導 体 電 界 効 果 ト ラン ジ ス タ デ バ イ ス 。 【請求項4】 上記基板は、 n⁺ 基板であり、上記エピタキシャル層は、 n⁻ エピタキシャル層であり 、上記不純物ドープ領域は、n領域であり、上記ボディ領域は、p領域であり、上記ソース領域は、n⁺領域であることを特徴とする請求項2記載のトレンチ金属酸化膜半導体電 界効果トランジスタデバイス。

【請求項5】

当該トレンチ金属酸化膜半導体電界効果トランジスタデバイスは、シリコンデバイスで あることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデ バイス。

【請求項6】

上記絶縁層は、酸化シリコン層であることを特徴とする請求項1記載のトレンチ金属酸 化膜半導体電界効果トランジスタデバイス。

【請求項7】

上記導電領域は、不純物がドープされた多結晶シリコンを含むことを特徴とする請求項 5 記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。

【請求項8】

上記トレンチの底部と基板間の上記不純物ドープ領域の厚さは、1~6µmであること を特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス。 【請求項9】

上記不純物ドープ領域の正味 n 型不純物濃度は、1×10¹⁸~5×10¹⁹ cm⁻³ であることを特徴とする請求項 2 記載のトレンチ金属酸化膜半導体電界効果トランジスタ デバイス。

【請求項10】

上記トレンチは、正方形及び六角形の金属酸化膜半導体電界効果トランジスタセルの1 つを画定することを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トラン ジスタデバイス。

【請求項11】

n型伝導性の基板と、

上記基板上に形成され、上記 n 型伝導性を有し、多数キャリア濃度が該基板よりも低い エピタキシャル層と、

上記エピタキシャル層の上面から該エピタキシャル層内に延びるトレンチと、

上記トレンチの内壁の少なくとも一部を覆う酸化シリコン絶縁層と、

上記酸化シリコン絶縁層に接し、上記トレンチ内に埋め込まれた不純物がドープされた 多結晶シリコン領域と、

上記トレンチの底部と基板間のエピタキシャル層内に形成され、上記n型伝導性を有し、多数キャリア濃度が該基板よりも低く、上記エピタキシャル層よりも高く、該トレンチの底部よりも広く、該トレンチの底部から該基板に亘る距離の100%に亘る不純物ドー プ領域と、

上記エピタキシャル層の上部内に上記トレンチに隣接して形成され、該エピタキシャル 層の上面から、該トレンチより浅い深さまで延びる、 p 型伝導性のボディ領域と、

上記ボディ領域の上部内に上記トレンチに隣接して形成された、 n型伝導性のソース領域とを備えるトレンチ金属酸化膜半導体電界効果トランジスタデバイス。

【請求項12】

上記不純物ドープ領域は、リンがドープされていることを特徴とする請求項11記載の トレンチ金属酸化膜半導体電界効果トランジスタデバイス。

【請求項13】

上記トレンチの底部と基板間の上記不純物ドープ領域の厚さは、1~6µmであること を特徴とする請求項11記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイス

【請求項14】

上記不純物ドープ領域の正味 n 型不純物濃度は、1 × 1 0¹⁸ ~ 5 × 1 0¹⁹ c m⁻³ であることを特徴とする請求項 1 1 記載のトレンチ金属酸化膜半導体電界効果トランジス タデバイス。

【請求項15】

第1の伝導性の基板を準備する工程と、

上記基板上に、上記第1の伝導性を有し、多数キャリア濃度が該基板よりも低いエピタ キシャル層を成長させる工程と、

上記エピタキシャル層の上部内に第2の伝導性のボディ領域を形成する工程と、

上記エピタキシャル層の上面から該エピタキシャル層内に延び、該エピタキシャル層の 上面から、上記ボディ領域より深い深さまで延びるトレンチをエッチングする工程と、

上記トレンチの底部と基板間のエピタキシャル層内に、上記第1の伝導性を有し、多数 キャリア濃度が上記基板より低く、該エピタキシャル層よりも高い不純物ドープ領域を形 成する工程と、

上記トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、

上記絶縁層に接し、上記トレンチ内に埋め込まれた導電領域を形成する工程と、

上記ボディ領域の上部内に上記トレンチに隣接する、第1の伝導性のソース領域を形成 する工程とを有するトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法

【請求項16】

上記不純部ドープ領域を形成する工程は、

(a)上記エピタキシャル層に上記第1の伝導性の不純物を打ち込む工程と、

(b)高温により上記第1の伝導性の不純物を拡散させる工程とを有することを特徴と する請求項15記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方 法。

【請求項17】

上記不純物は、上記不純部ドープ領域が上記トレンチの底部から上記基板に亘る距離の 50%より大きく延びるまで拡散させることを特徴とする請求項16記載のトレンチ金属 酸化膜半導体電界効果トランジスタデバイスの製造方法。

【請求項18】

上記不純物は、上記不純物ドープ領域が上記トレンチの底部から上記基板に亘る距離の 100%に亘って延びるまで拡散されることを特徴とする請求項16記載のトレンチ金属 酸化膜半導体電界効果トランジスタデバイスの製造方法。

【請求項19】

上記第1の伝導性は、 n型伝導性であり、上記第2の伝導性は、 p型伝導性であることを特徴とする請求項16記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法。

【請求項20】

上記不純物は、リンであることを特徴とする請求項19記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法。

【請求項21】

上記トレンチを形成する工程及び上記不純物ドープ領域を形成する工程は、

(a)上記エピタキシャル層上にトレンチマスクを形成する工程と、

- (b)上記トレンチマスクを介して上記トレンチをエッチングする工程と、
- (c)上記トレンチマスクを介して、上記第1の伝導性の不純物を打ち込む工程と、

(d)上記第1の伝導性の不純物を高温により拡散させる工程とを有することを特徴と する請求項15記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方 法。

【請求項22】

上記高温により不純物を拡散させる工程は、上記トレンチの内壁に犠牲酸化層を成長さ せる工程と同時に行われることを特徴とする請求項21記載のトレンチ金属酸化膜半導体 電界効果トランジスタデバイスの製造方法。

【請求項23】

上記トレンチ金属酸化膜半導体電界効果トランジスタデバイスは、シリコンデバイスで あることを特徴とする請求項15記載のトレンチ金属酸化膜半導体電界効果トランジスタ デバイスの製造方法。

【請求項24】

上記半導体基板に接する金属ドレインコンタクトを形成する工程と、

上記ソース領域の上面に接する金属ソースコンタクトを形成する工程と、

上記ソース領域から離れた上記導電領域の上面に金属ゲートコンタクトを形成する工程 とを有する請求項15記載のトレンチ金属酸化膜半導体電界効果トランジスタデバイスの 製造方法。

- 【手続補正2】
- 【補正対象書類名】明細書
- 【補正対象項目名】全文
- 【 補 正 方 法 】 変 更
- 【補正の内容】
- 【発明の詳細な説明】

【 発 明 の 名 称 】 オン 抵 抗 が 向 上 さ れ た ト レン チ 金 属 酸 化 膜 半 導 体 電 界 効 果 ト ラン ジ ス タ デ バイ ス

- 【技術分野】
- [0001]

本発明は、トレンチ金属酸化膜半導体電界効果トランジスタデバイスに関し、詳しくは、オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイスに関する。

- 【背景技術】
- [0002]

トレンチ金属酸化膜半導体電界効果トランジスタ(metal-oxide-semiconductor fieldeffect transistor:以下、MOSFETという。)は、チャネルが縦に形成されるとと もに、ゲートがソースとドレイン間に延びるトレンチ内に形成されたトランジスタである 。トレンチは、内壁が酸化膜のような薄い絶縁層で覆われるとともに、ポリシリコン(す なわち、多結晶シリコン)のような導体で埋められており、電流の流れが余り制限されず 、これにより固有オン抵抗(specific on-resistance)をより小さくすることができる。 MOSFETの具体例は、米国特許第5,072,266号、第5,541,425号、 第5,866,931号にも開示されており、これらは参照することにより、本願に援用 される。

【 0 0 0 3 】

図1は、米国特許第5,072,266号に開示されている六角形の形状を有する従来 のトレンチMOSFET21の半分を示している。この構造体21は、n[・] 基板23と、 このn^基板23上に、不純物が軽くドープされて成長された所定の厚さdepiのn^ エピタキシャル層25とを備える。 n エピタキシャル層25内には、 p ボディ領域27 (p 、 p [↑])が形成されている。この設計では、 p ボディ領域 2 7 (中央の領域を除く) は、 n ⁻ エピタキシャル層 2 5 の上面から距離 d _{m i} の深さに実質的に平面状に形成さ れている。 p ボディ領域 2 7 の大部分上には、デバイスのソースとして機能する別の(n `)層28が設けられている。n`エピタキシャル層25内には、六角形の形状を有する -連のトレンチ29が設けられており、これらのトレンチ29は、上面に向かって開き、 所定の深さdtrを有している。通常、トレンチ29の内壁は酸化物で覆われており、そ の内部には、導電性ポリシリコンが埋め込まれ、これによりMOSFETデバイスのゲー トが形成されている。トレンチ29は、セル領域31を画定し、これらのセル領域31も 水平断面において六角形の形状を有する。セル領域31内のpボディ領域27は、n^エ ピタキシャル層25の上面まで達しており、これによりセル領域31の上面における水平 方向の断面に露呈したパターン33が形成される。図1に示す特定の設計では、pボディ 領域27の中央のp[÷]部分のn[‐]エピタキシャル層25の表面から延びる深さd_{max}は 、トランジスタセルのトレンチ深さd_t ,より深く、これにより、降伏電圧は、トレンチ 29の表面ではなく、半導体物質の大部分(bulk)にかかる。 【0004】

典型的なMOSFETデバイスは、単一の集積回路(chip、すなわち半導体ウェハの部 分)内に並列に製造された多数の独立したMOSFETトランジスタセル31を備える。 したがって、図1に示す集積回路は、多数の六角形状のセル31を含んでいる(図1には 5つのセルの部分のみを示している)。このような六角形の構造以外のセル構造、例え ば正方形の構造等も広く用いられている。図1に示す設計では、 n ⁺ 基板23は、個々の MOSFETセル31の全てに対して、共通のドレインとして機能する。図には示してい ないが、 M O S F E T セル 3 1 の全てのソースは、 通常、 n ⁺ ソース領域 2 8 上に配設さ れた金属ソースコンタクトを介して、互いに短絡されている。ゲート領域がソース領域と 短絡することを防止するために、通常、トレンチ29内のポリシリコンと金属ソースコン タクト間には、例えば B P S G (boro-phospho-silicate glass)からなる絶縁領域(図 示せず)が設けられている。この結果、ゲートコンタクトを形成するために、トレンチ2 9内のポリシリコンは、通常、MOSFETセル31を越えて端子領域(termination re gion)まで延びるとともに、このポリシリコン上に金属ゲートコンタクトが形成されてい る。ポリシリコンゲート領域は、トレンチ29を介して互いに接続されるので、この構成 により、デバイスの全てのゲート領域に対して共通の単一のゲートコンタクトが実現され る。この結果、集積回路は、個々のトランジスタセル31のマトリクスからなるが、これ らの複数のトランジスタセル31は、1個の大きなトランジスタとして動作する。 [0005]

トレンチMOSFETデバイスでは、オン抵抗を更に低くしたいという要求が根強く存 在する。オン抵抗を低減する1つの方法は、エピタキシャル層の厚さを薄くすることであ る。これにより、ボディ領域及び基板の間に存在するエピタキシャル層(図1の符号25 参照)の厚さが薄くなる。この領域は、比較的高い抵抗率を有するため、これにより、デ バイスのオン抵抗が低減される。しかしながら、当分野において周知のように、エピタキ シャル層が薄くなると、特に降伏によって破損しやすい端子領域(termination region) において降伏が発生する可能性が高くなってしまう。

【発明の開示】

【課題を解決するための手段】

【 0 0 0 6 】

本発明は、トレンチ金属酸化膜半導体電界効果トランジスタデバイスを提供する。本発 明に係るトレンチ金属酸化膜半導体電界効果トランジスタデバイスは、(a)第1の伝導 性の基板と、(b)基板上に形成され、第1の伝導性を有し、多数キャリア濃度が基板よ りも低いエピタキシャル層と、(c)エピタキシャル層の上面からエピタキシャル層内に 延びるトレンチと、(d)トレンチの内壁の少なくとも一部を覆う絶縁層と、(e)絶縁 層に接し、トレンチ内に埋め込まれた導電領域と、(f)トレンチの底部と基板間のエピ タキシャル層内に形成され、第1の伝導性を有し、多数キャリア濃度が基板よりも低く、 エピタキシャル層よりも高く、トレンチの底部よりも広く、トレンチの底部から基板に亘 る距離の100%に亘る不純物ドープ領域と、(g)エピタキシャル層の上部内にトレン チに隣接して形成され、エピタキシャル層の上面から、トレンチより浅い深さまで延びる 、第2の伝導性のボディ領域と、(h)ボディ領域の上部内にトレンチに隣接して形成さ れた、第1の伝導性のソース領域とを備える。

トレンチの底部と基板との間に不純物ドープ領域(「トレンチ底部インプラント」とも 呼ぶ。)を設けることにより、デバイスのオン抵抗を低減できる。この不純物ドープ領域 は、好ましくは、トレンチの底部から基板に亘る距離の50%より大きく延びるよう形成 し、より好ましくは、トレンチの底部から基板に亘る距離の100%に亘って延びるよう 形成する。 【0008】 本発明は、他の側面として、トレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法を提供する。本発明に係るトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法は、(a)第1の伝導性の基板を準備する工程と、(b)基板上に、第 1の伝導性を有し、多数キャリア濃度が基板よりも低いエピタキシャル層を成長させる工 程と、(c)エピタキシャル層の上部内に第2の伝導性のボディ領域を形成する工程と、 (d)エピタキシャル層の上面からエピタキシャル層内に延び、エピタキシャル層の上面 から、ボディ領域より深い深さまで延びるトレンチをエッチングする工程と、(e)トレ ンチの底部と基板間のエピタキシャル層内に、第1の伝導性を有し、多数キャリア濃度が 基板よりも低く、エピタキシャル層よりも高い不純物ドープ領域を形成する工程と、(f)トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、(g)絶縁層に接し 、トレンチ内に埋め込まれた導電領域を形成する工程と、(h)ボディ領域の上部内にト レンチに隣接する、第1の伝導性のソース領域を形成する工程とを有する。

不純部ドープ領域を形成する工程は、好ましくは、エピタキシャル層に第1の伝導性の 不純物を打ち込む工程と、高温により第1の伝導性の不純物を拡散させる工程とを有する 。より好ましくは、トレンチを形成する工程及び不純物ドープ領域を形成する工程は、(a)エピタキシャル層上にトレンチマスクを形成する工程と、(b)トレンチマスクを介 してトレンチをエッチングする工程と、(c)トレンチマスクを介して、第1の伝導性の 不純物を打ち込む工程と、(d)第1の伝導性の不純物を高温により拡散させる工程とを 有する。更に好ましくは、高温により不純物を拡散させる工程は、トレンチの内壁に犠牲 酸化層を成長させる工程と同時に行われる。

トレンチ底部インプラントは、トレンチより深く延びる深いボディ領域(例えば、図1 に示す深いボディ領域)を有するデバイスにおいて生じる問題を解決するために、以前か ら用いられている。詳しくは、米国特許第5,929,481号は、トレンチより深く延 びる深いボディ領域を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイスを 開示している。しかしながら、これらの深いボディ領域は、トレンチコーナ部の電気的な 降伏を回避するために設けられ、これにより、トレンチの底部に寄生接合型電界効果トラ ンジスタ(Junction Field Effect Transistor : JFET)を形成してしまうという問 題があった。この寄生JFETの形成を抑制するために、トレンチの底部に、周囲のドリ フト領域に広がる、不純物がドープされたトレンチ底部インプラント領域を形成する。こ のトレンチ底部インプラント領域は、周囲のドリフト領域と同じ伝導性を有し、より高濃 度に不純物がドープされている。一方、本発明に基づくトレンチ金属酸化膜半導体電界効 果トランジスタデバイスは、米国特許第5,929,481号に開示されるデバイスとは 異なり、上述のような深いボディ領域を有していない。これに代えて、本発明に基づくデ バイスのトレンチは、ボディ領域より深い深さに延びている。

【 0 0 1 1 】

本発明により、オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタセルを実現できる。

[0012]

また、本発明により、設計及び製造工程の複雑さを実質的に増加させることなく、オン 抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタセルを実現できる。 【0013】

更に、本発明により、エピタキシャル層において、トレンチの底部と基板との間の抵抗 が低められたトレンチ金属酸化膜半導体電界効果トランジスタセルを実現できる。これに より、エピタキシャル層を薄くすることなく、及び端子領域における降伏特性を犠牲にす ることなく、オン抵抗を低減することができる。

【0014】

本発明のこれらの及び他の実施例及びその利点は、特許請求の範囲及び発明の実施の形態により、当業者にとって明らかとなる。

【発明を実施するための最良の形態】

【0015】

以下、本発明の好ましい実施例を示す図面を参照して、本発明を更に詳細に説明する。 なお、本発明は、後述する実施例とは異なる形式で実現してもよく、したがって、これら の実施例によって限定されてるものではない。

[0016]

本発明は、トレンチの底部と基板との間に、多数キャリア濃度が比較的高い領域(ここでは、この領域の好ましい形状に基づき「トレンチ底部インプラント(trench bottom im plant)とも呼ぶ。)が形成された新規のトレンチMOSFET構造を提供する。このようなトレンチMOSFET構造により、オン抵抗が向上する。

【0017】

本発明に基づくトレンチMOSFETを図2に示す。このトレンチMOSFETは、 n ⁺ 基板200と、このn⁺ 基板200上に成長されたエピタキシャル層201とを備える

[0018**]**

この実施例における n⁺ 基板 2 0 0 は、シリコン基板からなり、その厚さは、例えば 1 0 ~ 2 5 ミル (mil)であり、正味不純物濃度は、例えば 1 × 1 0^{1 9} ~ 1 × 1 0^{2 0} c m⁻³である。

[0019]

エピタキシャル層 2 0 1 の下部には、 n 領域 2 0 2 が形成されている。この実施例では、 n 領域 2 0 2 の厚さは、例えば 2 ~ 5 µmであり、正味不純物濃度は、例えば 4 × 1 0 ^{1 5} ~ 8 × 1 0 ^{1 6} cm⁻³である。

[0020]

エピタキシャル層 2 0 1 の上部には、 p ボディ 領域 2 0 4 が形成されている。ここに示 す実施例では、これらの p ボディ 領域 2 0 4 は、 1 ~ 2 μ m の厚さを有し、正味不純物濃 度は、例えば 1 × 1 0 ^{1 7} ~ 1 × 1 0 ^{1 8} c m⁻³である。 【 0 0 2 1 】

エピタキシャル層201内に形成されたトレンチの内壁は、絶縁体210、酸化物等の 絶縁体で覆われるとともに、トレンチには、導電体211、代表的には不純物がドープさ れた多結晶シリコンが埋め込まれ、これによりデバイスのゲート電極機能が実現されてい る。トレンチは、例えば1.5~2.5µmの深さに延びている。酸化シリコン(代表的 には、二酸化シリコン)を絶縁体210として用いる場合、その厚さは、例えば500~ 700 とすることができる。導電体211として多結晶シリコンを用いる場合、その抵 抗率は、例えば1~15 /sqとすることができる。トレンチ間の領域は、その形状か ら、「メサ」又は「トレンチメサ」と呼ばれることもある。これらの領域の幅は、例えば 1.5~4µmである。これらの領域は、一般的に、上面から見て正方形又は六角形の形 状を有している。

[0022]

本発明の実施例では、トレンチの底部とn⁺ 基板200との間にn領域206(トレン チ底部インプラント(trench bottom implants)とも呼ぶ。)を設けている。n領域20 6の正味不純物濃度は、例えば1×10¹⁸~5×10¹⁹ cm⁻³である。これらのn 領域206は、図2に示すように、トレンチの底部からn⁺ 基板200までの全領域に亘 って形成することが望ましいが、必要であれば、この領域の一部のみをブリッジしてもよ い。n領域206の深さは、代表的には、1~6µmとする。

図 2 に示すトレンチMOSFETデバイスは、更に、 n[÷] ソース領域 2 1 2 を備え、ここに示す実施例では、この n[÷] ソース領域 2 1 2 は、エピタキシャル層 2 0 1 の上面から、例えば 0 . 3 ~ 0 . 5 µ mの深さまで延び、正味不純物濃度は、例えば 5 × 1 0^{1 9} ~ 5 × 1 0^{2 0} c m⁻³ である。

【0024】

金属ソースコンタクト218は、n⁺ ソース領域212に電気的に接触している。絶縁 領域であるBPSG(borophosphosilicate glass)領域216は、ゲート電極に関する 不純物がドープされた多結晶シリコン領域211がソースコンタクトを介して、n⁺ ソー ス領域212に短絡することを防いでいる。通常は、トレンチMOSFETセルの領域の 外側に位置する多結晶シリコン211のゲートランナ部分に、別の金属ゲートコンタクト (図示せず)が接続される。更に、通常、n⁺ 基板200に接する金属ドレインコンタク ト(図示せず)も配設される。

【0025】

図3 に示す曲線 a は、図2 に示す線A - A 'の一部に沿った、トレンチの底部から基板200内に延びる部分の不純物濃度プロファイルを概略的に示している。この曲線 a の左側の部分は、n領域206に対応し、右側の部分は、n⁺基板200に対応する。比較のために、図2 に示す線 B - B 'に沿った対応する部分における不純部濃度プロファイルを曲線 b として図3 示す。この曲線 b の左側の部分は、n領域206 に対応し、右側の部分は、n⁺基板200 に対応する。

【0026】

理論に頼ることなく (Although not wishing to be bound by theory)、 pボディ領域 2 0 4 とゲートのポリシリコン領域 2 1 1 との間に電位差を生じさせることにより、ゲー ト酸化物層 2 1 0 に隣接する pボディ領域 2 0 4 内に電荷が容量的に誘導され、 pボディ 領域 2 0 4 内にチャネルが形成されると考えられている。ここで、ソース 2 1 2 と n ^{*} 基 板 2 0 0 (ドレインとして機能する)との間に更なる電位差を生じさせると、ゲート酸化 物層 2 1 0 に隣接する pボディ領域 2 0 4 内に形成されたチャネルを介して、ソース 2 1 2 から n ^{*} 基板 2 0 0 に電流が流れ、トレンチ M O S F E T がパワーオン状態となる。更 に、図 2 に示すデバイスでは、トランジスタがパワーオン状態のとき、トレンチの下側に 形成された n 領域 2 0 6 が、ソース 2 1 2 からドレイン (n^{*} 基板 2 0 0)に流れる電流 に対して抵抗が低減されたパスを提供するため、オン抵抗が向上する。 【0 0 2 7】

本発明に基づき、図2に示すようなトレンチMOSFETを製造する製造方法について、図4A~図4Cを用いて説明する。

【0028】

まず、図4Aに示すように、n⁺ にドープされたn⁺ 基板200上にnにドープされた エピタキシャル層201を成長させる。n⁺ 基板200の厚さを、例えば10~25ミル (mil)とし、正味n型不純物濃度を、例えば1×10¹⁹~1×10²⁰ cm⁻³とす る。エピタキシャル層201の正味n型不純物濃度を、例えば4×10¹⁵~8×10¹ ⁶ cm⁻³とし、厚さを、例えば3~10μmとする。

[0029]

次に、適切なマスクを用いて、打込み及び拡散により、エピタキシャル層201内にp 領域204を形成する。ここでは、例えば、エピタキシャル層内にホウ素を打ち込み、高 温でホウ素を拡散させて、p領域204を形成する。p領域の厚さは、例えば1~2µm とし、正味p型不純物濃度は、例えば1×10¹⁷~1×10¹⁸ cm⁻³とする。この 工程の後、エピタキシャル層201のn領域202が2~5µmの厚みで残る。n領域2 02は、上述したエピタキシャル層201の正味 n型不純物濃度と同じ正味 n型不純物濃 度を有する。

次に、例えば、化学気相成長(chemical vapor deposition:以下、CVDという。) によってマスク酸化物層203を堆積させ、パターン化されたトレンチマスク(図示せず)を形成した後、反応性イオンエッチングによりマスク酸化物層203をエッチングする 。これにより、図4Aに示す構造が形成される。次に、パターン化されたマスク酸化物層 203の開口を介して、例えば反応性イオンエッチングによりトレンチをエッチングする 。この実施例では、トレンチの深さを1.5~2.5µmとする。このトレンチ形成工程 によって、分離した複数のpボディ領域204が画定される。 【0031】

次に、トレンチマスクを打ち込みマスクとして用いて、 n 型不純物、好ましくはリンを この構造体に打ち込む。例えば、この具体例では、 8 0 ~ 1 0 0 k e V で 5 × 1 0^{1 5} ~ 1 × 1 0^{1 7} c m⁻²のドーズ量でリンを打ち込む。これにより、図 4 B に示す構造が形 成される。トレンチの底部の下の破線は、構造体内に打ち込まれたリンの存在を示してい る。

【0032】

打ち込まれたn型不純物(例えば、リン)は、この時点で、単に構造体を加熱することによって構造体内に拡散させることができるが、この好ましい実施例では、犠牲酸化物層の形成と同時に行われる。詳しくは、この時点で、例えば20~60分間、900~11500の温度でドライ酸化を行うことにより、トレンチ内に犠牲酸化物層を形成する。この結果、犠牲酸化物層205が形成されるとともに、この高温処理によって、先にエピタキシャル層201に打ち込まれたn型不純物が拡散し、n領域206が形成される。これにより、図4Cに示す構造が形成される。

次に、トレンチMOSFETを完成させることにより、図2に示す構造が形成される。 詳しくは、好ましくはウェットエッチングによって、図4Cに示す犠牲酸化物層205を トレンチから取り除く。次に、20~60分間、900~1100 の温度でドライ酸化 を行うことにより、トレンチの底部に好ましくは500~700 の厚さを有する酸化物 層を成長させる。この酸化物層の一部は、最終的なデバイスのゲート酸化物層210を構 成する。

【0034】

次に、好ましくはCVDを用いて、多結晶シリコン層によりこの構造体を覆い、及びトレンチを埋め込む。多結晶シリコンには、その抵抗率を低減するために、通常、 n型不純物をドープする。 n型不純物のドーピングは、例えば、亜リン酸クロライド (phosphorou s chloride)を用いたCVDにより、若しくはヒ素又はリンを打ち込むことによって行うことができる。次に、例えば反応性イオンエッチングにより、多結晶シリコン層をエッチングする。トレンチ部分内のポリシリコン層は、エッチングの不均一性を鑑み、通常若干深めにエッチングし、これにより形成されるポリシリコンゲート領域211の上面は、隣接する p ボディ領域204の表面より0.1~0.2 μ m 低い位置に形成される。

次に、パターン化されたマスク層を形成し、このマスク層を介して、打込み及び拡散工 程によって、エピタキシャル層 2 0 1 の上面から、例えば 0 . 3 ~ 0 . 5 µ mの深さまで 延び、正味不純物濃度が例えば 5 × 1 0 ^{1 9} ~ 5 × 1 0 ^{2 0} c m ^{- 3} である n ⁺ ソース領 域 2 1 2 をエピタキシャル層 2 0 1 の上部に形成する。不純物の打込みは、打込みチャネ リング効果 (implant-channeling effects)、打込み損傷、及び後のソース領域の形成時 における重金属汚染を避けるために、好ましくは打込み酸化物層を介して行う。 【 0 0 3 6 】

次に、例えばプラズマCVD(plasma enhanced chemical vapor deposition: PEC VD)により、好ましくはBPSG(borophosphosilicate glass)層を構造体全体上に 設ける。次に、構造体上にパターン化されたフォトレジスト層を形成した後、例えば反応 性イオンエッチングを用いて構造体をエッチングし、構造体上の選択された部分のBPS G層及び酸化物層を除去し、BPSG領域216を形成する。次に、パターン化されたフ ォトレジスト層を除去し、金属コンタクト層を堆積させて、ソースコンタクト218を形 成する。通常、ゲート及びドレインコンタクト(図示せず)も形成する。これにより、図 2に示す構造が形成される。

[0037]

以上、様々な実施の形態を図示し、説明したが、上述の説明から、この実施の形態を修 正及び変更することができ、このような修正及び変更は、添付の請求の範囲に基づく本発 明の思想及び範囲から逸脱するものではない。例えば、本発明は、上述の実施例とは伝導 性(conductivities)が逆の構造にも同様に適用することができる。

【図面の簡単な説明】

【 0 0 3 8 】

【図1】従来のトレンチMOSFETデバイスの断面図である。

【図2】本発明に基づくトレンチMOSFETデバイスの要部断面図である。

【図3】図2に示す線A-A '及び線B-B 'における断面の不純物濃度と深さの関係を (任意の単位及びスケールで)プロットしたグラフ図である。

(10)

【図4A】図2に示すトレンチMOSFETデバイスの製造工程を説明するための要部断 面図である。

【図4B】図2に示すトレンチMOSFETデバイスの製造工程を説明するための要部断 面図である。

【図4C】図2に示すトレンチMOSFETデバイスの製造工程を説明するための要部断 面図である。