



(12) 发明专利

(10) 授权公告号 CN 103632641 B

(45) 授权公告日 2016.01.20

(21) 申请号 201210301090.9

审查员 刘锋

(22) 申请日 2012.08.22

(73) 专利权人 瀚宇彩晶股份有限公司

地址 中国台湾新北市

(72) 发明人 林温哲 曾俊钦 李雅雯 柯健专

蔡昕翰

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 史新宏

(51) Int. Cl.

G09G 3/36(2006.01)

G11C 19/28(2006.01)

(56) 对比文件

CN 101483068 A, 2009.07.15,

CN 102298895 A, 2011.12.28,

US 2011286571 A1, 2011.11.24,


权利要求书9页 说明书12页 附图12页

(54) 发明名称

液晶显示器及其移位寄存装置

(57) 摘要

一种液晶显示器及其移位寄存装置，所述移位寄存装置包括多级串接在一起的移位寄存器，用以序列产生多个扫描信号。各移位寄存器反应于预设启动信号及多个时钟信号而对应产生扫描信号的其中之一。所述多个移位寄存器具有第一群组、第二群组以及第三群组的移位寄存器。第一群组与第二群组的移位寄存器的电路结构相异。第二群组与第三群组的移位寄存器的电路结构相异。第一群组与第三群组的移位寄存器的电路结构相异。



1. 一种移位寄存装置，包括：

多级串接在一起的移位寄存器，用以序列产生多个扫描信号，

其中，各所述移位寄存器反应于一预设启动信号及多个时钟信号而对应产生所述多个扫描信号的其中之一，

其中，所述多个移位寄存器具有一第一群组的移位寄存器、一第二群组的移位寄存器以及一第三群组的移位寄存器，

其中，所述第一群组的移位寄存器的下拉单元与所述第二群组的移位寄存器的下拉单元的电路结构相异，

其中，所述第二群组的移位寄存器的下拉单元与所述第三群组的移位寄存器的下拉单元的电路结构相异，

其中，所述第一群组的移位寄存器的下拉单元与所述第三群组的移位寄存器的下拉单元的电路结构相异。

2. 根据权利要求 1 所述的移位寄存装置，其中所述预设启动信号包括一第一启动信号或一第二启动信号，所述多个时钟信号包括一第一时钟信号、一第二时钟信号、一第三时钟信号以及一第四时钟信号，所述多个序列产生的扫描信号至少包括一第一虚置扫描信号、一第二虚置扫描信号、一第一驱动扫描信号、一第二驱动扫描信号、一第三驱动扫描信号、一第四驱动扫描信号、一第三虚置扫描信号以及一第四虚置扫描信号，而所述第一群组的移位寄存器包括：

一顺向预充电单元，接收一第一预设输入信号以及一第一预设时钟信号，并据以产生一顺向预充电信号；

一逆向预充电单元，耦接所述顺向预充电单元，接收一第二预设输入信号以及一第二预设时钟信号，并据以产生一逆向预充电信号；

一上拉单元，耦接所述顺向预充电单元以及所述逆向预充电单元，接收一第三预设时钟信号以及所述顺向或所述逆向预充电信号，并据以产生一输出扫描信号；以及

一下拉单元，耦接所述顺向预充电单元、所述逆向预充电单元以及所述上拉单元，接收一第四预设时钟信号以及一输入扫描信号，并据以决定是否将所述输出扫描信号下拉至一参考电位。

3. 根据权利要求 2 所述的移位寄存装置，其中：

所述顺向预充电单元包括：

一第一晶体管，其漏极与栅极耦接在一起以接收所述第一预设输入信号；以及

一第二晶体管，其栅极用以接收所述第一预设时钟信号，其漏极耦接所述第一晶体管的漏极，其源极耦接所述第一晶体管的源极，

所述逆向预充电单元包括：

一第三晶体管，其漏极与栅极耦接在一起以接收所述第二预设输入信号，其源极耦接所述第二晶体管的源极；以及

一第四晶体管，其栅极用以接收所述第二预设时钟信号，其漏极耦接所述第三晶体管的漏极，其源极耦接所述第三晶体管的源极，

所述上拉单元包括：

一第五晶体管，其栅极耦接所述第一晶体管的源极，其漏极用以接收所述第三预设时

钟信号,其源极用以输出所述第一输出扫描信号;以及

一电容,耦接于所述第五晶体管的栅极以及源极之间,

所述下拉单元包括:

一第六晶体管,其栅极用以接收所述第四预设时钟信号,其漏极耦接所述第五晶体管的源极,其源极耦接至所述参考电位;以及

一第七晶体管,其栅极用以接收所述输入扫描信号,其漏极耦接所述第一晶体管的源极,其源极耦接至所述第六晶体管的源极。

4. 根据权利要求 3 所述的移位寄存装置,其中所述第一预设输入信号为所述第一启动信号,所述第一预设时钟信号为所述第二时钟信号,所述第二预设输入信号为所述第二虚置扫描信号,所述第二预设时钟信号为所述第四时钟信号,所述第三预设时钟信号为所述第三时钟信号,所述输出扫描信号为所述第一虚置扫描信号,所述第四预设时钟信号为所述第一时钟信号,所述输入扫描信号为所述第二驱动扫描信号。

5. 根据权利要求 3 所述的移位寄存装置,其中所述第一预设输入信号为所述第一虚置扫描信号,所述第一预设时钟信号为所述第三时钟信号,所述第二预设输入信号为所述第一驱动扫描信号,所述第二预设时钟信号为所述第一时钟信号,所述第三预设时钟信号为所述第四时钟信号,所述输出扫描信号为所述第二虚置扫描信号,所述第四预设时钟信号为所述第二时钟信号,所述输入扫描信号为所述第三驱动扫描信号。

6. 根据权利要求 3 所述的移位寄存装置,其中所述第一预设输入信号为所述四扫描信号,所述第一预设时钟信号为所述第四时钟信号,所述第二预设输入信号为所述第四虚置扫描信号,所述第二预设时钟信号为所述第二时钟信号,所述第三预设时钟信号为所述第一时钟信号,所述输出扫描信号为所述第三虚置扫描信号,所述第四预设时钟信号为所述第三时钟信号,所述输入扫描信号为所述第二驱动扫描信号。

7. 根据权利要求 3 所述的移位寄存装置,其中所述第一预设输入信号为所述第三虚置扫描信号,所述第一预设时钟信号为所述第一时钟信号,所述第二预设输入信号为所述第二启动信号,所述第二预设时钟信号为所述第三时钟信号,所述第三预设时钟信号为所述第二时钟信号,所述输出扫描信号为所述第四虚置扫描信号,所述第四预设时钟信号为所述第四时钟信号,所述输入扫描信号为所述第三驱动扫描信号。

8. 根据权利要求 3 所述的移位寄存装置,其中所有晶体管皆为 N 型晶体管。

9. 根据权利要求 1 所述的移位寄存装置,其中所述预设启动信号包括一第一启动信号或一第二启动信号,所述多个时钟信号包括一第一时钟信号、一第二时钟信号、一第三时钟信号以及一第四时钟信号,所述多个序列产生的扫描信号至少包括一第一虚置扫描信号、一第二虚置扫描信号、一第一驱动扫描信号、一第二驱动扫描信号、一第三驱动扫描信号、一第四驱动扫描信号、一第三虚置扫描信号以及一第四虚置扫描信号,而所述第二群组的移位寄存器包括:

一顺向预充电单元,接收一第一预设输入信号以及一第一预设时钟信号,并据以产生一顺向预充电信号;

一逆向预充电单元,耦接所述顺向预充电单元,接收一第二预设输入信号以及一第二预设时钟信号,并据以产生一逆向预充电信号;

一上拉单元,耦接所述顺向预充电单元以及所述逆向预充电单元,接收一第三预设时

钟信号以及所述顺向或所述逆向预充电信号，并据以产生一输出扫描信号；以及

一下拉单元，耦接所述顺向预充电单元、所述逆向预充电单元以及所述上拉单元，接收一第四预设时钟信号、一输入扫描信号以及一预设启动信号，并据以决定是否将所述输出扫描信号下拉至一参考电位。

10. 根据权利要求 9 所述的移位寄存装置，其中：

所述顺向预充电单元包括：

一第一晶体管，其漏极与栅极耦接在一起以接收所述第一预设输入信号；以及

一第二晶体管，其栅极用以接收所述第一预设时钟信号，其漏极耦接所述第一晶体管的漏极，其源极耦接所述第一晶体管的源极，

所述逆向预充电单元包括：

一第三晶体管，其漏极与栅极耦接在一起以接收所述第二预设输入信号，其源极耦接所述第二晶体管的源极；以及

一第四晶体管，其栅极用以接收所述第二预设时钟信号，其漏极耦接所述第三晶体管的漏极，其源极耦接所述第三晶体管的源极，

所述上拉单元包括：

一第五晶体管，其栅极耦接所述第一晶体管的源极，其漏极用以接收所述第三预设时钟信号，其源极用以输出所述第一输出扫描信号；以及

一电容，耦接于所述第五晶体管的栅极以及源极之间，

所述下拉单元包括：

一第六晶体管，其栅极用以接收所述第四预设时钟信号，其漏极耦接所述第五晶体管的源极，其源极耦接至所述参考电位；

一第七晶体管，其栅极用以接收所述输入扫描信号，其漏极耦接所述第一晶体管的源极，其源极耦接至所述第六晶体管的源极；以及

一第八晶体管，其栅极用以接收一预设启动信号，其漏极耦接所述第一晶体管的源极，其源极耦接所述第六晶体管的源极。

11. 根据权利要求 10 所述的移位寄存装置，其中所述第一预设输入信号为所述第二虚置扫描信号，所述第一预设时钟信号为所述第四时钟信号，所述第二预设输入信号为所述第二驱动扫描信号，所述第二预设时钟信号为所述第二时钟信号，所述第三预设时钟信号为所述第一时钟信号，所述输出扫描信号为所述第一驱动扫描信号，所述第四预设时钟信号为所述第三时钟信号，所述输入扫描信号为所述第四驱动扫描信号，所述预设启动信号为所述第二启动信号。

12. 根据权利要求 10 所述的移位寄存装置，其中所述第一预设输入信号为所述第三驱动扫描信号，所述第一预设时钟信号为所述第三时钟信号，所述第二预设输入信号为所述第三虚置扫描信号，所述第二预设时钟信号为所述第一时钟信号，所述第三预设时钟信号为所述第四时钟信号，所述输出扫描信号为所述第四驱动扫描信号，所述第四预设时钟信号为所述第二时钟信号，所述输入扫描信号为所述第一驱动扫描信号，所述预设启动信号为所述第二启动信号。

13. 根据权利要求 10 所述的移位寄存装置，其中所有晶体管皆为 N 型晶体管。

14. 根据权利要求 1 所述的移位寄存装置，其中所述预设启动信号包括一第一启动信

号或一第二启动信号,所述多个时钟信号包括一第一时钟信号、一第二时钟信号、一第三时钟信号以及一第四时钟信号,所述多个序列产生的扫描信号至少包括一第一虚置扫描信号、一第二虚置扫描信号、一第一驱动扫描信号、一第二驱动扫描信号、一第三驱动扫描信号、一第四驱动扫描信号、一第三虚置扫描信号以及一第四虚置扫描信号,而所述第三群组的移位寄存器包括:

一顺向预充电单元,接收一第一预设输入信号以及一第一预设时钟信号,并据以产生一顺向预充电信号;

一逆向预充电单元,耦接所述顺向预充电单元,接收一第二预设输入信号以及一第二预设时钟信号,并据以产生一逆向预充电信号;

一上拉单元,耦接所述顺向预充电单元以及所述逆向预充电单元,接收一第三预设时钟信号以及所述顺向或所述逆向预充电信号,并据以产生一输出扫描信号;以及

一下拉单元,耦接所述顺向预充电单元、所述逆向预充电单元以及所述上拉单元,接收一第四预设时钟信号、一第一输入扫描信号、一第二输入扫描信号以及一预设启动信号,并据以决定是否将所述输出扫描信号下拉至一参考电位。

15. 根据权利要求 14 所述的移位寄存装置,其中:

所述顺向预充电单元包括:

一第一晶体管,其漏极与栅极耦接在一起以接收所述第一预设输入信号;以及

一第二晶体管,其栅极用以接收所述第一预设时钟信号,其漏极耦接所述第一晶体管的漏极,其源极耦接所述第一晶体管的源极,

所述逆向预充电单元包括:

一第三晶体管,其漏极与栅极耦接在一起以接收所述第二预设输入信号,其源极耦接所述第二晶体管的源极;以及

一第四晶体管,其栅极用以接收所述第二预设时钟信号,其漏极耦接所述第三晶体管的漏极,其源极耦接所述第三晶体管的源极,

所述上拉单元包括:

一第五晶体管,其栅极耦接所述第一晶体管的源极,其漏极用以接收所述第三预设时钟信号,其源极用以输出所述第一输出扫描信号;以及

一电容,耦接于所述第五晶体管的栅极以及源极之间,

所述下拉单元包括:

一第六晶体管,其栅极用以接收所述第四预设时钟信号,其漏极耦接所述第五晶体管的源极,其源极耦接至所述参考电位;

一第七晶体管,其栅极用以接收所述第一输入扫描信号,其漏极耦接所述第一晶体管的源极,其源极耦接至所述第六晶体管的源极;

一第八晶体管,其栅极用以接收所述第二输入扫描信号,其漏极耦接所述第一晶体管的源极,其源极耦接所述第六晶体管的源极;以及

一第九晶体管,其栅极用以接收所述预设启动信号,其漏极耦接所述第一晶体管的源极,其源极耦接至所述第六晶体管的源极。

16. 根据权利要求 15 所述的移位寄存装置,其中所述第一预设输入信号为所述第一驱动扫描信号,所述第一预设时钟信号为所述第一时钟信号,所述第二预设输入信号为所述

第三驱动扫描信号,所述第二预设时钟信号为所述第三时钟信号,所述第三预设时钟信号为所述第二时钟信号,所述输出扫描信号为所述第二驱动扫描信号,所述第四预设时钟信号为所述第四时钟信号,所述第一输入扫描信号为所述第三虚置扫描信号,所述第二输入扫描信号为所述第一虚置扫描信号,所述预设启动信号为所述第二启动信号。

17. 根据权利要求 15 所述的移位寄存装置,其中所述第一预设输入信号为所述第二驱动扫描信号,所述第一预设时钟信号为所述第二时钟信号,所述第二预设输入信号为所述第四驱动扫描信号,所述第二预设时钟信号为所述第四时钟信号,所述第三预设时钟信号为所述第三时钟信号,所述输出扫描信号为所述第三驱动扫描信号,所述第四预设时钟信号为所述第一时钟信号,所述第一输入扫描信号为所述第四虚置扫描信号,所述第二输入扫描信号为所述第二虚置扫描信号,所述预设启动信号为所述第二启动信号。

18. 根据权利要求 15 所述的移位寄存装置,其中所有晶体管皆为 N 型晶体管。

19. 一种液晶显示器,包括 :

一液晶显示面板,包括一基板与一移位寄存装置 ;以及

一背光模块,提供所述液晶显示面板所需的背光源,

其中,所述移位寄存装置直接配置在所述基板上,且具有多级串接在一起的移位寄存器,用以序列产生多个扫描信号,

其中,各所述移位寄存器反应于一预设启动信号及多个时钟信号而对应产生所述多个扫描信号的其中之一,

其中,所述多个移位寄存器具有一第一群组的移位寄存器、一第二群组的移位寄存器以及一第三群组的移位寄存器,

其中,所述第一群组的移位寄存器的下拉单元与所述第二群组的移位寄存器的下拉单元的电路结构相异,

其中,所述第二群组的移位寄存器的下拉单元与所述第三群组的移位寄存器的下拉单元的电路结构相异,

其中,所述第一群组的移位寄存器的下拉单元与所述第三群组的移位寄存器的下拉单元的电路结构相异。

20. 根据权利要求 19 所述的液晶显示器,其中所述预设启动信号包括一第一启动信号或一第二启动信号,所述多个时钟信号包括一第一时钟信号、一第二时钟信号、一第三时钟信号以及一第四时钟信号,所述多个序列产生的扫描信号至少包括一第一虚置扫描信号、一第二虚置扫描信号、一第一驱动扫描信号、一第二驱动扫描信号、一第三驱动扫描信号一第四驱动扫描信号、一第三虚置扫描信号以及一第四虚置扫描信号,而所述第一群组的移位寄存器包括 :

一顺向预充电单元,接收一第一预设输入信号以及一第一预设时钟信号,并据以产生一顺向预充电信号 ;

一逆向预充电单元,耦接所述顺向预充电单元,接收一第二预设输入信号以及一第二预设时钟信号,并据以产生一逆向预充电信号 ;

一上拉单元,耦接所述顺向预充电单元以及所述逆向预充电单元,接收一第三预设时钟信号以及所述顺向或所述逆向预充电信号,并据以产生一输出扫描信号 ;以及

一下拉单元,耦接所述顺向预充电单元、所述逆向预充电单元以及所述上拉单元,接收

一第四预设时钟信号以及一输入扫描信号，并据以决定是否将所述输出扫描信号下拉至一参考电位。

21. 根据权利要求 20 所述的液晶显示器，其中：

所述顺向预充电单元包括：

一第一晶体管，其漏极与栅极耦接在一起以接收所述第一预设输入信号；以及

一第二晶体管，其栅极用以接收所述第一预设时钟信号，其漏极耦接所述第一晶体管的漏极，其源极耦接所述第一晶体管的源极，

所述逆向预充电单元包括：

一第三晶体管，其漏极与栅极耦接在一起以接收所述第二预设输入信号，其源极耦接所述第二晶体管的源极；以及

一第四晶体管，其栅极用以接收所述第二预设时钟信号，其漏极耦接所述第三晶体管的漏极，其源极耦接所述第三晶体管的源极，

所述上拉单元包括：

一第五晶体管，其栅极耦接所述第一晶体管的源极，其漏极用以接收所述第三预设时钟信号，其源极用以输出所述第一输出扫描信号；以及

一电容，耦接于所述第五晶体管的栅极以及源极之间，

所述下拉单元包括：

一第六晶体管，其栅极用以接收所述第四预设时钟信号，其漏极耦接所述第五晶体管的源极，其源极耦接至所述参考电位；以及

一第七晶体管，其栅极用以接收所述第二输出扫描信号，其漏极耦接所述第一晶体管的源极，其源极耦接至所述第六晶体管的源极。

22. 根据权利要求 21 所述的液晶显示器，其中所述第一预设输入信号为所述第一启动信号，所述第一预设时钟信号为所述第二时钟信号，所述第二预设输入信号为所述第二虚置扫描信号，所述第二预设时钟信号为所述第四时钟信号，所述第三预设时钟信号为所述第三时钟信号，所述输出扫描信号为所述第一虚置扫描信号，所述第四预设时钟信号为所述第一时钟信号，所述输入扫描信号为所述第二驱动扫描信号。

23. 根据权利要求 21 所述的液晶显示器，其中所述第一预设输入信号为所述第一虚置扫描信号，所述第一预设时钟信号为所述第三时钟信号，所述第二预设输入信号为所述第一驱动扫描信号，所述第二预设时钟信号为所述第一时钟信号，所述第三预设时钟信号为所述第四时钟信号，所述输出扫描信号为所述第二虚置扫描信号，所述第四预设时钟信号为所述第二时钟信号，所述输入扫描信号为所述第三驱动扫描信号。

24. 根据权利要求 21 所述的液晶显示器，其中所述第一预设输入信号为所述四扫描信号，所述第一预设时钟信号为所述第四时钟信号，所述第二预设输入信号为所述第四虚置扫描信号，所述第二预设时钟信号为所述第二时钟信号，所述第三预设时钟信号为所述第一时钟信号，所述输出扫描信号为所述第三虚置扫描信号，所述第四预设时钟信号为所述第三时钟信号，所述输入扫描信号为所述第二驱动扫描信号。

25. 根据权利要求 21 所述的液晶显示器，其中所述第一预设输入信号为所述第三虚置扫描信号，所述第一预设时钟信号为所述第一时钟信号，所述第二预设输入信号为所述第二启动信号，所述第二预设时钟信号为所述第三时钟信号，所述第三预设时钟信号为所述

第二时钟信号，所述输出扫描信号为所述第四虚置扫描信号，所述第四预设时钟信号为所述第四时钟信号，所述输入扫描信号为所述第三驱动扫描信号。

26. 根据权利要求 21 所述的液晶显示器，其中所有晶体管皆为 N 型晶体管。

27. 根据权利要求 19 所述的液晶显示器，其中所述预设启动信号包括一第一启动信号或一第二启动信号，所述多个时钟信号包括一第一时钟信号、一第二时钟信号、一第三时钟信号以及一第四时钟信号，所述多个序列产生的扫描信号至少包括一第一虚置扫描信号、一第二虚置扫描信号、一第一驱动扫描信号、一第二驱动扫描信号、一第三驱动扫描信号、一第四驱动扫描信号、一第三虚置扫描信号以及一第四虚置扫描信号，而所述第二群组的移位寄存器包括：

一顺向预充电单元，接收一第一预设输入信号以及一第一预设时钟信号，并据以产生一顺向预充电信号；

一逆向预充电单元，耦接所述顺向预充电单元，接收一第二预设输入信号以及一第二预设时钟信号，并据以产生一逆向预充电信号；

一上拉单元，耦接所述顺向预充电单元以及所述逆向预充电单元，接收一第三预设时钟信号以及所述顺向或所述逆向预充电信号，并据以产生一输出扫描信号；以及

一下拉单元，耦接所述顺向预充电单元、所述逆向预充电单元以及所述上拉单元，接收一第四预设时钟信号、一输入扫描信号以及一预设启动信号，并据以决定是否将所述输出扫描信号下拉至一参考电位。

28. 根据权利要求 27 所述的液晶显示器，其中：

所述顺向预充电单元包括：

一第一晶体管，其漏极与栅极耦接在一起以接收所述第一预设输入信号；以及

一第二晶体管，其栅极用以接收所述第一预设时钟信号，其漏极耦接所述第一晶体管的漏极，其源极耦接所述第一晶体管的源极，

所述逆向预充电单元包括：

一第三晶体管，其漏极与栅极耦接在一起以接收所述第二预设输入信号，其源极耦接所述第二晶体管的源极；以及

一第四晶体管，其栅极用以接收所述第二预设时钟信号，其漏极耦接所述第三晶体管的漏极，其源极耦接所述第三晶体管的源极，

所述上拉单元包括：

一第五晶体管，其栅极耦接所述第一晶体管的源极，其漏极用以接收所述第三预设时钟信号，其源极用以输出所述第一输出扫描信号；以及

一电容，耦接于所述第五晶体管的栅极以及源极之间，

所述下拉单元包括：

一第六晶体管，其栅极用以接收所述第四预设时钟信号，其漏极耦接所述第五晶体管的源极，其源极耦接至所述参考电位；

一第七晶体管，其栅极用以接收所述输入扫描信号，其漏极耦接所述第一晶体管的源极，其源极耦接至所述第六晶体管的源极；以及

一第八晶体管，其栅极用以接收一预设启动信号，其漏极耦接所述第一晶体管的源极，其源极耦接所述第六晶体管的源极。

29. 根据权利要求 28 所述的液晶显示器，其中所述第一预设输入信号为所述第二虚置扫描信号，所述第一预设时钟信号为所述第四时钟信号，所述第二预设输入信号为所述第二驱动扫描信号，所述第二预设时钟信号为所述第二时钟信号，所述第三预设时钟信号为所述第一时钟信号，所述输出扫描信号为所述第一驱动扫描信号，所述第四预设时钟信号为所述第三时钟信号，所述输入扫描信号为所述第四驱动扫描信号，所述预设启动信号为所述第二启动信号。

30. 根据权利要求 28 所述的液晶显示器，其中所述第一预设输入信号为所述第三驱动扫描信号，所述第一预设时钟信号为所述第三时钟信号，所述第二预设输入信号为所述第三虚置扫描信号，所述第二预设时钟信号为所述第一时钟信号，所述第三预设时钟信号为所述第四时钟信号，所述输出扫描信号为所述第四驱动扫描信号，所述第四预设时钟信号为所述第二时钟信号，所述输入扫描信号为所述第一驱动扫描信号，所述预设启动信号为所述第二启动信号。

31. 根据权利要求 28 所述的液晶显示器，其中所有晶体管皆为 N 型晶体管。

32. 根据权利要求 19 所述的液晶显示器，其中所述预设启动信号包括一第一启动信号或一第二启动信号，所述多个时钟信号包括一第一时钟信号、一第二时钟信号、一第三时钟信号以及一第四时钟信号，所述多个序列产生的扫描信号至少包括一第一虚置扫描信号、一第二虚置扫描信号、一第一驱动扫描信号、一第二驱动扫描信号、一第三驱动扫描信号、一第四驱动扫描信号、一第三虚置扫描信号以及一第四虚置扫描信号，而所述第三群组的移位寄存器包括：

一顺向预充电单元，接收一第一预设输入信号以及一第一预设时钟信号，并据以产生一顺向预充电信号；

一逆向预充电单元，耦接所述顺向预充电单元，接收一第二预设输入信号以及一第二预设时钟信号，并据以产生一逆向预充电信号；

一上拉单元，耦接所述顺向预充电单元以及所述逆向预充电单元，接收一第三预设时钟信号以及所述顺向或所述逆向预充电信号，并据以产生一输出扫描信号；以及

一下拉单元，耦接所述顺向预充电单元、所述逆向预充电单元以及所述上拉单元，接收一第四预设时钟信号、一第一输入扫描信号、一第二输入扫描信号以及一预设启动信号，并据以决定是否将所述输出扫描信号下拉至一参考电位。

33. 根据权利要求 32 所述的液晶显示器，其中：

所述顺向预充电单元包括：

一第一晶体管，其漏极与栅极耦接在一起以接收所述第一预设输入信号；以及

一第二晶体管，其栅极用以接收所述第一预设时钟信号，其漏极耦接所述第一晶体管的漏极，其源极耦接所述第一晶体管的源极，

所述逆向预充电单元包括：

一第三晶体管，其漏极与栅极耦接在一起以接收所述第二预设输入信号，其源极耦接所述第二晶体管的源极；以及

一第四晶体管，其栅极用以接收所述第二预设时钟信号，其漏极耦接所述第三晶体管的漏极，其源极耦接所述第三晶体管的源极，

所述上拉单元包括：

一第五晶体管，其栅极耦接所述第一晶体管的源极，其漏极用以接收所述第三预设时钟信号，其源极用以输出所述第一输出扫描信号；以及

一电容，耦接于所述第五晶体管的栅极以及源极之间，

所述下拉单元包括：

一第六晶体管，其栅极用以接收所述第四预设时钟信号，其漏极耦接所述第五晶体管的源极，其源极耦接至所述参考电位；

一第七晶体管，其栅极用以接收所述第一输入扫描信号，其漏极耦接所述第一晶体管的源极，其源极耦接至所述第六晶体管的源极；

一第八晶体管，其栅极用以接收所述第二输入扫描信号，其漏极耦接所述第一晶体管的源极，其源极耦接所述第六晶体管的源极；以及

一第九晶体管，其栅极用以接收所述预设启动信号，其漏极耦接所述第一晶体管的源极，其源极耦接至所述第六晶体管的源极。

34. 根据权利要求 33 所述的液晶显示器，其中所述第一预设输入信号为所述第一驱动扫描信号，所述第一预设时钟信号为所述第一时钟信号，所述第二预设输入信号为所述第三驱动扫描信号，所述第二预设时钟信号为所述第三时钟信号，所述第三预设时钟信号为所述第二时钟信号，所述输出扫描信号为所述第二驱动扫描信号，所述第四预设时钟信号为所述第四时钟信号，所述第一输入扫描信号为所述第三虚置扫描信号，所述第二输入扫描信号为所述第一虚置扫描信号，所述预设启动信号为所述第二启动信号。

35. 根据权利要求 33 所述的液晶显示器，其中所述第一预设输入信号为所述第二驱动扫描信号，所述第一预设时钟信号为所述第二时钟信号，所述第二预设输入信号为所述第四驱动扫描信号，所述第二预设时钟信号为所述第四时钟信号，所述第三预设时钟信号为所述第三时钟信号，所述输出扫描信号为所述第三驱动扫描信号，所述第四预设时钟信号为所述第一时钟信号，所述第一输入扫描信号为所述第四虚置扫描信号，所述第二输入扫描信号为所述第二虚置扫描信号，所述预设启动信号为所述第二启动信号。

36. 根据权利要求 33 所述的液晶显示器，其中所有晶体管皆为 N 型晶体管。

## 液晶显示器及其移位寄存装置

### 技术领域

[0001] 本发明是有关于一种平面显示技术,且特别是有关于一种液晶显示器及其移位寄存装置。

### 背景技术

[0002] 近年来,随着半导体科技蓬勃发展,携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中,液晶显示器 (Liquid Crystal Display, LCD) 基于其低电压操作、无辐射线散射、重量轻以及体积小等优点,随即已成为各显示器产品的主流。也亦因如此,无不驱使着各家厂商针对液晶显示器的开发技术要朝向更微型化及低制作成本发展。

[0003] 为了要降低液晶显示器的制作成本,已有部分厂商研发出在液晶显示面板采用非晶硅 (amorphous silicon, a-Si) 制程的条件下,可将原先配置于液晶显示面板的扫描侧所使用的扫描驱动 IC 内部的移位寄存器 (shift register) 转移直接配置在液晶显示面板的玻璃基板 (glass substrate) 上。因此,原先配置于液晶显示面板的扫描侧所使用的扫描驱动 IC 即可省略,藉以达到降低液晶显示器的制作成本的目的。

### 发明内容

[0004] 有鉴于此,本发明提供一种液晶显示器及其移位寄存装置。所提的移位寄存装置包括电路结构相异的三种群组的移位寄存器,且其架构在适当的操作信号下可实现顺向扫描及逆向扫描的功能。

[0005] 本发明提供一种移位寄存装置,其包括多级串接在一起的移位寄存器,用以序列产生多个扫描信号。各移位寄存器反应于预设启动信号及多个时钟信号而对应产生扫描信号的其中之一。所述多个移位寄存器具有第一群组的移位寄存器、第二群组的移位寄存器以及第三群组的移位寄存器。其中,第一群组的移位寄存器与第二群组的移位寄存器的电路结构相异,第二群组的移位寄存器与第三群组的移位寄存器的电路结构相异,且第一群组的移位寄存器与第三群组的移位寄存器的电路结构相异。

[0006] 本发明提供一种液晶显示器,包括液晶显示面板以及背光模块。液晶显示面板包括基板与移位寄存装置。背光模块用以提供液晶显示面板所需的背光源。移位寄存装置包括多级串接在一起的移位寄存器,用以序列产生多个扫描信号。各移位寄存器反应于预设启动信号及多个时钟信号而对应产生扫描信号的其中之一。所述多个移位寄存器具有第一群组的移位寄存器、第二群组的移位寄存器以及第三群组的移位寄存器。其中,第一群组的移位寄存器与第二群组的移位寄存器的电路结构相异,第二群组的移位寄存器与第三群组的移位寄存器的电路结构相异,且第一群组的移位寄存器与第三群组的移位寄存器的电路结构相异。

[0007] 于本发明的一示范性实施例中,所述预设启动信号包括第一启动信号或第二启动信号,所述多个时钟信号包括第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信

号,所述多个序列产生的扫描信号至少包括第一虚置扫描信号、第二虚置扫描信号、第一驱动扫描信号、第二驱动扫描信号、第三驱动扫描信号第四驱动扫描信号、第三虚置扫描信号以及第四虚置扫描信号。第一群组的移位寄存器包括顺向预充电单元、逆向预充电单元、上拉单元以及下拉单元。顺向预充电单元接收第一预设输入信号以及第一预设时钟信号,并据以产生顺向预充电信号。逆向预充电单元耦接顺向预充电单元,接收第二预设输入信号以及第二预设时钟信号,并据以产生逆向预充电信号。上拉单元耦接顺向预充电单元以及逆向预充电单元,接收第三预设时钟信号以及顺向或逆向预充电信号,并据以产生输出扫描信号。下拉单元耦接顺向预充电单元、逆向预充电单元以及上拉单元,接收第四预设时钟信号以及输入扫描信号,并据以决定是否将输出扫描信号下拉至参考电位。

[0008] 于本发明的一示范性实施例中,所述顺向预充电单元包括第一晶体管以及第二晶体管。第一晶体管的漏极与栅极耦接在一起以接收第一预设输入信号。第二晶体管的栅极用以接收第一预设时钟信号,其漏极耦接第一晶体管的漏极,其源极耦接第一晶体管的源极。逆向预充电单元包括第三晶体管以及第四晶体管。第三晶体管的漏极与栅极耦接在一起以接收第二预设输入信号,其源极耦接第二晶体管的源极。第四晶体管的栅极用以接收第二预设时钟信号,其漏极耦接第三晶体管的漏极,其源极耦接第三晶体管的源极。上拉单元包括第五晶体管以及电容。第五晶体管的栅极耦接第一晶体管的源极,其漏极用以接收第三预设时钟信号,其源极用以输出输出扫描信号。电容耦接于第五晶体管的栅极以及源极之间。下拉单元包括第六晶体管以及第七晶体管。第六晶体管的栅极用以接收第四预设时钟信号,其漏极耦接第五晶体管的源极,其源极耦接至参考电位。第七晶体管的栅极用以接收输入扫描信号,其漏极耦接第一晶体管的源极,其源极耦接至第六晶体管的源极。

[0009] 于本发明的一示范性实施例中,所述第一预设输入信号为第一启动信号,第一预设时钟信号为第二时钟信号,第二预设输入信号为第二虚置扫描信号,第二预设时钟信号为第四时钟信号,第三预设时钟信号为第三时钟信号,输出扫描信号为第一虚置扫描信号,第四预设时钟信号为第一时钟信号,输入扫描信号为第二驱动扫描信号。

[0010] 于本发明的一示范性实施例中,所述第一预设输入信号为第一虚置扫描信号,第一预设时钟信号为第三时钟信号,第二预设输入信号为第一驱动扫描信号,第二预设时钟信号为第一时钟信号,第三预设时钟信号为第四时钟信号,输出扫描信号为第二虚置扫描信号,第四预设时钟信号为第二时钟信号,输入扫描信号为第三驱动扫描信号。

[0011] 于本发明的一示范性实施例中,所述第一预设输入信号为第四扫描信号,第一预设时钟信号为第四时钟信号,第二预设输入信号为第四虚置扫描信号,第二预设时钟信号为第二时钟信号,第三预设时钟信号为第一时钟信号,输出扫描信号为第三虚置扫描信号,第四预设时钟信号为第三时钟信号,输入扫描信号为第二驱动扫描信号。

[0012] 于本发明的一示范性实施例中,所述第一预设输入信号为第三虚置扫描信号,第一预设时钟信号为第一时钟信号,第二预设输入信号为第二启动信号,第二预设时钟信号为第三时钟信号,第三预设时钟信号为第二时钟信号,输出扫描信号为第四虚置扫描信号,第四预设时钟信号为第四时钟信号,输入扫描信号为第三驱动扫描信号。

[0013] 于本发明的一示范性实施例中,所述预设启动信号包括第一启动信号或第二启动信号,所述多个时钟信号包括第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号,所述多个序列产生的扫描信号至少包括第一虚置扫描信号、第二虚置扫描信号、第一驱

动扫描信号、第二驱动扫描信号、第三驱动扫描信号、第四驱动扫描信号、第三虚置扫描信号以及第四虚置扫描信号，而第二群组的移位寄存器包括顺向预充电单元、逆向预充电单元、上拉单元以及下拉单元。顺向预充电单元接收第一预设输入信号以及第一预设时钟信号，并据以产生顺向预充电信号。逆向预充电单元耦接顺向预充电单元，接收第二预设输入信号以及第二预设时钟信号，并据以产生逆向预充电信号。上拉单元耦接顺向预充电单元以及逆向预充电单元，接收第三预设时钟信号以及顺向或逆向预充电信号，并据以产生输出扫描信号。下拉单元耦接顺向预充电单元、逆向预充电单元以及上拉单元，接收第四预设时钟信号、输入扫描信号以及预设启动信号，并据以决定是否将输出扫描信号下拉至参考电位。

[0014] 于本发明的一示范性实施例中，所述顺向预充电单元包括第一晶体管以及第二晶体管。第一晶体管的漏极与栅极耦接在一起以接收第一预设输入信号。第二晶体管的栅极用以接收第一预设时钟信号，其漏极耦接第一晶体管的漏极，其源极耦接第一晶体管的源极。逆向预充电单元包括第三晶体管以及第四晶体管。第三晶体管的漏极与栅极耦接在一起以接收第二预设输入信号，其源极耦接第二晶体管的源极。第四晶体管的栅极用以接收第二预设时钟信号，其漏极耦接第三晶体管的漏极，其源极耦接第三晶体管的源极。上拉单元包括第五晶体管以及电容。第五晶体管的栅极耦接第一晶体管的源极，其漏极用以接收第三预设时钟信号，其源极用以输出输出扫描信号。电容耦接于第五晶体管的栅极以及源极之间。下拉单元包括第六晶体管、第七晶体管以及第八晶体管。第六晶体管的栅极用以接收第四预设时钟信号，其漏极耦接第五晶体管的源极，其源极耦接至参考电位。第七晶体管的栅极用以接收输入扫描信号，其漏极耦接第一晶体管的源极，其源极耦接至第六晶体管的源极。第八晶体管的栅极用以接收预设启动信号，其漏极耦接第一晶体管的源极，其源极耦接第六晶体管的源极。

[0015] 于本发明的一示范性实施例中，所述第一预设输入信号为第二虚置扫描信号，第一预设时钟信号为第四时钟信号，第二预设输入信号为第二驱动扫描信号，第二预设时钟信号为第二时钟信号，第三预设时钟信号为第一时钟信号，输出扫描信号为第一驱动扫描信号，第四预设时钟信号为第三时钟信号，输入扫描信号为第四驱动扫描信号，预设启动信号为第二启动信号。

[0016] 于本发明的一示范性实施例中，所述第一预设输入信号为第三驱动扫描信号，第一预设时钟信号为第三时钟信号，第二预设输入信号为第三虚置扫描信号，第二预设时钟信号为第一时钟信号，第三预设时钟信号为第四时钟信号，输出扫描信号为第四驱动扫描信号，第四预设时钟信号为第二时钟信号，输入扫描信号为第一驱动扫描信号，预设启动信号为第二启动信号。

[0017] 于本发明的一示范性实施例中，所述预设启动信号包括第一启动信号或第二启动信号，所述多个时钟信号包括第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号，所述多个序列产生的扫描信号至少包括第一虚置扫描信号、第二虚置扫描信号、第一驱动扫描信号、第二驱动扫描信号、第三驱动扫描信号、第四驱动扫描信号、第三虚置扫描信号以及第四虚置扫描信号，而第三群组的移位寄存器包括顺向预充电单元、逆向预充电单元、上拉单元以及下拉单元。顺向预充电单元接收第一预设输入信号以及第一预设时钟信号，并据以产生顺向预充电信号。逆向预充电单元耦接顺向预充电单元，接收第二预设输入

信号以及第二预设时钟信号，并据以产生逆向预充电信号。上拉单元耦接顺向预充电单元以及逆向预充电单元，接收第三预设时钟信号以及顺向或逆向预充电信号，并据以产生输出扫描信号。下拉单元耦接顺向预充电单元、逆向预充电单元以及上拉单元，接收第四预设时钟信号、第一输入扫描信号、第二输入扫描信号以及预设启动信号，并据以决定是否将输出扫描信号下拉至参考电位。

[0018] 于本发明的一示范性实施例中，所述顺向预充电单元包括第一晶体管以及第二晶体管。第一晶体管的漏极与栅极耦接在一起以接收第一预设输入信号。第二晶体管的栅极用以接收第一预设时钟信号，其漏极耦接第一晶体管的漏极，其源极耦接第一晶体管的源极。逆向预充电单元包括第三晶体管以及第四晶体管。第三晶体管的漏极与栅极耦接在一起以接收第二预设输入信号，其源极耦接第二晶体管的源极。第四晶体管的栅极用以接收第二预设时钟信号，其漏极耦接第三晶体管的漏极，其源极耦接第三晶体管的源极。上拉单元包括第五晶体管以及电容。第五晶体管的栅极耦接第一晶体管的源极，其漏极用以接收第三预设时钟信号，其源极用以输出输出扫描信号。电容耦接于第五晶体管的栅极以及源极之间。下拉单元包括第六晶体管、第七晶体管、第八晶体管以及第九晶体管。第六晶体管的栅极用以接收第四预设时钟信号，其漏极耦接第五晶体管的源极，其源极耦接至参考电位。第七晶体管的栅极用以接收第一输入扫描信号，其漏极耦接第一晶体管的源极，其源极耦接至第六晶体管的源极。第八晶体管的栅极用以接收第二输入扫描信号，其漏极耦接第一晶体管的源极，其源极耦接第六晶体管的源极。第九晶体管的栅极用以接收预设启动信号，其漏极耦接第一晶体管的源极，其源极耦接至第六晶体管的源极。

[0019] 于本发明的一示范性实施例中，所述第一预设输入信号为第一驱动扫描信号，第一预设时钟信号为第一时钟信号，第二预设输入信号为第三驱动扫描信号，第二预设时钟信号为第三时钟信号，第三预设时钟信号为第二时钟信号，输出扫描信号为第二驱动扫描信号，第四预设时钟信号为第四时钟信号，第一输入扫描信号为第三虚置扫描信号，第二输入扫描信号为第一虚置扫描信号，预设启动信号为第二启动信号。

[0020] 于本发明的一示范性实施例中，所述第一预设输入信号为第二驱动扫描信号，第一预设时钟信号为第二时钟信号，第二预设输入信号为第四驱动扫描信号，第二预设时钟信号为第四时钟信号，第三预设时钟信号为第三时钟信号，输出扫描信号为第三驱动扫描信号，第四预设时钟信号为第一时钟信号，第一输入扫描信号为第四虚置扫描信号，第二输入扫描信号为第二虚置扫描信号，预设启动信号为第二启动信号。

[0021] 于本发明的一示范性实施例中，所有的晶体管皆为N型晶体管。

[0022] 基于上述，本发明提供一种液晶显示器及其移位寄存装置，所述移位寄存器通过其中三种群组的移位寄存器电路结构，并配合适当的启动信号及时钟信号，使得液晶显示器在实现开启显示区中的像素时，可分别实现顺向扫描（亦即由第一列依序开启至最后一列）及逆向扫描（亦即由最后一列依序开启至第一列）的像素开启方式。

[0023] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

[0024] 然而，应了解的是，上述一般描述及以下具体实施方式仅为示意性及阐释性的，其并不能限制本发明所欲主张的范围。

## 附图说明

[0025] 下面的所附图式是本发明的说明书的一部分,绘示了本发明的示例实施例,所附图式与说明书的描述一起说明本发明的原理。

[0026] 图 1 绘示为本发明一示范性实施例的液晶显示器的系统方块图。

[0027] 图 2 绘示为图 1 的移位寄存装置的方块图。

[0028] 图 3A 绘示为图 2 的第一群组的移位寄存器的示意图。

[0029] 图 3B 绘示为图 3A 实施例的第一群组的移位寄存器的电路结构图。

[0030] 图 4A 绘示为图 2 的第二群组的移位寄存器的示意图。

[0031] 图 4B 绘示为图 4A 实施例的第二群组的移位寄存器的电路结构图。

[0032] 图 5A 绘示为图 2 的第三群组的移位寄存器的示意图。

[0033] 图 5B 绘示为图 5A 实施例的第三群组的移位寄存器的电路结构图。

[0034] 图 6A 绘示为使用图 2 的简化的移位寄存装置以产生扫描信号的示意图。

[0035] 图 6B ~ 图 6I 绘示为对应于图 6A 实施例中各个移位寄存器的电路结构以及所接收信号的示意图。

[0036] 图 7A 绘示为将图 6B ~ 6I 的实施例用于顺向扫描机制的信号示意图。

[0037] 图 7B 绘示为将图 6B ~ 6I 的实施例用于逆向扫描机制的信号示意图。

[0038] [ 主要元件标号说明 ]

[0039] 100 : 液晶显示器 101 : 液晶显示面板

[0040] 103 : 源极驱动器 105 : 时序控制单元

[0041] 107 : 背光模块 AA、AA' : 显示区

[0042] C1 ~ C4 : 时钟信号

[0043] DSR\_1 ~ DSR\_4、SR\_1 ~ SR\_N、SR\_GP1 ~ SR\_GP3、SR\_GP1' ~ SR\_GP3' : 移位寄存器

[0044] SR\_GP1 : 第一群组 SR\_GP2 : 第二群组

[0045] SR\_GP2 : 第三群组 DM\_1 ~ DM\_4 : 虚置扫描信号

[0046] FPU : 顺向预充电单元 RPU : 逆向预充电单元

[0047] PUU : 上拉单元 PDU、PDU'、PDU" : 下拉单元

[0048] PIS1 : 第一预设输入信号 PIS2 : 第二预设输入信号

[0049] PCS1 : 第一预设时钟信号 PCS2 : 第二预设时钟信号

[0050] PCS3 : 第三预设时钟信号 PCS4 : 第四预设时钟信号

[0051] FPS : 顺向预充电信号 RPS : 逆向预充电信号

[0052] OSS : 输出扫描信号 ISS : 输入扫描信号

[0053] ISS1 : 第一输入扫描信号 ISS2 : 第二输入扫描信号

[0054] PSS : 预设启动信号 T1 : 第一晶体管

[0055] T2 : 第二晶体管 T3 : 第三晶体管

[0056] T4 : 第四晶体管 T5 : 第五晶体管

[0057] T6 : 第六晶体管 T7 : 第七晶体管

[0058] T8 : 第八晶体管 T9 : 第九晶体管

[0059] SS\_1 ~ SS\_N : 驱动扫描信号 S1 ~ S13 : 时间点

- |        |                   |            |
|--------|-------------------|------------|
| [0060] | SRD、SRD' : 移位寄存装置 | CC : 电容    |
| [0061] | P1 ~ P8 : 节点      | Vss : 参考电位 |
| [0062] | STV1、STV2 : 启动信号  |            |

## 具体实施方式

[0063] 现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件 / 构件代表相同或类似部分。

[0064] 图1绘示为本发明一示范性实施例的液晶显示器 (liquid crystal display, LCD) 的系统方块图。请参照图1，液晶显示器 100 包括液晶显示面板 (LCD panel) 101、源极驱动器 (source driver) 103、时序控制器 (timing controller, T-con) 105，以及用以提供液晶显示面板 101 所需的 (背) 光源的背光模块 (backlight module) 107。

[0065] 于本示范性实施例中，液晶显示面板 101 的显示区 AA 内具有多个以矩阵方式排列的像素 (图中以 M×N 来表示，M、N 皆为正整数)。另外，液晶显示面板 101 的基板 (未绘示，例如为玻璃基板) 上的一侧 (或两侧) 便直接配置有移位寄存装置 SRD。移位寄存装置 SRD 受控于时序控制器 105，并且反应于由时序控制器 105 所提供的启动信号 STV1 与 STV2 以及时钟信号 C1 ~ C4 而对显示区 AA 内的所有列像素进行由上至下的顺向扫描 (forward scanning) 或者由下至上的逆向扫描 (reverse scanning)。显然地，移位寄存装置 SRD 为双向移位寄存装置。

[0066] 换言之，移位寄存装置 SRD 可以反应于由时序控制器 105 所提供的启动信号 STV1 与 STV2 以及时钟信号 C1 ~ C4 而顺向 (即，上至下) 且序列地输出虚置扫描信号 (DM\_1, DM\_2)、驱动扫描信号 SS\_1 ~ SS\_N 以及虚置扫描信号 (DM\_3, DM\_4)，藉以通过所顺向序列输出的扫描信号 SS\_1 ~ SS\_N 以从显示区 AA 内的第一列像素逐一开启至最后一列像素；或者，移位寄存装置 SRD 可以反应于由时序控制器 105 所提供的启动信号 STV1 与 STV2 以及时钟信号 C1 ~ C4 而逆向 (即，下至上) 且序列地输出虚置扫描信号 (DM\_4, DM\_3)、驱动扫描信号 SS\_N ~ SS\_1 以及虚置扫描信号 (DM\_2, DM\_1)，藉以通过所逆向序列输出的扫描信号 SS\_N ~ SS\_1 以从显示区 AA 内的最后一列像素逐一开启至第一列像素。

[0067] 而在此值得一提的是，所有虚置扫描信号 (DM\_1 ~ DM\_4) 并非用以开启显示区 AA 内的任一列像素，其只为维持移位寄存装置 SRD 正常操作所需。

[0068] 更清楚来说，图2绘示为图1的移位寄存装置的方块图。请合并参照图1及图2，移位寄存装置 SRD 包括 (N+4) 级串接在一起的移位寄存器 (SR\_1 ~ SR\_N, DSR\_1 ~ DSR\_4)，用以反应于由时序控制器 105 所提供的启动信号 STV1 与 STV2 以及时钟信号 C1 ~ C4 而序列产生多个扫描信号 (例如顺向序列产生虚置扫描信号 (DM\_1, DM\_2)、驱动扫描信号 SS\_1 ~ SS\_N 以及虚置扫描信号 (DM\_3, DM\_4)；或者，逆向序列产生虚置扫描信号 (DM\_4, DM\_3)、驱动扫描信号 SS\_N ~ SS\_1 以及虚置扫描信号 (DM\_2, DM\_1))。

[0069] 在本示范性实施例中，移位寄存器 SR\_1 ~ SR\_N 以及 DSR\_1 ~ DSR\_4 实质上可分为三个群组，亦即：第一群组 SR\_GP1、第二群组 SR\_GP2 以及第三群组 SR\_GP3。其中，第一群组 SR\_GP1 例如包括移位寄存器 DSR\_1 ~ DSR\_4；第二群组 SR\_GP2 例如包括移位寄存器 SR\_1 以及 SR\_N；而第三群组 SR\_GP3 则例如包括移位寄存器 SR\_2 ~ SR\_(N-1)。值得注意的是，属于不同群组的移位寄存器的电路结构相异。

[0070] 更清楚来说,图 3A 绘示为图 2 的第一群组的移位寄存器的示意图。请参照图 3A,第一群组 SR\_GP1 的各移位寄存器 DSR\_1 ~ DSR\_4 包括顺向预充电单元 FPU、逆向预充电单元 RPU、上拉单元 PUU,以及下拉单元 PDU。其中,顺向预充电单元 FPU 用以接收第一预设输入信号 PIS1 以及第一预设时钟信号 PCS1,并据以产生顺向预充电信号 FPS。逆向预充电单元 RPU 耦接顺向预充电单元 FPU,用以接收第二预设输入信号 PIS2 以及第二预设时钟信号 PCS2,并据以产生逆向预充电信号 RPS。

[0071] 上拉单元 PUU 耦接顺向预充电单元 FPU 以及逆向预充电单元 RPU,用以接收第三预设时钟信号 PCS3 以及顺向预充电信号 FPS 或逆向预充电信号 RPS,并据以产生输出扫描信号 OSS。下拉单元 PDU 耦接顺向预充电单元 FPU、逆向预充电单元 RPU 以及上拉单元 PUU,用以接收第四预设时钟信号 PCS4 以及输入扫描信号 ISS,并据以决定是否将输出扫描信号 OSS 下拉至参考电位(例如为一个负电压,但并不限制于此)。

[0072] 更清楚来说,图 3B 绘示为图 3A 实施例的第一群组的移位寄存器的电路结构图。请合并参照图 3A 与图 3B,以下所有实施例中所提及的晶体管皆以 N 型晶体管为例来做说明,但并不限制于此。在第一群组 SR\_GP1 的各移位寄存器 DSR\_1 ~ DSR\_4 中,顺向预充电单元 FPU 包括第一晶体管 T1 与第二晶体管 T2。其中,第一晶体管 T1 的漏极与栅极耦接在一起以接收第一预设输入信号 PIS1。第二晶体管 T2 的栅极用以接收第一预设时钟信号 PCS1,第二晶体管 T2 的漏极耦接第一晶体管 T1 的漏极,而第二晶体管 T2 的源极则耦接第一晶体管 T1 的源极。

[0073] 逆向预充电单元 RPU 包括第三晶体管 T3 与第四晶体管 T4。其中,第三晶体管 T3 的漏极与栅极耦接在一起以接收第二预设输入信号 PIS2,而第三晶体管 T3 的源极则耦接第二晶体管 T2 的源极。第四晶体管 T4 的栅极用以接收第二预设时钟信号 PCS2,第四晶体管 T4 的漏极耦接第三晶体管 T3 的漏极,而第四晶体管 T4 的源极则耦接第三晶体管 T3 的源极。

[0074] 上拉单元 PUU 包括第五晶体管 T5 与电容 CC。其中,第五晶体管 T5 的栅极耦接第一晶体管 T1 的源极,第五晶体管 T5 的漏极用以接收第三预设时钟信号 PCS3,而第五晶体管 T5 的源极则用以输出输出扫描信号 OSS。电容 CC 耦接于第五晶体管 T5 的栅极以及源极之间。

[0075] 下拉单元 PDU 包括第六晶体管 T6 与第七晶体管 T7。其中,第六晶体管 T6 的栅极用以接收第四预设时钟信号 PCS4,第六晶体管 T6 的漏极耦接第五晶体管 T5 的源极,而第六晶体管 T6 的源极则耦接至参考电位 Vss。第七晶体管 T7 的栅极用以接收输入扫描信号 ISS,第七晶体管 T7 的漏极耦接第一晶体管 T1 的源极,而第七晶体管 T7 的源极则耦接至第六晶体管 T6 的源极。

[0076] 另一方面,图 4A 绘示为图 2 的第二群组的移位寄存器的示意图。请参照图 4A,第二群组 SR\_GP2 的结构与图 3A 的第一群组 SR\_GP1 的结构相类似,而差别之处仅在于第二群组 SR\_GP2 的下拉单元 PDU'除了接收第四预设时钟信号 PCS4 以及输入扫描信号 ISS 之外,还接收预设启动信号 PSS。

[0077] 图 4B 绘示为图 4A 实施例的第二群组的移位寄存器的电路结构图。请合并参照图 4A 与图 4B,在第二群组 SR\_GP2 的移位寄存器 SR\_1 与 SR\_N 中,顺向预充电单元 FPU、逆向预充电单元 RPU 以及上拉单元 PUU 中的电路元件及其所分别接收的信号与图 3B 所绘示的相

同,在此不再赘述。而对应于下拉单元 PDU' 在图 4A 中所接收的预设启动信号 PSS,使得下拉单元 PDU' 的电路结构相较于图 3B 的下拉单元 PDU 而言,还包括第八晶体管 T8。第八晶体管 T8 的栅极用以接收预设启动信号 PSS,第八晶体管 T8 的漏极耦接第一晶体管 T1 的源极,而第八晶体管 T8 的源极则耦接第六晶体管 T6 的源极。

[0078] 图 5A 绘示为图 2 的第三群组的移位寄存器的示意图。请参照图 5A,第三群组 SR\_GP3 的结构与图 3A 的第一群组 SR\_GP1 的结构相类似,而差别之处仅在于第三群组 SR\_GP3 的下拉单元 PDU"接收的信号为第四预设时钟信号 PCS4、第一输入扫描信号 ISS1、第二输入扫描信号 ISS2 以及预设启动信号 PSS。

[0079] 图 5B 绘示为图 5A 实施例的第三群组的移位寄存器的电路结构图。请合并参照图 5A 与图 5B,在第三群组 SR\_GP3 的移位寄存器 SR\_2 ~ SR\_(N-1) 中,顺向预充电单元 FPU、逆向预充电单元 RPU 以及上拉单元 PUU 中的电路元件及其所分别接收的信号与图 3B 所绘示的相同,在此不再赘述。而第三群组 SR\_GP3 与第一群组 SR\_GP1 的差异仅在于下拉单元 PDU" 以及下拉单元 PDU 的电路结构。

[0080] 更清楚来说,下拉单元 PDU"包括第六晶体管 T6、第七晶体管 T7、第八晶体管 T8 以及第九晶体管 T9。第六晶体管 T6 的栅极用以接收第四预设时钟信号 PCS4,第六晶体管 T6 的漏极耦接第五晶体管 T5 的源极,而第六晶体管 T6 的源极则耦接至参考电位 Vss。第七晶体管 T7 的栅极用以接收第一输入扫描信号 ISS1,第七晶体管 T7 的漏极耦接第一晶体管 T1 的源极,而第七晶体管 T7 的源极则耦接至第六晶体管 T6 的源极。

[0081] 第八晶体管 T8 的栅极用以接收第二输入扫描信号 ISS2,第八晶体管 T8 的漏极耦接第一晶体管 T1 的源极,而第八晶体管 T8 的源极则耦接第六晶体管 T6 的源极。第九晶体管 T9 的栅极用以接收预设启动信号 PSS,第九晶体管 T9 的漏极耦接第一晶体管 T1 的源极,而第九晶体管 T9 的源极则耦接至第六晶体管 T6 的源极。

[0082] 基于图 3B、图 4B 以及图 5B 绘示的电路结构,已能得知不同群组的移位寄存器之间的电路结构差异,以下为了更清楚地说明移位寄存装置 SRD 的运作情形,因而将图 2 的移位寄存装置 SRD 简化为 N=4 的实施态样,并搭配对应的信号来阐述其作动方式。

[0083] 图 6A 绘示为使用图 2 的简化的移位寄存装置以产生扫描信号的示意图。在本实施例中,移位寄存装置 SRD' 包括串接的移位寄存器 DSR\_1、DSR\_2、SR\_1 ~ SR\_4、DSR\_3 以及 DSR\_4。通过图 6A 中的移位寄存器配置方式,以及对各个移位寄存器施以适当的操作信号,移位寄存器装置 SRD' 可用以实现顺向扫描以及逆向扫描的像素开启机制。

[0084] 图 6B ~ 图 6I 绘示为对应于图 6A 实施例中各个移位寄存器的电路结构以及所接收信号的示意图。对于第一群组 SR\_GP1 的移位寄存器 DSR\_1 ~ DSR\_4 而言,其分别具有与图 3B 中第一群组 SR\_GP1 相同的电路结构,而 DSR\_1 ~ DSR\_4 分别所接收的各个对应信号如下所述。

[0085] 请参照图 6B,在移位寄存器 DSR\_1 中,第一预设输入信号 PIS1 为启动信号 STV1,第一预设时钟信号 PCS1 为时钟信号 C2,第二预设输入信号 PIS2 为虚置扫描信号 DM\_2,第二预设时钟信号 PCS2 为时钟信号 C4,第三预设时钟信号 PCS3 为时钟信号 C3,输出扫描信号 OSS 为虚置扫描信号 DM\_1,第四预设时钟信号 PCS4 为时钟信号 C1,输入扫描信号 ISS 为驱动扫描信号 SS\_2。

[0086] 请参照图 6C,在移位寄存器 DSR\_2 中,第一预设输入信号 PIS1 为虚置扫描信号

DM\_1, 第一预设时钟信号 PCS1 为时钟信号 C3, 第二预设输入信号 PIS2 为驱动扫描信号 SS\_1, 第二预设时钟信号 PCS2 为时钟信号 C1, 第三预设时钟信号 PCS3 为时钟信号 C4, 输出扫描信号 OSS 为虚置扫描信号 DM\_2, 第四预设时钟信号 PCS4 为时钟信号 C2, 输入扫描信号 ISS 为驱动扫描信号 SS\_3。

[0087] 请参照图 6H, 在移位寄存器 DSR\_3 中, 第一预设输入信号 PIS1 为扫描信号 SS\_4, 第一预设时钟信号 PCS1 为时钟信号 C4, 第二预设输入信号 PIS2 为虚置扫描信号 DM\_4, 第二预设时钟信号 PCS2 为时钟信号 C2, 第三预设时钟信号 PCS3 为时钟信号 C1, 输出扫描信号 OSS 为虚置扫描信号 DM\_3, 第四预设时钟信号 PCS4 为时钟信号 C3, 输入扫描信号 ISS 为驱动扫描信号 SS\_2。

[0088] 请参照图 6I, 在移位寄存器 DSR\_4 中, 第一预设输入信号 PIS1 为虚置扫描信号 DM\_3, 第一预设时钟信号 PCS1 为时钟信号 C1, 第二预设输入信号 PIS2 为启动信号 STV2, 第二预设时钟信号 PCS2 为时钟信号 C3, 第三预设时钟信号 PCS3 为时钟信号 C2, 输出扫描信号 OSS 为虚置扫描信号 DM\_4, 第四预设时钟信号 PCS4 为时钟信号 C4, 输入扫描信号 ISS 为驱动扫描信号 SS\_3。

[0089] 而对于第二群组 SR\_GP2 的移位寄存器 SR\_1 及 SR\_4 而言, 其分别具有与图 4B 中第二群组 SR\_GP2 相同的电路结构, 而移位寄存器 SR\_1 及 SR\_4 个别所接收的各个对应的信号如下所述。

[0090] 请参照图 6D, 在移位寄存器 SR\_1 中, 第一预设输入信号 PIS1 为虚置扫描信号 DM\_2, 第一预设时钟信号 PCS1 为时钟信号 C4, 第二预设输入信号 PIS2 为驱动扫描信号 SS\_2, 第二预设时钟信号 PCS2 为时钟信号 C2, 第三预设时钟信号 PCS3 为时钟信号 C1, 输出扫描信号 OSS 为驱动扫描信号 SS\_1, 第四预设时钟信号 PCS4 为时钟信号 C3, 输入扫描信号 ISS 为驱动扫描信号 SS\_4, 预设启动信号 PSS 为启动信号 STV2。

[0091] 请参照图 6G, 在移位寄存器 SR\_4 中, 第一预设输入信号 PIS1 为驱动扫描信号 SS\_3, 第一预设时钟信号 PCS1 为时钟信号 C3, 第二预设输入信号 PIS2 为虚置扫描信号 DM\_3, 第二预设时钟信号 PCS2 为时钟信号 C1, 第三预设时钟信号 PCS3 为时钟信号 C4, 输出扫描信号 OSS 为驱动扫描信号 SS\_4, 第四预设时钟信号 PCS4 为时钟信号 C2, 输入扫描信号 ISS 为驱动扫描信号 SS\_1, 预设启动信号 PSS 为启动信号 STV2。

[0092] 另一方面, 对于第三群组 SR\_GP3 的移位寄存器 SR\_2 及 SR\_3 而言, 其分别具有与图 5B 中第三群组 SR\_GP3 相同的电路结构, 而移位寄存器 SR\_2 及 SR\_3 分别所接收的各个对应的信号如下所述。

[0093] 请参照图 6E, 在移位寄存器 SR\_2 中, 第一预设输入信号 PIS1 为驱动扫描信号 SS\_1, 第一预设时钟信号 PCS1 为时钟信号 C1, 第二预设输入信号 PIS2 为驱动扫描信号 SS\_3, 第二预设时钟信号 PCS2 为时钟信号 C3, 第三预设时钟信号 PCS3 为时钟信号 C2, 输出扫描信号 OSS 为驱动扫描信号 SS\_2, 第四预设时钟信号 PCS4 为时钟信号 C4, 第一输入扫描信号 ISS1 为虚置扫描信号 DM\_3, 第二输入扫描信号 ISS2 为虚置扫描信号 DM\_1, 预设启动信号 PSS 为启动信号 STV2。

[0094] 请参照图 6F, 在移位寄存器 SR\_3 中, 第一预设输入信号 PIS1 为驱动扫描信号 SS\_2, 第一预设时钟信号 PCS1 为时钟信号 C2, 第二预设输入信号 PIS2 为驱动扫描信号 SS\_4, 第二预设时钟信号 PCS2 为时钟信号 C4, 第三预设时钟信号 PCS3 为时钟信号 C3, 输出

扫描信号 OSS 为驱动扫描信号 SS\_3, 第四预设时钟信号 PCS4 为时钟信号 C1, 第一输入扫描信号 ISS1 为虚置扫描信号 DM\_4, 第二输入扫描信号 ISS2 为虚置扫描信号 DM\_2, 预设启动信号 PSS 为启动信号 STV2。

[0095] 请再次参照图 6A, 在顺向扫描机制中, 通过第一启动信号 STV1 的触发, 移位寄存装置可依序由第一群组 SR\_GP1 的移位寄存器 DSR\_1 及 DSR\_2 输出虚置扫描信号 DM\_1 以及 DM\_2, 接着由第二群组 SR\_GP2 的移位寄存器 SR\_1 来输出驱动扫描信号 SS\_1, 以开启显示区 AA' 中的第 1 列像素。之后, 第三群组 SR\_GP3 的移位寄存器 SR\_2 及 SR\_3 即依序输出驱动扫描信号 SS\_2 及 SS\_3, 分别用以开启显示区 AA' 中的第 2 列及第 3 列像素。接着, 由第二群组 SR\_GP2 的移位寄存器 SR\_4 来输出驱动扫描信号 SS\_4, 以开启显示区 AA' 中的第 4 列(亦即最后一列)像素。继之, 由第一群组 SR\_GP1 的移位寄存器 DSR\_3 及 DSR\_4 输出虚置扫描信号 DM\_3 以及 DM\_4。

[0096] 另一方面, 在逆向扫描机制中, 通过第二启动信号 STV2 的触发, 移位寄存装置 SRD' 可依序由移位寄存器 DSR\_4、DSR\_3、SR\_4 ~ SR\_1、DSR\_2、DSR\_1 来输出虚置扫描信号 DM\_4 及 DM\_3、驱动扫描信号 SS\_4 ~ SS\_1 以及虚置扫描信号 DM\_2 及 DM\_1。

[0097] 图 7A 绘示为将图 6B ~ 6I 的实施例用于顺向扫描机制的信号示意图。在本实施例中, 通过启动信号 STV1、STV2 以及时钟信号 C1 ~ C4 在不同时间点的触发, 移位寄存器 DSR\_1 ~ DSR\_4、SR\_1 ~ SR\_4 将产生其对应的扫描信号。其中, 启动信号 STV1、STV2 以及时钟信号 C3、C4、C1、C2 两两之间重迭的致能时间为 50% 的责任周期。举例而言, 启动信号 STV1 的责任周期为时间点 S1 ~ S3, 启动信号 STV2 的责任周期为时间点 S2 ~ S4, 因此启动信号 STV1 与 STV2 重迭的致能时间为时间点 S2 ~ S3, 亦即启动信号 STV1 与 STV2 各自 50% 的责任周期。举另一例而言, 时钟信号 C3 的责任周期为时间点 S3 ~ S5, 时钟信号 C4 的责任周期为时间点 S4 ~ S6, 因此时钟信号 C3 与 C4 重迭的致能时间为时间点 S4 ~ S5, 亦即时钟信号 C3 与 C4 各自 50% 的责任周期。

[0098] 请参照图 6B 以及图 7A, 对于移位寄存器 DSR\_1 而言, 在时间点 S1 时, 启动信号 STV1 的致能使得第一晶体管 T1 被开启, 进而对节点 P1 进行预充电。如此一来, 当节点 P1 为高电平便开启第五晶体管 T5, 时间点 S3 ~ S5 输出 C3 时钟信号, 从而产生虚置扫描信号 DM\_1。之后, 在时间点 S5 后, 经由时钟信号 C1 作开启 / 关闭晶体管 T6 的操作而使得虚置扫描信号 DM\_1 被下拉至参考电位 Vss。并且, 在时间点 S6 ~ S8 时, 通过驱动扫描信号 SS\_2 的致能而将节点 P1 的电位下拉至参考电位 Vss。

[0099] 接着, 请参照图 6C 以及图 7A, 对于移位寄存器 DSR\_2 而言, 当图 6B 的移位寄存器 DSR\_1 在时间点 S3 产生虚置扫描信号 DM\_1 时, 即会开启移位寄存器 DSR\_2 中的第一晶体管 T1, 并对节点 P2 进行预充电。当节点 P2 为高的电平开启第五晶体管 T5, 在时间点 S4 ~ S6 输出时钟信号 C4, 进而输出虚置扫描信号 DM\_2。而在时间点 S6 后, 时钟信号 C2 的致能使得第六晶体管 T6 被开启 / 关闭, 并将虚置扫描信号 DM\_2 下拉至参考电位 Vss。在时间点 S7 ~ S9 时, 第七晶体管 T7 被驱动扫描信号 SS\_3 开启, 使节点 P2 的电位被下拉至参考电位 Vss。

[0100] 请同时参照图 6D 至图 6G 以及图 7A, 值得注意的是, 对于第二群组 SR\_GP2(亦即移位寄存器 SR\_1 及 SR\_4) 及第三群组 SR\_GP3(亦即移位寄存器 SR\_2 及 SR\_3), 在时间点 S2 ~ S4 时, 启动信号 STV2 的致能将使得节点 P3 ~ P6 的电压被下拉至参考电位 Vss, 导致

驱动扫描信号 SS\_1 ~ SS\_4 不会输出。换言之,启动信号 STV2 在时间点 S2 ~ S4 的致能可保证移位寄存器 SR\_1 ~ SR\_4 不会输出驱动扫描信号 SS\_1 ~ SS\_4。

[0101] 请参照图 6D 以及图 7A,在时间点 S4 时,虚置扫描信号 DM\_2 的致能使得节点 P3 被预充电,并且在时间点 S5 时通过时钟信号 C1 的致能而产生驱动扫描信号 SS\_1,进而开启显示区 AA' 中的第 1 列像素。之后,在时间点 S7 后,经由时钟信号 C3 的致能而使得驱动扫描信号 SS\_1 被下拉至参考电位 Vss。并且,在时间点 S8 ~ S10 时,通过驱动扫描信号 SS\_4 的致能而将节点 P3 的电位下拉至参考电位 Vss。

[0102] 请参照图 6E 以及图 7A,在时间点 S5 时,驱动扫描信号 SS\_1 的致能使得节点 P4 被预充电,并且在时间点 S6 时通过时钟信号 C2 的致能而产生驱动扫描信号 SS\_2,进而开启显示区 AA' 中的第 2 列像素。经由时钟信号 C4 的致能而使得驱动扫描信号 SS\_2 被下拉至参考电位 Vss。并且,在时间点 S9 ~ S11 时,通过虚置扫描信号 DM\_3 的致能而将节点 P4 的电位下拉至参考电位 Vss。

[0103] 请参照图 6F 以及图 7A,在时间点 S6 时,驱动扫描信号 SS\_2 的致能使得节点 P5 被预充电,并且在时间点 S7 ~ S9 时通过时钟信号 C3 的致能而产生驱动扫描信号 SS\_3,进而开启显示区 AA' 中的第 3 列像素。经由时钟信号 C1 的致能而使得驱动扫描信号 SS\_3 被下拉至参考电位 Vss。并且,在时间点 S10 ~ S12 时,通过虚置扫描信号 DM\_4 的致能而将节点 P5 的电位下拉至参考电位 Vss。

[0104] 请参照图 6G 以及图 7A,在时间点 S7 时,驱动扫描信号 SS\_3 的致能使得节点 P6 被预充电,并且在时间点 S8 ~ S10 时通过时钟信号 C4 的致能而产生驱动扫描信号 SS\_4,进而开启显示区 AA' 中的第 4 列像素。经由时钟信号 C2 的致能而使得驱动扫描信号 SS\_4 被下拉至参考电位 Vss。

[0105] 请参照图 6H 以及图 7A,在时间点 S8 时,驱动扫描信号 SS\_4 的致能使得节点 P7 被预充电,并且在时间点 S9 ~ S11 时通过时钟信号 C1 的致能而产生虚置扫描信号 DM\_3。经由时钟信号 C3 的致能而使得虚置扫描信号 DM\_3 被下拉至参考电位 Vss。

[0106] 请参照图 6I 以及图 7A,在时间点 S9 时,虚置扫描信号 DM\_3 的致能使得节点 P8 被预充电,并且在时间点 S10 ~ S12 时通过时钟信号 C2 的致能而产生虚置扫描信号 DM\_4。经由时钟信号 C4 的致能而使得虚置扫描信号 DM\_4 被下拉至参考电位 Vss。

[0107] 依照上述教示,移位寄存装置 SRD' 反应于启动信号 STV1、STV2 以及时钟信号 C4、C3、C1、C2 而顺序序列产生虚置扫描信号 (DM\_1, DM\_2)、驱动扫描信号 SS\_1 ~ SS\_4 以及虚置扫描信号 (DM\_3, DM\_4) 的作动方式应可清楚揭示。

[0108] 图 7B 绘示为将图 6B ~ 6I 的实施例用于逆向扫描机制的信号示意图。通过图 6A 至图 6I 搭配图 7A 实施例的描述,本领域技术人员对于移位寄存装置 SRD' 反应于图 7B 中的启动信号 STV1、STV2 以及时钟信号 C4、C3、C1、C2 而逆向序列产生虚置扫描信号 DM\_4、DM\_3、驱动扫描信号 SS\_4 ~ SS\_1 以及虚置扫描信号 DM\_2、DM\_1 应可据以类推得知逆向扫描机制的作动方式,在此不再赘述。

[0109] 此外,虽然在图 6A 的实施例中以 N=4 的态样来说明,但在其它实施例中,若欲增加显示区 AA' 的像素列时,用于驱动第 2 列至倒数第 2 列的移位寄存器可用多个电路结构为第二群组 SR\_GP2 的移位寄存器来实现。换言之,就是以第二群组 SR\_GP2 的移位寄存器为基础来进行复制。在其它实施例中,上述范例实施例中的移位寄存器亦可配置于面板两侧。

[0110] 据此,无论移位寄存装置 SRD 反应于时序控制器 105 所提供的起始信号 STV1 与 STV2 以及时钟信号 C1 ~ C4 而对显示区 AA 进行顺向扫描还是逆向扫描,移位寄存装置 SRD 内的所有移位寄存器 (SR\_1 ~ SR\_N, DSR\_1 ~ DSR\_4) 会顺向 / 逆向且序列输出驱动扫描信号 SS\_1 ~ SS\_N/SS\_N ~ SS\_1, 以从显示区 AA 内的第一列像素逐一开启至最后一列像素;或者,从显示区 AA 内的最后一列像素逐一开启至第一列像素。而源极驱动器 103 则会提供对应的显示数据给被移位寄存装置 SRD 所开启的列像素。如此一来,再加上背光模块 107 所提供的(背)光源,则液晶显示面板 101 即会显示图像画面。

[0111] 综上所述,本发明提供一种液晶显示器及其移位寄存装置,所述移位寄存器通过其中三种群组的移位寄存器电路结构,并配合适当的启动信号及时钟信号,使得液晶显示器在实现开启显示区中的像素时,可分别实现顺向扫描(亦即由第一列依序开启至最后一列)及逆向扫描(亦即由最后一列依序开启至第一列)的像素开启方式。

[0112] 虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附的权利要求范围所界定者为准。




图 1




图 2





图 3A

图 3B




图 4A




图 4B




图 5A




图 5B




图 6A




图 6B




图 6C




图 6D




图 6E




图 6F




图 6G




图 6H




图 6I




图 7A




图 7B