(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4383718号

(P4383718)

(45) 発行日 平成21年12月16日 (2009.12.16)

(24) 登録日 平成21年10月2日 (2009.10.2)

- (51) Int.Cl. F I HO 1 L 21/8242 (2006.01) H
 - HO1L 27/10 321

HO1L 27/108 (2006.01)

請求項の数 5 (全 19 頁)

(21) 出願番号	特願2002-129174 (P2002-129174)	(73)特許権者	€ 000003078
(22) 出願日	平成14年4月30日 (2002.4.30)		株式会社東芝
(65) 公開番号	特開2003-31696 (P2003-31696A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成15年1月31日 (2003.1.31)	(74) 代理人	100092820
審査請求日	平成17年4月11日 (2005.4.11)		弁理士 伊丹 勝
(31) 優先権主張番号	特願2001-141484 (P2001-141484)	(72)発明者	渡辺健
(32) 優先日	平成13年5月11日 (2001.5.11)		神奈川県横浜市磯子区新杉田町8番地
(33)優先権主張国	日本国(JP)		株式会社東芝 横浜
			事業所内
		審査官	小森 重樹
			最終頁に続く

(54) 【発明の名称】半導体メモリ装置及びその製造方法

(57)【特許請求の範囲】

【請求項1】

<u>SOI基板の絶縁膜上に形成された半導体素子形成領域上にゲート絶縁膜を介して形成</u> されたゲートと、

<u>前記</u>半導体素子形成領域に<u>前記ゲート直下のチャネル領域を介して</u>互いに離隔して形成 された第1および第2のソース / ドレインと、

第1の電位に設定された第1のデータ状態および第2の電位に設定された第2のデータ 状態を記憶するものであり、前記第1<u>の</u>ソース / ドレインと前記第2のソース / ドレイン とに挟まれこれらと逆の導電型であるフローティングのチャネルボディと、

を含む一つのトランジスタによりメモリセルが構成され、

10

20

前記トランジスタは、前記第1のソース / ドレインの少なくともチャネル領域に接する 部分が、前記第2のソース / ドレインの少なくともチャネル領域に接する部分に比べて高 不純物濃度に設定され、

前記トランジスタの第1のデータ状態は、前記第2のソース / ドレインを基準電位とし、前記ゲートに<u>前記基準電位に対して</u>チャネルをオンさせる極性の第1の制御電圧を印加し、前記第1のソース / ドレインに第1の制御電圧と同極性の第2の制御電圧を印加して、前記第1のソース / ドレイン接合近傍でインパクトイオン化を起こして前記チャネルボディに多数キャリアを注入することにより書き込まれ、

前記トランジスタの第2のデータ状態は、前記第1のソース / ドレインを<u>前記</u>基準電位 とし、前記ゲートに前記第1の制御電圧を印加し、前記第2のソース / ドレインに前記第 1の制御電圧と同極性の第3の制御電圧を印加して、前記チャネルボディの多数キャリア

を前記第1のソース / ドレインに放出させることにより書き込まれる

ことを特徴とする半導体メモリ装置。

【請求項2】

<u>SOI基板の絶縁膜上に形成された半導体素子形成領域上にゲート絶縁膜を介して形成</u> されたゲートと、

<u>前記半導体素子形成領域に前記ゲート直下のチャネル領域を介して互いに離隔して形成</u> された第1および第2のソース/ドレインと、

<u>前記第1のソース / ドレイン上には形成されず、</u>前記第2のソース / ドレイン上に形成 されたシリコンよりも比誘電率が高い絶縁膜と、

前記第1<u>の</u>ソース / ドレインと前記第2のソース / ドレインとに挟まれこれらと逆の導 電型であるフローティングのチャネルボディと、

を含む一つのトランジスタによりメモリセルが構成され、

前記トランジスタは、前記第1のソース / ドレイン接合近傍でインパクトイオン化を起 こして前記チャネルボディに多数キャリアを注入した第1のデータ状態と、前記ゲートか らの容量結合により所定電位が与えられた前記チャネルボディと前記第1のソース / ドレ インの間に順方向バイアスを与えることにより前記チャネルボディの多数キャリアを放出 した第2のデータ状態とを記憶するものである

ことを特徴とする半導体メモリ装置。

【請求項3】

<u>SOI基板の絶縁膜上に形成された半導体素子形成領域上にゲート絶縁膜を介して形成</u> されたゲートと、

<u>前記半導体素子形成領域に前記ゲート直下のチャネル領域を介して互いに離隔して形成</u> された第1のソース / ドレインと、

少なくともチャネル領域に接する部分を有し、この部分よりも前記第1のソース / ドレ インの少なくともチャネル領域に接する部分の方が高不純物濃度に設定されている第2の ソース / ドレインと、

前記第1ソース / ドレインと前記第2のソース / ドレインとに挟まれこれらと逆の導電 型であるフローティングのチャネルボディと、

を含む一つのトランジスタによりメモリセルが構成され、

前記トランジスタは、前記第1のソース / ドレイン接合近傍でインパクトイオン化を起 こして前記チャネルボディに多数キャリアを注入した第1のデータ状態と、前記ゲートか らの容量結合により所定電位が与えられた前記チャネルボディと前記第1のソース / ドレ インの間に順方向バイアスを与えることにより前記チャネルボディの多数キャリアを放出 した第2のデータ状態とを記憶するものであることを特徴とする半導体メモリ装置。 【請求項4】

<u>SOI基板の絶縁膜上に形成された半導体素子形成領域に形成され、</u>互いに他から分離 されたフローティングのチャネルボディを持ってマトリクス配列された、第1のソース/ ドレインのチャネル領域に接する部分が第2のソース/ドレインのチャネル領域に接する 部分に比べて高不純物濃度に設定されたトランジスタと、

一方向に並ぶトランジスタのゲートが共通に接続されたワード線と、

前記ワード線と交差する方向に並ぶトランジスタの前記第1のソース / ドレインが共通 に接続されたビット線と、

前記ワード線と交差する方向に並ぶ前記トランジスタの第2のソース / ドレインが共通 に接続されたプレート線と

を備えてメモリセルアレイが構成され、

前記トランジスタは、前記第1のソース / ドレイン接合近傍でインパクトイオン化を起 こして前記チャネルボディに多数キャリアを注入した第1のデータ状態と、ゲートからの 容量結合により所定電位が与えられた前記チャネルボディと前記第1のソース / ドレイン の間に順方向バイアスを与えることにより前記チャネルボディの多数キャリアを放出した 30

10

20

第 2 のデータ状態とを記憶するものであることを特徴とする半導体メモリ装置。 【請求項 5 】

メモリセルが、<u>SOI基板の絶縁膜上に形成された半導体素子形成領域上にゲート絶縁</u> 膜を介して形成されたゲートと、前記半導体素子形成領域に前記ゲート直下のチャネル領 域を介して互いに離隔して形成された第1および第2のソース/ドレインと、第1の電位 に設定された第1のデータ状態および第2の電位に設定された第2のデータ状態を記憶す るものであり、前記第1のソース/ドレインと前記第2のソース/ドレインとに挟まれこ れらと逆の導電型であるフローティングのチャネルボディとを含み、前記第1のソース/ ドレインの少なくともチャネル領域に接する部分が、前記第2のソース/ドレインの少な くともチャネル領域に接する部分に比べて高不純物濃度に設定された一つのトランジスタ により構成される半導体メモリ装置の製造方法であって、

10

半導体基板上に絶縁膜により分離されて積層された第1導電型の半導体層にゲート絶縁 膜を介してゲート電極を形成する工程と、

前記ゲート電極をマスクとして垂直方向のイオン注入を行って、第1および第2のソー ス/ドレインにそれぞれ第2導電型の第1及び第2の低濃度層を形成する工程と、

前記ゲート電極をマスクとして斜め方向のイオン注入を行って、前記第1のソース/ドレインには前記第1の低濃度層と重なる浅い第2導電型の第1の高濃度層を形成し、前記 第2のソース/ドレインには前記第2の低濃度層のチャネル領域に接する拡張領域部分を 残して第2の低濃度層に重なる浅い第2導電型の第2の高濃度層を形成する工程と、

前記ゲート電極の側壁に側壁絶縁膜を形成する工程と、

前記ゲート電極と側壁絶縁膜をマスクとして垂直方向のイオン注入を行って、前記第1 および前記第2のソース / ドレインにそれぞれ前記絶縁膜に達する深さで第2導電型の第 3及び第4の高濃度層を形成する工程と、

を有することを特徴とする半導体メモリ装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、トランジスタのチャネルボディを記憶ノードとしてダイナミックにデータ記 憶を行う半導体メモリ装置とその製造方法に関する。

【 0 0 0 2 】

【従来の技術】

従来のDRAMは、MISFETとキャパシタによりメモリセルが構成されている。DR AMの微細化は、トレンチキャパシタ構造やスタックトキャパシタ構造の採用により大き く進んでいる。現在、単位メモリセルの大きさ(セルサイズ)は、最小加工寸法をFとし て、2F×4F=8F²の面積まで縮小されている。更に、セルサイズを6F²や4F²に まで小さくする提案も種々なされている。

[0003]

しかし、セルサイズを6F²或いはそれ以下にまで小さくするためには、トランジスタを 縦型にしなければならないといった技術的課題や、隣接セル間の電気的干渉が大きくなる といった問題、更に加工や膜生成等の製造技術上の困難があり、実用化は容易ではない。 【0004】

これに対して、キャパシタを用いず、一つのMISFETにより1ビットのメモリセルを 構成する半導体メモリも、以下に例示するように幾つか提案されている。

1 JOHN E.LEISS et al, "dRAM Design Using the Taper-Isolated Dynamic Cell" (IEE E JOURNAL OF SOLID-STATE CIRCUITS, VOL.SC-17, NO.2, APRIL 1982, pp337-344)

2 特開平3-171768号公報

3 Marnix R.Tack et al, "The Multistable Charge-Controlled Memory Effect in SO I MOS Transistors at Low Temperatures" (IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL .37, MAY, 1990, pp1373-1382)

4 Hsing-jen Wann et al, "A Capacitorless DRAM Cell on SOI Substrate" (IEDM 93, 50

20

30

pp635-638)

[0005]

【発明が解決しようとする課題】

しかし、 1 は構造が複雑であり、寄生トランジスタを利用していることから、特性の 制御性にも難点がある。 2 は、構造は単純であるが、トランジスタのドレイン、ソー ス共に信号線に接続して電位制御する必要がある。また、ウェル分離であるため、セルサ イズが大きく、しかもビット毎の書き換えができない。 3 では、SOI基板側からの 電位制御を必要としており、従ってビット毎の書き換えができず、制御性に難点がある。

4 は特殊トランジスタ構造を必要とし、またメモリセルには、ワード線、ライトビッ ト線、リードビット線、パージ線を必要とするため、信号線数が多くなる。

10

[0006]

この発明は、単純なトランジスタ構造をメモリセルとしてダイナミック記憶を可能とした 半導体メモリ装置とその製造方法を提供することを目的としている。

[0007]

【課題を解決するための手段】

この発明に係る半導体メモリ装置は、ゲートと、半導体素子形成領域に互いに離隔して形 成された第1および第2のソース/ドレインと、第1の電位に設定された第1のデータ状 態および第2の電位に設定された第2のデータ状態を記憶するものであり、第1ソース/ ドレインと第2のソース / ドレインとに挟まれこれらと逆の導電型であるフローティング のチャネルボディと、を含む一つのトランジスタによりメモリセルが構成され、トランジ スタの第1のデータ状態は、第2のソース/ドレインを基準電位とし、ゲートにチャネル をオンさせる極性の第1の制御電圧を印加し、第1のソース/ドレインに第1の制御電圧 と同極性の第2の制御電圧を印加して、第1のソース / ドレイン接合近傍でインパクトイ オン化を起こしてチャネルボディに多数キャリアを注入することにより書き込まれ、トラ ンジスタの第2のデータ状態は、第1のソース / ドレインを基準電位とし、ゲートに第1 の制御電圧を印加し、第2のソース/ドレインに第1の制御電圧と同極性の第3の制御電 圧を印加して、チャネルボディの多数キャリアを第1のソース/ドレインに放出させるこ とにより書き込まれることを特徴とする。

[0008]

この発明によると、一つのメモリセルは単純な一つのトランジスタにより構成され、その フローティングのチャネルボディを記憶ノードとし、その電位状態によりデータ記憶を行 う。第1のデータ状態は、第2のソース / ドレインを基準電位とし、トランジスタを5極 管動作させることにより書き込まれる。即ち、第1のソース/ドレイン接合近傍でインパ クトイオン化を起こし、生成された多数キャリアをチャネルボディに注入することにより 、チャネルボディが第1の電位に設定される。第2のデータ状態は、第1のソース/ドレ インを基準電位とし、ゲートから容量結合によりチャネルボディ電位を制御して、トラン ジスタのチャネルボディと第1のソース/ドレインとの接合に順バイアス電流を流して、 チャネルボディの多数キャリアを第1のソース/ドレインに放出させた第2の電位として 書き込まれる。そしてこの第2のデータ状態の書き込み時、第2のソース/ドレインは補 助ゲートとして用いる。即ち第2のソース / ドレインには、ゲートに与える第1の制御電 圧と同極性の第3の制御電圧を与えて、pn接合による容量カップリングによりチャネル ボディの電位制御を補助する。これにより、第1のソース/ドレインを基準電位に保った まま、第1のソース/ドレイン接合で大きな順方向電流を流すことを可能としている。 [0009]

以上のようにこの発明においては、第1及び第2のデータ状態の書き込みを一極性の制御 電圧のみを用いて実現している。ちなみに、この発明において、第2のソース/ドレイン を基準電位に固定した状態で同様の書き込みを実現することもできる。これを実現するた めには、第2のデータ書き込み時は、ゲートに第1の制御電圧を与えて容量カップリング によりチャネルボディ電位を上昇させ、第1のソース / ドレインには第1の制御電圧とは 逆極性の制御電圧を与えればよい。これにより、第1のソース/ドレインとチャネルボデ 20

30

ィの間に大きな順方向電流を流して、チャネルボディの多数キャリアを第1のソース / ド レインに放出させることができるからである。しかし、この様な第2のデータ状態の書き 込み法を用いると、データ書き込みに正負の制御電圧が必要になり、複雑な電位発生回路 を必要とするだけでなく、複数のトランジスタの第1のソース / ドレインをビット線に共 通接続したセルアレイを構成して、第2のデータ状態を選択的に書き込む際に、同じビッ ト線に接続された非選択セルでデータ破壊を生じるおそれが大きい。

【 0 0 1 0 】

具体的に、nチャネルメモリセルを用いたセルアレイで説明する。選択ワード線(ゲート)に正の制御電圧を与え、選択ビット線(第1のソース / ドレイン)に負の制御電圧を与 えると、同じ選択ビット線に接続された非選択セルで第1のソース / ドレインとチャネル ボディの間が順バイアスになり、第1のデータ状態が破壊されるおそれがある。これに対 してこの発明では、第2のデータ書き込み時、第2のソース / ドレインを補助ゲートとし て用いて、ゲートと同じ正の制御電圧を与えることにより、第1のソース / ドレインを0 Vに保持して、チャネルボディと第1のソース / ドレインとの間に大きな順方向電流を流 すことが可能なる。

[0011**]**

但し、第2のソース / ドレインを補助ゲートとして用いる上述した第2のデータ状態の書 き込み法では、トランジスタは第1のデータ書き込みの場合とは第1のソース / ドレイン 、第2のソース / ドレインを入れ替えたオン動作となるから、各部の制御電圧の値によっ て、第2のソース / ドレイン接合近傍でインパクトイオン化が起こり、第1のデータ状態 の書き込みモードと同じになるおそれがある。これを避けるためには、次の配慮が必要で ある。

20

30

40

10

[0012]

第1の方法は、第1のデータ書き込み時に第1のソース / ドレインに与える第2の制御電 圧に比べて、第2のデータ書き込み時に第2のソース / ドレインに与える第3の制御電圧 を低く抑えることである。これにより、第1のデータ書き込み時は、ゲートに与える第1 の制御電圧を第2の制御電圧と同じとしてトランジスタを5極管動作させることができる が、第2のデータ書き込み時にはトランジスタを5極管動作させないようにすることがで きる。この結果、第2のデータ状態の書き込みに際しては、インパクトイオン化電流を流 さず、或いはインパクトイオン化電流が僅かに流れるとしても、これを第1のソース / ド レイン側での順方向電流に比べて無視できる程度に小さく抑えることで、チャネルボディ の多数キャリア放出が可能になる。

[0013]

第2の方法としては、トランジスタの第1のソース / ドレイン、第2のソース / ドレイン を非対称にすることが有効である。即ち、第1のソース / ドレインの少なくともチャネル 領域に接する部分に比べて、第2のソース / ドレインの少なくともチャネル領域に接する 部分を低不純物濃度にする。これにより、第2のデータ状態の書き込み時に、第2のソー ス / ドレイン側をドレインとする5極管動作させたとしても、第1のデータ状態の書き込 み時に比べてインパクトイオン化電流を小さく抑え、これより第1のソース / ドレイン側 での順方向電流を大きくして、第2のデータ状態の書き込みが可能になる。いいかえれば 、この様な非対称構造の採用により、第1のデータ書き込み時の第1のソース / ドレイン に与える第2の制御電圧と、第2のデータ書き込み時に第2のソース / ドレインに与える 第3の制御電圧を同じ値にすることも可能になる。

[0014]

第3の方法としては、トランジスタが、第2のソース / ドレイン上に形成され第2のソー ス / ドレインよりも比誘電率が高い絶縁膜を含むようにすることが有効である。これによ れば、上記第2の方法と同様のことが言える。

【0015】

上記に説明したこの発明の1つの構成として、半導体メモリ装置は、ゲートと、第1および第2のソース / ドレインと、前記第2のソース / ドレイン上に形成された前記第2のソ 50

ース / ドレインよりも比誘電率が高い絶縁膜と、前記第1ソース / ドレインと前記第2の ソース / ドレインとに挟まれこれらと逆の導電型であるフローティングのチャネルボディ と、を含む一つのトランジスタによりメモリセルが構成され、トランジスタは、第1のソ ース / ドレイン接合近傍でインパクトイオン化を起こしてチャネルボディに多数キャリア を注入した第1のデータ状態と、ゲートからの容量結合により所定電位が与えられたチャ ネルボディと第1のソース / ドレインの間に順方向バイアスを与えることによりチャネル ボディの多数キャリアを放出した第2のデータ状態とを記憶するものであることを特徴と する。

(6)

【0016】

また、この発明の他の構成として、半導体メモリ装置は、ゲートと、第1のソース/ドレ 10 インと、少なくともチャネル領域に接する部分を有し、この部分よりも第1のソース/ドレインの少なくともチャネル領域に接する部分の方が高不純物濃度に設定されている第2 のソース/ドレインと、第1ソース/ドレインと第2のソース/ドレインとに挟まれこれ らと逆の導電型であるフローティングのチャネルボディと、を含む一つのトランジスタに よりメモリセルが構成され、トランジスタは、第1のソース/ドレイン接合近傍でインパ クトイオン化を起こしてチャネルボディに多数キャリアを注入した第1のデータ状態と、 ゲートからの容量結合により所定電位が与えられたチャネルボディと第1のソース/ドレ インの間に順方向バイアスを与えることによりチャネルボディの多数キャリアを放出した 第2のデータ状態とを記憶するものであることを特徴とする。

【0017】

また、この発明のさらに他の構成として、半導体メモリ装置は、互いに他から分離された フローティングのチャネルボディを持ってマトリクス配列された、第1のソース / ドレイ ンのチャネル領域に接する部分が第2のソース / ドレインのチャネル領域に接する部分に 比べて高不純物濃度に設定されたトランジスタと、一方向に並ぶトランジスタのゲートが 共通に接続されたワード線と、ワード線と交差する方向に並ぶトランジスタの第1のソー ス / ドレインが共通に接続されたビット線と、ワード線と交差する方向に並ぶトランジス タの第2のソース / ドレインが共通に接続されたプレート線とを備えてメモリセルアレイ が構成され、トランジスタは、第1のソース / ドレイン接合近傍でインパクトイオン化を 起こしてチャネルボディに多数キャリアを注入した第1のデータ状態と、ゲートからの容 量結合により所定電位が与えられたチャネルボディと第1のソース / ドレインの間に順方 向バイアスを与えることによりチャネルボディの多数キャリアを放出した第2のデータ状 態とを記憶するものであることを特徴とする。

[0018]

この発明はまた、メモリセルが、フローティングのチャネルボディを持つ一つのトランジ スタにより構成される半導体メモリ装置の製造方法であって、半導体基板上に絶縁膜によ り分離されて積層された第1導電型の半導体層にゲート絶縁膜を介してゲート電極を形成 する工程と、ゲート電極をマスクとして垂直方向のイオン注入を行って、第1および第2 のソース / ドレインにそれぞれ第2導電型の第1及び第2の低濃度層を形成する工程と、 ゲート電極をマスクとして斜め方向のイオン注入を行って、第1のソース / ドレインには 第1の低濃度層と重なる浅い第2導電型の第1の高濃度層を形成し、第2のソース / ドレ インには第2の低濃度層のチャネル領域に接する拡張領域部分を残して第2の低濃度層に 重なる浅い第2導電型の第2の高濃度層を形成する工程と、

ゲート電極の側壁に側壁絶縁膜を形成する工程と、ゲート電極と側壁絶縁膜をマスクとして垂直方向のイオン注入を行って、第1および第2のソース / ドレインにそれぞれ絶縁膜 に達する深さで第2導電型の第3及び第4の高濃度層を形成する工程と、を有することを 特徴とする。

【0019】

この発明はさらに、メモリセルが、第1のソース / ドレイン、第2のソース / ドレインお よびフローティングのチャネルボディを持つ一つのトランジスタにより構成される半導体 メモリ装置の製造方法であって、半導体基板上に絶縁膜により分離されて積層された半導 20

30

40

体層上に、第2のソース / ドレインおよびチャネルボディが形成される形成領域を露出す る開口部を有する第1の膜を形成する工程と、形成領域および第1の膜上に、順に、第2 のソース / ドレインよりも比誘電率が高くゲート絶縁膜となる第2の膜、ゲート電極とな る導電性の第3の膜を形成する工程と、異方性エッチングで第3の膜をエッチングするこ とにより開口部の側壁に沿って側壁導電膜を形成する工程と、側壁導電膜をパターニング してゲート電極を形成する工程と、ゲート電極を形成した後、第1の膜を除去する工程と 、第1の膜を除去した後、ゲート電極をマスクとして半導体層に第1のソース / ドレイン および第2のソース / ドレインを形成する工程と、を有することを特徴とする。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

【発明の実施の形態】

10

20

以下、図面を参照して、この発明の実施の形態を説明する。実施の形態で説明されるMI SFETとは本発明に係るトランジスタの一例である。本発明において、第1および第2 のソース / ドレインとは、一方がソースとして機能するとき、他方がドレインとして機能 するものである。

【0021】

(第1実施形態)

図1は、この発明の第1実施形態によるDRAMのメモリセルMCの断面構造を示してい る。メモリセルMCはこの例ではnチャネルMISFETにより構成されている。 p型シ リコン層3は、シリコン酸化膜等の絶縁膜2によりシリコン基板1とは分離されたSOI 構造を有する。SOI基板としては、具体的にはシリコン基板にイオン注入により酸化膜 を埋め込んだもの、シリコン基板を貼り合わせたもの等が用いられる。 p型シリコン層3 をフローティングのチャネルボディとして、この上にゲート絶縁膜4を介してゲート電極 5が形成され、ゲート電極5に自己整合されたn型の第1のソース/ドレイン6及び第2 のソース/ドレイン7が形成されている。

【0022】

第1のソース / ドレイン 6 及び第2のソース / ドレイン 7 はそれぞれ、絶縁膜2に達する 深さの高濃度層(n⁺型層)6 a 及び 7 a と、チャネル領域に接する部分に浅く形成され たエクステンション(拡張)領域 6 b 及び 7 b とから構成されている。ここで第1のソー ス / ドレイン側の拡張領域 6 b は高濃度層(n⁺型層)により形成され、第2のソース / ドレイン側の拡張領域 7 b は、低濃度層(n⁻型層)により形成されて、第1のソース / ドレイン、第2のソース / ドレインが非対称となっている。

30

40

【0023】

メモリセルMCをマトリクス配列してセルアレイを構成する場合、 p型シリコン層 3 は、 各セル毎に他から分離されたフローティングとする。ゲート電極 5 はワード線WLに接続 され、第1のソース / ドレイン6はビット線 BLに接続され、第2のソース / ドレイン7 はプレート線 PLに接続される。

【0024】

図2は、メモリセルアレイの等価回路を2×2ビットについて示している。 y 方向に並ぶ 複数のメモリセルMCのゲートはワード線WLに共通接続され、×方向に並ぶ複数のメモ リセルMCについては、第1のソース / ドレインがビット線BLに共通接続され、第2の ソース / ドレインがプレート線PLに共通接続される。

【0025】

図5及び図6は、メモリセルアレイの構成を示す平面図とそのA - A '断面図である。 p 型シリコン層3は、素子分離絶縁膜11により矩形の素子形成領域10として区画され、 各素子形成領域10にMISFETが形成される。MISFETの第1のソース/ドレイ ン6と第2のソース/ドレイン7は、前述のように非対称構造とする。即ち、第1のソー ス/ドレイン6の拡張領域6bは、高濃度のn⁺型層とし、第2のソース/ドレイン7の 拡張領域7bは低濃度のn⁻型層としている。

【 0 0 2 6 】

MISFETのゲート電極5は、y方向に連続的にパターン形成されてワード線WLとな ⁵⁰

る。MISFET上部は層間絶縁膜12に覆われ、この層間絶縁膜12に、MISFET の第1のソース / ドレイン6及び第2のソース / ドレイン7に接続されるコンタクトプラ グ13が埋め込まれる。そして層間絶縁膜12上には、×方向に配列されたMISFET の第2のソース / ドレイン7を共通接続するプレート線(PL)14が配設される。プレ ート線14上は更に層間絶縁膜15で覆われ、この上にビット線(BL)16が配設され る。ビット線16は、プレート線14と並行して配設され、×方向に配列されたMISF ETの第1のソース / ドレイン6を共通接続する。

(8)

【0027】

この様に構成されたDRAMの動作を説明する。この実施の形態のメモリセルMCは、フ ローティングであるチャネルボディ(p型シリコン層3)が多数キャリアを保持した第1 ¹⁰ の電位状態(以下、これをデータ"1"とする)と、多数キャリアを放出した第1の電位 より低い第2の電位状態(以下、これをデータ"0"とする)をダイナミックに記憶する

【0028】

データ "1"の書き込みは、第2のソース / ドレインを基準電位(0V)とし、第1のソ ース / ドレインとゲートに正の制御電圧を与えて、MISFETを5極管動作させる。こ のとき、第1のソース / ドレイン接合近傍でインパクトイオン化を起こして、生成された ホールをチャネルボディに注入することにより、データ "1"が書かれる。

【0029】

データ "0"の書き込みは、ゲートに正の制御電圧を与えてチャネルボディの電位を容量 20 結合により上昇させ、第1のソース / ドレインとチャネルボディの間で順方向バイアス電 流を流す。このときこの実施の形態では、第1のソース / ドレインを基準電位(0V)に 保持したまま、第1のソース / ドレインとチャネルボディの間で大きな順方向電流を流す ために、第2のソース / ドレインからも正の制御電圧を与える。この第2のソース / ドレ インからの制御電圧は、pn接合容量を介してチャネルボディの電位上昇に寄与する。こ れにより、チャネルボディの過剰ホールを放出したデータ "0"が書かれる。

【 0 0 3 0 】

但しデータ"0"の書き込み時、MISFETは第1のソース / ドレインの機能をソース にすると共に第2のソース / ドレインの機能をドレインにした状態でオン動作して、チャ ネル電流が流れるから、このときインパクトイオン化が起こらないこと、或いは起こった としても第1のソース / ドレインでの順方向電流に比べて無視できる程度に小さいことが 重要である。そのためにこの実施の形態では、MISFETを非対称としている。即ち、 第2のソース / ドレイン7側の拡張領域7bを低濃度のn⁻型層としており、これにより 、第1のソース / ドレインの機能をソースにすると共に第2のソース / ドレインの機能を ドレインとする5極管動作のモードになったとしても、ピンチオフ領域の電界を小さくす ることができ、インパクトイオン化電流を小さく抑えることができる。

【 0 0 3 1 】

図3は、MISFETのチャネルボディ電位Vbと、ゲート電圧(ワード線電圧)VWL の関係を示している。図示のように、チャネルボディ電位Vbの差として、データ"1" , "0"が記憶される。チャネルボディ電位Vbの差は、MISFETのしきい値電圧の 差となる。即ち、ボディ電位Vbの高い"1"データの場合のしきい値電圧Vth1と、 ボディ電位Vbの低い"0"データの場合のしきい値電圧Vth0とは異なる。これらの しきい値電圧Vth1,Vth0の差を検出することにより、データの読み出しが可能に なる。

[0032]

図4は、具体的に図2のようなメモリセルアレイを構成したときの、データの書き込み、 保持及びデータ読み出しの動作タイミングを示している。時刻t0までは、スタンバイ状 態とし、ここでは、着目するセルのチャネルボディ電位Vbが高レベルVb1のデータ" 1"状態(実線)から、書き込みサイクルでデータ"0"が書かれる場合と、着目するセ ルのチャネルボディ電位が低レベルVb0のデータ"0"状態(破線)から、書き込みサ

30

イクルでデータ"1"が書かれる場合を示している。

【 0 0 3 3 】

即ち時刻 t 0 で書き込みサイクルに入り、選択されたワード線WLに正の制御電圧VH1 を与える。このワード線WLで選択されたメモリセルのうち、"1"データを書き込むセ ルについては、実線で示すように、プレート線PLを0Vとし、これと対をなすビット線 BLに正の制御電圧VH2を与える。"0"書き込みを行うセルについては、逆に、破線 で示すように、ビット線BLを0Vとして、これと対をなすプレート線PLに正の制御電 圧VH3を与える。ここで、制御電圧VH1,VH2,VH3は、例えば電源電圧Vcc とする。非選択のワード線WL、ビット線BL及びプレート線PLは0Vを保つ。 【0034】

(9)

これにより、"1"データが与えられたメモリセルは、5極管動作し、第1のソース / ドレイン接合近傍でインパクトイオン化を起こす。このとき、第2のソース / ドレインとチャネルボディとのpn接合は順バイアスになるが、第1のソース / ドレイン側でのインパクトイオン化電流が第2のソース / ドレイン側での順バイアス電流より大きければ、チャネルボディには過剰ホールが蓄積され、その電位 V b が上昇する。一方、"0"データが与えられたメモリセルは、第1のソース / ドレインの機能をソースにすると共に第2のソース / ドレインの機能をドレインとする5極管動作するが、第1のソース / ドレイン,第2のソース / ドレインの非対称性のために第2のソース / ドレイン接合近傍で生じるインパクトイオン化電流が第1のソース / ドレイン接合に流れる順方向電流に比べて小さい。この結果、チャネルボディの過剰ホールは第1のソース / ドレインに放出され、その電位 V b 1 が高い状態に設定されたデータ "1"、チャネルボディ電位 V b 1 が低い状態に設定されたデータ "0"が保持される。

【 0 0 3 5 】

データ読み出しは、例えばビット線のプリチャージと、選択セルによるビット線放電を利用する。時刻t3でビット線BLを例えば電源電圧Vccにプリチャージする。そして、時刻t4で選択ワード線WLに読み出し電圧VRを印加する。読み出し電圧VRを、図3に示すデータ"1","0"のしきい値電圧Vth1,Vth0の中間値とすれば、"1"データのセルには実線で示すようなビット線BLを放電する電流が流れ、"0"データのセルには破線で示すように電流が流れない。このビット線放電電流の有無、或いはその結果のビット線電位の差をセンスアンプで検出することにより、"1","0"データ判別が可能である。

[0036]

以上のように第1実施形態によれば、一つのMISFETを1ビットメモリセルとするD RAMが得られる。しかも、"1","0"書き込み及び読み出しに正の制御電圧のみが 用いられるから、非選択セルでのデータ破壊も生じにくくなる。例えば、"0"データ書 き込み時、選択ビット線に負の電圧を与えれば、第1のソース/ドレイン接合で大きな順 方向電流を流すことができるが、この場合、同じビット線に接続された非選択セル(ワー ド線WLが0V)でも第1のソース/ドレイン接合が順バイアスになって、その非選択セ ルが"1"データを保持している場合にデータ破壊が生じる可能性がある。このデータ破 壊を防止するためには、非選択ワード線にも負の電圧を印加することが必要になる。これ に対して第1実施形態では、"0"データ書き込み時、ビット線BLは0Vに保持するか ら、非選択ワード線を0Vとしても第1のソース/ドレイン接合は順バイアスにはならず 、データ破壊を防止することができる。また、負電圧発生回路を必要としないことも、有 利になる。

【0037】

次に、第1実施形態でのDRAMセルの製造工程を、図6の断面での一つのセルに着目して、図7~図11を用いて説明する。まず、図7に示すように、SOI構造のp型シリコン層3にSTI(Shallow Trench Isolation)法により素子分離絶縁膜11を埋め込むことにより、矩形の素子形成領域10を区画する。素子形成領域

10

20

10には必要に応じて、しきい値調整のためのイオン注入を行う。 [0038]そして、図8に示すように、素子形成領域10のp型シリコン層3上に熱酸化によりゲー

ト絶縁膜4を形成し、その上にゲート電極5を形成する。ゲート電極5は、多結晶シリコ ンの堆積と、RIEにより形成し、前述のように、紙面に直交する方向に連続するワード 線WLとしてパターン形成する。

(10)

[0039]

次に、図9に示すように、ゲート電極5をマスクとしてリン(P)イオン注入を行い、第 1のソース / ドレイン, 第 2 のソース / ドレイン領域に低不純物濃度で浅い n⁻型層 6 b 0,7b0を形成する。このときイオン注入条件は、ドーズ量1×10¹³/cm²程度と し、また通常のように基板に垂直方向のイオン注入として、第1のソース / ドレイン,第 2のソース / ドレインに対称的に n型層 6 b 0 , 7 b 0 を形成する。 [0040]

続いて、図10に示すように、ドーズ量5×10¹⁴/cm²程度で、第2のソース/ドレ イン側にゲート電極の影ができるような斜め方向からの砒素(As)イオン注入を行う。 これにより、第1のソース / ドレイン側では、 n⁻型層6b0に完全に重なる浅く高不純 物濃度のn⁺型層6b1が形成され、第2のソース/ドレイン側では、チャネル領域に接 する部分にn゚型層7b0を残した状態で、n゚型層7b0に重なる浅く高不純物濃度のn ⁺型層7b1が形成される。

[0041]

次に、図11に示すように、ゲート電極5の側壁に側壁絶縁膜8を形成した後、ゲート電 極5と側壁絶縁膜8をマスクとして再度砒素イオン注入を行って、第1のソース/ドレイ ン,第2のソース / ドレイン領域に絶縁膜2に達する深さの高不純物濃度 n ⁺型層6a, 7aを形成する。この後、導入不純物の活性化のために、RTA(Rapid Ther Anneal)等の熱処理を行う。これにより、第1のソース / ドレイン6の拡 mal 張領域6bが高不純物濃度のn⁺型層6b0により構成され、第2のソース/ドレイン7 の拡張領域7 b が低不純物濃度の n 型層7 b 0 により構成された、非対称構造 M I S F ETが得られる。

[0042]

30 この後は工程図は示さないが、図6に示すように、層間絶縁膜を堆積し、プレート線PL 及びビット線 B L を形成する。以上のような工程により、第1のソース / ドレイン、第2 のソース / ドレインを非対称とした一つのMISFETによりDRAMセルを構成するセ ルアレイを得ることができる。

[0043]

なお、第1実施形態の製造工程も変形することができる。例えば先の製造工程では、第1 のソース / ドレイン、第2のソース / ドレインの非対称構造を得るために斜めイオン注入 を利用したが、斜めイオン注入に依らず、例えば非対称のイオン注入マスクを形成して垂 直イオン注入を行って同様の非対称構造を得ることもできる。また、素子分離法は、ST Iに限らず、LOCOS法でもよいし、素子形成領域をメサ型に残すメサ型分離を行って もよい。更に、絶縁膜上にシリコン層を成長させたもの、サファイア基板上にシリコン層 を形成したSOS(Silicon On Sapphire)構造を利用することもで きる。

[0044]

(第2実施形態)

この発明の第2実施形態について説明する。図12は、第2実施形態によるメモリセルの 構造を示す断面図である。図1に示す第1実施形態と同一の要素については同一符号を付 すことにより説明を省略し、第1実施形態と異なる点を説明する。図12は、図1と異な り、第1のソース / ドレイン、第2のソース / ドレインを対称構造とした MISFETに よりメモリセルMCを構成している。即ち、第1および第2のソース/ドレイン6,7は 、通常のLDD構造と同様に、高不純物濃度のn * 型層6a,7aと、チャネル領域に接

する低不純物濃度のn⁻型層6b,7bとから構成されている。この場合も、制御電圧を 適当に設定することにより、第1実施形態と同様の動作が可能である。 【0045】

具体的には、図4に示すタイミング図において、データ書き込み時、選択ワード線(ゲート)に与える制御電圧VH1を例えば電源電圧Vccより高いVcc+ とする。そしてビット線(第1のソース/ドレイン)に与える"1"データ書き込みのための制御電圧VH3は電源電圧Vcc又はそれより低い値にする。このとき、"1"データが与えられた選択セルでは、ビット線側をドレインとして5極管動作をして、第1のソース/ドレイン接合近傍でインパクトイオン化を起こし、第1実施形態と同様に"1"書き込みができる。一方、"0"データが与えられたセルでは、プレート線側をドレインとした3極管動作となるから、インパクトイオン化を殆ど発生させることなく、ビット線側に大きな順方向電流を流すことができ、先の実施の形態と同様に"0"書き込みができる。

[0046]

(第3実施形態)

この発明の第3実施形態について説明する。図13は、第3実施形態によるDRAMのメ モリセルMCの断面構造を示している。第1実施形態と同一の要素については同一符号を 付すことにより説明を省略し、第1実施形態と異なる点を説明する。図13は、図1と異 なり、第1のソース / ドレイン、第2のソース / ドレインを対称構造としている。つまり 、図12に示す第2実施形態と同様な対象構造をしている。ゲート電極5の側面および上 面には熱酸化膜からなる絶縁膜24が形成されている。絶縁膜24は第1のソース / ドレ イン6のn⁻型層6b上まで延びている。

【0047】

第3実施形態において、ゲート絶縁膜22は第2のソース / ドレイン7(シリコン)より も比誘電率が高い材料で構成されている。シリコンの比誘電率は12.0なのでゲート絶 縁膜22の材料はこれより大きい値である。そして、好ましくは比誘電率が20以上であ り、さらに好ましくは比誘電率が30以上である。ゲート絶縁膜22の具体例としては、 例えば、HfO₂、TiO₂、Al₂O₃、Ta₂O₃、ZrO₂、Y₂O₃、La₂O₃、CeO₂ 、PrO₂、Gd₂O₃、Sc₂O₃、LaAlO₃、ZrTiO₄、(Zr,Sn)TiO₄、 SrZrO₄、LaAl₃O₄、SrTiO₃、BaSrTiO₃等の金属酸化膜或いは、こ れらのシリケート、もしくは、上述の金属酸化物とシリコン酸化膜、シリコン窒化膜及び Al₂O₃のなかから選ばれた少なくとも一種との混晶の形態でもよい。

【0048】

ゲート絶縁膜22は、第2のソース / ドレイン7の n⁻型層7b上まで延びており、第1 のソース / ドレイン6上にまで延びていない。 n⁻型層7b上のゲート絶縁膜22により 、第1のソース / ドレイン6、第2のソース / ドレイン7の上記非対称構造と同様の機能 を果たしている。すなわち、データ"0"書き込み時に、第1のソース / ドレイン6の機 能をソースにすると共に第2のソース / ドレイン7の機能をドレインとする5極管動作の モードになっても、ピンチオフ領域の電界を小さくすることができ、インパクトイオン化 電流を小さく抑えることができる。

【0049】

これについてシミュレーションにより具体的に説明する。図14および図15はシミュレーションの結果であるインパクトイオン化電流密度のグラフである。high-k膜からなるゲート絶縁膜22は、誘電率25、厚さ5.8nm、ゲート長30nmに設定した。しきい値電圧Vthは0.15V、ドレイン電圧Vdおよびゲート電圧Vgは0.75V に設定した。

【0050】

図 1 4 は第 3 実施形態、つまりゲート絶縁膜 2 2 が第 2 のソース / ドレイン 7 の n⁻型層 7 b 上まで延びている場合である。図 1 5 は第 3 実施形態の比較となる場合、つまり、ゲ 50

10

20

10

20

30

40

50

(12)

ート絶縁膜22が第1のソース / ドレイン6の n⁻ 型層6b上まで延びている場合である 。図中の x 軸はゲート長方向を示し、 γ 軸はゲート電極 5 の厚み方向を示している。 [0051]図14および図15のグラフの等高線間隔は1kA/cm²であり、等高線が多いとイン パクトイオン化電流密度が高くなる。図14の第3実施形態は図15の比較例と比べて、 等高線の数が約半分なので、インパクトイオン化電流を約50%低減できることが分かる 。また、第3実施形態は比較例と比べてドレイン電流が2.5%低い値になった。 [0052]シミュレーションからも分かるように、第3実施形態によれば、データ"0"書き込み時 に、第1のソース/ドレイン6の機能をソースにすると共に第2のソース/ドレイン7の 機能をドレインとする5極管動作のモードになっても、インパクトイオン化電流を小さく 抑えることができる。 [0053]なお、第3実施形態において、第2のソース / ドレイン7の n⁻ 型層7b上に、第2のソ ース/ドレイン7よりも比誘電率が大きい誘電膜が形成されていれば、上記非対称構造と 同様の機能を達成できる。よって、ゲート絶縁膜22の材料をシリコン酸化膜にすること も可能である。しかしながら、第3実施形態では、high-k膜のような比誘電率が大 きい材料でゲート絶縁膜22を構成している。よって、高性能化のためにスケーリング則 に従いMISFETを微細化しても、ゲート絶縁膜については厚みを小さくしなくてもよ い。これにより、シリコン酸化膜をゲート絶縁膜とする場合に生じるトンネル電流を減少 させることができる。 [0054]また、第3実施形態において、第1のソース/ドレイン6、第2のソース/ドレイン7を 対称構造としているが、図1に示す第1実施形態のように非対称構造にしてもよい。 [0055]さらに、第3実施形態において、メモリセルMCを動作させる際の制御電圧の印加方法と しては、第1実施形態および第2実施形態で説明したいずれの方法も可能である。 [0056]次に、第3実施形態でのDRAMセルの製造工程について、図16~図22を用いて説明 する。まず、第1実施形態と同様にして図7に示す構造を形成する。そして、図16に示 すように、素子形成領域10上に熱酸化により絶縁膜26を形成し、その上に例えば窒化 膜のような絶縁膜28(第1の膜の一例)をCVD(Chemical Vapor eposition)法により形成する。 [0057]次に、絶縁膜28上に例えばレジストを形成し、このレジストをマスクとして、例えばR IEにより絶縁膜26、28を選択的にエッチングする。これにより、第2のソース / ド レインおよびチャネルボディが形成される形成領域30に開口部32を形成する。 [0058] 次に、ゲート絶縁膜となる例えばHfO。からなる絶縁膜34(第2の膜の一例)をCV Dにより、絶縁膜28および形成領域30上に形成する。そして、その上にゲート電極と なる例えば多結晶シリコン膜36(第3の膜の一例)をCVDにより形成する。 [0059]次に、図17に示すように、多結晶シリコン膜36を例えばRIEによりエッチングし、 開口部32の側壁に沿って多結晶シリコン膜36を残す。これが側壁導電膜38となる。 そして、側壁導電膜38のうちゲート電極5となる部分をレジスト40で覆う。レジスト 40をマスクとして側壁導電膜38を例えばフッ硝酸によるウエットエッチングをし、ゲ ート電極5を形成する。その後、レジスト40を除去する。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 次に、図18に示すように、絶縁膜34およびゲート電極5上に例えばシリコン酸化膜の ような絶縁膜42をCVD法に形成する。そして、絶縁膜28(窒化膜)をストッパとし

て、

絶縁

膜42

(シリコン酸化

膜)および

絶縁

膜34

(HfO₂)を

例えば

СMP

(Ch emical Mechanical Polishing)により研磨して、平坦化す る。

(13)

[0061]

次に、図19に示すように、絶縁膜28を例えば燐酸によるウエットエッチングにより剥 離する。第3実施形態では、第1の膜として絶縁膜28を用いているが、ゲート電極5を 残すように除去が可能であり、かつ図18で説明したように絶縁膜34、42を研磨する 際のストッパとして機能すれば、絶縁膜に限らず導電膜や半導体膜でもよい。

[0062]

10 次に、図20に示すように、絶縁膜26、絶縁膜42およびゲート電極5の側壁にある絶 縁膜34を、例えば、フッ酸によるウエットエッチングにより除去する。これにより、第 2のソース / ドレインおよびチャネルボディが形成される形成領域 30 には絶縁膜 34 (HfO₂)が残る。

[0063]

次に、図21に示すように、例えば、熱酸化により、第1のソース/ドレインが形成され る領域にシリコン酸化膜からなる絶縁膜24を形成する。そして、ゲート電極5をマスク として例えば砒素(As)のイオン注入を行い、第1および第2のソース / ドレインが形 成される領域に低不純物濃度で浅い n⁻ 型層 6 b 0 , 7 b 0 を形成する。このときイオン 注入条件は、ドーズ量 5 × 1 0¹⁴ / c m²程度とし、また通常のように基板に垂直方向の イオン注入として、第1のソース/ドレイン、第2のソース/ドレインに対称的にn型 層6 b 0 , 7 b 0 を形成する。

[0064]

次に、図22に示すように、ゲート電極5の側壁に側壁絶縁膜8を形成する。これにより 、 絶縁 膜 3 4 は第 2 のソース / ドレイン 側の側 壁絶縁 膜 8 下まで延びたゲート絶縁 膜 2 2 となる。そして、ゲート電極5と側壁絶縁膜8をマスクとして再度砒素イオン注入を行っ て、第1のソース / ドレイン、第2のソース / ドレインに絶縁膜2に達する深さの高不純 物濃度n⁺型層6a、7aを形成する。この後の工程は第1実施形態と同様なので説明を 省略する。

[0065]

(第4実施形態)

この発明の第4実施形態について説明する。これまでの実施形態では、第1及び第2のデ ータ状態の書き込みに一極性の制御電圧を用いていたが、第4実施形態では第1及び第2 のデータ状態の書き込みの制御電圧を互いに異なる極性にしている。図23は第4実施形 態のメモリセルの等価回路図である。図2に示す第1実施形態との違いは、プレート線(PL)の替わりに接地線(GND)を設けたことである。第4実施形態のメモリセルMC の構造は図1に示す第1実施形態及び図13に示す第3実施形態のいずれも適用すること ができる。第4実施形態では第1のソース/ドレイン6にビット線(BL)が接続され、 第2のソース / ドレイン 7 に接地線(GND)が接続されている。

[0066]

40 次に、第4実施形態のデータの書き込みおよび読み出しの動作を説明する。図24、図2 5はそれぞれ第4実施形態のデータの書き込み、読み出しの動作タイミングを示している 。図24および図25において、図4に示す符号と同じものついては同一符号を付してい る。

[0067]

時刻t0で書き込みサイクルに入り、選択されたワード線WLに正の制御電圧VH1を与 える。このワード線WLで選択されたメモリセルのうち、"1"データを書き込むセルに ついては、実線で示すように、ビット線BLに正の制御電圧VH2を与える。一方、"0 "書き込みを行うセルについては、逆に、破線で示すように、ビット線 BLに負の制御電 圧VH4を与える。ここで、制御電圧VH4はチャネルボディから第1のソース / ドレイ ン6に順バイアス電流を流しかつ第2のソース / ドレイン7 接合近傍で生じるインパクト

20

30

イオン化電流を低く抑えられる電圧であれば、マイナスVccよりも大きい値(絶対値が

小さい値)にすることができる。

[0068]以上により、"1"データが与えられたメモリセルは、図4に示す"1"データが与えら れたメモリセルと同様にして、チャネルボディの電位Vbが上昇しハイレベルとなる。一 方、"0"データが与えられたメモリセルは、図4に示す"0"データが与えられたメモ リセルと同様にして、電位Vbはハイレベルより低いローレベルとなる。時刻t1で書き 込み動作を終了すると、チャネルボディ電位Vb1が高い状態に設定されたデータ"1" 、電位 V b 1 が低い状態に設定されたデータ "0"が保持される。 [0069]次に、データの読み出しについて図25で説明する。データ"1"の読み出し時は、デー タ"0"の読み出し時に比べて、電位Vb1が高いので、基板バイアス効果が大きい。こ のため、データ"1"の読み出し時のドレイン電流Idは、データ"0"の読み出し時の それよりも大きくなる。これらのドレイン電流Idの差をセンスアンプで検出することに より、"1","0"データ判別が可能である。 [0070]以上説明したように、第4実施形態によれば、第2のソース/ドレイン7を接地に固定し た状態で、メモリ動作をさせることができる。 **[**0071**]** 【発明の効果】 以上述べたようにこの発明によれば、単純なトランジスタ構造をメモリセルとしてダイナ ミック記憶を可能とした半導体メモリ装置を提供することができる。 【図面の簡単な説明】 【図1】この発明の第1実施形態によるメモリセルの構造を示す断面図である。 【図2】同実施の形態のメモリセルアレイの等価回路である。 【図3】同実施の形態のメモリセルのチャネルボディ電位とゲート電圧特性を示す図であ δ. 【図4】同実施の形態のメモリの動作タイミング図である。 【図5】同実施の形態のメモリセルアレイの平面図である。 【図6】図5のA - A '断面図である。 【図7】同実施の形態のメモリセル製造の素子分離工程を示す図である。 【図8】同実施の形態のメモリセル製造のゲート電極形成工程を示す図である。 【図9】同実施の形態のメモリセル製造のイオン注入工程(1)を示す図である。 【図10】同実施の形態のメモリセル製造のイオン注入工程(2)を示す図である。 【図11】同実施の形態のメモリセル製造のゲート側壁絶縁膜形成及びイオン注入工程(3)を示す図である。 【図12】この発明の第2実施形態によるメモリセルの構造を示す断面図である。 【図13】この発明の第3実施形態によるメモリセルの構造を示す断面図である。 【図14】同実施の形態のシミュレーションのグラフを示す図である。 【図15】比較例のシミュレーションのグラフを示す図である。 【図16】同実施の形態のメモリセル製造のゲート絶縁膜となる絶縁膜(HfO。)形成 工程を示す図である。 【図17】同実施の形態のメモリセル製造のゲート電極形成工程を示す図である。 【図18】同実施の形態のメモリセル製造のCMPエ程を示す図である。 【図19】同実施の形態のメモリセル製造のウエットエッチング工程(1)を示す図であ る。 【図20】同実施の形態のメモリセル製造のウエットエッチング工程(2)を示す図であ る. 【図21】同実施の形態のメモリセル製造のイオン注入工程(1)を示す図である。 【図22】同実施の形態のメモリセル製造のイオン注入工程(2)を示す図である。

10

20

40

50

【図23】第4実施形態のメモリセルアレイの等価回路である。 【図24】同実施の形態のメモリの書き込み動作タイミング図である。 【図25】同実施の形態のメモリの読み出し動作タイミング図である。 【符号の説明】 1…シリコン基板、2…絶縁膜、3…p型シリコン層(チャネルボディ)、4…ゲート絶 縁膜、5…ゲート電極(ワード線WL)、6…第1のソース/ドレイン、7…第2のソー ス/ドレイン、8…側壁絶縁膜、10…素子形成領域、11…素子分離絶縁膜、12,1 5…層間絶縁膜、13…コンタクトプラグ、14…プレート線(PL)、16…ビット線 (BL)、22…ゲート絶縁膜(HfO₂)、24…絶縁膜(シリコン酸化膜)、26… 絶縁膜(シリコン酸化膜)、28…絶縁膜(窒化膜)、30…形成領域、32…開口部、 34…絶縁膜(HfO₂)、36…多結晶シリコン膜、38…側壁導電膜、40…レジス ト、42…絶縁膜(シリコン酸化膜)。

10

【図1】



【図2】







【図4】

















【図9】



【図12】



【図13】







【図11】









【図16】



【図17】







【図19】



【図20】



【図21】



【図22】















フロントページの続き

- (56)参考文献
 特開昭62-007149(JP,A)

 特開昭62-007150(JP,A)

 特開平11-08770707(JP,A)

 特開平06-132480(JP,A)

 特開平06-132480(JP,A)

 特開平05-07266(JP,A)

 特開平06-132480(JP,A)

 特開平06-132480(JP,A)

 特開昭56-108585856(JP,A)

 特開昭57-107266(JP,A)

 特開昭58-108585856(JP,A)

 特開平08-21365856(JP,A)

 特開平08-21365856(JP,A)

 特開平08-21365856(JP,A)

 特開平08-21365856(JP,A)

 特開平08-213658566(JP,A)

 特開平08-2136585676000

 特開平08-21366700

 特開平08-2136700

 特開平08-213700

 特開平08-213700

 特開平08-213700

 特開平09-213700

 特開平04-212500

 特開平04-2124670

 特開平04-212500

 特開平04-21500

 特開平04-21500

 特開平04-21500

 特開平04-21500

 特開平04-21500

 特開平04-21500

 特別平04-25000

 104-1000

 104-1000

 10500

 10500

 10500

 10500
- (58)調査した分野(Int.Cl., DB名)
 - H01L 21/8242
 - H01L 27/108