(43) 国際公開日 平成19年3月15日 (2007.3.15)

# 再公表特許(A1) (11)国際公開番号

11) 国際公開番号 WO2007/029422

発行日 平成21年3月12日 (2009.3.12)

(51) Int.Cl.			FΙ			テーマコード (参考)
GO1R	31/28	(2006.01)	GO1R	31/28	К	2G003
GO 1 R	1 <i>/073</i>	(2006.01)	GO1R	1/073	F	2G011
GO 1 R	31/26	(2006.01)	GO1R	31/26	J	2G132
H <b>O</b> 1L	21/66	(2006.01)	HO1L	21/66	В	4 M 1 O 6

#### 審査請求 未請求 予備審査請求 未請求 (全 35 頁)

出願番号 (21)国際出願番号 (22)国際出願日 (31)優先権主張番号 (32)優先日	特願2007-534279 (P2007-534279) PCT/JP2006/314292 平成18年7月19日 (2006.7.19) 特願2005-259061 (P2005-259061) 平成17年9月7日 (2005.9.7)	(71)出願人 (74)代理人	000004237 日本電気株式会社 東京都港区芝五丁目7番1号 100095407 弁理士 木村 満	
(33) 優先権主張国	日本国(JP)	(72)発明者	谷岡 道修 東京都港区芝五丁目7番1号 式会社内	日本電気株
		(72)発明者	星野 茂樹 東京都港区芝五丁目7番1号 式会社内	日本電気株
		(72)発明者	田浦 徹 東京都港区芝五丁目7番1号 式会社内	日本電気株
			最新	冬頁に続く

(54) 【発明の名称】半導体装置の検査装置及び電源供給ユニット

(57)【要約】

本発明に係る半導体装置の検査装置は、検査用LSIと、電源供給ユニットと、検査用 LSI及び電源供給ユニットとテスターと間の接続用に設けられた中間基板とから構成さ れる。検査用LSIは、検査回路及び波形整形回路と、被検査半導体装置と対向するよう に設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面に おける被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、誘電 体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第1の貫通 電極と、を有する。前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応す る位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピン と、このプローブピンに電気的に接続され第1の配線層が形成された基材と、この基材を 貫通した第2の貫通電極と、を有する。

10

### (19) 日本国特許庁(JP)

【特許請求の範囲】

【請求項1】

検査用LSIと、電源供給ユニットと、前記検査用LSI及び前記電源供給ユニットとテスターとの間の接続用に配置された中間基板とを有し、前記検査用LSIは、検査回路及び波形整形回路と、被検査半導体装置と対向するように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面における前記被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、前記誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第1の貫通電極と、を有し、前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第1の配線層が形成された基材と、この基材を貫通した第2の貫通電極と、を有することを特徴とする半導体装置の検査装置。

(2)

【請求項2】

前記プローブピンにおける前記金属突起は1層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる 1層以上の金属層が形成され、前記第1の配線層上には1層以上の金属層からなる第2の 配線層が形成され、前記金属突起の表面に形成された前記1層以上の金属層と前記第2の 配線層とが分離された構造であることを特徴とする請求項1に記載の半導体装置の検査装置。

【請求項3】

前記誘電体材料層は、高い比誘電率及び弾性を有する材料から形成されていることを特徴 とする請求項1又は2に記載の半導体装置の検査装置。

【請求項4】

前記検査用LSIと前記電源供給ユニットとを連結する連結部材と、前記連結部材により 連結された前記検査用LSI及び前記電源供給ユニットと前記中間基板との間に配置され その電極部に導電性粒子を集中化した異方性導電シート又は金属細線を埋設した異方性導 電シートと、前記電源供給ユニットの前記第1の配線層側から前記電源ユニットを介して 前記異方性導電シートを支持することにより前記異方性導電シートを前記中間基板に固定 する固定部材と、を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導 体装置の検査装置。

【請求項5】

前記検査用LSIは、高密度配線基板と検査専用LSIとに分離され、前記高密度配線基板は、前記被検査半導体装置と対向する面における前記被検査半導体装置の前記外部端子 電極の位置に対応する位置に配置された表面電極と、前記被検査半導体装置と対向する面 とは反対側の面に形成された裏面電極と、前記表面電極と前記裏面電極とを接続する配線 層とを有し、前記検査専用LSIは、前記検査回路及び前記波形整形回路を有し、前記高 密度配線基板と前記検査専用LSIとを電気的に接続したことを特徴とする請求項1乃至 3のいずれか1項に記載の半導体装置の検査装置。

【請求項6】

前記 第 2 の 配 線 層 の 体 積 抵 抗 率 は 、 前 記 第 1 の 配 線 層 の 体 積 抵 抗 率 よ り も 小 さ い こ と を 特 40 徴 と す る 請 求 項 2 乃 至 5 の い ず れ か 1 項 に 記 載 の 半 導 体 装 置 の 検 査 装 置 。

【請求項7】

前記電源供給ユニットにおける前記第1の配線層と前記基材との間に、 1層以上の金属層 からなる第3の金属層が形成されていることを特徴とする請求項2乃至6のいずれか1項 に記載の半導体装置の検査装置。

【請求項8】

前記第3の金属層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことを特 徴とする請求項7に記載の半導体装置の検査装置。

【 請 求 項 9 】

前記金属突起の形状は、前記被検査半導体装置と対向する面の形状を長方形状とする角柱 50

10

形状であり、その幅は、前記プローブピンの幅以下であり、その長さは、前記プローブピ ンが前記半導体装置の電源電極と接触してからの前記プローブピンの先端部の移動量と前 記プローブピンの長手方向の位置公差及び前記半導体装置の電源電極の寸法公差を考慮し た長さとを加えた寸法以上であり、その高さは、前記第1の配線層の表面を基準として、 前記被検査半導体装置の電源電極が前記金属突起と接触してからの押込み量と前記金属突 起の高さ公差及び前記被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた 寸法以上であることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置の検 査装置。

【請求項10】

前記金属突起の表面に形成された前記1層以上の金属層は、金又は金合金層であることを 10 特徴とする請求項2乃至9のいずれか1項に記載の半導体装置の検査装置。

【請求項11】

前記金属突起の表面に形成された前記1層以上の金属層は、その表面に微細凹凸形状を有 することを特徴とする請求項2乃至10のいずれか1項に記載の半導体装置の検査装置。 【請求項12】

前記微細凹凸形状は、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向 が前記プローブピンの移動方向と同一方向に形成された形状、凹部及び凸部がストライプ 状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と垂直方向に形成 された形状、碁盤目形状、やすりの目形状、又はランダムな形状であることを特徴とする 請求項11に記載の半導体装置の検査装置。

20

【 請 求 項 1 3 】 前 記 微 細 凹 凸 形 状 は 、 表 面 の 粗 さ が 1 μ m 以 下 の 微 細 凹 凸 形 状 で あ る こ と を 特 徴 と す る 請

求項11又は12に記載の半導体装置の検査装置。

【請求項14】

半導体装置の検査装置用の電源供給ユニットであって、被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブ ピンと、このプローブピンに電気的に接続され第1の配線層が形成された基材と、この基 材を貫通した貫通電極と、を有することを特徴とする電源供給ユニット。

【請求項15】

前記プローブピンにおける前記金属突起は1層以上の金属層からなり、前記金属突起の表 面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる 1層以上の金属層が形成され、前記第1の配線層上には1層以上の金属層からなる第2の 配線層が形成され、前記金属突起の表面に形成された前記1層以上の金属層と前記第2の 配線層とが分離された構造であることを特徴とする請求項14に記載の電源供給ユニット

【請求項16】

前記第2の配線層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことを特徴とする請求項15に記載の電源供給ユニット。

【請求項17】

前記第1の配線層と前記基材との間に、1層以上の金属層からなる第3の金属層が形成さ <sup>40</sup> れていることを特徴とする請求項14乃至16のいずれか1項に記載の電源供給ユニット

【請求項18】

前記第3の金属層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことを特徴とする請求項17に記載の電源供給ユニット。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置をウエハ状態で検査するための検査装置に関し、特に半導体装置 の電極ピッチが狭く、且つ高速大容量伝送が必要な半導体装置の検査に好適な検査装置及 50

(3)

びそれに使用する電源供給ユニットに関する。 【背景技術】

[0002]

近時、半導体装置の高密度化、高速大容量伝送化の要求が急速に高まりつつある。特に、半導体装置の微細化という観点からみると、2003年度版のITRS(Internationa I Technology Roadmap for Semiconductors、半導体技術国際ロードマップ)のロードマップにおいて、周辺配置電極のピッチが2004年の35µmから2009年には20µmへ、エリア配置電極のピッチが2004年の150µmから2009年には100µmへと、夫々急速な微細化の進展が予測されている(図14参照)。このような状況において、微細ピッチ電極を有する半導体装置の検査技術が一つのキーテクノロジーになっている。特に、半導体装置製造において、ウエハ状態での素子の電気検査であるウエハ検査をどのように実施するかという問題は、ウエハ製造工程への問題の迅速なフィードバックによる品質向上に寄与し、確実に不良品を除去し半導体装置の量産時における生産直行率を高め、更に生産性向上による低コスト化を図る上で極めて重要である。

(4)

従来のウエハ検査は、信号の送受信を行う上で接触方式と非接触方式に大別される。現 在、主流で使用されている接触方式は、ウエハとテスター間の信号の送受信を行うための インターフェースとして、プローブカードを用いて半導体装置電極に何らかの接触子をコ ンタクトさせる方式である。最も汎用的に用いられている接触子が、カンチレバー方式と 呼ばれるプローブカードであり、金属針を半導体装置電極に接触させる方式である。この 他の接触方式として、金属突起(バンプ)付きのメンブレンシート、TCP(Tape Carri er Package)リード付きのメンブレンシート、シリコンウィスカにめっきを施したピン状 のシリコンプローブを使用したものがある。

[0004]

非接触方式は、半導体装置に通信用コイルを配置して外部と無線により信号の入出力を 行う方式、及び半導体装置とミラー構造のチップを用いて半導体装置の信号配線とミラー チップの配線とを近接させることにより非接触の容量結合により信号取り出しを行う方式 等が知られている。そして、金属針を用いたカンチレバー方式が特許文献1に、金属突起 付きのメンブレンシート方式が特許文献2に、TCPリード付きのメンプレンシート方式 が特許文献3に、シリコンウィスカを用いた方式が特許文献4に夫々開示されている。ま た、通信用コイルを用いた方式が特許文献5に、非接触の容量結合により信号取り出しを 行う方式が特許文献6に夫々開示されている。以下、先ず、接触方式の従来技術について 説明する。

[0005]

(1)金属針を用いたカンチレバー方式(特許文献1)(第1の従来技術)

この方式ではタングステン、レニウムタングステン等の金属針を加工し、接触子として 用いる。金属針の狭ピッチ化を図るため、図17に示すように根元直径190µmの金属 針150の先端を極細線加工する。加工された複数の金属針150を、遮蔽版151を用 いて夫々の間の絶縁をとりつつ、4段積み重ねている。このような構造により、接触子の 先端ピッチを50µm迄狭ピッチ化することを可能としている。

【 0 0 0 6 】

(2) 金属突起(バンプ) 付きのメンブレンシートを用いた方式(特許文献2) (第2 の従来技術)

特許文献2の他に、特許文献7の「バンプ接点付き薄膜プローブ緩衝システム」、及び 特許文献8の「プローブカード」が知られている。これらは、半導体装置の外部電極に対 向した位置に金属突起(バンプ)を有するコンタクトシートを用いた方式のプローブ構造 である。代表例として、図18に特許文献2に記載のプローブカード構造体の一部及びそ の製法を示す。

【 0 0 0 7 】

図18において、プローブカードを構成するフレキシブルな絶縁フィルム160の片面 50

30

(3) T C P リード付きのメンブレンシートを用いた方式(特許文献3)(第3の従来 技術)

特許文献3に類似する従来技術は、特許文献9、特許文献10、及び特許文献11にも 開示されている。これらは、半導体装置の外部電極に対向した位置に、金属リードを有す るフレキシブル基板を使用した方式のプローブ構造を有する。

【 0 0 0 9 】

代表例として、図19に、特許文献3に開示されたプローブカードの構造図を示す。図 19(a)はプローブカードの一辺における要部の断面図であり、図19(b)はプロー ブカードの一部を破断して示した斜視図である。フレキシブルなフィルム171の片面に 所望の検査回路パターン(図示せず)、及びプローブピン172が形成されている。この プローブピン172が半導体装置175の外部電極と接触する。

【 0 0 1 0 】

プローブピン 1 7 2 は検査回路パターンの先端部にあり、その配線パターンはフィルム 1 7 1 で支持されている。これらの配線パターン、プローブピン 1 7 2 、及びフィルム 1 7 1 は一体としてフレキシブル基板(FPC) 1 7 0 を構成している。フレキシブル基板 1 7 0 が薄いため、単体では所望の接触力を得ることができない。このため、プローブカ ードは、フレキシブル基板 1 7 0 をその両面において支持するクランパ 1 7 3 a、 1 7 3 b 及び支持体 1 7 4 を備えている。これにより、プローブピン 1 7 2 が半導体装置 1 7 5 の外部電極に確実に接触するようになっている。

[0011]

なお、支持体174はステンレス製又は真鍮製である。支持体174は、フレキシブル 基板170のうちプローブピン172に近い部分を受ける傾斜面を前方(図19(a)で は右方)に有し、カード基板(図示せず)への水平な取り付け面を後方(図19(a)で は左方)に有する。この傾斜面は、図19(b)からわかるように、上から見ると前端部 を短辺とする台形状である。

【0012】

プローブカードは、更に、ステンレス製のハードな補強プレート176と、上面に配線 パターンを有するプリント基板177とを備える。プリント基板177が補強プレート1 76によって補強されてハードなカード基板が構成される。クランパ173aも前端部を 短辺とする台形プレートである(図19(b)参照)。クランパ173aは、支持体17 4の傾斜面上に重ねられた絶縁シート178とフレキシブル基板170との上に重ねられ た状態でボルト179aによって支持体174に取り付けられる(図19(a)参照)。 グランパ173bは、フレキシブル基板170を間に挟んで、支持体174の水平面上に 重ねられた状態で、ボルト179bにより支持体174に取り付けられている。

【0013】

これにより、クランパ173 a がフレキシブル基板170のうちプローブピン172側 の部分を上方から支持体174の傾斜面に固定すると共に、その前縁部でプローブピン1 72を上方から支持する。

【0014】

(4)シリコンウィスカを接触子に活用したウエハ検査用プローブ(特許文献4)(第4の従来技術)

特許文献12に記載の従来技術に類似する技術は、特許文献13、特許文献14にも開示されている。代表例として、図20に、特許文献12に開示されたプローブピン及びそれを有するコンタクターの構造図を示す。

【0015】

10

図20に示すプローブピンは、シリコン基板180に針状単結晶181を成長させ、その後、この針状単結晶181の面の表面に更にNi下地膜182及びAu膜183を形成し、Au膜183の先端にPd膜184を形成した構造を持つ。つまり、シリコン基板1 80上にAuの種を配置し、VLS成長させることによりシリコンの針状単結晶181が 形成される。図示のプローブピンは、針状単結晶181の表面に導電膜を設けた半導体計 測用プローブであり、先端部のみを接点材料により被覆したプローブピン構造である。

次に非接触方式の従来技術について説明する。

【0017】

(5)通信用コイルを用いた非接触検査方式(特許文献5)(第5の従来技術) 本方式による構造と検査方法を図21(a)乃至(c)を参照して説明する。図21( a)はウエハ190の平面図であり、ウエハ190に複数の半導体チップ196が形成さ れている。図21(b)は、(a)におけるウエハ190上の半導体チップ196が設け られた丸枠部分の拡大図である。図21(b)に示すように、半導体チップ191A、1 91Bに夫々半導体検査専用の通信用コイル192A、192Bが形成され、通信用コイ ル192A、192Bと接続端子193A、193Bとが夫々配線194A、194Bに より接続されている。通信用コイル192A、192Bは夫々矩形スパイラル形状のコイ ルであり、半導体チップ191A、191Bの回路面側に絶縁性の表面保護膜を介して形 成されている。各通信用コイルには2本の配線が形成されており、それらのうちの1本の 配線は半導体チップの内部で接続端子に接続されており、他の1本はスクライブライン上 を経由して接続端子と接続されている。

【0018】

この構造の半導体チップを使用し、図21(c)に示すように、検査を実施する。即ち、半導体検査装置のヘッド195から半導体チップ191Aの通信コイル192Aに対して検査信号を無線により出力する。それに対する半導体チップ191Aからの出力信号を受信することにより、半導体チップ191Aの機能検査を行う。このヘッド195又は半導体チップを移動させることにより、各半導体チップに対して順次検査を行う。 【0019】

(6)容量結合を用いた非接触検査方式(特許文献6)(第6の従来技術)

図22に、特許文献6に開示された発明の構造図を示す。電圧プローブチップ210に おいては、LSIチップ200におけるモニタ対象である信号線201に相対向する位置 にセンサー部211が配置されており、この電圧プローブチップ210により、半導体チ ップ200の電圧変化を静電誘導による誘起電圧として検出する。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 

詳細には、電圧プローブチップ210は、シリコン基板212上に形成された増幅回路 等の信号処理回路部213と、LSIチップ200における信号線201に相対向する位 置に配列されたセンサー部211と、センサー部211上面の膜厚0.5µmのシリケー トガラス(誘電体材料層)214とで構成されている。誘電体材料層214の表面は平滑 になるように研磨が施されている。

【0021】

LSIチップ200は、シリコン基板202表面に配線層203が形成されており、この配線層203上に形成された層間絶縁膜204の表面に信号線201が一定間隔で配置 されている。そして、配線層203は層間絶縁膜204に設けたスルーホールを介して信 号線201の信号線電極に接続されている。信号線電極が露出している層間絶縁膜204 の表面はCMP(化学的機械研磨)法等により平坦化処理が施されている。 【0022】

LSIチップ200の信号線201の電極と、電圧プローブチップ210のセンサー部 211との位置合わせを行い、真空吸引しつつ加圧し、直接接合により固定する。この状 態でLSIチップ200の外部取り出し端子(図示せず)に電圧を印加して駆動する。そ して、このときの誘導電圧を電圧プローブチップ210のセンサー部211で検出し、信 10

号処理回路部213を介してモニタする。 [0023]【特許文献1】米国特許第5,969,533号 【特許文献2】特開平5-226430号公報 【特許文献3】特開平6-334006号公報 【特許文献4】特開平11-190748号公報 【特許文献 5 】特開 2 0 0 3 - 2 7 3 1 8 0 号公報 【特許文献 6 】特開 2 0 0 3 - 3 4 4 4 4 8 号公報 【特許文献7】特開平5-243344号公報 【特許文献 8】W O 9 8 / 5 8 2 6 6 【特許文献9】特開平6-334005号公報 【特許文献10】特開平6-331655号公報 【特許文献11】特開平6-324081号公報 【特許文献12】特開平10-038918号公報 【特許文献13】特開平2002-257859号公報 【特許文献14】特開平5-198636号公報 【発明の開示】 【発明が解決しようとする課題】 [0024]しかしながら、上述の従来技術には以下に示すような問題点がある。 [0025]先ず、接触方式による第1乃至第3の従来技術の問題点について、狭ピッチ化と高速信 号伝送の観点から説明する。 [0026]第 1 の従来技術では、金属針と遮蔽板で 4 段に積層したプローブを構成しており、 4 段 積層して接触子の先端ピッチは50μmピッチである。更なる狭ピッチ化を図るためには 、以下の問題点がある。 1.金属針の極細加工、材質変更が必要になるため、加工が極めて困難であり、製造コ ストが高くなる。 [0028]2.加工できたとしても、金属針の剛性不足のため、十分な耐久性能を確保できない。 [0029]3.金属針の長さが長いため、抵抗による信号の伝送損失が増大し、信号遅延が大きく 、高周波信号の伝送が困難になる。 [0030]第2の従来技術は、メンブレンシートを用いた構造であるため、裏面にグラウンドを形 成し、インピーダンス整合を図ることが可能であり、高速信号伝送には有利な構造である 。しかしながら、半導体装置の外部電極との接触は金属突起(バンプ)を介して行われて いる。金属突起は、コンタクト時に半導体装置の回路面と接触しないように、ある一定高 さ以上に保つ必要がある。また、基材にフィルム状のメンブレンシートを用いていること 、及びめっきによる製造方法を用いるため、金属突起のピッチは最少で60μm程度であ り、これ以下の狭ピッチにすることが困難である。 【0031】 第3の従来技術は、第2の従来技術と同様にメンブレンシートを使用するため高速信号 伝送には有利である。しかしながら、基材として、フィルム状のフレキシブル材料を使用

(7)

伝运には有利である。しかしなから、基材として、フィルム状のフレキシフル材料を使用 しているため、フィルム基板製造プロセスの熱履歴により、40μmピッチ以下の微細ピ ッチの場合、金属リードピッチ方向の位置精度を所望の値(±1.0μm以下)に制御す ることが困難である。また、プローブピンは弾性を有する金属材料である単一の材料で形 成されており、コンタクト対象材料によっては選択を行っていないため良好な接触特性を 30

10

20

50

得ることが困難な場合がある。

【 0 0 3 2 】

第1乃至第3の従来技術は、上記のような問題点を有しており、特に狭ピッチ化という 観点から40µmピッチが限界であるという問題点を有している。

(8)

【0033】

次に、半導体装置の電極に対する接触痕の観点から第1乃至第3の従来技術の問題点について説明する。

【0034】

図23(a)乃至(d)に、夫々第1乃至第4の従来技術により半導体装置の電極にプロ ービングした場合の、電極上に発生する接触痕の写真を示す。第1乃至第3の従来技術は 、接触子が電極に接触した後、オーバードライブ(接触子が電極に接触した点を基準とし て、半導体装置を接触子に対して上昇させた量=押し込み量)を負荷することにより、ア ルミニウム電極表面の酸化皮膜を突き破り、接触を得るというメカニズムに基づいており 、図23(a)乃至(c)に示すような接触痕が発生する。

【0035】

図24(a)に半導体装置の電極220の微細化と実接合面積に関する相関図を示す。 図24(a)の左図に示すように、電極パッドピッチが大きい場合、円で示した接合面積 (圧着面積221)に対してプロービングによる接触痕222の割合は小さい。しかし、 図24(a)の右図に示すように、電極パッドピッチが小さくなると、接触痕222の比 率が大きくなる。例えば、図24(a)の左から右へ電極パッドピッチが100、80、 75µmであるとし、接合面積(圧着面積221)とプロービングによる接触痕面積の差 分を接合面積で除した値を実接合面積と定義すると、接触痕222の比率は夫々86、7 9、75%となり、接触痕222の比率が大きくなることがわかる。このように実接合面 積が減少すると、次工程のワイヤボンディング及びフリップチップ実装用のバンプ形成に おいて、剥がれの発生という接合不良が発生する。この問題点は、接触痕が発生する第1 乃至第3の従来技術に共通した課題である。

[0036]

この課題に対する対策として、半導体装置の電極223を図24(b)に示すように、 長方形形状とし、プロービングエリア224とボンディングエリア(接続エリア225) に分けること、及びアルミニウム電極231の表面の酸化膜の影響を除去するために、ア ルミニウム電極231の上に無電解メッキによりNi膜232、Au膜233を成膜して 接圧を低くすること等が行われている。しかしながら、電極形状の長方形化は、チップサ イズの大型化を引き起こし、ウエハ内でのチップ数量が減少するため、コスト高になると 共に、チップサイズの小型化のネックとなる。また、アルミニウム電極231上の表面処 理は、プロセスの追加により製造コストが上昇するといった問題点を有している。これら の問題点も、第1乃至第3の従来技術に共通した課題である。

第4の従来技術に関して、上記の狭ピッチ化、高速信号伝送、及び接触痕の観点より問題点を説明する。第4の従来技術は、半導体装置の外部電極との接触をシリコンの針状単結晶にめっきを施したピンで行うものであり、半導体装置電極に対して垂直にプロービングし、座屈変形を活用して接触を得ている。このため、図23(d)に示すように、接触痕は極めて小さく維持できるが、接触圧力が小さいため、表面酸化膜があるアルミニウム及び銅といった材質に対して、良好な接触を得ることが困難である。狭ピッチ化の観点からは、40µmピッチ以下の領域になると、ピン直径10µm程度のピンを形成する必要がある。この場合、ピン成長させる前のSiメサへ金バンプを搭載する技術が著しく困難になり、金属膜を付与したときの応力及びピン形成後の先端トリミング工程によるダメージ発生により、半導体装置の電極ピッチに対応した位置精度の確保が困難となる。また、ピン直径が極細線になっているため、オーバードライブをかけたときにピン強度の不足により、ピンの破壊が発生するという問題点を有する。

10

30

50

以上、接触方式による第1乃至第4の従来技術の問題点を述べた。次に、非接触方式で ある第5及び第6の従来技術の問題点について説明する。第5及び第6の従来技術はいず れも非接触式であることから、半導体装置電極への接触痕をなくすことができるという利 点を有しているが、以下の問題点が存在する。

【0039】

第5の従来技術は、通信用コイルをチップ内部に形成する必要があるため、以下の問題 点を有する。

[0040]

1.コイル形成プロセスの追加とチップ内部にコイル形成領域確保が必要になり、チップサイズの大型化を引き起こし、コスト高になる。

【0041】

2.通信コイルと接続端子との間が配線されているため、検査終了後に配線を切断する 必要がある。このとき、スクライブライン上の配線は従来プロセスで切断できるため問題 ないが、チップ内部配線の切断は、プロセス追加になるため、コスト高の要因となる。 【0042】

3.ウエハ上のチップは近接して並んでいるため、検査対象である所望のチップに隣接 するチップへも信号が送受信される可能性がある。

【0043】

4.電源供給方法に関する記載がないため、仮に電源供給を無線で行うと考えると、供給能力が不足して半導体チップを駆動できない可能性がある。

 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$ 

第6の従来技術においては、LSIチップの電源供給は、使用時に実際に用いる電圧を 外部取り出し端子に印加して駆動するものであるが(明細書段落0062)、特にどのよ うなプローブを使用するかまでは不明であるため、汎用のカンチレバー方式のプローブを 使用するものと推察される。この場合、以下の問題点がある。

【0045】

1.電源供給電極上に接触痕が大きく残り、接合不良が発生する。

2.電圧プローブチップから外部への信号取り出し構造が、TAB又はワイヤを用いて 行うため、高速信号伝送において伝送損失による遅延が発生する。

【0046】

3.電圧プローブチップ及びLSIチップはいずれも研磨された平面であり、誘電体材料層もシリケートガラスであって、極めて固いため、両者を接触させるときに極めてシビ アな平行度調整が必要になる。

[0047]

4.多少でも平行度調整がずれた場合に、どちらかのチップに損傷が発生する。 【0048】

5.更に、LSIチップの配線層は10µm以下のピッチであり、このレベルの位置合わせを行うためには、汎用のウエハプローバを使用することは不可能であり、特別な装置が必要になり、コスト高になる。

【0049】

以上、上記の問題点をまとめると、接触方式の従来技術には、接触痕を小さくし、40 µm以下の狭ピッチ化への対応が困難であるという問題点がある。一方、非接触方式の従 来技術には、電源供給電極の接触痕を小さくし、汎用装置を用いた検査を行うことが困難 であるという問題点がある。

【 0 0 5 0 】

本発明はかかる問題点に鑑みてなされたものであって、半導体装置の検査に際して、その電極上の接触痕レス化を実現することで、次工程の接続プロセスにおける高信頼性接続の実現とデバイスの狭ピッチ化及び低コスト化を可能にする半導体装置の検査装置及びそれに使用する電源供給ユニットを提供することを目的とする。

【課題を解決するための手段】

(9)

20

[0051]

本発明に係る半導体装置の検査装置は、検査用LSIと、電源供給ユニットと、前記検 査用LSI及び前記電源供給ユニットとテスターとの間の接続用に配置された中間基板と を有し、前記検査用LSIは、検査回路及び波形整形回路と、被検査半導体装置と対向す るように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向す る面における前記被検査半導体装置の外部端子電極の位置に対応する位置に配置された電 極と、前記誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するた めの第1の貫通電極と、を有し、前記電源供給ユニットは、前記被検査半導体装置の電源 電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立した プローブピンと、このプローブピンに電気的に接続され第1の配線層が形成された基材と 、この基材を貫通した第2の貫通電極と、を有することを特徴とする。

(10)

【 0 0 5 2 】

前記プローブピンにおける前記金属突起は1層以上の金属層からなり、前記金属突起の 表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からな る1層以上の金属層が形成され、前記第1の配線層上には1層以上の金属層からなる第2 の配線層が形成され、前記金属突起の表面に形成された前記1層以上の金属層と前記第2 の配線層とが分離された構造であることが好ましい。

【0053】

前記誘電体材料層は、高い比誘電率及び弾性を有する材料から形成されていることが好ましい。

【0054】

前記検査用LSIと前記電源供給ユニットとを連結する連結部材と、前記連結部材により連結された前記検査用LSI及び前記電源供給ユニットと前記中間基板との間に配置されその電極部に導電性粒子を集中化した異方性導電シート又は金属細線を埋設した異方性導電シートと、前記電源供給ユニットの前記第1の配線層側から前記電源ユニットを介して前記異方性導電シートを支持することにより前記異方性導電シートを前記中間基板に固定する固定部材と、を有するように構成してもよい。

 $\begin{bmatrix} 0 & 0 & 5 & 5 \end{bmatrix}$ 

前記検査用LSIは、高密度配線基板と検査専用LSIとに分離され、前記高密度配線 基板は、前記被検査半導体装置と対向する面における前記被検査半導体装置の前記外部端 子電極の位置に対応する位置に配置された表面電極と、前記被検査半導体装置と対向する 面とは反対側の面に形成された裏面電極と、前記表面電極と前記裏面電極とを接続する配 線層とを有し、前記検査専用LSIは、前記検査回路及び前記波形整形回路を有し、前記 高密度配線基板と前記検査専用LSIとを電気的に接続するように構成してもよい。

[0056]

前記第2の配線層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことが好ましい。

前記電源供給ユニットにおける前記第1の配線層と前記基材との間に、1層以上の金属層からなる第3の金属層が形成されていてもよい。

【0058】

前記第3の金属層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことが好ましい。

【 0 0 5 9 】

前記金属突起の形状は、前記被検査半導体装置と対向する面の形状を長方形状とする角 柱形状であり、その幅は、前記プローブピンの幅以下であり、その長さは、前記プローブ ピンが前記半導体装置の電源電極と接触してからの前記プローブピンの先端部の移動量と 前記プローブピンの長手方向の位置公差及び前記半導体装置の電源電極の寸法公差を考慮 した長さとを加えた寸法以上であり、その高さは、前記第1の配線層の表面を基準として 、前記被検査半導体装置の電源電極が前記金属突起と接触してからの押込み量と前記金属 10

20

突起の高さ公差及び前記被検査半導体装置の電源電極の高さ公差を考慮した高さとを加え た寸法以上とすることができる。

【 0 0 6 0 】

前記金属突起の表面に形成された前記1層以上の金属層は、金又は金合金層であってもよい。

 $\begin{bmatrix} 0 & 0 & 6 & 1 \end{bmatrix}$ 

前記金属突起の表面に形成された前記1層以上の金属層は、その表面に微細凹凸形状を 有するものであってもよい。

[0062]

前記微細凹凸形状は、凹部及び凸部がストライプ状に形成され且つストライプの延伸方 10 向が前記プローブピンの移動方向と同一方向に形成された形状、凹部及び凸部がストライ プ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と垂直方向に形 成された形状、碁盤目形状、やすりの目形状、又はランダムな形状であってもよい。 【0063】

前記微細凹凸形状は、表面の粗さが1µm以下の微細凹凸形状であることが好ましい。 【0064】

本発明に係る電源供給ユニットは、半導体装置の検査装置用の電源供給ユニットであって、被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた 弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第1 の配線層が形成された基材と、この基材を貫通した貫通電極と、を有することを特徴とす る。

[0065]

前記プローブピンにおける前記金属突起は1層以上の金属層からなり、前記金属突起の 表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる1層以上の金属層が形成され、前記第1の配線層上には1層以上の金属層からなる第2 の配線層が形成され、前記金属突起の表面に形成された前記1層以上の金属層と前記第2 の配線層とが分離された構造であることが好ましい。

[0066]

前記第2の配線層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことが好ましい。

【0067】

前記第1の配線層と前記基材との間に、1層以上の金属層からなる第3の金属層が形成されていてもよい。

[0068]

前記第3の金属層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことが好ましい。

【発明の効果】

[0069]

本発明によれば、半導体装置、即ち被検査LSIの電極上の接触痕レス化を実現することができ、これにより、次工程の接続プロセスにおける高信頼性接続の実現とデバイスの狭ピッチ化及び飛躍的な低コスト化が可能となる。また、検査用LSIを使用することにより、従来と比較して高速検査が可能になり、半導体装置をベアチップの状態でパッケージ品と同等レベルの選別検査を実施することが可能となる。従って、ベアチップを使用したSip(System in a Package)構造の生産直行率を高め、大幅に生産コストを低減できる。

【図面の簡単な説明】

[0070]

【図1】本発明の第1の実施形態に係る半導体装置の検査装置を示す断面図である。 【図2】図1に示された検査用LSIの製造方法の流れを説明するための断面図である。 【図3】図2に続く、検査用LSIの製造方法の流れを説明するための断面図である。

30

【図4】図3に続く、検査用LSIの製造方法の最後の工程を説明するための断面図であ る。 【図5】検査用LSIから被検査LSIに信号が伝搬する信号経路における送受信部のブ ロック図である。 【図6】図1に示された電源供給ユニットを説明するための図であり、(a)は、電源供 給ユニット20の平面図及びA-A線に沿った断面図、(b)は、(a)に示すプローブ 部36の平面図、(c)は、(a)に示すプローブ部36の断面図である。 【図7】第1の実施形態の電源供給ユニットにおけるプローブ部の別の例を示した図であ る。 10 【図8】第1の実施形態の電源供給ユニットにおけるプローブ部の更に別の例を示した図 である。 【図9】本発明の第2の実施形態に係る半導体装置の検査装置を示す断面図である。 【図10】本発明の第3の実施形態に係る半導体装置の検査装置を示す断面図である。 【図11】本発明の第4の実施形態に係る半導体装置の検査装置を示す断面図である。 【図12】図1に示された電源供給ユニットの製造方法の流れを説明するための断面図で ある。 【図13】図12に続く、電源供給ユニットの製造方法の流れを説明するための断面図で ある。 【図14】図13に続く、電源供給ユニットの製造方法の流れを説明するための断面図で 20 ある。 【図15】図14に続く、電源供給ユニットの製造方法の流れを説明するための断面図で ある。 【図16】LSIの電極ピッチの微細化ロードマップを説明するための図である。 【図17】第1の従来技術を説明するための斜視図である。 【図18】第2の従来技術を説明するための断面図である。 【図19】第3の従来技術を説明するための(a)側面図及び(b)斜視図である。 【図 2 0 】第 4 の従来技術を説明するための断面図である。 【図21】第5の従来技術を説明するための図である。 【図22】第6の従来技術を説明するための断面図である。 30 【図23】第1乃至第4の従来技術の課題について説明するための図である。 【図24】従来技術の別の課題について説明するための図である。 【符号の説明】 10;検査用LSI 10A、20B;貫通電極 20; 電源供給ユニット 21;プローブピン 22;基材 23;第1の配線層 40 2 4 A; 第1の金属層 24B;第2の金属層 25:第2の配線層 26;カバー膜 27;第3の配線層 28;第3の金属層 30;中間基板 40; 異方性導電シート 50; 被 検 査 L S I (半 導 体 装 置 ) 【発明を実施するための最良の形態】

(12)

【0072】

以下、本発明の実施形態について添付の図面を参照して詳細に説明する。

【 0 0 7 3 】

(第1の実施形態)

図1は、本発明の第1の実施形態に係る半導体装置の検査装置を示す断面図であり、特に、電源供給ユニットとそのプローブ部分の詳細を示す。先ず、本実施形態の全体構成を説明する。図1に示すように、本実施形態に係る半導体装置の検査装置は、検査用LSI 10と、電源供給ユニット20と、中間基板30とから構成されている。 【0074】

(13)

被検査物である半導体装置(被検査LSI50という)は、ウエハステージ300上に 載置されている。検査用LSI10は、LSIウエハ101を有し、このLSIウエハ1 01上における被検査LSI50の外部端子電極52の位置に対応する位置には、被検査 LSI50と同じ電極51が配置されている。また、検査用LSI10は、検査信号の入 出力を行う検査回路(図示せず)と、信号の入出力の際に波形整形するための波形整形( コンパレータ)回路(図示せず)と、テスター等の外部との信号入出力及び電源供給のた めの貫通電極(第1の貫通電極)10Aと、回路面に形成された誘電体材料層117とを 有している。

[0075]

電源供給ユニット20においては、基材22上に第1の配線層23が形成されており、 この第1の配線層23には複数の弾性を有するプローブピン21が電気的に接続されてい る。これらの複数のプローブピン21は夫々独立した形状を有しており、また、その先端 部が被検査LSI50の電源電極の位置に対応するようにプローブピン21が配置されて いる。プローブピン21においては、その先端部における被検査LSI50の電源電極と 接触する箇所に金属突起が形成されており、この金属突起の表面には、被検査LSI50 の電源電極材料に応じて接触特性に優れた材料からなると共に、1層以上の金属層からな る第2の金属層24Bが形成されている。また、第1の配線層23の表面には、1層以上 の金属層からなる第2の配線層25が形成され、更に、第2の配線層の表面には、保護膜 (カバー膜)26が形成されている。更にまた、基材22には、外部への信号取り出しの ための貫通電極(第2の貫通電極)20Bが設けられている。本実施形態は、基材22上 に形成された第1の配線層23上に、1層以上の金属層からなる第2の配線層25が形成 され、しかも、前記金属突起表面の第2の金属層24Bと第2の配線層25とが分離され た構造であることを特徴としている。

【0076】

中間基板30の下面の所定の箇所には複数の電極31が設けられており、これらは検査 用LSI10に設けられた貫通電極10A及び電源供給ユニット20に設けられた貫通電 極20Bに接続される。また、中間基板30の上面には、プローブカードにおけるパフォ ーマンスボードの電極配置に対応する位置に電極32が設けられており、中間基板30の 内部には基板の上面及び下面に夫々設けられた電極31及び32を接続する配線層33が 設けられている。検査用LSI10及び電源供給ユニット20と中間基板30との間は、 電極31と貫通電極10A及び貫通電極20Bとの間に設けられた、例えば、はんだボー ル34で接続される。

【0077】

次に、 図 2 乃至図 4 を参照して、 検査用 L S I の 製造方法について詳細に説明する。 【 0 0 7 8 】

先ず、図2(a)に示すように、拡散プロセスが完了し、表面に外部電極としてのアル ミニウム電極102を形成したLSIウエハ(検査用LSI)101を用意する。 【0079】

次に、図2(b)に示すように、LSIウエハ101の表面にCVDによりカバー膜1 03を10乃至15µmの厚さで形成した後、表面をCMP(化学的機械研磨)法により 平坦化処理し、その上にレジスト104を全面塗布により形成する。 【0080】

20

10

次に、図2( c) に示すように、貫通電極10A(図1) を形成する部分のレジスト1 04、カバー膜103をフォトリソグラフィーにより除去する。除去部分の寸法は、アル ミニウム電極102のサイズの50%程度とする。即ち、アルミニウム電極102のサイ ズが100µmであれば、除去部分のサイズは50µmとする。 [0081]次に、図2(d)に示すように、除去部分に対応するアルミニウム電極102をウエッ トエッチング又はドライエッチングにより除去する。 [0082]次に、図2(e)に示すように、RIE(Reactive Ion Etching)によりLSIウエハ 10 101に200乃至300µmの深さの貫通孔101aを形成する。 [0083]次に、図2(f)に示すように、貫通孔101aの内壁を含む表面全域にCVDにより 絶縁膜105を0.2µmの厚さで形成する。 [0084]更に、図2(g)に示すように、ステップ(f)に引続いて、TiNによる10nm厚 のバリア層とCuによる0.15µm厚のシード層とによるバリア/シード層106を形 成した後、貫通孔101a内をCuめっき107により埋め込む。これにより貫通電極1 0 A が形成される。 [0085]20 次に、図2(h)に示すように、表面に堆積したCuをウエットエッチング又はCMP 法を用いて除去し、更にアルミニウム電極102の表面が露出するまでカバー膜103を ドライエッチングにより除去する。 [0086] 次に、図 2 ( i )、( j )に示すように、レジスト 1 0 8 を塗布した後、貫通電極部分 のレジストをエッチング処理により除去する。 [0087] 次に、図3(k)、(1)に示すように、アルミニウム電極102と貫通電極10Aの 導通を得るために、その表面に無電解Ni/Auめっき109を施し、レジスト108を 除去する。 30 [0088]次に、図3(m)、(n)に示すように、ガラス等を材質とする支持体110とLSI ウエハ 1 0 1 とを 接着 剤 1 1 1 で 張 り 合 わ せ 、 貫 通 電 極 1 0 A の 底 面 側 よ り 1 0 乃 至 3 0 µm程度Siが残るまで裏面から研削処理を行った後、ドライエッチングを用いて貫通電 極10A部分の頭出しを実施する。 [0089]次に、図3(o)に示すように、CVDを用いてLSIウエハ101の裏面へ絶縁膜( SiN又はSiO,等)112を形成する。 [0090]次に、図3(p)乃至(r)に示すように、絶縁膜112をCMP又はドライエッチン 40 グにより除去した後、裏面電極形成のため、バリア層とシード層によるバリア/シード層 1 1 3 を形成し、不要な部分はレジスト 1 1 4 を用いてミリングにより除去する。続いて レジストを除去して貫通電極10Aの裏面側に裏面電極115を形成する。 [0091]次に、図3(s)、(t)に示すように、保護膜(パッシベーション膜)116を表面 側と同様に形成し、支持体110を剥離する。 [0092] 次に、図4に示すように、回路面上にシリコーンゲル(誘電体材料層)117を塗布し て2乃至5μmの厚さで形成する。シリコーンゲル117は、例えば東レダウコーニング

シリコーン社の S E 4 4 4 4 5 C V (登録商標)、 S E 4 4 4 0 (登録商標)等の比誘電 率が 4 乃至 7 の比較的高いものを用いることが好ましい。また、シート状のエラストマー

(14)

を接着剤で貼り付けることも可能である。

[0093]

なお、検査用LSI10と被検査LSI50と間のインターフェース構造は、検査用L SI10及び被検査LSI50の各外部信号電極を近接させて容量結合により信号伝送を 行う構造であるため、送信側から送られる信号はインターフェース部分で波形が微分され た状態で受信側に伝搬する。従って、受信側ではこの微分された波形を元の信号波形に戻 す為の波形整形回路を搭載する必要がある。例えば、検査用LSI10から被検査LSI 50に信号が伝搬する信号経路には前記波形整形回路を被検査LSI50側に搭載し、被 検査LSI50から検査用LSI10に信号が伝搬する信号経路には前記波形整形回路を 検査用LSI50側に搭載する。また、双方向の信号を扱う信号経路には検査用LSI1 0 側及び被検査LSI50側の両方に波形整形回路を搭載する。 [0094]

図5は、検査用LSI10と被検査LSI50との間のインターフェース構造の一例と して、検査用LSI10から被検査LSI50に信号が伝搬する信号経路における送受信 部を示したブロック図である。図5(a)及び(b)においては、検査用LSI10と被 検査LSI50との間に容量504が形成されており、検査用LSI10及び被検査LS I50の各外部信号電極を近接させて容量結合により信号伝送を行う構造となっている。 波形の復元処理は、図5(a)では比較器501により、また、図5(b)ではプリアン プ502及び保持素子503により行う。なお、被検査LSI50においては、この回路 をチップ間のスクライブライン上に形成することも可能である。この場合、回路規模を増 加させることなく、本発明の検査装置を適用することができる。

[0095]

次に、図6(a)乃至(c)を参照して、電源供給ユニット20の各部位の使用材料と 詳細構造について説明する。図6(a)は、電源供給ユニット20の平面図及びA-A線 に沿った断面図、(b)は、(a)に示すプローブ部36の平面図、(c)は、(a)に 示すプローブ部36の断面図である。

[0096]

図 6 ( a ) に示すように、基材 2 2 の表面には第 1 の配線層 2 3 が形成され、この第 1 の 配 線 層 の ピ ッ チ 間 隔 は 、 被 検 査 半 導 体 装 置 の 電 源 用 電 極 に 対 応 す る プ ロ ー ブ 部 に お け る 小さなピッチ間隔から、中間基板30の電極に接続できる大きなピッチ間隔まで平面的に ピッチ拡張されている。

[0097]

基材22は、半導体材料として汎用的に使用されているシリコン、又はシリコンと熱膨 張係数の近い材料であるガラスセラミックス、若しくはガラス等を使用する。これは、電 源供給ユニット20の製造時の熱履歴によるピン位置精度の劣化を抑制すること、及びバ ーンイン試験時の温度差による被検査半導体装置の電源電極とプローブピン21間の位置 ずれを抑制するためである。これらの材料の中でも加工容易性及び電気特性の観点から、 ガラスセラミックスを使用することが好ましい。

[0098]

図6(b)及び(c)に示すように、第1の配線層23はプローブピン21に接続され 40 ており、そのため製造容易性を考慮してプローブピン21の基部である第1の金属層24 Aと同一材料であるNi(ニッケル)又はNi合金を用いる。第1の配線層23の幅は、 製造時にショートが発生せず、リークも発生しないレベルである被検査半導体装置の電源 電極ピッチの50乃至60%程度とする。厚さは、製造容易性を考慮してプローブピン2 1の第1の金属層24Aの厚さと同等とする。

[0099]

第 2 の 配 線 層 2 5 は 、 配 線 部 分 の 導 電 率 を 高 め て 導 体 損 失 を 低 減 す る こ と を 目 的 と し て 第1の配線層23の上に形成する。材質は、第1の配線層23の材質であるNi又はNi 合金と比較して体積抵抗率が小さく、体積抵抗率が1×10 <sup>8</sup>乃至4×10 <sup>8</sup> mの 範囲の金属(例えば、金、金/銅合金、金/パラジウム合金、銅)を用いる。図6(b)

10

に示すように、第2の配線層25の形成領域は、プローブピン21の根元部分が設置された基材22の端部から製造時の公差2µm程度基材22側に入った位置から、第1の配線層23の幅から製造公差分を差し引いた幅で第1の配線層23の全表面に形成する。従って、第1の配線層23の幅が30µmの場合は、第2の配線層25は28µm幅で全面に形成する。

[0100]

プローブピン21は、電気めっきによる製造が可能であり、100GPa以上のヤング 率を有する金属(例えば、Ni、Ni/鉄合金、Ni/コバルト合金、Ni/マンガン合 金)を材料として用いる。プローブピン21の幅は、被検査半導体装置の電源用電極ピッ チの50乃至60%とする。プローブピン21の厚さと長さは、弾性限界内で所望の接触 圧力を得ることができ、所定のオーバードライブ量(被検査半導体装置の電極がプローブ ピンと接触した点を基準として被検査半導体装置を押込む量を示す。以下、OD量という 。)を負荷したときに、被検査半導体装置とプローブピンとが干渉しないことを制約条件 として決定する。

被検査半導体装置の電源用電極との接点となる金属突起35の材質は、金属突起35の 表面に形成される第2の金属層24B以外の部分を、第1の金属層24Aとの密着性を考 慮して、プローブピン21の母材金属である第1の金属層24Aと同じ材質であるNi又 はNi合金とする。もちろん、Niと同等以上の硬度を有するその他の材料を使用するこ とも可能である。図6(b)及び(c)に示すように、金属突起35の幅Wはプローブピ ン21の幅以下とし、金属突起の長さL2は、プローブピン21が被検査半導体装置の電 源電極と接触してからのプローブピン21の先端部の移動量と、プローブピンの移動方向 の位置公差及び被検査半導体装置の電極寸法の公差を考慮した長さとを加えた寸法以上と し、その形状は例えば長方形状とする。金属突起35の高さH2は、第1の配線層23の 表面を基準として、被検査半導体装置の電源電極が金属突起35と接触してからの押込み 量と金属突起35の高さ公差及び被検査半導体装置の電源電極の高さ公差を考慮した高さ

金属突起35の表面形状は、コンタクト対象に応じて適正な形状に加工する。被検査半 導体装置の電源電極が金バンプの場合は、金属突起の表面形状は凹凸の無いフラットな形 状とする。電気めっき終了後の表面の粗さが0.05µm以下であれば、フラット形状を 形成するための特別な加工は不要である。表面の粗さが、0.05µmを越える場合は、 表面の研磨を実施する。被検査半導体装置の電源電極がアルミニウム又は銅の場合は、こ の電源電極上に自然酸化皮膜が表面に存在するので、これを突き破るために金属突起35 の表面に、粗さが1µm以下のレベルで微細凹凸を形成する。この微細凹凸の形状は、図 6(b)の右上図に例示するように、凹部及び凸部がストライプ状に形成され且つストラ イプの延伸方向がプローブピン21の移動方向と同一方向に形成したもの、凹部及び凸部 がストライプ状に形成され且つストライプの延伸方向がプローブピン21の移動方向と垂 直方向に形成したもの、碁盤目形状のもの、やすりの目形状のもの等の種々の形状とする ことができ、更に、ランダムな形状のものを採用することもできる。 【0103】

金属突起35の表面には、金属突起の酸化防止を目的として第2の金属層24Bが形成 されている。第2の金属層24Bは、例えば0.05乃至3µmの厚さの金又は金合金( Au(金) - Pd(パラジウム)、Au - Co(コバルト)、Au - Cu(銅)等)によ り形成される。なお、図示例では、第2の金属層24Bの形状は、平板状となっている。 【0104】

図6(a)に示すように、貫通電極20Bを基材22の内部を貫通するように形成し、 また、第3の配線層27を基材22の第1の配線層が形成されている面とは反対側の面上 に形成し、貫通電極20Bを介して第3の配線層27と第1の配線層23と接続すること により、基材22の裏面への配線引き出しが可能になり、外部IF信号の高速伝送が可能 10

になる。

【 0 1 0 5 】

貫通電極20Bの寸法は、基材22の外部端子ピッチにより決まる。例えば0.5mm ピッチの場合は、 (直径)は200乃至300µm、長さ(深さ)は100乃至300 µmである。第3の配線層27は、例えば20µm以下の厚さのNi膜とその上層に厚さ 2µm以下のAuめっきで構成されている。配線部の形状が円形の場合、その直径は20 0乃至300µmである。

[0106]

図6(a)に示すように、基材22の中央部には貫通孔22aが形成されており、この 貫通孔22aはプローブピン21を独立化し、検査用LSI10を配置するために必要で ある。貫通孔22aは、基材22の機械的強度を考慮して深さ200µm以上とし、外形 サイズは被検査LSI50上に形成された最外周の電極により囲まれた領域のサイズに、 プローブピン21の長さ及びその公差分から決まるサイズを加えた領域サイズとする。 【0107】

次に、電源供給ユニット20の寸法について、被検査LSI50の電源電極ピッチが50µmの場合を一例として説明する。

[0108]

プローブピン21の幅Wは、製造上ショートが発生しない最大の35µmであり、厚さ H1は、1回の電気めっきで形成可能である35µmとする。プローブピン21の長さL 1は、120µmのOD量をプローブピン21に負荷したときに弾性限界内であり、且つ 導体損失及びクロストークノイズの最小化のために長さを極力短くするという条件から8 00µmとする。

[0109]

金属突起35の高さH2は、被検査LSI50を80μm押込んだときに、被検査LS I50とプローブピン21とが接触しないこと及び製造精度を考慮して、最小100μm とする。第1の配線層23の上に形成する第2の配線層25は、プローブピン21の根元 部分が設置された基材22の端部から製造時の公差2μmほど基材22側に入った位置か ら第1の配線層23全面に幅32μmで形成する。金属突起35の表面に形成する第2の 金属層24Bの長さL2は、押込み量80μmのときに、第2の金属層24Bが被検査L SI50の電源電極に必ず接するために必要な長さ27μmと、製造精度±2μmと、位 置精度±1μmとを考慮して、30μm以上必要である。また、第2の金属層24Bの厚 さは、製造性を考慮して2μmとする。

[0110]

なお、図7に示すように、第2の金属層24Bに代えて、角錐形状の第4の金属層24 B'を設けることも可能である。角錐形状の金属層24B'は、シリコンにKOH(水酸 化カリウム)溶液を使用した異方性エッチングを施すことにより所望の角錐形状を形成し 、更に、金属めっきを施すことにより得ることができる。この角錐バンプを第1の金属層 24Aに形成した金属突起部に転写接続することにより、図7に示す第4の金属層24B 'を形成することができる。

[0111]

40

10

20

30

次に、本実施形態の効果について説明する。本実施形態に係る半導体装置の検査装置は、以下のような効果を奏する。

【0112】

1.被検査LSI50の電極上の接触痕を飛躍的に低減できる。

【0113】

2.40µmピッチ以下の超微細ピッチ対応が可能である。

[0114]

3.電源供給ユニット20において大幅なピン数削減が可能である。

**(**0 1 1 5 **)** 

4.検査用LSI10と被検査LSI50との平行度調整の許容度を大きくできる。 50

(17)

[0116]

5.電源供給ユニット20のプローブピン21の長期信頼性を確保でき、十分な実用性 を有する。

(18)

【0117】

これらの効果を奏する理由を、以下に順次説明する。本実施形態においては、被検査L SI50の電極上の接触痕を飛躍的に低減できる理由は2点ある。1点目は、非接触の容 量結合による信号伝送を用いる点である。これにより、信号電極の接触痕を皆無にできる 。2点目は、電源電極の接触子として、コンタクト対象に応じて電気接点部の構造を最適 化したフィンガーリード方式のプローブを使用することにより、超低圧で安定した接触を 得ることができるからである。例えば、50μmピッチのアルミニウム電極に対しては、 OD量50μm、0.3g/pin以上の接圧で安定した接触を実現できる。この値は、 従来のカンチレバー方式の1/20以下の接圧であり、接触痕もサブミクロンオーダーレ ベルに小さくできる。また、電源電極を数個まとめて1箇所で接触するようにすれば、更 に接触痕を皆無にできる電極数が増加する。

次に、40µmピッチ以下の超微細ピッチ対応が可能である理由は、主に3点ある。1 点目は、基材22としてガラスセラミックス、ガラス、シリコン等のPI(ポリイミドフィルム)と比較して熱膨張係数が小さい材料を使用したことにより、製造工程の熱履歴における精度劣化を防止できるからである。2点目は、電鋳技術の適用により、極めて微細なピン幅で一定レベルの厚さを確保できるため、十分な接圧を確保できるからである。例えば、10µmのピン幅で10µmのピン厚が形成できる。3点目は、マイクロマシン技術の適用により、アディティブエ法によりプローブピン21及び基材22上の配線層を形成できるからである。

【0119】

電源供給ユニット20において大幅なピン数削減が可能である理由は、信号電極への接触が不要であること、更に、電源電極を一定数まとめて1箇所で接触するからである。 【0120】

検査用LSI10と被検査LSI50との平行度調整の許容度を大きくできる理由は、 検査用LSI10の回路面に弾性を有する誘電体材料を用いることにより、若干の平行度 のばらつきであれば、そのばらつきを誘電体材料層117により吸収することができるか らである。

【0121】

電源供給ユニット20においてプローブピン21の長期信頼性が確保できる理由は以下 の通りである。即ち、プローブピン20における被検査LSI50の電源電極に接触する 面に形成された第2の金属層24Bと、第1の配線層23の上に形成された第2の配線層 25とが分離され、第2の金属層24Bを除くプローブピン21を単一の弾性材料から形 成する構造としたためである。また、金属突起を被検査LSI50の電源電極との接触部 分に設けることにより、ウエハステージ300を上昇させて被検査LSI50をプローブ ピン21と接触させたときに、被検査半導体装置の電源電極部分のみを金属突起と接触さ せることができる。金属突起を設けないか、又は厚さの小さな金属層を設ける場合は、被 検査LSI50の電源電極部以外にプローブピン21が接触するため、接圧が減少し、O D量の増加を招き、仮に初期接触を確保できたとしても長期信頼性の劣化に繋がる。従っ て、金属突起を設けることは、小さなOD量で安定接触を実現し、長期信頼性を維持する 極めて有効な手段である。

[0122]

次に、プローブ部の他の構成例について、図8を参照して説明する。図8のプローブ構造が図1のプローブ構造と異なる点は、第1の配線層23と基材22との間に、第3の金属層28を備えている点である。第3の金属層28は、第1の配線層23の材料であるN i又はNi合金と比較して体積抵抗率が小さく、体積抵抗率が1×10<sup>-8</sup>乃至4×10 <sup>8</sup> mの範囲の金属(例えば、金、金/銅合金、金/パラジウム合金、銅)を材料として 10

30

形成されている。このような構造により、第1の実施形態における電源供給ユニット20 の配線層構造と比較して、更に高い導電性を獲得できるため、高速信号伝送時の導体損失 を小さくすることができ、飛躍的な信号透過特性向上を図ることができる。なお、本構造 は、1GHz以上の信号伝送が必要な場合に特に有効である。1GHz以下の場合は、第 1の実施形態における配線構造により、十分な信号伝送特性を得ることができる。また、 図7に示すように、第3の配線層28は、図7のプローブ部に適用されても良い。 【0123】

(19)

(第2の実施形態)

図9は、本発明の第2の実施形態に係る半導体装置の検査装置を示す断面図である。本 実施形態と第1の実施形態との違いは、電源供給ユニット20における基材22の裏面側 (基材22の上面側)に検査用LSI10の方向に伸びる突出部37を設け、この突出部 37と検 査 用 L S I 10の 裏 面 (検 査 用 L S I 10の 上 面)の 端 部 と を 接 着 剤 41 に よ り 連結固定している点である。加えて、検査用LSI10及び電源供給ユニット20と中間 基板30との間に、異方性導電シート40を配置している。この異方性導電シート40は その所定の箇所に形成された電極42に導電性粒子を集中化したもの、又は金属細線を 埋設したものである。そして、電極42は、中間基板30の下面に設けられた電極31に 接続され、更に、検査用LSI10、電源供給ユニット20及び異方性導電シート40は 、中間基板30に着脱可能に設けられた固定手段である押さえ治具45により、電源供給 ユニット20のカバー膜26の表面を下方から支持することにより、中間基板30に取り 付けられた構造となっている。また、検査用LSI10の貫通電極10Aと異方性導電シ ート40の電極42とは、バンプ43を介して接続されている。このような構成により、 着脱容易性の向上と、被検査LSI50と検査用LSI10及び電源供ユニット20との 間の平行度の調整を行うことが容易となり、平行度のばらつきを吸収することができると いうメリットを有している。

【0124】

(第3の実施形態)

図10は、本発明の第3の実施形態に係る半導体装置の検査装置を示す断面図である。 本実施形態と第1及び第2の実施形態との違いは、被検査LSI50におけるウエハ51 1内部に、全チップに共通の共通電源層512を設けることにより、電源供給ユニット2 0のプローブピン数を削減した点である。共通電源層512は、ウエハ511全体を共通 化するものではなく、ウエハ511を1/8又は1/4分割等の一定のエリアに分けて共 通化することも可能である。更に、本実施形態においては、不良チップが発生した場合に 、即座に電源ラインを他のチップと切断できる構造も有している。このような構造により 、検査中に不良チップが発生した場合も、他の被検査LSIを検査することが可能になる

【0125】

更にまた、ウエハ511内部に共通電源層512を設けることにより、プローブピン2 1と接触する電源電極はチップ間のスクラブライン上、又はウエハ511の周辺部に配置 できる。従って、電源ユニットのプローブピン21の位置を、上記ウエハ511の電源電 極513位置に対応させることにより、プローブピン21は被検査LSI50上の電源電 極に接触せずに被検査LSI50への電源供給及び検査が実施でき、電源電極を含めた被 検査LSI50の全電極の接触痕を皆無にすることが可能となるため、検査後の接続信頼 性が飛躍的に高まる。

【0126】

(第4の実施形態)

図11は、本発明の第4の実施形態に係る半導体装置の検査装置を示す断面図である。 本実施形態と第1乃至第3の実施形態との違いは、検査用LSIの代わりに、高密度配線 基板60と検査専用LSI70とを備える点にある。

**[**0 1 2 7 **]** 

10

20

30

図 1 1 に示すように、高密度配線基板 6 0 は、検査用 L S I の代わりに、被検査 L S I 50

50の信号電極に対応する位置に電極を有しており、この電極により被検査LSI50と 容量結合による信号送受信を行う。更に、高密度配線基板60は、この信号を検査専用L SI70に伝送するための配線層及び電極を有している。また、検査専用LSI70の外 部電極は、高密度配線基板60の電極と接続されている。

【0128】

本実施形態は、検査用LSIを検査専用LSI70と被検査LSI50に対して容量結 合を行う高密度配線基板60とに分離することにより、検査専用LSI70に貫通電極の 形成が不要になるというメリットを有している。但し、検査信号が高密度配線基板60の 配線を経由するので、信号伝送損失が発生して高速検査では不利になるため、検査内容に 応じて第1乃至第3の実施形態との使い分けが必要になる。

【0129】

(電源供給ユニットの製造方法)

次に、図1における電源供給ユニット20の製造方法について、図12及び図15を参照して詳細に説明する。

基材 2 2 として所望寸法を有するガラスセラミックス又はガラス等の絶縁性材料を準備 する(図12(a))。次に、基材 2 2 における被検査LSIの電源電極位置にプローブ ピンの長さを加えた領域に、深さ200µm以上で座ぐり部321を形成する(図12( b))。基材 2 2 の外形寸法は、電源電極、外部IFのピン数、及び貫通電極10Aのピ ッチに依存する。例えば、ピン数が200ピン、貫通電極10Aのピッチを0.5mmと すると、基材 2 2 は 2 7 mmの外形となる。この後、波長355 nmのハイパワーLD( Laser Diode)励起タイプのYAG(Yttrium Aluminium Garnet)レーザ又はRIE(React ive Ion Etching)により、貫通孔322を、 (直径)200µm、深さ270µm以 上の領域に形成する(図12(c))。次に、プラズマCVD(Chemical Vapor Deposit ion)法又はスパッタ法を用いて、銅のシード層323を100乃至300 nmの厚さで 全面に膜付けする(図12(d))。

次に、図12(e)に示すように、座ぐり部321と貫通孔322に電気めっきにより 銅層を完全に充填して、犠牲層324及び貫通電極20Bを形成する。貫通孔322内を 完全充填する場合、当然ながら表面上に数乃至数十µmの銅層が堆積するため、銅めっき 完了後にCMP(Chemical Mechanical Polishing)法により、表面に堆積する銅層を除 去してフラットな状態を形成する。引続いて、犠牲層324及び貫通電極20Bの露出し ている表面に、0.3µm程度の厚さの銅によるシード層326を成膜する(図12(f ))。そして、シード層326の表面にレジスト327を20µmの厚さで接着又は塗布 (図12(g))した後に、露光、現像を行うフォトリソグラフィーを用いてプローブピ ン及び第1の配線層に相当する部分のレジストが除去された凹部形状を形成する(図13 (h))。そして、この凹部に電解めっきにより弾性を有する第1の金属層24Aと第1 の配線層23を成長させる(図13(i))。

【0132】

引続いて、レジストと金属面とが同一平面になるように研磨を行い、その表面に厚さ4 40 0µmのレジスト328を塗布して(図13(j))、露光、現像を行い、金属突起を形 成する領域に凹部329を形成する(図13(k))。次に、この凹部329に第1の金 属層24Aをめっきにより形成する。このプロセスを3回繰り返すことにより、高さ10 0µm以上の金属突起を確保できる(図12(1))。なお、100µm以上の金属突起 の高さH2が必要な場合は、凹部形成とめっきによる埋め込みのプロセスを繰り返す(図 13(m)、図13(n)、図14(o)、図14(p))ことにより、順次高さを積み 上げることができる。ここで、図13(m)において、330はシード層を、図13(n )において、331はレジストを表す。

【0133】

次に、金属突起表面を研磨する工程に入るが、この段階でコンタクト対象、即ち被検査 50

(20)

半導体装置の電源電極材料に応じて加工方法を使い分ける。コンタクト対象が金電極又は 金バンプの場合、CMP(Chemical Mechanical Polishing)加工による研磨を実施し、 表面の粗さが0.05μm以下のレベルを確保するように処理を行う。コンタクト対象が アルミニウム電極又は銅電極の場合は、CMP加工を実施した後に金属突起表面層に0. 1 乃至 0 . 7 μ m の 凹 凸 を 設 け る 。

(21)

[0134]

凹凸形成方法の一例を説明する。微細金属粒子を有する#2000のラッピングシート (研磨紙)を準備し、これをプローブピンの移動方向にプローブピンの先端から300µ mの間の領域で50回程度移動させることにより、0.1乃至0.7µmの凹凸構造を設 けることができる。他の凹凸形成方法として、適正な空孔率を有するセラミック材料又は 適正な凹凸を事前に形成したシリコン基板を用いることも可能である。凹凸形状は、図6 で説明したように、プローブピンの移動方向のみでなく、移動方向と垂直方向、碁盤目形 状、斜め形状、やすりの目形状やランダム形状等の様々な形成を採ることができる。この 微細凹凸により、アルミニウムや銅表面の自然酸化膜を突き破り安定した接触を実現でき る。

[0135]

引続いて、シード層333を形成し、レジスト332を塗布し(図14(q))、露光 、現像により凹部を形成し、第2の金属層24Bをめっきにより0.01μm以上の厚さ で<br />
成 膜 す る ( 図 1 4 ( r ) )。<br />
こ れ に よ り 、 第 1 の 金 属 層 2 4 A で あ る N i 又 は N i 合 金 上の酸化膜の影響を排除することができるため、より安定した接触を実現できる。 

この工程が終了した段階で基材裏面の加工を行う(図14(s))。まず、グラインダ ーを用いて基材22の厚さが250μm程度になるまで薄型化し、必要に応じてダメージ 層を除去するためにドライエッチングを実施する。次に、貫通電極20Bが露出した裏面 全面にスパッタにより0.3μm程度の銅によるシード層334を形成する(図14(t ))。この表面に20µmの厚さのレジスト335を塗布し、露光、現像により第2の配 線層25に相当する部分のレジストが除去された凹部形状を形成する。凹部に5乃至15 µ m 厚 の N i 又 は N i 合 金 を 電 気 め っ き に よ り 形 成 し て 第 3 の 配 線 層 2 7 を 形 成 す る 。 引 続いて、表層に無電解めっきによりAu又はAu合金めっきを0.01μm以上の厚さで 形成する(図14(u))。次に、裏面のレジスト層、シード層を夫々ウエットエッチン グ、ミリングにより除去し、表面のレジスト層、シード層も同様の手法で除去する(図1) 5 ( v ) 乃至図 1 5 ( y ) ) 。 最後に犠牲層 3 2 4 をウエットエッチングで除去する ( 図 15(z))。

以上のようにして、コンタクト対象に応じて接触特性の良い材料と構造を有する金属突 起部を先端に備えたプローブピン21と、金属突起表面の第2の金属層24Bと第1の配 線 層 2 3 の 表 層 に 形 成 す る 第 2 の 配 線 層 2 5 と が 分 離 さ れ た こ と を 特 徴 と す る 電 源 供 給 ユ ニット20を得ることができる(図13(zz))。

**[**0138**]** 

40 以上、詳細に説明したように、本発明に係る半導体装置の検査装置は、検査用LSIと 電源供給ユニットと、検査用LSI及び電源供給ユニットとパフォーマンスボードとの 間に配置され、ピッチ拡張配線層を有する中間基板とから構成されている。そして、検査 用LSIは、検査回路と、波形整形(コンパレータ)回路と、被検査LSIの信号電極パ ッド に 対 応 し た 位 置 に 設 け ら れ た 電 極 と 、 電 源 駆 動 及 び 外 部 イ ン タ ー フ ェ ー ス 用 の 貫 通 電 極と、被検査LSIに対向する面に形成された誘電体材料とを有する。一方、電源供給ユ ニットは、被検査LSIの電源電極に対応した位置に配置され、弾性を有する相互に独立 したプローブピンと、このプローブピンと電気的に接続され第1の配線層が形成された基 材とを有する。また、プローブピンの先端部には被検査LSIの電源電極をプローブする ための1層以上の金属層からなる金属突起が形成されており、更に、この金属突起の表面 には、被検査LSIの電極材料に応じて接触特性の良い材料からなる1層以上の金属層が 50

10



形成されている。第1の配線層の上には、1層以上の金属層からなる第2の配線層が形成 されており、金属突起の表面に形成された1層以上の金属層と、第2の配線層とは分離さ れた構造となっている。

【0139】

このような構成によれば、電源供給ユニットが、被検査LSIの電源電極部に対応した 位置に、金属突起を備えた相互に独立したリード形状のプローブピンを有しているため、 被検査LSIを検査用LSIに十分近接させることができ、信号電極の容量結合による非 接触の信号伝送が可能となる。また、電源供給ユニットのプローブピンは、その金属突起 における被検査LSIの電源電極との接触面に、被検査LSIの電極材料に応じて接触特 性の良い金属層を有しているため、安定した接触を超低圧で実現することができる。従っ て、被検査LSIの電極の接触痕は、信号電極では皆無となり、電源電極では極めて小さ くできる。

**[**0 1 4 0 **]** 

また、本発明の電源供給ユニット構造により、電源電流が流れる経路における伝送損失 を低減出来るため、より効率の良い電源供給が可能となる。

**(**0 1 4 1 **)** 

また、プローブピンの先端部における金属突起に設けられた第2の金属層を金又は金合金とすることにより、酸化による接触抵抗の増大を低減できる。また、金又は金合金は抵抗が比較的に小さい金属であるため、電源供給において大容量の電流が流せるなど、効果が大きい。

20

10

【0142】

その結果、以下の効果を奏する。

[0143]

1.検査後の接続信頼性が飛躍的に高まる。

[0144]

2. 被検査LSIの電極形状を長方形から正方形にすることができるため、チップサイズの小型化に伴う狭ピッチ化と低コスト化を実現できる。

【0145】

3.信号送受信が検査用LSIと被検査LSIとの間で行われるので、従来のテスター からプローブピンまでの配線距離と比較すると、信号伝送距離を極短距離化でき、より実 <sup>30</sup> 動作レベルに近い高速検査が可能になる。

【0146】

4.検査用LSIの回路面に比誘電率が比較的高く、弾性を有する誘電体材料を配置す るので、ウエハプローバのウエハステージと本発明の検査装置間の平行度に対するマージ ンを大きくとることができる。

**[**0147**]** 

以上から、本発明に係る半導体装置の検査装置は、被検査LSIの電極上の接触痕レス 化により、次工程の接続プロセスにおける高信頼性接続の実現、デバイスの狭ピッチ化、 及び飛躍的な低コスト化を可能にする。また、検査用LSIを使用することにより、従来 と比較して高速検査が可能になり、半導体装置をベアチップの状態でパッケージ品と同等 レベルの選別検査を実施することが可能となる。従って、ベアチップを用いたSip構造 の生産直行率を高め、大幅に生産コストを低減できる。

40

【産業上の利用可能性】

**(**0 1 4 8 **)** 

本発明は、半導体装置の検査に好適に利用することができる。









## 【図3】

109 102

60

Ê

E

Ê

( u) 10A (°) 10A





【図4】





4 4 4 4 4 4

117

10A















【図9】



【図10】





【図12】





### 【図13】



【図14】



【図15】



【図16】 【図16】

Year of Production	2003	2004	2005	2006	2007	2008	2009	2010	2012	2013	2015	2016	2018
Technology Node		hp90			hp65			hp45		hp32		hp22	
DRAM 1/2 Pitch (nm)	100	66	80	70	65	23	50	45	35	32	25	22	18
MPU/ASIC 1/2 Pitch (nm)	107	6	80	70	65	22	50	45	35	32	25	22	18
MPU Printed Gate Length (nm)	65	53	45	40	35	32	28	25	20	18	14	13	10
MPU Physical Gate Length (nm)	45	37	32	28	25	22	20	18	14	13	5	6	7
Chip Interconnect Pitch ( $\mu$ m)													
Wire bond-ball	4	35	30	25	25	20	20	20	20	20	20	20	20
Wire bond-wedge	8	25	20	20	20	20	20	20	20	20	20	20	20
TAB*	35	35	30	30	25	25	25	20	20	20	15	15	15
Flip chip area array*	150	150	130	130	120	110	10		90		80		70
Peripheral flip chip	60	60	40	40	30	8	20	8	20	20	15	15	15

【図17】



【図18】



【図19】









【図21】



【図22】



【図23】







【提出日】平成18年12月28日(2006.12.28) 【手続補正1】 【補正対象書類名】特許請求の範囲 【補正対象項目名】全文 【補正方法】変更 【補正の内容】 【特許請求の範囲】 【請求項1】 検査用LSIと、電源供給ユニットと、前記検査用LSI及び前記電源供給ユニットとテ スターとの間の接続用に配置された中間基板とを有し、前記検査用LSIは、ウエハと、 検査回路及び波形整形回路と、前記ウエハにおける被検査半導体装置と対向する面側に設 けられた誘電体材料層と、この誘電体材料層の内部であって前記ウエハにおける前記被検 査半導体装置と対向する面における前記被検査半導体装置の外部端子電極と対向した位置 に配置された電極と、前記ウエハを貫通すると共に前記電極に接続されて外部と信号送受 信するための第1の貫通電極と、を有し、前記電源供給ユニットは、前記被検査半導体装 置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に 独 立 し た プ ロ ー ブ ピ ン と 、 こ の プ ロ ー ブ ピ ン に 電 気 的 に 接 続 さ れ 第 1 の 配 線 層 が 形 成 さ れ た基材と、この基材を貫通した第2の貫通電極と、を有することを特徴とする半導体装置 の検査装置。

【請求項2】

【手続補正書】

前記プローブピンにおける前記金属突起は1層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる 1層以上の金属層が形成され、前記第1の配線層上には1層以上の金属層からなる第2の 配線層が形成され、前記金属突起の表面に形成された前記1層以上の金属層と前記第2の 配 線 層 と が 分 離 さ れ た 構 造 で あ る こ と を 特 徴 と す る 請 求 項 1 に 記 載 の 半 導 体 装 置 の 検 査 装 置 。

【 請 求 項 3 】

前記誘電体材料層は、高い比誘電率及び弾性を有する材料から形成されていることを特徴 とする請求項1又は2に記載の半導体装置の検査装置。

【請求項4】

前記検査用LSIと前記電源供給ユニットとを連結する連結部材と、前記連結部材により 連結された前記検査用LSI及び前記電源供給ユニットと前記中間基板との間に配置され その電極部に導電性粒子を集中化した異方性導電シート又は金属細線を埋設した異方性導 電シートと、前記電源供給ユニットの前記第1の配線層側から前記電源ユニットを介して 前記異方性導電シートを支持することにより前記異方性導電シートを前記中間基板に固定 する固定部材と、を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導 体装置の検査装置。

【 請 求 項 5 】

前記検査用LSIは、高密度配線基板と検査専用LSIとに分離され、前記高密度配線基板は、前記被検査半導体装置と対向する面における前記被検査半導体装置の前記外部端子 電極の位置に対応する位置に配置された表面電極と、前記被検査半導体装置と対向する面 とは反対側の面に形成された裏面電極と、前記表面電極と前記裏面電極とを接続する配線 層とを有し、前記検査専用LSIは、前記検査回路及び前記波形整形回路を有し、前記高 密度配線基板と前記検査専用LSIとを電気的に接続したことを特徴とする請求項1乃至 3のいずれか1項に記載の半導体装置の検査装置。

【請求項6】

前 記 第 2 の 配 線 層 の 体 積 抵 抗 率 は 、 前 記 第 1 の 配 線 層 の 体 積 抵 抗 率 よ り も 小 さ い こ と を 特 徴 と す る 請 求 項 2 乃 至 5 の い ず れ か 1 項 に 記 載 の 半 導 体 装 置 の 検 査 装 置 。

【請求項7】

前記電源供給ユニットにおける前記第1の配線層と前記基材との間に、1層以上の金属層 からなる第3の金属層が形成されていることを特徴とする請求項2乃至6のいずれか1項 に記載の半導体装置の検査装置。

【請求項8】

前 記 第 3 の 金 属 層 の 体 積 抵 抗 率 は 、 前 記 第 1 の 配 線 層 の 体 積 抵 抗 率 よ り も 小 さ い こ と を 特 徴 と す る 請 求 項 7 に 記 載 の 半 導 体 装 置 の 検 査 装 置 。

【請求項9】

前記金属突起の形状は、前記被検査半導体装置と対向する面の形状を長方形状とする角柱 形状であり、その幅は、前記プローブピンの幅以下であり、その長さは、前記プローブピ ンが前記半導体装置の電源電極と接触してからの前記プローブピンの先端部の移動量と前 記プローブピンの長手方向の位置公差及び前記半導体装置の電源電極の寸法公差を考慮し た長さとを加えた寸法以上であり、その高さは、前記第1の配線層の表面を基準として、 前記被検査半導体装置の電源電極が前記金属突起と接触してからの押込み量と前記金属突 起の高さ公差及び前記被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた 寸法以上であることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置の検 査装置。

【請求項10】

前記金属突起の表面に形成された前記1層以上の金属層は、金又は金合金層であることを 特徴とする請求項2乃至9のいずれか1項に記載の半導体装置の検査装置。

【請求項11】

前記金属突起の表面に形成された前記1層以上の金属層は、その表面に微細凹凸形状を有 することを特徴とする請求項2乃至10のいずれか1項に記載の半導体装置の検査装置。 【請求項12】

前記微細凹凸形状は、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向 が前記プローブピンの移動方向と同一方向に形成された形状、凹部及び凸部がストライプ 状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と垂直方向に形成 された形状、 碁盤目形状、 やすりの目形状、 又はランダムな形状であることを特徴とする 請求項11に記載の半導体装置の検査装置。

【請求項13】

前記 微細 凹 凸 形 状 は 、 表 面 の 粗 さ が 1 μ m 以 下 の 微 細 凹 凸 形 状 で あ る こ と を 特 徴 と す る 請 求 項 1 1 又 は 1 2 に 記 載 の 半 導 体 装 置 の 検 査 装 置 。

【請求項14】

半導体装置の検査装置用の電源供給ユニットであって、被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブ ピンと、このプローブピンに電気的に接続され第 1 の配線層が形成された基材と、この基 材を貫通した貫通電極と、を有することを特徴とする電源供給ユニット。

【請求項15】

前記プローブピンにおける前記金属突起は1層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料からなる 1層以上の金属層が形成され、前記第1の配線層上には1層以上の金属層からなる第2の 配線層が形成され、前記金属突起の表面に形成された前記1層以上の金属層と前記第2の 配線層とが分離された構造であることを特徴とする請求項14に記載の電源供給ユニット

【請求項16】

前記第2の配線層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことを特 徴とする請求項15に記載の電源供給ユニット。

【請求項17】

前記第1の配線層と前記基材との間に、1層以上の金属層からなる第3の金属層が形成されていることを特徴とする請求項14乃至16のいずれか1項に記載の電源供給ユニット

【請求項18】

前記第3の金属層の体積抵抗率は、前記第1の配線層の体積抵抗率よりも小さいことを特 徴とする請求項17に記載の電源供給ユニット。

	INTERNATIONAL SEARCH REPORT International application No.					
			PCT/JP2	006/314292		
A. CLASSIFIC G01R31/31	A. CLASSIFICATION OF SUBJECT MATTER G01R31/312(2006.01)i, G01R1/067(2006.01)i					
According to Inte	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SE	ARCHED					
Minimum docun G01R31/00	nentation searched (classification system followed by cl , G01R31/02, G01R31/26-3193, G	assification symbols) 01R1/06-073,	H01L21/64	- 66		
Documentation s Jitsuyo Kokai Ji	searched other than minimum documentation to the exta Shinan Koho 1922-1996 Ji itsuyo Shinan Koho 1971-2006 To	ent that such documer tsuyo Shinan T roku Jitsuyo S	its are included in th Oroku Koho Shinan Koho	ne fields searched 1996–2006 1994–2006		
Electronic data t	base consulted during the international search (name of	data base and, where	practicable, search	terms used)		
C. DOCUMER	IS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relev	ant passages	Relevant to claim No.		
Y A	JP 2003-185676 A (Yamaha Cor 03 July, 2003 (03.07.03), Full text; all drawings (Family: none)	гр.),		14-18 1-13		
Y A	JP 2001-091543 A (Hitachi, I 06 April, 2001 (06.04.01), Par. Nos. [0020] to [0060]; & US 6531327 B2 column 4, line 24 to column 3 Figs. 1 to 10	utd.), Figs. 1 to 1 10, line 38;	0	14-18 1-13		
Y A	JP 9-281144 A (NEC Corp.), 31 October, 1997 (31.10.97), Full text; all drawings & EP 0802419 A2 See whole document, all draw:	ings		15-18 2-13		
× Further do	ocuments are listed in the continuation of Box C.	See patent far	nily annex.			
<ul> <li>Special categories of cited documents:</li> <li>"A" document defining the general state of the art which is not considered to be of particular relevance</li> <li>"E" earlier application or patent but published on or after the international filing date</li> <li>"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</li> <li>"O" document referring to an oral disclosure, use, exhibition or other means</li> <li>"P"</li> <li>"O" document published prior to the international filing date but later than the priority date claimed</li> <li>"C"</li> </ul>			national filing date or priority on but cited to understand ention inmed invention cannot be red to involve an inventive inmed invention cannot be p when the document is becoments, such combination rt			
Date of the actua 06 Sept	al completion of the international search tember, 2006 (06.09.06)	Date of mailing of t 24 Octob	he international sea Der, 2006 (2	rch report 24.10.06)		
Name and mailin Japane:	ng address of the ISA/ se Patent Office	Authorized officer				
Facsimile No. Telephone No.						

\_

	INTERNATIONAL SEARCH REPORT	International application No.					
		PCT/JP2	006/314292				
C (Continuation)	C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where appropriate, of the rele	vant passages	Relevant to claim No.				
Y A	JP 2003-057266 A (Mitsubishi Materials 26 February, 2003 (26.02.03), Full text; all drawings (Family: none)	Corp.),	17-18 7-13				
A	JP 6-148584 A (Seiko Instruments Inc.), 27 May, 1994 (27.05.94), Full text; all drawings (Family: none)		1-13				
A	JP 2003-344448 A (Matsushita Electric Industrial Co., Ltd.), 03 December, 2003 (03.12.03), Full text; all drawings (Family: none)		1-13				
A	JP 2002-134570 A (Nippon Denshi Zairyo Kabushiki Kaisha), 10 May, 2002 (10.05.02), Full text; all drawings (Family: none)		4,6-13				
A	<pre>JP 2002-176082 A (Hitachi, Ltd.), 21 June, 2002 (21.06.02), Par. Nos. [0093] to [0094]; Figs. 16 to (Family: none)</pre>	18	11-13				

Form PCT/ISA/210 (continuation of second sheet) (April 2005)

	国際調查報告	国際出願番号 PCT/JP200	6/314292			
A. 発明の雇 Int.Cl. GC	A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl. G01R31/312(2006,01)i, G01R1/067(2006,01)i					
B. 調査を行	「った分野					
調査を行った最	b小限資料(国際特許分類(IPC))					
Int.Cl. G	)1R31/00, G01R31/02, G01R31/26-3193, G01R1/	06-073, H01L21/64-66				
最小限資料以外	の資料で調査を行った分野に含まれるもの					
日本国実用 日本国公開 日本国実用 日本国登録	日本国実用新案公報     1922-1996年       日本国公開実用新案公報     1971-2006年       日本国実用新案登録公報     1996-2006年       日本国登録実用新案公報     1994-2006年					
国際調査で使用	目した電子データベース(データベースの名称、	調査に使用した用語)				
C. 関連する	と認められる文献					
引用文献の カテゴリー <b>*</b>	引用文献名 及び一部の箇所が関連する。	ときは、その関連する箇所の表示	関連する 請求の範囲の番号			
Y A	JP 2003-185676 A(ヤマハ株式会社)2 全文, 全図(ファミリーなし)	003.07.03,	14-18 1-13			
Y A	JP 2001-091543 A(株式会社日立製作所 [0020]-[0060], 図 1-10	斤) 2001.04.06,	14-18 1-13			
	& US 6531327 B2, column 4, line 24	- column 10, line 38, Figs. 1·10				
₩ C欄の続き						
<ul> <li>* 引用文献のカテゴリー</li> <li>「A」特に関連のある文献ではなく、一般的技術水準を示す もの</li> <li>「E」国際出願目前の出願または特許であるが、国際出願日 以後に公表されたもの</li> <li>「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用するものではなく、の理解のために引用するものではなく、の の町のために引用するものではなく、のの理解のために引用するものではなく、の の新規性又は進歩性がないと考れたと考</li> <li>「Y」特に関連のある文献であって、の新規性又は進歩性がないと考れたとの、</li> <li>「Y」特に関連のある文献であって、上の文献との、当業者にとって よって進歩性がないと考えられ</li> <li>「P」国際出願日前で、かつ優先権の主張の基礎となる出願</li> <li>「&amp;」同一パテントファミリー文献</li> </ul>			いた文献であって 月の原理又は理論 亥文献のみで発明 られるもの 亥文献と他の1以 月である組合せに もの			
国際調査を完了	「した日 06.09.2006	国際調査報告の発送日 24.1(	). 2006			
国際調査機関の	の名称及びあて先	特許庁審査官(権限のある職員)	25 3005			
日本国	国特許庁 (ISA/JP) ■便番号100-8915	堀 圭 史				

様式PCT/ISA/210(第2ページ)(2005年4月)

国際調査報告		国際出願番号 PCT/JP2006/314292		
C(続き).	関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するとき	は、その関連する箇所の表示	関連する 請求の範囲の番号	
Y	JP 9-281144 A(日本電気株式会社)1997.1(	0.31,	15-18 2-13	
A	至又,至図 & EP 0802419 A2, See whole document, a	all drawings	2 10	
Y	JP 2003-057266 A(三菱マテリアル株式会社	±) 2003.02.26,	17-18	
A	全文, 全図(ファミリーなし)		7–13	
Α	JP 6-148584 A(セイコー電子工業株式会社) 全文, 全図(ファミリーなし)	) 1994.05.27,	1-13	
А	JP 2003-344448 A(松下電器産業株式会社) 全文, 全図(ファミリーなし)	2003.12.03,	1-13	
А	JP 2002-134570 A(日本電子材料株式会社) 全文, 全図(ファミリーなし)	2002.05.10,	4, 6-13	
Α	JP 2002-176082 A(株式会社日立製作所)2 [0093]-[0094], 図 16-18(ファミリーなし)	002.06.21,	11-13	

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM), EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IS,IT,LT,LU,LV,MC,NL,PL,PT,RO,SE,SI,SK,TR),OA(BF, BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BW,BY,BZ,CA,CH,CN,CO, CR,CU,CZ,DE,DK,DM,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,L C,LK,LR,LS,LT,LU,LV,LY,MA,MD,MG,MK,MN,MW,MX,MZ,NA,NG,NI,NO,NZ,OM,PG,PH,PL,PT,RO,RS,RU,SC,SD,SE,SG,SK ,SL,SM,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA,ZM,ZW

F ターム(参考) 2G003 AA10 AE08 AG04 AG08 AG12 AH05 AH07 2G011 AA09 AA10 AA15 AB01 AB06 AB07 AC11 AC14 AE03 AF07 2G132 AA00 AB01 AC03 AE06 AE08 AE25 AE27 AF02 AF07 AF16 AG00 AH00 AL03 4M106 AA01 BA01 DD03 DD04

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に 係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法 第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。