(19) **日本国特許庁(JP)**

(12) 特許公報(B2)

(11)特許番号

特許第3946873号 (P3946873)

(45) 発行日 平成19年7月18日(2007.7.18)

(24) 登録日 平成19年4月20日(2007.4.20)

(51) Int.C1. FI

GO6F 13/14 (2006, 01) GO6F 13/14 310H G06F 3/06 (2006.01) G06F 3/06 540 GO6F 13/12 (2006, 01) GO6F 13/12 330T

> 請求項の数 14 (全 16 頁)

(21) 出願番号 特願平10-189957 (22) 出願日 平成10年6月19日 (1998.6.19) (65) 公開番号 特開2000-10901 (P2000-10901A) (43) 公開日 平成12年1月14日 (2000.1.14) 平成15年4月9日(2003.4.9) 審査請求日

(73)特許権者 000005108

株式会社日立製作所

東京都千代田区丸の内一丁目6番6号

||(74)代理人 100099298

弁理士 伊藤 修

(72) 発明者 藤本 和久

> 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所 中央研究所内

(72) 発明者 藤林 昭

> 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所 中央研究所内

審査官 田内 幸治

最終頁に続く

(54) 【発明の名称】ディスクアレイ制御装置

(57)【特許請求の範囲】

【請求項1】

前置審查

ホストコンピュータと接続された第1のインターフェースと、

複数のディスク装置と接続された第2のインターフェースと、

上記ディスク装置のデータを一時的に格納するキャッシュメモリと、

セレクタを有し、

上記セレクタは、上記第1インターフェースと接続されたポートと、かつ、上記第2の インターフェースと接続されたポートを含む複数の第1のポートと、上記キャッシュメモ リと接続された複数の第2のポートを有し、

占有されている上記第2のポートへの接続要求と空いている上記第2のポートへの接続 要求を含む複数の接続要求を上記第1のポートが受けた場合に、空いている上記第2のポ ートへの接続要求を優先的に処理することを特徴とするディスクアレイ制御装置。

【請求項2】

上記セレクタはさらに、

空いている上記第2のポートへの接続要求が上記第1のポートへ入力された場合に、上記 空いている第2のポートと、上記接続要求を受けた上記第1のポートを接続する手段を備 えることを特徴とする請求項1記載のディスクアレイ制御装置。

【請求項3】

上記セレクタはさらに、

複数の接続要求をキューイングするキューと、

20

上記キューイングされた複数の接続要求のそれぞれが、空いている上記第2のポートへの接続要求かどうかを、一番目にキューイングされた接続要求から順々に判定する手段を有することを特徴とする請求項1または2に記載のディスクアレイ制御装置。

【請求項4】

上記セレクタはさらに、

上記判定を受けた接続要求が、占有されている上記第2のポートへの接続要求だった場合に、該接続要求をキュー内の(空いているポートの数 + 1)番目にずらす手段を有することを特徴とする請求項3記載のディスクアレイ制御装置。

【請求項5】

上記セレクタはさらに、

10

上記判定を受けた接続要求が、空いている上記第2のポートへの接続要求だった場合に、 該空いている上記第2のポートと上記接続要求を受けた上記第1のポートを接続する手段 を有することを特徴とする請求項3記載のディスクアレイ制御装置。

【請求項6】

上記セレクタは、

上記第2のポートの数よりも多い数の上記第1のポートを備えたことを特徴とする請求項 1乃至5のいずれかに記載のディスクアレイ制御装置。

【請求項7】

上記キャッシュメモリは2重化されていることを特徴とする請求項1乃至6のいずれかに記載のディスクアレイ制御装置。

20

【請求項8】

上記セレクタは、2重化されたセレクタ回路を有することを特徴とする請求項1乃至7のいずれかに記載のディスクアレイ制御装置。

【請求項9】

ホストコンピュータと接続された第1のインターフェースと、

複数のディスク装置と接続された第2のインターフェースと、

上記ディスク装置に格納されている、又は格納されるデータを一時的に格納するキャッシュメモリと、

セレクタを有し、

上記セレクタは、上記第1又は上記第2のインターフェースと上記キャッシュメモリと の間に接続され、

さらに、上記セレクタは、

<u>上記第1のインターフェースに接続されたポートと、かつ、上記第2のインターフェース</u>と接続されたポートを含む複数の第1のポートと、

上記キャッシュメモリに接続された複数の第2のポートを備え、

上記第2のポートのうちポートAへの第1の接続要求が上記第1のポートのいずれかから発行され、その後、上記ポートAへの第2の接続要求が上記第1のポートのいずれかから発行され、さらにその後、上記第2のポートのうち上記ポートAとは異なるポートBへの第3の接続要求が上記第1のポートのいずれかから発行された場合に、上記ポートAと上記第1の接続要求を発行した上記第1のポートを接続し、上記ポートBと上記第3の接続要求を発行した上記第1のポートを接続することを特徴とするディスクアレイ制御装置。

40

30

【請求項10】

ホストコンピュータと接続された第1のインターフェースと、

複数のディスク装置と接続された第2のインターフェースと、

上記ディスク装置に格納されている、又は格納されるデータを一時的に格納するメモリ部と、

セレクタ部を有し、

上記セレクタ部は、上記第1又は上記第2のインターフェースと上記メモリ部との間に接続され、

さらに、上記セレクタ部は、

上記第1のインターフェースに接続されたポートと、かつ、上記第2のインターフェース と接続されたポートを含む複数の入力ポートと、上記キャッシュメモリと接続された複数 の出力ポートと、

上記入力ポートから上記出力ポートへの接続要求を、該接続要求の到着順に格納する手段

複数の接続要求を調停し、上記入力ポートからの接続要求に対して上記出力ポートを割り 当てる調停手段を有し、

上記調停手段は、

上記到着順に格納されている接続要求のうちの1番目の接続要求が、空いている上記出力 ポートへの接続要求である場合には、上記1番目の接続要求に上記出力ポートを割り当て

上記到着順に格納されている接続要求のうちの1番目の接続要求が、占有されている上記 出力ポートへの接続要求である場合には、2番目の接続要求を調べ、

さらに、上記2番目の接続要求が空いている上記出力ポートへの接続要求である場合には 上記2番目の接続要求に上記出力ポートを割り当て、

上記到着順に格納されている接続要求のうちの2番目の接続要求が、占有されている上記 出力ポートへの接続要求である場合には、3番目の接続要求を調べ、

以後、最大で、空いている上記出力ポートの数と同じ回数だけ、上記接続要求への上記出 カポートの割り当てを繰り返すことを特徴とするディスクアレイ制御装置。

【請求項11】

上記メモリ部は、

物理的に独立しており、2重化された第1及び第2のキャッシュメモリ部を有し、 上記セレクタ部は、

上記第1及び上記第2のキャッシュメモリ部に同時にアクセス可能なことを特徴とする請 求項10記載のディスクアレイ制御装置。

【請求項12】

上記メモリ部は物理的に分離したキャッシュメモリ部と共有メモリ部を有し、上記キャ ッシュメモリ部は上記ディスク装置のデータを一時的に格納し、

上記共有メモリ部は上記キャッシュメモリ部及び上記ディスクアレイ制御装置に関する 制御情報を格納し、

上記セレクタ部は物理的に独立した第1及び第2のセレクタを有し、

上記第1のセレクタは上記キャッシュメモリ部に接続され、

上記第2のセレクタは上記共有メモリ部に接続され、

さらに、上記ディスクアレイ制御装置は上記第1及び上記第2のインターフェースと上 記キャッシュメモリ部または上記共有メモリ部との間を接続する、物理的に独立した複数 のアクセスパスを有し、

上記第1及び上記第2のセレクタのうち、少なくとも上記第1のセレクタは上記調停手 段を備えたことを特徴とする請求項10記載のディスクアレイ制御装置。

【請求項13】

上記キャッシュメモリ部は、物理的に独立しており、2重化された第1及び第2のキャ 40 ッシュメモリを有し、

上記共有メモリ部は、物理的に独立しており、2重化された第1及び第2の共有メモリ を有し、

上記第1のセレクタは、上記第1及び上記第2のキャッシュメモリに同時にアクセス可 能なことを特徴とする請求項12記載のディスクアレイ制御装置。

【請求項14】

上記第1及び上記第2のインターフェースが上記メモリ部にアクセスする際に、アドレ スとコマンドを連続して送信し、上記メモリ部へのアクセスパスが確立した後に、データ を送信することを特徴とする請求項10乃至13のいずれかに記載のディスクアレイ制御 装置。

20

30

10

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、データを分割して複数の磁気ディスク装置に格納するディスクアレイ装置の制御装置に関する。

[00002]

【従来の技術】

コンピュータの主記憶の I / O性能に比べて、 2 次記憶装置として用いられる磁気ディスク装置を使ったサブシステムの I / O性能は 3 ~ 4 桁程度小さく、従来からこの差を縮めること、すなわちサブシステムの I / O性能を向上する努力が各所でなされている。サブシステムの I / O性能を向上させるための 1 つの方法として、複数の磁気ディスク装置でサブシステムを構成し、データを分割して複数の磁気ディスク装置に格納する手段、いわゆるディスクアレイと呼ばれるシステムが知られている。

[0003]

例えば、1つの従来技術(以下、従来技術1という)では、図2に示すようにホストコンピュータ101とディスク制御装置2間のデータ転送を実行する複数のチャネルI/F部112と、磁気ディスク装置120のデータ転送を実行する複数のディスクI/F部112と、磁気ディスク装置120のデータを一時的に格納するキャッシュメモリ部115と、磁気ディスク120のデータ及びディスク制御装置2に関する制御情報を格納する共有メモリ部114を備え、キャッシュメモリ部115および共有メモリ部114は全チャネルI/F部111及びディスクI/F部112からアクセス可能な構成となっている。

この従来技術1では、チャネルI/F部111及びディスクI/F部112と共有メモリ部114、またチャネルI/F部111及びディスクI/F部112とキャッシュメモリ部115間は1:1に接続されている。

[0004]

また、他の従来技術(以下、従来技術 2 という)では、図 3 に示すようにホストコンピュータ 1 0 1 とディスク制御装置 3 間のデータ転送を実行する複数のチャネル I / F部 1 1 1 と、磁気ディスク装置 1 2 0 とディスク制御装置 3 間のデータ転送を実行する複数のディスク I / F部 1 1 2 と、磁気ディスク装置 1 2 0 のデータを一時的に格納するキャッシュメモリ部 1 1 5 と、磁気ディスク 1 2 0 のデータ及びディスク制御装置 2 に関する制御情報を格納する共有メモリ部 1 1 4 を備える。

そして、各チャネル I / F 部 1 1 1 及びディスク I / F 部 1 1 2 と共有メモリ部 1 1 4 間は共有バス 1 3 0 で接続され、各チャネル I / F 1 1 1 部及びディスク I / F 部 1 1 2 とキャッシュメモリ部 1 1 5 間は共有バス 1 3 0 により接続されている。

[0005]

【発明が解決しようとする課題】

ディスクアレイシステムに対する高性能化要求に対して、これまでは、ディスクアレイ制御装置の大規模化や構成要素の高速化、例えばプロセッサ数やキャッシュ容量の増大、高性能プロセッサの適用、内部バス幅の拡大やバス転送能力の向上などで対応してきた。しかしながら、前記従来技術 2 では、内部バスの転送能力がシステムの大規模化および性能向上に追従するのが困難になりつつある。

[0006]

そこで内部バス性能を向上させて高いメモリアクセス性能を得るために、前記従来技術 1 のように、プロセッサとメモリ間を 1 : 1 に接続する方法が考えられる。

この方法によれば、メモリに接続したアクセスパス数に比例して内部バス性能が増加する

しかしながら、搭載するプロセッサ数の増大に比例して、共有メモリおよびキャッシュメ モリに接続するアクセスパス数も増加する。

そのため、内部バス性能を最大限に引き出すために、各プロセッサ・メモリ間のアクセス

10

20

. .

30

40

を効率的に制御する必要がある。

[0007]

本発明の目的は上述の課題を解消し、プロセッサ・メモリ間のアクセスパスを効率的に使用し、メモリアクセススループット、特にキャッシュメモリへのアクセススループットの高いディスクアレイ制御装置を提供することにある。

[0008]

【課題を解決するための手段】

上記目的を達成するため、本発明は、

ホストコンピュータとの1つ以上のインターフェース部と、複数の磁気ディスク装置との1つ以上のインターフェース部と、磁気ディスク装置のデータ及びディスクアレイ制御装置に関する制御情報を格納する物理的に独立した1つ以上の共有メモリ部を有し、前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部からは、セレクタを介して前記共有メモリ部にアクセス可能であり、前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部と前記セレクタ間と、前記セレクタと前記共有メモリ部間はアクセスパスにより接続されているディスクアレイ制御装置であって、

前記セレクタは、前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部からの複数の入力ポートと、

前記共有メモリ部への複数の出力ポートを相互に接続する手段と、

前記複数の入力ポートから出力ポートへの接続要求を前記接続要求が到着した順に格納する手段と、複数の前記接続要求間の調停を行い、各出力ポートに前記入力ポートからの接続要求を割り当てる調停手段を有しており、

前記調停手段は、前記到着順に格納された接続要求の中の先頭の要求が、現在空いている出力ポートへの要求であれば、該要求へ出力ポートを割り当て、前記到着順に格納された接続要求の中の先頭の要求が、現在使用中の出力ポートへの要求であれば、2番目の要求を調べ、2番目の接続要求が、現在使用中の出力ポートへの要求であれば、該要求へ出力ポートを割り当て、2番目の接続要求が、現在使用中の出力ポートへの要求であれば、3番目の要求を調べ、それ以降、多くとも現在空いている出力ポートの数に等しい回数だけ、上記出力ポートへの接続要求の調停(割り当て)を繰り返すようにしている。

[0009]

また、前記共有メモリ部は各々物理的に独立した前記共有メモリ部間で二重化されており、前記セレクタから前記二重化された共有メモリ部両方への同時アクセスが発生するようにしている。

[0010]

また、前記共有メモリ部が、磁気ディスク装置のデータを一時的に格納するキャッシュメモリ部と、前記キャッシュメモリ部及び前記ディスクアレイ制御装置に関する制御情報を格納する共有メモリ部に物理的に分割されており、

前記キャッシュメモリ部に繋がるセレクタと、前記共有メモリ部に繋がるセレクタが物理的に独立しており.

前記ホストコンピュータとのインターフェース部、及び前記複数の磁気ディスク装置とのインターフェース部から、前記キャッシュメモリ部、または前記共有メモリ部へのアクセスパスが物理的に独立しており、

少なくとも前記キャッシュメモリ部に繋がるセレクタに前記調停手段を備えるようにして いる。

[0011]

また、前記共有メモリ部は各々物理的に独立した前記共有メモリ部間で二重化されており、前記キャッシュメモリ部は各々物理的に独立した前記キャッシュメモリ部間で二重化されており、少なくと前記キャッシュメモリに繋がるセレクタから前記二重化されたキャッシュメモリ部両方への同時アクセスが発生し、少なくとも前記キャッシュメモリに繋がるセレクタに前記調停手段を備えるようにしている。

20

30

50

[0012]

また、前記ホストコンピュータとのインターフェース部、または前記複数の磁気ディスク装置とのインターフェース部から、前記共有メモリ部、または前記キャッシュメモリ部へのアクセスの際に、最初にアドレスとコマンドを連続して送出し、前記共有メモリ部、または前記キャッシュメモリ部までのアクセスパスが確立した後に、データを送出するようにしている。

[0013]

【発明の実施形態】

本発明の実施例について、以下詳細に説明する。

《実施例1》

図1に、本発明の一実施例を示す。

ディスクアレイ制御装置1は、チャネルI/F部111、ディスクI/F部112、セレクタ部113、共有メモリ部114と、アクセスパス0 135、アクセスパス1 136から構成される。

[0014]

図 1 3 に示すように、チャネルI/F部 1 1 1 は、ホストコンピュータとの 1 つのI/F (ホストI/F) 5 1 と、 1 つのマイクロプロセッサ 5 0 と、 1 つの共有メモリアクセス 回路 5 2 と、共有メモリ部 1 1 4 への 1 つのアクセスパスI/Fから構成される。

データ書き込み時は、ホストI/F51は、ホストコンピュータ101から送られてきたデータをパケットに分割して共有メモリアクセス回路52へ送出する。共有メモリアクセス回路52は、ホストI/F51から送られてくる複数のパケットを1つのアクセスパスを使用して共有メモリ部114へ送出する。

データ読み出し時は、共有メモリアクセス回路 5 2 は、共有メモリ部 1 1 4 から送られてきた複数のパケットをホストI/F 5 1 へ送出する。ホストI/F 5 1 は、共有メモリアクセス回路 5 2 から送られてきた複数のパケットを 1 つのデータにまとめ、ホストコンピュータ 1 0 1 へ送出する。

マイクロプロセッサ 5 0 は、ホスト I / F 5 1 及び共有メモリアクセス回路 5 2 でのデータの送受信を制御する。

ディスクI / F部 1 1 2 は、複数の磁気ディスク装置 1 2 0 との 1 つのI / F(ドライブ I / F)、 1 つのマイクロプロセッサ、共有メモリ部 1 1 4 への 1 つのアクセス回路と、 共有メモリ部 1 1 4 への 1 つのアクセスパスI / Fから構成されている。 図 1 3 に示すホストI / F 5 1 をドライブI / Fで置き換えた構成となる。データの書き込みおよび読み出し時には、チャネルI / F部 1 1 1 の説明で述べた処理と少なくとも同様の処理が行われる。

ここで、上記に示した個数は一実施例に過ぎず、上記に限定するものではない。

[0015]

共有メモリ部114は、磁気ディスク装置120へ記録するデータや、そのデータの管理 情報及びシステム情報などの管理情報を格納する。

セレクタ部 1 1 3 には、 2 つのチャネル I / F 部 1 1 1、 2 つのディスク I / F 部 1 1 2 からそれぞれ 1 本ずつ、計 4 本のアクセスパス 0 1 3 5 が接続されている。

また、セレクタ部 1 1 3 には、 2 つの共有メモリ部 1 1 4 へのアクセスパス 1 1 3 6 が 1 本ずつ、計 2 本接続されている。

相当する2個だけを選択して実行する機能を持つ。

これら 1 つのセレクタ部 1 1 3 とそれに繋がる 2 つのチャネル I / F 部 1 1 1 及び 2 つのディスク I / F 部 1 1 2 で 1 つのグループを形成し、セレクタグループ 1 5 0 と呼ぶ。

本実施例では、ディスクアレイ制御装置 1 が 2 つのセレクタグループ 1 5 0 を有する。 チャネル I / F 部及びディスク I / F 部とセレクタ部間のアクセスパスと、セレクタ部と 共有メモリ部間のアクセスパスの間には上記のようなパス数の関係があるため、セレクタ 部 1 1 3 ではチャネル I / F 部 1 1 1 及びディスク I / F 部 1 1 2 からの 4 本のアクセス パス 0 : 1 3 5 からの要求の内、共有メモリ部 1 1 4 へのアクセスパス 1 : 1 3 6 の数に 10

20

30

40

ここで、上記個数は一実施例に過ぎず、個数を上記に限定するものではない。

[0016]

1つのセレクタ部 1 1 3 から共有メモリ部 1 1 4 へ接続されるアクセスパスの数を、チャネル I / F部 1 1 1 及びディスク I / F部 1 1 2 から 1 つのセレクタ部 1 1 3 に接続されるアクセスパスの数より少なくし、チャネル I / F部 1 1 1 とディスク I / F部 1 1 2 の合計数よりもセレクタ部 1 1 3 の数が少なくなるように上記個数を設定すると、共有メモリ部 1 1 4 それぞれへ接続されるアクセスパス数を削減することができる。

共有メモリ部のLSIピンネック及びパッケージのコネクタネックという問題が生じた場合、上記のようにすることで、LSIのピンネック及びパッケージのコネクタネックを解消することができる。

[0017]

次に、セレクタ部113内部の構成について述べる。

図4は、セレクタ部113内の構成を示している。

セレクタ部113は、チャネルI/F部111、またはディスクI/F部112とのI/Fポート210と、共有メモリ部114とのI/Fポート211と、両者間を互いに接続するセレクタ206と、I/Fポート210及び211で入出力を行う際のデータのエラーチェック部201と、チャネルI/F部111、またはディスクI/F部112から送出されたアドレス、コマンド、及びデータをバッファリングするバッファ202と、チャネルI/F部111、またはディスクI/F部112から送出されたアドレス及びコマンドを解析するアドレス・コマンド(adr、cmd)解析部203と、解析結果を共有メモリ部114とのI/Fポート211への接続要求として、要求の到着順に管理するキュー管理部204と、キュー管理部内に登録された接続要求に基づいてアービトレーション部205を有する。

[0018]

共有メモリ部のLSIのピンネック及びパッケージのコネクタネックが生じた場合には、前述のように、チャネルI/F部111、またはディスクI/F部112とのI/Fポート210の数よりも、共有メモリ部114とのI/Fポート211の数を少なくすることで、それらのネックを解消できる。

本実施例では、チャネルI/F部111、またはディスクI/F部112とのI/Fポート210の数を4つ、共有メモリ部114とのI/Fポート211の数を2つとした。

[0019]

図 1 2 は、アドレス・コマンド (adr、cmd)解析部 2 0 3、キュー管理部 2 0 4、 及びアービトレーション部 2 0 5 の詳細構成について示している。

アドレス・コマンド(adr、cmd)解析部 2 0 3 は、チャネル I / F 部 1 1 1、またはディスク I / F 部 1 1 2 との I / F ポート 2 1 0 の数に相当する 4 つのバッファ 2 2 0 を有し、バッファ内に各 I / F ポート 2 1 0 からのアドレス(adr)及びコマンド(cmd)を格納する。

アドレスは長さが 4 バイトで最初の 1 バイトに出力ポート番号 (p o r t N o .) が示されている。

コマンドは長さが 4 バイトで最初の 1 バイトにアクセスの種類 (読み出し: R D、書き込み: W R、 2 重読み出し: 2 R、 2 重書き込み: 2 W) が示されている。

ここで、共有メモリ部 1 1 4 が 2 重化されている場合、 2 重読み出し及び 2 重書き込みを行う場合がある。

このような2重アクセス時には、2つのポートを同時に使用するため、両方のポートの使用権を獲得する必要がある。

[0020]

port No.抽出部221では、アドレスから要求ポート番号を取り出す。 本実施例では、port0に"00"、port1に"11"を割り当てた。 cmd種類抽出部222では、コマンドからアクセスの種類を取り出す。 10

20

30

40

本実施例では、RDに"00"、WRに"01"、2Rに"10"、2Wに"11"を割 り当てた。

使用ポート決定部223では、アクセスの種類が2重アクセスでない場合port No . をそのまま出力し、2重アクセスの場合それを示す"01"を出力する。

キュー管理部204では、アドレス・コマンド(adr、cmd)解析部203から出力 されたport No.を到着順に管理テーブル224に登録する。

[0021]

アービトレーション部205では、管理テーブル224の先頭から要求port No. を1つ取り出し、バッファ227に格納する。

そして、バッファ226に格納された使用中のport No.とバッファ227内の要 求port No.を比較器228で比較する。

port No.が異なる場合、その番号をセレクタ切り替え信号 SELO、 SEL1と してセレクタ206へ出力し、キュー管理部204内の順番入替え部225へキューの順 番を1つ進めるように指示する。

port No.が等しい場合、順番入替え部225ヘキューの順番を入れ替えるように 指示する。

順番の入れ替え方法については、図6の調停のフローの説明で述べる。

ここで、アドレス、コマンドの長さ、アドレスまたはコマンド内のport No.また はcmd種類がそれぞれ示されている場所、port No.またはcmd種類へのビッ トの割り当て方は一実施例に過ぎず、上記に限定するものではない。

また、共有メモリ部114が2重化されていない場合、2重アクセスは生じないため、 c m d 種類抽出部 2 2 2 及び使用 p o r t 決定部 2 2 3 は必要なくなり、 p o r t N o . 抽出部221の出力をキュー管理部204へ直接入力すればよい。

[0022]

次に、セレクタ部113での処理の手順について述べる。

図5は、チャネルI/F部111、またはディスクI/F部112とのI/Fポート21 0 のうちの 1 つにおける処理フローを示している。

まず、ステップ301で、チャネルI/F部111、またはディスクI/F部112内の 共有メモリアクセス回路からアクセス要求(REQ ON)が来るまで待機する。

アクセス要求が来たら、ステップ302でアドレス(adr)及びコマンド(cmd)を 解析する。

ステップ303でアドレス(adr)、コマンド(cmd)にエラーがないかどうかチェ ックし、エラーがあった場合ステップ315でエラー処理を行い、ステップ301のアク セス要求待機状態に戻る。

エラーがなかった場合、ステップ304で、共有メモリ部114とのI/Fポート211 への接続要求として、キューに登録する。

そして、そのキューの内容に基づいてアービトレーションを行う。

ステップ305で、要求した共有メモリ部114とのI/Fポート211が獲得できるま で待機する。

獲得できたら、ステップ306でセレクタ206を切り替えて要求を出したI/Fポート 40 2 1 0 と獲得した I / Fポート 2 1 1 を接続する。

次に、ステップ307で共有メモリ(SM)部114ヘアクセス要求(REQ

ON)を出し、アドレス(adr)とコマンド(cmd)を送出する。

ステップ308で、共有メモリ部114からアクセス承認(ACK ON)が返ってくる まで待機する。

アクセス承認(ACK ON)が返ってきたら、ステップ309でチャネルI/F部11 1、またはディスクI/F部112内の共有メモリアクセス回路へアクセス承認(ACK ON)を返す。

ステップ310で、データの書き込み時は共有メモリアクセス回路から送られてきたデー

20

30

タを共有メモリ部114へ送信する。

また、データの読み出し時は共有メモリ部114から送られてきたデータを共有メモリアクセス回路へ送信する。

[0024]

その際、ステップ311でエラーのチェックを行う。

エラーを発見した場合、ステップ315でエラー処理を行い、ステップ301のアクセス要求待機状態へ戻る。

エラーが無い場合、ステップ 3 1 2 でステータス (S t a t u s) が届くのをチェックし、ステータス (S t a t u s) が届くまでデータを送信する。

ステータス(Status)が届いたら、ステップ313で共有メモリ部へ、アクセス承認(ACK ON)を取り下げるよう指示し、ステップ301のアクセス要求待機状態に 戻る。

[0025]

次に、ステップ304でのアービトレーション(調停)の方法について述べる。

図6は、調停のフローを示している。

ステップ 4 0 1 で、空いている出力ポートがあるかどうか調べ、空きポートができるまで 待つ。

ステップ 4 0 1 で空きポートがあれば、ステップ 4 0 2 でキュー管理部 2 0 4 に到着順に格納された接続要求の中の先頭の要求を調べる。

ステップ403で現在空いている出力ポートへの要求であれば、ステップ404でその要求へ出力ポートを割り当てる。

ステップ403で、キュー管理部204に到着順に格納された接続要求の中の先頭の要求が、現在使用中の出力ポートへの要求であれば、ステップ406でキュー先頭の要求を(空きポート数+1)番目にし、ステップ401へ戻る。

ステップ404で出力ポートを割り当てたら、ステップ405でキューの順番を1つ進め 、ステップ401へ戻る。

上記の制御を行うことにより、共有メモリ部側のI/Fポート211を効率よく割り当てることが可能となり、高いスループットのデータ転送を実現できる。

[0026]

また、図9に示すように、共有メモリ部114を各々物理的に独立した共有メモリ部114間で二重化して二重化領域(160)を形成する。すなわち、2個の共有メモリ部114を2重化した場合には各共有メモリ部に同一のデータが書き込まれる。また、各共有メモリ部全体を二重化したり、各共有メモリ部の一部分を二重化したりすることができる。そして、セレクタ部113から二重化された共有メモリ部114両方への同時アクセス(2重アクセス)が発生するディスクアレイ制御装置4では、図6のステップ402、403においてキュー先頭の要求が2重アクセスかどうかを調べ、2重アクセスの場合、要求される2つのポートが空いていればポートを割り当て、そうでなければステップ406へ進むという処理を行う。

これによって、共有メモリ部 1 1 4 に格納したデータの信頼性を向上させることが可能となる。

また、磁気ディスク装置120に記録するデータの転送時、共有メモリ部114とのI/ Fポート211を効率よく割り当てることが可能となり、高いスループットのデータ転送 を実現できる。

[0027]

《実施例2》

図1に示すディスクアレイ制御装置の構成を、図10に示すように、共有メモリ部114を、磁気ディスク装置120に記録するデータを一時的に格納するキャッシュメモリ部115と、キャッシュメモリ部115及びディスクアレイ制御装置5に関する制御情報を格納する共有メモリ部114に物理的に分割し、キャッシュメモリ部115に繋がるセレクタ部(CMセレクタ部)123と、共有メモリ部に繋がるセレクタ部(SMセレクタ部)

30

20

50

113を物理的に独立させた構成にする。

そして、チャネルI/F部111、及びディスクI/F部112から、キャッシュメモリ 部 1 1 5 、または共有メモリ部 1 1 4 へのアクセスパス 0 1 3 5 、アクセスパス 1 1 3 6 を物理的に独立させ、少なくともキャッシュメモリ部115に繋がるセレクタ部(C M セレクタ部)123において、実施例1で述べた調停を行う。これは、共有メモリ部に格 納されるのは、キャッシュメモリ部115及びディスクアレイ制御装置5に関する制御情 報であり、制御情報のデータ量は少ないので、ポートが使用中となる時間は小さく、すぐ にポートは使用可能となるため、調停をしなくても格別の差し障りはないからである。

[0028]

また、図11に示すように、共有メモリ部114、及びキャッシュメモリ部115を各々 物理的に独立した共有メモリ部114、及びキャッシュメモリ部115間でそれぞれ二重 化して二重化領域(160)を形成し、少なくともキャッシュメモリに繋がるセレクタ部 (CMセレクタ部)123から二重化されたキャッシュメモリ部115両方への同時アク セス(2重アクセス)が発生するディスクアレイ制御装置6では、図6のステップ402 、403においてキュー先頭の要求が2重アクセスかどうかを調べ、2重アクセスの場合 、要求される2つのポートが空いていればポートを割り当て、そうでなければステップ4 06へ進むという処理を、キャッシュメモリ部に繋がるセレクタ部(CMセレクタ部)1 23で行う。

これによって、共有メモリ部114に格納したデータの信頼性を向上させることが可能と なる。

また、磁気ディスク装置120に記録するデータの転送時、キャッシュメモリ部115と のI/Fポート211を効率よく割り当てることが可能となり、高いスループットのデー 夕転送を実現できる。

[0029]

《実施例3》

図 7 は、チャネルI / F部 1 1 1 またはディスクI / F部 1 1 2 内の共有メモリ(SM) アクセス回路から共有メモリ部114へ、またはチャネルI/F部111またはディスク I/F部112内のキャッシュメモリ(CM)アクセス回路からキャッシュメモリ部11 5 ヘデータの書き込みを行うときの処理の流れを示している。

データの書き込み時は、ステップ501でSMまたはCMアクセス回路からセレクタ部1 1 3 または 1 2 3 ヘアクセス要求 (R E Q) を出し、続けてステップ 5 0 2 、 5 0 3 でア ドレス(ADR)、コマンド(CMD)を送出する。

ステップ504、505でセレクタ部113または123において、アービトレーション を行い、セレクタを切り替えて共有メモリ部114またはキャッシュメモリ部115への ポートを割り当てる。

ステップ506で、セレクタ部113または123から共有メモリ部またはキャッシュメ モリ部へアクセス要求(REQ)を出し、続けてステップ507、508でアドレス(A DR)、コマンド(CMD)を送出する。

[0030]

ステップ509で、共有メモリ部114またはキャッシュメモリ部115において、アク セスするメモリモジュールの選択を行い、選択後、ステップ510でセレクタ部113ま たは123を経由してSMまたはCMアクセス回路へアクセス承認(ACK ON)を返 す。

SMまたはCMアクセス回路はACK ONを受けたら、ステップ511でデータを送出 する。

共有メモリ部114またはキャッシュメモリ部115はデータを全て受け取ったら、ステ ップ512で後処理を行い、ステップ513でセレクタ部113または123を経由して SMまたはCMアクセス回路へステータス(STATUS)を返す。

セレクタ部113または123はSTATUSを受けたら、ステップ514で共有メモリ 部114またはキャッシュメモリ部115へ、アクセス承認を取り下げるように指示を出

20

30

40

10

20

30

40

50

す(ACK OFF)。

S M または C M アクセス回路は S T A T U S を受けたら、ステップ 5 1 5 でセレクタ部 1 1 3 または 1 2 3 に、アクセス承認を取り下げるように指示を出す(A C K O F F)。 【 0 0 3 1 】

図 8 は、チャネル I / F部 1 1 1 またはディスク I / F部 1 1 2 内の共有メモリアクセス 回路へ共有メモリ部 1 1 4 から、またはチャネル I / F部 1 1 1 またはディスク I / F部 1 1 2 内のキャッシュメモリアクセス回路へキャッシュメモリ部 1 1 5 からデータの読み 出しを行うときの処理の流れを示している。

データの読み出し時の処理ステップ 6 0 1 ~ 6 1 0 までは、データの書き込み時の処理ステップ 5 0 1 ~ 5 1 0 までと同じである。

[0032]

その後、共有メモリ部 1 1 4 またはキャッシュメモリ部 1 1 5 において、ステップ 6 1 1 で読み出しの前処理を行う。

ステップ 6 1 2 で、セレクタ部 1 1 3 または 1 2 3 を経由して S M または C M アクセス回路へデータを送出する。

データの送出が終了したら、共有メモリ部114またはキャッシュメモリ部115において、ステップ613で後処理を行い、ステップ614でセレクタ部113または123を経由してSMまたはCMアクセス回路へSTATUSを返す。

セレクタ部113または123はSTATUSを受けたら、ステップ615で共有メモリ部114またはキャッシュメモリ部115へ、アクセス承認を取り下げるように指示を出す(ACK OFF)。

S Mまたは C M アクセス回路は S T A T U S を受けたら、ステップ 6 1 6 でセレクタ部 1 1 3 または 1 2 3 へ、アクセス承認を取り下げるように指示を出す(A C K O F F)。 【 0 0 3 3 】

上記のように、チャネル I / F 部 1 1 1 、またはディスク I / F 部 1 1 2 から、共有メモリ部 1 1 4 またはキャッシュメモリ部 1 1 5 へのアクセスの際に、最初にアドレスとコマンドを連続して送出し、共有メモリ部 1 1 4 、またはキャッシュメモリ部 1 1 5 までのアクセスパスが確立した(ステップ 5 1 0 または 6 1 0)後データを送出することによって、セレクタ部 1 1 3 または 1 2 3 において、転送データをバッファリングする必要がなくなり、セレクタ部 1 1 3 または 1 2 3 での制御が簡単化され、メモリへのアクセススループットの向上が可能となる。

[0034]

【発明の効果】

本発明によれば、ホストコンピュータとのインターフェース部、または複数の磁気ディスク装置とのインタフェース部と共有メモリ部の間にあるセレクタ部において、ホストコンピュータとのインターフェース部、または複数の磁気ディスク装置とのインタフェース部から共有メモリ部へのアクセス要求を、共有メモリ部へのアクセスパスへ効率よく振り分けることが可能となる。

それによって、ディスクアレイ制御装置のデータ転送のスループットを向上することができる。

【図面の簡単な説明】

- 【図1】本発明によるディスクアレイ制御装置の構成を示す図である。
- 【図2】従来のディスクアレイ制御装置の構成を示す図である。
- 【図3】従来のディスクアレイ制御装置の構成を示す図である。
- 【図4】本発明によるディスクアレイ制御装置内のセレクタ部の構成を示す図である。
- 【図5】セレクタ部での動作フローを示す図である。
- 【図6】セレクタ部内のアービトレーション部での動作フローを示す図である。
- 【図 7 】共有メモリ部またはキャッシュメモリ部へデータの書き込みを行うときのシーケンスを示す図である。
- 【図8】共有メモリ部またはキャッシュメモリ部からデータの読み出しを行うときのシー

ケンスを示す図である。

- 【図9】本発明によるディスクアレイ制御装置の他の構成を示す図である。
- 【図10】本発明によるディスクアレイ制御装置の他の構成を示す図である。
- 【図11】本発明によるディスクアレイ制御装置の他の構成を示す図である。
- 【図12】本発明によるディスクアレイ制御装置内のセレクタ部の部分の詳細構成を示す 図である。
- 【図13】チャネルI/F部の構成を示す図である。


【符号の説明】

- 1、4、5、6 ディスクアレイ制御装置
- 50 マイクロプロセッサ
- 5 1 ホストI/F
- 52 共有メモリアクセス回路
- 101 ホストコンピュータ
- 111 チャネル I / F部
- 112 ディスク I / F部
- 113 セレクタ部(SMセレクタ部)
- 1 1 4 共有メモリ部
- 115 キャッシュメモリ部
- 1 2 0 磁気ディスク装置
- 123 СМセレクタ部
- 135 アクセスパス0
- 136 アクセスパス1
- 150 セレクタグループ

【図1】


図1

【図2】




10


【図3】




【図4】




【図5】




【図6】



【図7】



【図8】





【図9】












【図11】


図11

【図12】



【図13】

図13



フロントページの続き

(56)参考文献 特開平05-143242(JP,A)

特開平06-012359(JP,A)

特開平08-180007(JP,A)

特開平07-020994(JP,A)

特開平09-198308(JP,A)

特開平8-328760(JP,A)

(58)調査した分野(Int.CI., DB名)

G06F 3/06-3/08

G06F 13/10-13/14

G06F 12/00

G06F 15/16-15/177