



TFT LCD 面板  
1024x768x3


第 1 圖



第 2 圖




第 3 圖



第 4 圖

317

318



第 5 圖

# 公告本

96. 6. - 6  
年 月 日 修(更)正 替換頁  
年 月 日

修正

I289821

申請日期：97. 5. 10

IPC分類

申請案號：92102692

G09G 3/06

(以上各欄由本局填註)

## 發明專利說明書

一、 發明名稱	中文	使用於液晶顯示面板之資料驅動器
	英文	
二、 發明人 (共3人)	姓名 (中文)	1. 卜令楷 2. 蕭全成 3. 陳燕晟
	姓名 (英文)	1. Bu, Lin-Kai 2. Hsiao, Chuan-Cheng 3. Chen, Yen-Chen
	國籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW 3. 中華民國 TW
	住居所 (中文)	1. 台南縣新市鄉豐華村8鄰紫棟路26號 2. 台南縣新市鄉豐華村8鄰紫棟路26號 3. 台南縣新市鄉豐華村8鄰紫棟路26號
	住居所 (英文)	1. 2. 3.
三、 申請人 (共1人)	名稱或姓名 (中文)	1. 奇景光電股份有限公司
	名稱或姓名 (英文)	1. Himax Technologies, Inc.
	國籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中文)	1. 台南縣新市鄉豐華村8鄰紫棟路26號 (本地址與前向貴局申請者不同)
	住居所 (營業所) (英文)	1. No. 26, Zih Lian Road, Fonghua Village, Sinshih Township, Tainan County 74445, Taiwan (R.O.C.)
	代表人 (中文)	1. 吳炳昇
代表人 (英文)	1.	



TW0855(040729)CRE\_ptc

## 一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項第一款但書或第二款但書規定之期間

日期：

四、有關微生物已寄存於國外：

寄存國家：

寄存機構：

無

寄存日期：

寄存號碼：

有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

無

寄存號碼：

熟習該項技術者易於獲得，不須寄存。

## 五、發明說明 (1)



## 【發明所屬之技術領域】

本發明是有關於一種使用於液晶顯示面板之資料驅動器，且特別是有關於一種可節省所需之數位類比轉換器之資料驅動器。

## 【先前技術】

由於液晶顯示器(Liquid Crystal Display, LCD)之體積薄、重量輕與低電磁輻射的優點，於近年來係日漸廣泛使用。如何降低液晶顯示器之成本，以增加產品之市場競爭力，乃是業界所致力於的課題之一。

請參照第1圖，其所繪示乃傳統液晶顯示器之系統架構圖。茲以解析度為 $1024 \times 768$ 之液晶顯示面板(LCD Panel)100為例做說明。液晶顯示面板100係具有 $1024 \times 3$ 條資料線(Data Line)與768條掃描線(Scan Line)，資料線與掃描線係分別由資料驅動器(Data Driver) 102與掃描驅動器(Scan Driver) 104所驅動。假設每個資料驅動器102係可驅動384條資料線，且每個掃描驅動器104係可驅動256條資料線，則液晶顯示面板100共需要8個資料驅動器102與3個掃描驅動器104來驅動。資料驅動器102-1~102-8在一控制器106所輸出之資料控制訊號Cntl\_D的控制之下，依序接收由控制器106所傳送之多筆畫素資料(Pixel Data) PD。資料驅動器102-1~102-8係將接收到之畫素資料PD進行處理，並用以驅動液晶顯示面板100之多條資料線。而掃描驅動器104則是在控制器106所輸出之掃描控制訊號Cntl\_S的控制之下，依序輸出掃描訊號，以依





## 五、發明說明 (2)

序對每條掃描線進行掃描。

請參照第2圖，其所繪示乃第1圖中之資料驅動器102-1~102-8的電路方塊圖。傳統之資料驅動器102係由一移位暫存器212、一第一線緩衝器214A、一第二線緩衝器214B、一數位類比轉換電路216及一輸出緩衝器218所組成。移位暫存器212係用以輸出一控制訊號C。第一線緩衝器214A係用以根據控制訊號C，依序接收並儲存由控制器106輸出之畫素資料PD。當第一線緩衝器214A完成接收動作之後，第一線緩衝器214A係將所有儲存於第一線緩衝器214A之畫素資料PD同時傳送至第二線緩衝器214B。而第二線緩衝器214B則是將所有的畫素資料PD一起輸出至數位類比轉換電路216。而輸出緩衝器218則是用以並列式地(Parallely)接收由數位類比轉換電路216輸出之畫素資料PD，且輸出緩衝器218更並列式地輸出畫素資料PD至液晶顯示面板100之多個資料線中。

茲以資料驅動器102-1為例，針對第2圖所繪示之資料驅動器102-1~102-8的操作情形作進一步之說明。假設控制器106每次係輸出雙埠(two port)之畫素資料PD至線緩衝器214-1中，其中，每一埠畫素資料係包括有一筆(channel)紅色畫素資料、一筆藍色畫素資料與一筆綠色畫素資料。亦即是，控制器106每次係輸出6筆畫素資料PD至線緩衝器214-1中。假設每筆畫素資料係為8位元，由於資料驅動器102-1須驅動384條資料線，故第一線緩衝器214A與第二線緩衝器214B之大小須各為 $384 \times 8$ 位元，也就是 $6 \times 64 \times 8$ 位元。而控制器106必須每次輸出 $6 \times 8$ 位元之6筆



## 五、發明說明 (3)

畫素資料，輸出64次後，才能完成對一顆資料驅動器102-1之畫素資料輸入動作。當其中一顆資料驅動器102完成畫素資料接收動作之後，下一顆資料驅動器102方開始進行畫素資料接收動作。

當第一線緩衝器214A-1完成畫素資料接收動作之後，第一線緩衝器214A-1係並列式地將所儲存之 $6 \times 64 \times 8$ 位元之畫素資料PD同時地傳送至第二線緩衝器214B-1。然後，第二線緩衝器214B-1則是同時地輸出畫素資料PD至數位類比轉換電路216-1中。數位類比轉換電路216-1係包括有384個數位類比轉換器(Digital to Analog Converter, DAC)，亦即DAC(1)~DAC(384)。每個DAC係可對於1筆畫素資料PD進行轉換。故數位類比轉換電路216-1係可對384筆，也就是 $6 \times 64 \times 8$ 位元之畫素資料PD同時地進行數位類比轉換。

而當數位類比轉換電路216-1同時完成 $6 \times 64 \times 8$ 位元之畫素資料PD之數位類比轉換之後，數位類比轉換電路216-1係將轉換後之384筆類比畫素資料PD並列式地同時輸入至輸出緩衝器218-1中。輸出緩衝器218-1係由多個運算放大器(OP Amplifier)所組成，以提升資料驅動器102-1所輸出之384筆類比畫素資料PD之驅動資料線的能力。

在一般電路佈局中，數位類比轉換器DAC通常佔用了相當多的面積。在傳統之每顆資料驅動器102中，係必須同時對384筆資料畫素PD進行數位類比轉換，故必須使用到384個數位類比轉換器。如此，將使得整個資料驅動器102之晶片面積太大，且成本過高。所以，如何減少所需



## 五、發明說明 (4)

之數位類比轉換器的面積以降低成本，是相當重要的。

## 【發明內容】

有鑑於此，本發明的目的就是在提供一種資料驅動器，可以有效地減少數位類比轉換器於晶片中所需之面積，以達到減少晶片面積及降低成本的目的是。

根據本發明的目的，提出一種資料驅動器(Data Driver)，根據多個畫素資料驅動一液晶顯示面板之多條資料線(Data Lines)，此資料驅動器包括一數位緩衝器、一數位類比轉換器、一類比緩衝器與一輸出緩衝器。數位緩衝器係用以分次接收及儲存此些畫素資料，並且選擇性地一次輸出一筆畫素資料。數位類比轉換器係用以分次接收由此數位緩衝器輸出之此些畫素資料，並且將此些畫素資料分次轉換成多筆類比畫素資料而輸出。類比緩衝器係用以分次接收由此數位類比轉換器輸出之此些類比畫素資料，並且一次輸出此些類比畫素資料。而輸出緩衝器則是用以接收由此類比緩衝器輸出之此些類比畫素資料，以驅動此些資料線。

根據本發明的另一目的，提出一種資料驅動器，根據多個畫素資料驅動一液晶顯示面板之多條資料線，此資料驅動器包括一數位緩衝器、N個數位類比轉換器、一類比緩衝器與一輸出緩衝器。數位緩衝器係分次接收及儲存此些畫素資料，並且選擇性地一次輸出N筆畫素資料，N為大於1之正整數並小於此些資料線之數量。N個數位類比轉換器係接收由此數位緩衝器輸出之此些畫素資料，並且同時



## 五、發明說明 (5)

將N筆畫素資料轉換成N筆類比畫素資料而輸出。類比緩衝器係分次接收由此N個數位類比轉換器輸出之此些類比畫素資料，並且一次輸出此些類比畫素資料。而輸出緩衝器則是接收由此類比緩衝器輸出之此些類比畫素資料，以驅動此些資料線。

為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

## 【實施方式】

本發明的精神在於，於每個資料驅動器中，僅使用一個或數個數位類比轉換器，並使畫素資料以一次一筆或一次數筆的方式，輸入至數位類比轉換器，以依序進行數位類比轉換，來達到節省資料驅動器之晶片面積的目的。

## 第一實施例

請參照第3圖，其繪示依照本發明一第一實施例的多個資料驅動器的電路方塊圖。一個液晶顯示面板係需要多個資料驅動器來驅動資料線，於第3圖中，係以8個資料驅動器312-1~312-8為例做說明。每個資料驅動器302係包括有一移位暫存器312、一數位緩衝器314、一數位類比轉換器(Digital to Analog Converter, DAC)316、一類比緩衝器317、及一輸出緩衝器318。移位暫存器312輸出一第一控制訊號C'至數位緩衝器314。數位緩衝器314根據第一控制訊號C'依序接收及儲存畫素資料PD。數位緩衝器314



## 五、發明說明 (6)

選擇性地分次輸出此些畫素資料PD。其中，數位緩衝器314一次輸出一筆畫素資料PD至數位類比轉換器316。數位類比轉換器316接收由數位緩衝器314輸出之畫素資料PD，之後將畫素資料PD轉換成類比畫素資料APD。類比緩衝器317接收儲存由數位類比轉換器316輸出之類比畫素資料APD，並且將所儲存之類比畫素資料APD一次輸出。輸出緩衝器318接收類比緩衝器317輸出之類比畫素資料APD，以驅動資料線。

數位緩衝器314係可由一第一線緩衝器314A與一第二線緩衝器314B所組成。第一線緩衝器314A根據控制訊號C'依序接收並儲存畫素資料PD。當第一線緩衝器314A完成接收動作之後，該第一線緩衝器314A將所有儲存於第一線緩衝器314A之畫素資料PD並列式地同時傳送至第二線緩衝器314B。

本發明之資料驅動器302更包括一線緩衝器控制電路322。第二線緩衝器314B係由多個線緩衝器單元(未繪示於圖中)所組成。線緩衝器控制電路322用以輸出一第二控制訊號C2至第二線緩衝器314B。而第二線緩衝器314B則是於線緩衝器控制電路322的控制之下，以一次輸出一筆畫素資料之方式，選擇性地輸出畫素資料PD。亦即是，第二控制訊號C2係一次選擇一個線緩衝器單元，而第二線緩衝器314B係輸出被選擇之線緩衝器單元所儲存之畫素資料PD。

舉例來說，線緩衝器單元可以由栓鎖器(Latch)與開關所組成。栓鎖器用以儲存畫素資料PD，而開關則於第二





## 五、發明說明 (7)

控制訊號C2的控制之下導通或不導通。上述之選擇性地輸出的方式例如是，可藉由第二控制訊號C2，將所選定之線緩衝器單元之開關導通，以使所選定之線緩衝器單元之栓鎖器中所儲存的畫素資料PD輸出。

其中，數位類比轉換器316係一次對一筆畫素資料PD進行數位類比轉換動作，並一次輸出一筆類比畫素資料APD。

此外，類比緩衝器317係可由多個類比緩衝單元所組成，包括類比緩衝單元(1)~類比緩衝單元(384)。每個類比緩衝單元係可由一取樣保持電路(Sample and Hold Circuit)來達成。而類比緩衝器317係由一類比緩衝器控制電路324所控制。類比緩衝器控制電路324係輸出一第三控制訊號C3以控制類比緩衝器317。第三控制訊號包括訊號C3-1~C3-384，用以分別控制類比緩衝單元(1)~類比緩衝單元(384)。在第三控制訊號C3的控制之下，此些類比緩衝單元係用以依序接收由數位類比轉換器316輸出之類比畫素資料APD。而從數位類比轉換器316輸出之類比畫素資料APD係以一次一筆的方式，儲存於類比緩衝單元(1)~類比緩衝單元(384)之中。當類比緩衝器317完成接收動作之後，類比緩衝器317係並列式地同時輸出類比畫素資料APD至輸出緩衝器318。

其中，類比緩衝器控制電路324所輸出之第三控制訊號C3之對類比緩衝器317之控制方式可以是如下之方式。第三控制訊號C3可以選擇所要與數位類比轉換器316電性連接之類比緩衝單元，以接收數位類比轉換器316輸出之



## 五、發明說明 (8)



類比畫素資料APD。第三控制訊號C3亦可以控制類比緩衝單元之輸出類比畫素資料APD之時點，例如是控制類比緩衝單元(1)~類比緩衝單元(384)於384筆類比畫素資料APD均接收完成之後，類比緩衝單元(1)~(384)再同時地將384筆類比畫素資料APD輸出給輸出緩衝器318。

茲針對第3圖所繪示之本發明之資料驅動器302的操作情形作進一步之說明。基於資料驅動器302-1~302-8之操作情形乃大致相同的情況下，茲取資料驅動器302-1為例來說明之。

假設第一線緩衝器314A-1係每次接收雙埠之畫素資料PD，亦即是每次均同時接收2筆紅色畫素資料、2筆藍色畫素資料與2筆綠色畫素資料，共6筆畫素資料。若每筆畫素資料PD係為8位元，則每次第一線緩衝器314A-1係接收 $6 \times 8 = 48$ 位元之畫素資料PD。藉由讓移位暫存器312-1中之64位元之一為致能，亦即是讓控制訊號C'-1(1)~C'-1(64)之一為致能，可選取不同之第一線緩衝器314A-1之儲存位址，使所接收到之畫素資料PD儲存於相對應之第一線緩衝器314A-1之儲存位址中。如此第一線緩衝器314A-1需接收64次後，方能將384筆畫素資料PD接收完畢。其中，第一線緩衝器314A-1之容量可為 $6 \times 64 \times 8$ 位元。

當第一線緩衝器314A-1完成接收動作之後，所有儲存於第一線緩衝器314A-1之畫素資料PD係並列式地同時傳送至第二線緩衝器314B-1。其中，第二線緩衝器314A-1之容量同樣地可為 $6 \times 64 \times 8$ 位元。

當第二線緩衝器314B-1接收到所有儲存於第一線緩衝




## 五、發明說明 (9)

器314A-1中的畫素資料PD之後，第二線緩衝器314B-1接著於線緩衝器控制電路322-1的控制之下，選擇性地一次輸出一筆畫素資料PD至數位類比轉換器316-1，以將畫素資料PD進行數位類比轉換。其中，第二線緩衝器314B-1例如是具有384個線緩衝器單元，假設此384個線緩衝器單元係由左至右依序被選擇以輸出其所儲存之數位畫素資料PD。而數位類比轉換器316-1則進行了384次之數位類比轉換，以將384筆儲存於第二線緩衝器314B-1中之數位畫素資料PD轉換完畢。

也就是說，線緩衝器控制電路322-1係控制第二線緩衝器314B-1一筆一筆地輸出所儲存的畫素資料PD，而數位類比轉換器316-1則是一筆一筆地接收畫素資料PD，並一次針對一筆畫素資料PD進行數位類比轉換動作。所以，第二線緩衝器314B-1必須輸出384次之畫素資料PD，且數位類比轉換電路316-1必須進行384次之數位類比轉換之後，方才將所有儲存於第二線緩衝器314B-1中之384筆畫素資料PD轉換完畢。在類比緩衝器控制電路324-1所輸出之控制訊號C3的控制之下，轉換後之類比畫素資料APD係以一次一筆的方式，依序地儲存於類比緩衝器317-1之類比緩衝單元(1)~類比緩衝單元(384)中。

然後，當384筆類比畫素資料APD均儲存於類比緩衝器317-1之後，類比緩衝器317-1係在類比緩衝器控制電路324-1所輸出之控制訊號C3的控制之下，將此384筆類比畫素資料APD輸出至輸出緩衝器318-1中。類比畫素資料APD經由輸出緩衝器318-1中之384個輸出緩衝單元(1)~






## 五、發明說明 (10)

(384)，例如是384個運算放大器。輸出緩衝單元(1)~(384)分別電性連接資料線。

本實施例中之數位類比轉換電路316之進行數位類比轉換的轉換時間的上限可高達384分之一的掃描時間。其中，所謂的掃描時間係指，一條掃描線所對應之整列畫素的影像顯示的時間，約等於整個液晶顯示器之一個畫面的顯示時間除以掃描線之數目。當資料畫素PD輸入第一線緩衝器314A時，於一個掃描時間內， $384 \times 8 = 3092$ 筆畫素資料PD必須依序輸入至第一線緩衝器314A-1~第一線緩衝器314A-8。然而，由於每個第二線緩衝器314B於一個掃描時間內，僅需輸出384筆畫素資料，亦即每個數位類比轉換器316於一個掃描時間內僅需處理384筆畫素資料，故知，第二線緩衝器314B之輸出畫素資料PD的速度與數位類比轉換器316之處理速度，可為第一線緩衝器314A之接收畫素資料PD之速度的1/8。也就是說，本發明所使用之數位類比轉換器所需之操作頻率可為畫素資料PD之輸入頻率的八倍。這樣的硬體要求是很容易可以達成的。

請參照第4圖，其所繪示乃第3圖之類比緩衝器317之詳細內部電路圖。每個類比緩衝單元係由一個取樣保持電路來達成，每個取樣保持電路係由開關S1、S2、S3與S4，以及電容C1與C2所組成。當接收某一系列畫素之384筆類比畫素資料APD時，開關S1(1)~S1(384)係依序導通，使類比畫素資料APD依序儲存於電容C1(1)~C1(384)中。而當接收下一列畫素之384筆類比畫素資料APD時，開關S1(1)~S1(384)係轉為不導通，而開關S3(1)~S3(384)則轉為導通，



## 五、發明說明 (11)

使下一列畫素之384筆類比畫素資料APD儲存於電容C2(1)~C2(384)中。同時，開關S2(1)~S2(384)轉為導通，使電容C1(1)~C1(384)中所儲存之384筆類比畫素資料APD分別輸出至輸出緩衝單元(1)~輸出緩衝單元(384)。而當接收再下一列畫素之384筆類比畫素資料APD時，開關S1(1)~S1(384)係轉為導通，而開關S3(1)~S3(384)則轉為不導通，使下一列畫素之384筆類比畫素資料APD儲存於電容C1(1)~C1(384)中。同時，開關S4(1)~S4(384)轉為導通，使電容C2(1)~C2(384)中所儲存之384筆類比畫素資料APD分別輸出至輸出緩衝單元(1)~輸出緩衝單元(384)。

將第3圖所示之本實施例之資料驅動器302與第2圖之資料驅動器102相較，由於資料驅動器102中之數位類比轉換電路216係需要384個數位類比轉換器，以同時針對384筆畫素資料PD進行數位類比轉換，而本實施例之資料驅動器302則只需要一個數位類比轉換器316，故本實施例可以達到節省晶片面積的優點。

## 第二實施例

請參照第5圖，其繪示依照本發明一第二實施例的多個資料驅動器的電路方塊圖。每個資料驅動器502係包括有一移位暫存器512、一數位緩衝器514、數個數位類比轉換器、一類比緩衝器517、及一輸出緩衝器518。數位緩衝器514係可由一第一線緩衝器514A與一第二線緩衝器514B所組成。

與第3圖所示之第一實施例不同的是，第二實施例之



## 五、發明說明 (12)

資料驅動器502所使用之數位類比轉換電路516係由多個數位類比轉換器所組成，其個數係小於384個，例如是6個，分別為數位類比轉換器516(1)~數位類比轉換器516(6)。因此，於線緩衝器控制電路322的控制之下，可有6筆畫素資料PD同時由第二線緩衝器514B輸出至數位類比轉換器516(1)~516(6)，而同時被進行數位類比轉換。於類比緩衝器控制電路324的控制之下，轉換後之6筆類比畫素資料APD同時可儲存於6個類比緩衝單元中以進行後續之處理。

在以上之二個實施例中，資料驅動器的移位暫存器與線緩衝器之大小，係可隨著不同之設計來改變。而液晶顯示器之解析度，畫素資料每次傳入資料驅動器之位元數，以及數位類比轉換器每次轉換之畫素資料的筆數，皆可依照設計時之需要來調整。數位緩衝器亦可由其他可選擇性地輸出資料之緩衝器或記憶體來取代。在能達到選擇性地將畫素資料進行數位類比轉換之目的下所進行之各種變化或潤飾，皆在本發明之範圍之內。舉例說明時，雖然移位暫存器、線緩衝器控制電路、與類比緩衝器控制電路被區分成不同電路，實際上任兩者以上亦可以被整合成一特殊控制電路。

本發明上述二個實施例所揭露之資料驅動器的優點在於，所需之數位類比轉換器比傳統作法減少許多，故本發明可以有效地減少數位類比轉換器於晶片中所需之面積，以達到減少晶片面積及降低成本的目的。

綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離



五、發明說明 (13)

本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



## 圖式簡單說明

第1圖繪示乃傳統液晶顯示器之系統架構圖。

第2圖繪示乃第1圖中之資料驅動器102-1~102-8的電路方塊圖。

第3圖繪示依照本發明一第一實施例的多個資料驅動器的電路方塊圖。

第4圖繪示乃第3圖之類比緩衝器之詳細內部電路圖。

第5圖繪示依照本發明一第二實施例之多個資料驅動器的電路方塊圖。

## 圖式標號說明

100 : 液晶顯示面板

102、302、502 : 資料驅動器

104 : 掃描驅動器

106 : 控制器

212、312、512 : 移位暫存器

214、314A、314B、514A、514B : 線緩衝器

216、516 : 數位類比轉換電路

218、318、518 : 輸出緩衝器


314、514 : 數位緩衝器

316、516(1)~(6) : 數位類比轉換器

317、517 : 類比緩衝器

322、522 : 線緩衝器控制電路


324、524 : 類比緩衝器控制電路



## 四、中文發明摘要 (發明名稱：使用於液晶顯示面板之資料驅動器)

一種資料驅動器，根據多個畫素資料驅動一液晶顯示面板之多條資料線。於此資料驅動器中，一數位緩衝器係用以分次接收及儲存此些畫素資料，並且選擇性地一次輸出一筆畫素資料。一數位類比轉換器係用以分次接收由此數位緩衝器輸出之此些畫素資料，並且將此些畫素資料分次轉換成多筆類比畫素資料而輸出。一類比緩衝器係用以分次接收由此數位類比轉換器輸出之此些類比畫素資料，並且一次輸出此些類比畫素資料。而一輸出緩衝器則是用以接收由此類比緩衝器輸出之此些類比畫素資料，以驅動此些資料線。

## 五、英文發明摘要 (發明名稱：)



## 六、申請專利範圍

1. 一種資料驅動器(Data Driver)，根據複數個畫素資料驅動一液晶顯示面板之複數條資料線(Data Lines)，該資料驅動器包括：

一數位緩衝器，用以分次接收及儲存該些畫素資料，並且選擇性地一次輸出一筆畫素資料；

一數位類比轉換器，用以分次接收由該數位緩衝器輸出之該些畫素資料，並且將該些畫素資料分次轉換成複數筆類比畫素資料而輸出；

一類比緩衝器，用以分次接收由該數位類比轉換器輸出之該些類比畫素資料，並且一次輸出該些類比畫素資料；以及

一輸出緩衝器，用以接收由該類比緩衝器輸出之該些類比畫素資料，以驅動該些資料線。

2. 如申請專利範圍第1項所述之資料驅動器，更包括一移位暫存器，用以指示該數位緩衝器接收該些畫素資料。

3. 如申請專利範圍第1項所述之資料驅動器，其中該數位緩衝器包括一第一線緩衝器與一第二線緩衝器；該第一線緩衝器分次接收並儲存該些畫素資料；當該第一線緩衝器完成接收動作之後，該第一線緩衝器將所有儲存於該第一線緩衝器之該些畫素資料並列式地傳送至該第二線緩衝器；該第二線緩衝器一次輸出一筆畫素資料至該數位類比轉換器。

4. 如申請專利範圍第3項所述之資料驅動器，更包括



## 六、申請專利範圍

一線緩衝器控制電路，而該第二線緩衝器包括複數個線緩衝器單元；其中，該線緩衝器控制電路用以一次選擇該些線緩衝器單元之一，而該第二線緩衝器輸出被選擇之該線緩衝器單元所儲存之該畫素資料。

5. 如申請專利範圍第1項所述之資料驅動器，其中該類比緩衝器包括複數個類比緩衝單元，該些類比緩衝單元分次接收由該數位類比轉換器輸出之該些類比畫素資料。


6. 如申請專利範圍第5項所述之資料驅動器，更包括一類比緩衝器控制電路，用以指示該類比緩衝器分次接收該數位類比轉換器輸出之該類比畫素資料並儲存於該些類比緩衝單元之中；以及當該類比緩衝器完成接收動作之後，指示該類比緩衝器係並列式地輸出該些類比畫素資料至該輸出緩衝器。

7. 一種資料驅動器，根據複數個畫素資料驅動一液晶顯示面板之複數條資料線，該資料驅動器包括：

一數位緩衝器，分次接收及儲存該些畫素資料，並且選擇性地一次輸出 $N$ 筆畫素資料， $N$ 為大於1之正整數並小於該些資料線之數量；

$N$ 個數位類比轉換器，接收由該數位緩衝器輸出之該些畫素資料，並且同時將 $N$ 筆畫素資料轉換成 $N$ 筆類比畫素資料而輸出；

一類比緩衝器，分次接收由該 $N$ 個數位類比轉換器輸出之該些類比畫素資料，並且一次輸出該些類比畫素資料；以及





## 六、申請專利範圍

一輸出緩衝器，接收由該類比緩衝器輸出之該些類比畫素資料，以驅動該些資料線。


8. 如申請專利範圍第7項所述之資料驅動器，更包括一移位暫存器，用以指示該數位緩衝器接收該些畫素資料。

9. 如申請專利範圍第8項所述之資料驅動器，其中該數位緩衝器包括一第一線緩衝器與一第二線緩衝器；該第一線緩衝器分次接收並儲存該些畫素資料；當該第一線緩衝器完成接收動作之後，該第一線緩衝器將所有儲存於該第一線緩衝器之該些畫素資料並列式地傳送至該第二線緩衝器；該第二線緩衝器選擇性一次輸出N筆畫素資料至該些數位類比轉換器。

10. 如申請專利範圍第9項所述之資料驅動器，更包括一線緩衝器控制電路，而該第二線緩衝器包括複數個線緩衝器單元；其中，該線緩衝器控制電路一次選擇該些個線緩衝器單元之N個，而該第二線緩衝器輸出被選擇之該線緩衝器單元所儲存之該些畫素資料。


11. 如申請專利範圍第7項所述之資料驅動器，其中該類比緩衝器包括複數個類比緩衝單元，該些類比緩衝單元分次接收由該些數位類比轉換器輸出之該些數位畫素資料。

12. 如申請專利範圍第11項所述之資料驅動器，更包括一類比緩衝器控制電路，用以指示該類比緩衝器分次接收從該些數位類比轉換器輸出之該些畫素資料並儲存於該



六、申請專利範圍

些類比緩衝單元之中；以及當該類比緩衝器完成接收動作之後，指示該類比緩衝器並列式地輸出該些畫素資料至該輸出緩衝器。



六、指定代表圖

五、(一)、本案代表圖為：第3圖

(二)、本案代表圖之元件代表符號簡單說明：

302：資料驅動器

312：移位暫存器

314：數位緩衝器

314A、314B：線緩衝器

316：數位類比轉換器

317：類比緩衝器

318：輸出緩衝器

322：線緩衝器控制電路

324：類比緩衝器控制電路

