„Dual-Damascene-Prozess“ – Versionsunterschied
| [ungesichtete Version] | [ungesichtete Version] |
KKeine Bearbeitungszusammenfassung |
|||
| Zeile 1: | Zeile 1: | ||
{{Baustelle}} |
{{Baustelle}} |
||
= [[Dual-Damascene-Prozess]] = |
= [[Dual-Damascene-Prozess]] = |
||
Der '''Dual-Damascene-Prozess''' bezeichnet in der [[Halbleitertechnik]] eine |
Der '''Dual-Damascene-Prozess''' bezeichnet in der [[Halbleitertechnik]] eine Prozessfolgen zur gleichzeitigen Fertigung von Leiterbahnebenen und vertikalen Zwischenverbindungen. Die Verfahren stellen damit eine Weiterentwicklung des einfachen [[Damascene-Prozess]]es dar und finden derzeit Anwendung bei der Herstellung der Metallisierungsebenen von [[integrierter Schaltkreis|integrierten Schaltkreisen]] ([[Mikrochip]]s) in [[Kupfer]]technik. |
||
Der Name „Damascene“ stammt von einer antiken Verzierungstechnik, der [[Tauschierung]] (auch Damaszierung, englisch {{lang|en|damascening}}), bei der Material in vorher gefertigte Vertiefungen eingebracht wird. |
Der Name „Damascene“ stammt von einer antiken Verzierungstechnik, der [[Tauschierung]] (auch Damaszierung, englisch {{lang|en|damascening}}), bei der Material in vorher gefertigte Vertiefungen eingebracht wird. |
||
| Zeile 9: | Zeile 9: | ||
Anfang der 2000er-Jahre wechselten einige Halbleiterhersteller für ihre Produkte das Leiterbahnmaterial von [[Aluminium]] auf das besser elektrisch leitfähige [[Kupfer]]. Da Schichten aus Kupfer, anders als Aluminium, nicht durch [[Plasmaätzen|Trockenätzverfahren]] strukturierbar ist, war mit dieser Änderung auch der Umstieg auf ein anderes Fertigungsprinzip der notwendig. Dies führte zur Einführung der einer galvanischen Abscheidung von Kupfer in zuvor gefertigte Vertiefungen in den [[Dielektrikum|dielektrischen]] Zwischenschichten, u. a. dem Damascene- und seine Weiterentwicklung dem Dual-Damascene-Prozess. Der entscheidende Unterschied zwischen diesen beiden Prozessfolgen ist, dass beim Dual-Damascene-Prozess die VIAs (englisch {{lang|en|vertical interconnect access}}, Kontaktverbindungen zwischen zwei Metallisierungsebenen) und die darüberliegende Metallisierungsebene gemeinsam in einem Prozessschritt mit Kupfer gefüllt wird. Dies erspart im einen Kupfer-[[Chemisch-mechanisches Polieren|CMP]]-Schritt, bei dem das nach der galvanischen Abscheidung überstehende Kupfer eingeebnet wird, und somit Kosten. |
Anfang der 2000er-Jahre wechselten einige Halbleiterhersteller für ihre Produkte das Leiterbahnmaterial von [[Aluminium]] auf das besser elektrisch leitfähige [[Kupfer]]. Da Schichten aus Kupfer, anders als Aluminium, nicht durch [[Plasmaätzen|Trockenätzverfahren]] strukturierbar ist, war mit dieser Änderung auch der Umstieg auf ein anderes Fertigungsprinzip der notwendig. Dies führte zur Einführung der einer galvanischen Abscheidung von Kupfer in zuvor gefertigte Vertiefungen in den [[Dielektrikum|dielektrischen]] Zwischenschichten, u. a. dem Damascene- und seine Weiterentwicklung dem Dual-Damascene-Prozess. Der entscheidende Unterschied zwischen diesen beiden Prozessfolgen ist, dass beim Dual-Damascene-Prozess die VIAs (englisch {{lang|en|vertical interconnect access}}, Kontaktverbindungen zwischen zwei Metallisierungsebenen) und die darüberliegende Metallisierungsebene gemeinsam in einem Prozessschritt mit Kupfer gefüllt wird. Dies erspart im einen Kupfer-[[Chemisch-mechanisches Polieren|CMP]]-Schritt, bei dem das nach der galvanischen Abscheidung überstehende Kupfer eingeebnet wird, und somit Kosten. |
||
== |
== Grundverfahren == |
||
[[File:Dual-Damascene-Prozess (Schautafel).svg|thumb|Der Dual-Damascene-Prozess für eine Ebene der Kupfermetallisierung]] |
[[File:Dual-Damascene-Prozess (Schautafel).svg|thumb|Der Dual-Damascene-Prozess für eine Ebene der Kupfermetallisierung]] |
||
In nebenstehenden Abbildung wird die Herstellung einer Metallisierungsebene im Dual-Damascene-Verfahren schematisch dargestellt. Wie beim einfachen Damascene-Prozesse wird zunächst eine elektrisch isolierende Schicht abgeschieden, beispielsweise [[Siliziumdioxid]]- oder eine [[Low-k-Dielektrikum|Low-k-]]Schicht. Diese Schicht wird anschließend durch Standard-Fotolithographie und Ätztechniken strukturiert, das heiß .... . |
|||
Anschließend wird das Metall für die Vias und die nächste Leiterbahnebene galvanisch abgeschieden. Dabei werden die Strukturen überfüllt. Das überschüssige Metall wird nachfolgend durch chemisch-mechanisches Planarisieren (CMP) wieder entfernt und die Waferoberfläche eingeebnet. |
|||
== Varianten == |
|||
Für diesen Grundprozess gibt es drei unterschiedliche Prozessfolgen, die sich hinsichtlich der Strukturierung unterscheiden: |
|||
# VFTL-Dual-Damascene-Prozess (von engl. {{lang|en|Via First, Trench Last}}, dt. „Via zuerst, Graben zuletzt“) |
|||
# TFVL-Dual-Damascene-Prozess (von engl. {{lang|en|Trench First, Via Last}}, dt. „Trench zuerst, Via zuletzt“) |
|||
# {{lang|en|self-aligned dual-damascene}}, dt. „selbstjustierender Dual-Damascene-Prozess“ |
|||
=== VFTL-Dual-Damascene-Prozess === |
|||
=== TFVL-Dual-Damascene-Prozess === |
|||
=== Selbstjustierender Dual-Damascene-Prozess === |
|||
== Anwendungsbereiche, Vor- und Nachteile == |
|||
Der Dual-Damascene-Prozess erscheint auf den ersten Blick aufwendiger als der einfache Damascene-Prozess, hat aber zwei bedeutende Vorteile: Es entfällt das Ätzen vom Metall, und es ist möglich, das Metall rundherum mit einer Diffusionsbarriere einzupacken. Bei einem Vergleich sollte zudem beachtet werden, dass beim |
|||
Eingesetzt wird der Dual-Damascene-Technik in der Regel für nahezu alle Metallisierungsebenen von heutigen integrierten Schaltungen (ICs) mit Kupfer-Leiterbahnen. Gerade bei Kupfer, das sehr schwierig trocken zu ätzen ist und sehr gute in übliche dielektrische Materialien wie SiO2 diffundiert und deshalb unbedingt von allen Seiten mit einer Diffusionsbarriere umgeben sein muss. |
|||
== Einzelnachweise == |
== Einzelnachweise == |
||
Version vom 31. März 2012, 20:31 Uhr
Diese Baustelle befindet sich fälschlicherweise im Artikelnamensraum. Bitte verschiebe die Seite oder entferne den Baustein {{Baustelle}}.
|
Der Dual-Damascene-Prozess bezeichnet in der Halbleitertechnik eine Prozessfolgen zur gleichzeitigen Fertigung von Leiterbahnebenen und vertikalen Zwischenverbindungen. Die Verfahren stellen damit eine Weiterentwicklung des einfachen Damascene-Prozesses dar und finden derzeit Anwendung bei der Herstellung der Metallisierungsebenen von integrierten Schaltkreisen (Mikrochips) in Kupfertechnik.
Der Name „Damascene“ stammt von einer antiken Verzierungstechnik, der Tauschierung (auch Damaszierung, englisch damascening), bei der Material in vorher gefertigte Vertiefungen eingebracht wird.
Hintergrund
Anfang der 2000er-Jahre wechselten einige Halbleiterhersteller für ihre Produkte das Leiterbahnmaterial von Aluminium auf das besser elektrisch leitfähige Kupfer. Da Schichten aus Kupfer, anders als Aluminium, nicht durch Trockenätzverfahren strukturierbar ist, war mit dieser Änderung auch der Umstieg auf ein anderes Fertigungsprinzip der notwendig. Dies führte zur Einführung der einer galvanischen Abscheidung von Kupfer in zuvor gefertigte Vertiefungen in den dielektrischen Zwischenschichten, u. a. dem Damascene- und seine Weiterentwicklung dem Dual-Damascene-Prozess. Der entscheidende Unterschied zwischen diesen beiden Prozessfolgen ist, dass beim Dual-Damascene-Prozess die VIAs (englisch vertical interconnect access, Kontaktverbindungen zwischen zwei Metallisierungsebenen) und die darüberliegende Metallisierungsebene gemeinsam in einem Prozessschritt mit Kupfer gefüllt wird. Dies erspart im einen Kupfer-CMP-Schritt, bei dem das nach der galvanischen Abscheidung überstehende Kupfer eingeebnet wird, und somit Kosten.
Grundverfahren
.svg){kind=link}
In nebenstehenden Abbildung wird die Herstellung einer Metallisierungsebene im Dual-Damascene-Verfahren schematisch dargestellt. Wie beim einfachen Damascene-Prozesse wird zunächst eine elektrisch isolierende Schicht abgeschieden, beispielsweise Siliziumdioxid- oder eine Low-k-Schicht. Diese Schicht wird anschließend durch Standard-Fotolithographie und Ätztechniken strukturiert, das heiß .... .
Anschließend wird das Metall für die Vias und die nächste Leiterbahnebene galvanisch abgeschieden. Dabei werden die Strukturen überfüllt. Das überschüssige Metall wird nachfolgend durch chemisch-mechanisches Planarisieren (CMP) wieder entfernt und die Waferoberfläche eingeebnet.
Varianten
Für diesen Grundprozess gibt es drei unterschiedliche Prozessfolgen, die sich hinsichtlich der Strukturierung unterscheiden:
- VFTL-Dual-Damascene-Prozess (von engl. Via First, Trench Last, dt. „Via zuerst, Graben zuletzt“)
- TFVL-Dual-Damascene-Prozess (von engl. Trench First, Via Last, dt. „Trench zuerst, Via zuletzt“)
- self-aligned dual-damascene, dt. „selbstjustierender Dual-Damascene-Prozess“
VFTL-Dual-Damascene-Prozess
TFVL-Dual-Damascene-Prozess
Selbstjustierender Dual-Damascene-Prozess
Anwendungsbereiche, Vor- und Nachteile
Der Dual-Damascene-Prozess erscheint auf den ersten Blick aufwendiger als der einfache Damascene-Prozess, hat aber zwei bedeutende Vorteile: Es entfällt das Ätzen vom Metall, und es ist möglich, das Metall rundherum mit einer Diffusionsbarriere einzupacken. Bei einem Vergleich sollte zudem beachtet werden, dass beim
Eingesetzt wird der Dual-Damascene-Technik in der Regel für nahezu alle Metallisierungsebenen von heutigen integrierten Schaltungen (ICs) mit Kupfer-Leiterbahnen. Gerade bei Kupfer, das sehr schwierig trocken zu ätzen ist und sehr gute in übliche dielektrische Materialien wie SiO2 diffundiert und deshalb unbedingt von allen Seiten mit einer Diffusionsbarriere umgeben sein muss.
Einzelnachweise
[[Kategorie:Halbleitertechnik]]