Układ scalony

Przykładowy układ scalony

Układ scalony (ang. integrated circuit) lub czip (ang. chip) – zminiaturyzowany układ elektroniczny wykonany najczęściej w technologii monolitycznej na bazie monokryształu półprzewodnikowego, zwykle krzemu.

Historia

Koncepcja współczesnego układu scalonego przypisywana jest brytyjskiemu inżynierowi elektronikowi G. Dummerowi, który rozważał jego ideę w latach czterdziestych XX w. Jednak dopiero w 1958 roku Jack Kilby z Texas Instruments i Robert Noyce z Fairchild Semiconductor niezależnie od siebie zaprojektowali i zbudowali działające modele układów scalonych. Kilby zademonstrował swój wynalazek 12 września 1958 (za co otrzymał Nagrodę Nobla z fizyki w 2000), Noyce zbudował swój pierwszy układ scalony około pół roku później.

Budowa

Monolityczne układy scalone

Hybrydowy układ scalony

Układ scalony jest zwykle zamknięty w hermetycznej obudowie szklanej, metalowej, ceramicznej lub tworzywowej.

Ze względu na sposób wykonania układy scalone dzieli się na dwie główne grupy:

1. monolityczne, w których wszystkie elementy, zarówno elementy czynne, jak i bierne, wykonane są w monokrystalicznej strukturze półprzewodnika
2. hybrydowe – na płytki wykonane z izolatora nanoszone są warstwy przewodnika oraz materiału rezystywnego, które następnie są wytrawiane, tworząc układ połączeń elektrycznych oraz rezystory. Do tak utworzonych połączeń dołącza się indywidualne, miniaturowe elementy elektroniczne (w tym układy monolityczne). Ze względu na grubość warstw rozróżnia się układy:
   • cienkowarstwowe (około 2 mikrometrów)
   • grubowarstwowe (od 5 do 50 mikrometrów).

Większość stosowanych obecnie układów scalonych jest wykonana w technologii monolitycznej. Najstarszą metodą produkcji monokryształów i jedną z najpowszechniej stosowanych jest metoda Czochralskiego opracowana w 1916 roku przez polskiego chemika Jana Czochralskiego^[1].

Ze względu na stopień scalenia występuje, w zasadzie historyczny, podział na układy:

• małej skali integracji (SSI – small scale of integration)
• średniej skali integracji (MSI – medium scale of integration)
• dużej skali integracji (LSI – large scale of integration)
• wielkiej skali integracji (VLSI – very large scale of integration)
• ultrawielkiej skali integracji (ULSI – ultra large scale of integration).

Ponieważ w układach monolitycznych praktycznie wszystkie elementy wykonuje się jako tranzystory, odpowiednio tylko przyłączając ich końcówki, dlatego też często mówi się o gęstości upakowania tranzystorów na mm².

W dominującej obecnie technologii wytwarzania monolitycznych układów scalonych (technologia CMOS) często używanym wskaźnikiem technicznego zaawansowania procesu oraz gęstości upakowania elementów układów scalonych jest minimalna długość kanału tranzystora (patrz Tranzystor polowy) wyrażona w mikrometrach lub nanometrach – długość kanału jest nazywana rozmiarem charakterystycznym i im jest on mniejszy, tym upakowanie tranzystorów oraz ich szybkość działania są większe. W kolejnych generacjach układów scalonych jest on sukcesywnie zmniejszany. W roku 2005 wdrożono do masowej produkcji układy wykonane w technologii 65 nm, w 2008 r. Intel wyprodukował pierwszy procesor w technologii 45 nm, w 2011 w ofercie Intela pojawiły się procesory w technologii 32 nm (mikroarchitektury Sandy Bridge). W 2012 Intel wprowadził do swojej oferty pierwsze procesory z linii Ivy Bridge produkowane w technologii 22 nm.

Zarejestrowane topografie układów scalonych podlegają ochronie, przy czym według prawa własności przemysłowej układem scalonym jest wytwór przestrzenny, utworzony z elementów z materiału półprzewodnikowego tworzącego ciągłą warstwę, ich wzajemnych połączeń przewodzących i obszarów izolujących, nierozdzielnie ze sobą sprzężonych, w celu spełniania funkcji elektronicznych.

Technologia planarna

Pomieszczenie wysokiej czystości (clean room) w fabryce układów scalonych

W procesie produkcji monolitycznego układu scalonego można wyróżnić ok. 350 operacji technologicznych, poniżej przedstawiony jest tylko zarys czynności koniecznych do wyprodukowania układu:

Przybliżone wymiary pręta półprzewodnikowego oraz podłoża

1. Wytworzenie podłoża:
   • Z pręta (walca) monokrystalicznego półprzewodnika wycinane są piłą diamentową plastry (dyski) o grubości kilkuset mikrometrów.
   • Krawędź plastra jest ścinana, by możliwe było określenie jego orientacji w dalszych etapach.
   • Plaster następnie podlega szlifowaniu oraz polerowaniu stając się podłożem dla układów scalonych.
2. Proces epitaksji – na podłożu wytwarzana jest cienka warstwa epitaksjalna półprzewodnika o przeciwnym typie przewodnictwa niż podłoże. Warstwa ta ma grubość kilka-kilkadziesiąt mikrometrów i charakteryzuje się dużą jednorodnością i gładkością powierzchni.
3. Maskowanie – celem tego etapu jest wytworzenie maski, która umożliwi selektywne domieszkowanie warstwy epitaksjalnej:
   • Warstwa epitaksjalna jest utleniana – na jej powierzchni wytwarza się cienka warstwa dwutlenku krzemu – warstwa maskująca; jej grubość wynosi mikrometr lub mniej, nawet kilka warstw atomów. Dwutlenek krzemu charakteryzuje się dużą wytrzymałością mechaniczną oraz chemiczną, a także dużą rezystancją.
   • W warstwie maskującej wykonywane są otwory. Istnieją dwie techniki realizacji:
     1. Fotolitografia:
        • na warstwę maskującą nakładana jest emulsja światłoczuła
        • nakładana jest maska fotograficzna
        • następuje naświetlenie światłem ultrafioletowym (wysoka częstotliwość ultrafioletu pozwala uzyskać wysoką rozdzielczość)
        • emulsja w miejscach naświetlonych podlega polimeryzacji
        • emulsja niespolimeryzowana zostaje wypłukana
        • dwutlenek krzemu w miejscach odsłoniętych jest wytrawiany, odsłaniając fragmenty warstwy epitaksjalnej
        • na końcu pozostała emulsja jest usuwana (chemicznie albo mechanicznie).
     2. Wycinanie wiązką elektronową – precyzyjnie sterowana wiązka elektronów wycina w dwutlenku krzemu otwory. Jest to technika bardziej precyzyjna, ale droższa niż fotolitografia.
4. Domieszkowanie – odsłonięte części warstwy epitaksjalnej są domieszkowane. Wykonuje się to dwiema metodami:
   1. Dyfuzja domieszek – w wysokiej temperaturze (ok. 1200 °C) domieszki niesione przez gaz szlachetny dyfundują w odsłonięte miejsca półprzewodnika; można bardzo precyzyjnie określić koncentrację nośników i głębokość domieszkowania. Dyfuzja domieszek jest powolnym procesem.
   2. Implantacja jonów – zjonizowane domieszki są przyspieszane i „wbijane” w półprzewodnik. Proces jest szybki i precyzyjny, ale drogi.
5. Wykonanie połączeń:
   • Całość jest ponownie maskowana dwutlenkiem krzemu.
   • W tlenku wykonywane są niezbędne otwory połączeniowe.
   • Napylane są warstwy przewodzące. Jako przewodnik stosuje się aluminium lub miedź.
6. Montaż:
   • Cięcie podłoża na indywidualne układy piłą diamentową lub laserem.
   • Indywidualne układy są testowane testerem ostrzowym.
   • Wykonywane są połączenia struktury z wyprowadzeniami zewnętrznymi za pomocą cienkich drucików aluminiowych lub złotych.

Producenci

Produkt CEMI

Zgodnie z badaniami w 2007 roku, największym producentem układów scalonych jest firma Intel. Kolejne miejsca zajmują: Samsung, Toshiba i Texas Instruments. W 2013 roku Intel nadal jest liderem rynku, jednak odczuwa on dużą konkurencję ze strony głównych graczy na rynku smartfonów i tabletów jakimi są Samsung i Qualcomm.

W Polsce monolityczne układy scalone produkowane były w CEMI (zlikwidowanym w 1994 roku, w wyniku prywatyzacji podczas transformacji systemowej).

Zobacz też

• Niedobór półprzewodników (2020–2021)
• procesor
• mikroprocesor
• układ cyfrowy
• CMOS
• chipset
• PLD