Przejdź do zawartości

CMOS: Różnice pomiędzy wersjami

Z Wikipedii, wolnej encyklopedii
[wersja przejrzana][wersja przejrzana]
Usunięta treść Dodana treść
m kat.
popr
(Nie pokazano 23 wersji utworzonych przez 20 użytkowników)
Linia 1: Linia 1:
[[Plik:CMOS Inverter.svg|Inwerter wykonany w technologii CMOS (bramka logiczna [[negacja|NOT]])|thumb|200px]]
[[Plik:Cmos nand.svg|thumb|210px|Bramka logiczna NAND w technologii CMOS]]
[[File:Cmos nand.svg|thumb|200px|Bramka NAND w technologii CMOS]]
[[Plik:Cmos nor.svg|thumb|210px|Bramka logiczna NOR w technologii CMOS]]
[[File:Cmos nor.svg|thumb|200px|Bramka NOR w technologii CMOS]]
'''CMOS''' ([[język angielski|ang.]] ''Complementary Metal-Oxide Semiconductor'') – [[technologia]] wytwarzania [[układ scalony|układów scalonych]], głównie cyfrowych, składających się z [[tranzystor]]ów [[MOSFET|MOS]] o przeciwnym typie [[przewodnictwo elektryczne|przewodnictwa]] i połączonych w taki sposób, że w ustalonym stanie logicznym przewodzi tylko jeden z nich. Dzięki temu układ statycznie nie pobiera żadnej mocy (pomijając niewielki prąd wyłączenia tranzystora), a prąd ze źródła zasilania płynie tylko w momencie przełączania – gdy przez bardzo krótką chwilę przewodzą jednocześnie oba tranzystory. Tracona w układach CMOS moc wzrasta nieliniowo wraz z częstotliwością przełączania, co wiąże się z przeładowywaniem wszystkich [[kondensator|pojemności]], szczególnie pojemności obciążających wyjścia.


'''CMOS''' ([[język angielski|ang.]] ''Complementary Metal-Oxide-Semiconductor'') – technologia wytwarzania [[układ scalony|układów scalonych]], głównie cyfrowych, składających się z [[MOSFET|tranzystorów MOS]] o przeciwnym typie [[przewodnictwo elektryczne|przewodnictwa]] i połączonych w taki sposób, że w ustalonym stanie logicznym przewodzi tylko jeden z nich. Dzięki temu układ statycznie nie pobiera żadnej mocy (pomijając niewielki prąd wyłączenia tranzystora), a prąd ze źródła zasilania płynie tylko w momencie przełączania – gdy przez bardzo krótką chwilę przewodzą jednocześnie oba tranzystory. Tracona w układach CMOS moc wzrasta nieliniowo wraz z częstotliwością przełączania, co wiąże się z przeładowywaniem wszystkich [[kondensator|pojemności]], szczególnie tych obciążających wyjścia.
Układy CMOS są relatywnie proste i tanie w produkcji umożliwiając uzyskanie bardzo dużych gęstości upakowania tranzystorów na jednostce powierzchni płytki [[krzem]]u. W nowoczesnych układach powierzchnia zajmowana przez jeden tranzystor jest znacznie mniejsza od 1 µm².

Układy CMOS są relatywnie proste i tanie w produkcji umożliwiając uzyskanie bardzo dużych gęstości upakowania tranzystorów na jednostce powierzchni płytki krzemu. W nowoczesnych układach powierzchnia zajmowana przez jeden tranzystor jest znacznie mniejsza od 1 µm².


== Historia ==
== Historia ==
Obwody CMOS zostały wynalezione w [[1963]] r. przez [[Frank Wanlass|Franka Wanlassa]] z firmy [[Fairchild Semiconductor]]. Pierwszy [[układ scalony]] wykonany w technologii CMOS powstał w firmie [[RCA (firma)|RCA]] w roku [[1968]] pod okiem [[Albert Medwin|Alberta Medwina]]. Oryginalnie układy CMOS stanowiły oszczędną alternatywę do energochłonnych układów [[Transistor-transistor logic|TTL]]. Znikomy pobór mocy przez te układy przy małych częstotliwościach przełączania stanowił atut zwłaszcza w układach zegarów przemysłowych oraz wszędzie tam, gdzie czas pracy z baterii był istotniejszy niż szybkość działania. Z czasem poprawiono także parametry dynamiczne i po 25 latach układy CMOS zdominowały [[elektronika cyfrowa|elektronikę cyfrową]].
Obwody CMOS zostały wynalezione w 1963 r. przez [[Frank Wanlass|Franka Wanlassa]] z firmy [[Fairchild Semiconductor]]. Pierwszy układ scalony wykonany w technologii CMOS powstał w firmie [[Radio Corporation of America]] w 1968 r., pod kierunkiem [[Albert Medwin|Alberta Medwina]]. Oryginalnie układy CMOS stanowiły oszczędną alternatywę do energochłonnych układów [[transistor-transistor logic|TTL]]. Znikomy pobór mocy przez te układy przy małych częstotliwościach przełączania stanowił atut zwłaszcza w układach zegarów przemysłowych oraz wszędzie tam, gdzie czas pracy z baterii był istotniejszy niż szybkość działania. Z czasem poprawiono także parametry dynamiczne i po 25 latach układy CMOS zdominowały [[elektronika cyfrowa|elektronikę cyfrową]].


== Temperatura pracy ==
== Temperatura pracy ==
Typowe układy CMOS mogą pracować w zakresie od −55&nbsp;°C do +125&nbsp;°C. Jednak już w sierpniu 2008 roku istniały przesłanki, że obwody CMOS mogą działać nawet do −230&nbsp;°C, czyli 40&nbsp;K<ref>{{Cytuj pismo|tytuł = Temperature control|czasopismo = Engineering & Technology Magazine|wolumin = |wydanie = |strony = |data = 26 lipca - 8 sierpnia 2008|wydawca = Institution of Engineering and Technology|miejsce = |issn = |autor = Edwards C.}}</ref>. Realnie, temperatury w pobliżu 40&nbsp;K zostały osiągnięte w przypadku przetaktowywania procesora [[AMD Phenom|AMD Phenom&nbsp;II]], który był chłodzony przy pomocy mieszanki ciekłego azotu i ciekłego helu<ref>{{Cytuj stronę|url = http://www.maximumpc.com/overclocked-amd-phenom-ii-hits-65ghz-with-liquid-nitrogenhelium-cooling/|tytuł = Overclocked AMD Phenom II Hits 6.5GHz with Liquid Nitrogen/Helium Cooling|autor = Maximum PC Staff|data dostępu = 2015-5-26|opublikowany = blogs.amd.com/patmoorhead|język = en|data = 2009-1-26}}</ref>.
Typowe układy CMOS mogą pracować w zakresie od −55 do +125&nbsp;°C. Jednak już w sierpniu 2008 roku istniały przesłanki, że obwody CMOS mogą działać nawet do −230&nbsp;°C, czyli 40&nbsp;K<ref>{{Cytuj pismo |autor = Edwards C |tytuł = Temperature control |czasopismo = Engineering & Technology Magazine |wolumin = |wydanie = |strony = |data = 26 lipca - 8 sierpnia 2008 |wydawca = Institution of Engineering and Technology |issn =}}</ref>. Realnie, temperatury w pobliżu 40&nbsp;K zostały osiągnięte w przypadku [[Przetaktowywanie|przetaktowywania]] procesora [[AMD Phenom|AMD Phenom&nbsp;II]], który był chłodzony przy pomocy mieszanki [[Ciekły azot|ciekłego azotu]] i [[Ciekły hel|ciekłego helu]]<ref>{{Cytuj stronę |url = http://www.maximumpc.com/overclocked-amd-phenom-ii-hits-65ghz-with-liquid-nitrogenhelium-cooling/ |tytuł = Overclocked AMD Phenom II Hits 6.5GHz with Liquid Nitrogen/Helium Cooling |autor = Maximum PC Staff |opublikowany = blogs.amd.com/patmoorhead |język = en |data = 2009-01-26 |data dostępu = 2015-05-26}}</ref>.


Bardzo małe tranzystory CMOS, o wielkości rzędu 20&nbsp;nm&nbsp;×&nbsp;20&nbsp;nm, uzyskują ograniczenie jednoelektronowe, gdy działają w temperaturze kriogenicznej w zakresie od −269&nbsp;°C (4&nbsp;K) do około −258&nbsp;°C (15&nbsp;K). Tranzystor taki wykazuje blokadę Coulomba z powodu postępującego, jeden po drugim, ładowania elektronów. Ilość elektronów zamkniętych w kanale jest napędzana przez napięcie bramki, poczynając od zera elektronów, może być ustawiona na 1 lub więcej[<ref>{{Cytuj pismo| tytuł = Few electron limit of n-type metal oxide semiconductor single electron transistors|czasopismo = Nanotechnology|wolumin = 23|wydanie = |strony = 215204|data = 2012|wydawca = |miejsce = |issn = |autor = Prati, E.; De Michielis, M.; Belli, M.; Cocco, S.; Fanciulli, M.; Kotekar-Patil, D.; Ruoff, M.; Kern, D. P.; Wharam, D. A.; Verduijn, J.; Tettamanzi, G. C.; Rogge, S.; Roche, B.; Wacquez, R.; Jehl, X.; Vinet, M.; Sanquer, M.|pmid = 22552118}}</ref>.
Bardzo małe tranzystory CMOS, o wielkości rzędu 20&nbsp;×&nbsp;20&nbsp;nm, uzyskują ograniczenie jednoelektronowe, gdy działają w temperaturze kriogenicznej w zakresie od −269&nbsp;°C (4&nbsp;K) do około −258&nbsp;°C (15&nbsp;K). Tranzystor taki wykazuje blokadę Coulomba z powodu postępującego, jeden po drugim, ładowania elektronów. Ilość elektronów zamkniętych w kanale jest napędzana przez napięcie bramki, poczynając od zera elektronów, może być ustawiona na 1 lub więcej<ref>{{Cytuj pismo |autor = Prati, E.; De Michielis, M.; Belli, M.; Cocco, S.; Fanciulli, M.; Kotekar-Patil, D.; Ruoff, M.; Kern, D.P.; Wharam, D.A.; Verduijn, J.; Tettamanzi, G.C.; Rogge, S.; Roche, B.; Wacquez, R.; Jehl, X.; Vinet, M.; Sanquer, M |tytuł = Few electron limit of n-type metal oxide semiconductor single electron transistors |czasopismo = Nanotechnology |wolumin = 23 |wydanie = |strony = 215204 |data = 2012 |issn = |pmid = 22552118}}</ref>.

== Podział układów CMOS ==
Układy CMOS można podzielić na cztery główne kategorie:
# '''Układy do zastosowań masowych''', o niewielkiej szybkości działania. Przykładem są układy zegarkowe i proste, nieprogramowalne układy kalkulatorowe.
# '''Układy programowalne''' (takie jak układy PLD i [[Bezpośrednio programowalna macierz bramek|FPGA]]) i '''specjalizowane''' ([[Specjalizowany układ scalony|ASIC]]).
# '''Uniwersalne układy cyfrowe LSI i VLSI''', głównie układy mikroprocesorowe i pamięciowe.
# '''Uniwersalne układy cyfrowe SSI i MSI''', stanowiące funkcjonalne odpowiedniki układów TTL.

== Podstawowy układ CMOS ==
[[Plik:CMOS Inverter.svg|thumb|210px|Inwerter wykonany w technologii CMOS (bramka logiczna [[negacja|NOT]])]]
Podstawowym układem CMOS jest [[Bramka NOT]] (inwerter), składająca się z dwóch komplementarnych tranzystorów MOS, połączonych w sposób pokazany na rysunku obok. Obydwa tranzystory są wykonane z bramką krzemową (z [[Krzem polikrystaliczny|polikrzemu]], który służy także do połączenia obydwu bramek). Granice obszarów p-n stanowią diody pasożytnicze.


== Zobacz też ==
== Zobacz też ==
Linia 19: Linia 30:
* [[Integrated Injection Logic|I<sup>2</sup>L]]
* [[Integrated Injection Logic|I<sup>2</sup>L]]


== Przypisy ==
{{Przypisy}}
{{Przypisy}}

== Bibliografia ==
* Józef Kalisz, ''Podstawy elektroniki cyfrowej'', WKiŁ, Warszawa, 2007.

{{Kontrola autorytatywna}}


[[Kategoria:Elektronika cyfrowa]]
[[Kategoria:Elektronika cyfrowa]]
[[Kategoria:Rodziny układów scalonych]]
[[Kategoria:Typy układów scalonych]]

Wersja z 15:11, 17 gru 2022

Bramka logiczna NAND w technologii CMOS
Bramka logiczna NOR w technologii CMOS

CMOS (ang. Complementary Metal-Oxide-Semiconductor) – technologia wytwarzania układów scalonych, głównie cyfrowych, składających się z tranzystorów MOS o przeciwnym typie przewodnictwa i połączonych w taki sposób, że w ustalonym stanie logicznym przewodzi tylko jeden z nich. Dzięki temu układ statycznie nie pobiera żadnej mocy (pomijając niewielki prąd wyłączenia tranzystora), a prąd ze źródła zasilania płynie tylko w momencie przełączania – gdy przez bardzo krótką chwilę przewodzą jednocześnie oba tranzystory. Tracona w układach CMOS moc wzrasta nieliniowo wraz z częstotliwością przełączania, co wiąże się z przeładowywaniem wszystkich pojemności, szczególnie tych obciążających wyjścia.

Układy CMOS są relatywnie proste i tanie w produkcji umożliwiając uzyskanie bardzo dużych gęstości upakowania tranzystorów na jednostce powierzchni płytki krzemu. W nowoczesnych układach powierzchnia zajmowana przez jeden tranzystor jest znacznie mniejsza od 1 µm².

Historia

Obwody CMOS zostały wynalezione w 1963 r. przez Franka Wanlassa z firmy Fairchild Semiconductor. Pierwszy układ scalony wykonany w technologii CMOS powstał w firmie Radio Corporation of America w 1968 r., pod kierunkiem Alberta Medwina. Oryginalnie układy CMOS stanowiły oszczędną alternatywę do energochłonnych układów TTL. Znikomy pobór mocy przez te układy przy małych częstotliwościach przełączania stanowił atut zwłaszcza w układach zegarów przemysłowych oraz wszędzie tam, gdzie czas pracy z baterii był istotniejszy niż szybkość działania. Z czasem poprawiono także parametry dynamiczne i po 25 latach układy CMOS zdominowały elektronikę cyfrową.

Temperatura pracy

Typowe układy CMOS mogą pracować w zakresie od −55 do +125 °C. Jednak już w sierpniu 2008 roku istniały przesłanki, że obwody CMOS mogą działać nawet do −230 °C, czyli 40 K[1]. Realnie, temperatury w pobliżu 40 K zostały osiągnięte w przypadku przetaktowywania procesora AMD Phenom II, który był chłodzony przy pomocy mieszanki ciekłego azotu i ciekłego helu[2].

Bardzo małe tranzystory CMOS, o wielkości rzędu 20 × 20 nm, uzyskują ograniczenie jednoelektronowe, gdy działają w temperaturze kriogenicznej w zakresie od −269 °C (4 K) do około −258 °C (15 K). Tranzystor taki wykazuje blokadę Coulomba z powodu postępującego, jeden po drugim, ładowania elektronów. Ilość elektronów zamkniętych w kanale jest napędzana przez napięcie bramki, poczynając od zera elektronów, może być ustawiona na 1 lub więcej[3].

Podział układów CMOS

Układy CMOS można podzielić na cztery główne kategorie:

  1. Układy do zastosowań masowych, o niewielkiej szybkości działania. Przykładem są układy zegarkowe i proste, nieprogramowalne układy kalkulatorowe.
  2. Układy programowalne (takie jak układy PLD i FPGA) i specjalizowane (ASIC).
  3. Uniwersalne układy cyfrowe LSI i VLSI, głównie układy mikroprocesorowe i pamięciowe.
  4. Uniwersalne układy cyfrowe SSI i MSI, stanowiące funkcjonalne odpowiedniki układów TTL.

Podstawowy układ CMOS

Inwerter wykonany w technologii CMOS (bramka logiczna NOT)

Podstawowym układem CMOS jest Bramka NOT (inwerter), składająca się z dwóch komplementarnych tranzystorów MOS, połączonych w sposób pokazany na rysunku obok. Obydwa tranzystory są wykonane z bramką krzemową (z polikrzemu, który służy także do połączenia obydwu bramek). Granice obszarów p-n stanowią diody pasożytnicze.

Zobacz też

Przypisy

  1. Edwards C. Temperature control. „Engineering & Technology Magazine”, 26 lipca - 8 sierpnia 2008. Institution of Engineering and Technology. 
  2. Maximum PC Staff: Overclocked AMD Phenom II Hits 6.5GHz with Liquid Nitrogen/Helium Cooling. blogs.amd.com/patmoorhead, 2009-01-26. [dostęp 2015-05-26]. (ang.).
  3. Prati, E.; De Michielis, M.; Belli, M.; Cocco, S.; Fanciulli, M.; Kotekar-Patil, D.; Ruoff, M.; Kern, D.P.; Wharam, D.A.; Verduijn, J.; Tettamanzi, G.C.; Rogge, S.; Roche, B.; Wacquez, R.; Jehl, X.; Vinet, M.; Sanquer, M. Few electron limit of n-type metal oxide semiconductor single electron transistors. „Nanotechnology”. 23, s. 215204, 2012. PMID: 22552118. 

Bibliografia

  • Józef Kalisz, Podstawy elektroniki cyfrowej, WKiŁ, Warszawa, 2007.